DE1549483B2 - Schaltungsanordnung zur durchfuehrung logischer und arith metischer grundoperationen - Google Patents

Description

1 2

Die Erfindung betrifft eine Schaltungsanordnung mit von einem akkumulierenden Rechenwerk aus-

zur Durchführung sowohl logischer als auch arithme- führen zu lassen, ist jedoch bei vielen Rechenanlagen,

tischer Grundoperationen mit Registern aus bistabilen insbesondere in deren Steuerwerken, sehr zweck-

Kippschaltungen zur Aufnahme von zu verknüpfen- mäßig. Zum Beispiel ist beim Adressenrechenwerk

den Operanden, Ergebnissen und gegebenenfalls ent- 5 zur Adressenmodifikation nicht nur eine Addition

stehenden Überträgen, wobei die Register aus sol- oder Subtraktion erforderlich, sondern es machen

chen bistabilen Kippschaltungen bestehen, die jeweils sich auch häufig logische Grundoperationen von dem

eine Eingangstorschaltungsfunktion aufweisen oder genannten Typ erforderlich.

mit UND- bzw. ODER-Schaltungen miteinander ge- Weiterhin ist aus dem Taschenbuch der Nachkoppelt sind und durch anliegende Takt-, Daten- und io richtenverarbeitung, Springer Verlag, 1962, insbeson-Operationssignale geschaltet werden, bei der am dere S. 1107 bis 1112, ein Parallelrechenwerk mit Ende der Verknüpfung oder Datenübertragung das miteinander verbundenen Registern bekanntgewor-Ergebnis in Abhängigkeit von den anliegenden Ope- den, das sowohl logische als auch arithmetische rationssignalen im zweiten Register zur Verfügung Grundoperationen durchführen kann, indem es von steht. 15 im Speicher einer Rechenmaschine enthaltenen Mi-Schaltungsanordnung zur Durchführung von arith- krooperationen gesteuert wird. Dieses Parallelrechenmetischen Grundoperationen wie Addition und Sub- werk besteht aus drei Registern, die aus bistabilen traktion sind bekannt. In »Arithmetic Operations in Kippschaltungen bestehen, die miteinander durch Digital Computers« von R. K. Richards (D. van UND- bzw. ODER-Schaltungen verbunden sind und Nostrand Co., 1955), insbesondere auf den Seiten 106 20 durch anliegende Operations- und Taktsignale gebis 124 und nach F i g. 4 bis 17, sind aus zwei Re- steuert werden. Diese Schaltungsanordnung hat jegistern bestehende akkumulierende Rechenwerke be- doch den Nachteil, daß die Überträge, die bei der kanntgeworden. Bei diesen akkumulierenden Rechen- Addition bzw. bei der Subtraktion zweier Zahlen gewerken wird die Summe bzw. Differenz in den Kipp- gebenenfalls entstehen, nacheinander verarbeitet stufen gebildet. Hierbei befindet sich der erste Ope- 35 werden, so daß gegebenenfalls η Taktsignale zur Adrand bereits im Akkumulator, und der zweite wird dition zweier n-stelliger Zahlen benötigt werden, dazuaddiert bzw. davon subtrahiert. Die dabei ent- Außerdem ist ein Rechenwerk für eine digitale stehenden Überträge müssen verzögert oder gespei- Rechenmaschine durch die deutsche Patentschrift chert und dem Akkumulator erneut zugeführt 1157 009 bekanntgeworden, welches mehrere Rechenwerden. 30 register besitzt, die zur Durchführung von Mikro-Die Übertragung von den Übertragsspeichern in operationen untereinander verknüpft sind. Dieses die Akkumulator-Kippstufen erfolgt über UND- Rechenwerk besitzt mindestens ein weiteres VerSchaltungen. Die Überträge werden dabei synchron knüpfungsregister, dessen einzelne Binärstellen je nacheinander verarbeitet. Dies bedingt, daß eine einer Wertstelle der Rechenregister über ein logisches lange Zeit für deren Verarbeitung zur Verfügung 35 Netzwerk derart zugeordnet sind, daß die Anwenstehen muß. Es ist ferner durch diese Veröffent- dung von MikroOperationen auf bestimmte durch den lichung bekannt, daß durch Umschalten der Aus- Inhalt des Verknüpfungsregisters festgelegte Wertgänge der Akkumulator-Kippstufen ein derartiger stellen auf die Stellen der Rechenregister beschränkt Akkumulator für die Subtraktion verwendet werden wird.

kann. In diesem Fall wird ein Übertrag dann weiter- 40 Auch dieses Rechenwerk hat den Nachteil, daß gegeben, wenn eine Kippstufe von 0 auf L wechselt mindestens drei Register vorhanden sein müssen, um anstatt von L auf 0, wie es bei der Addition der Fall sowohl logische als auch arithmetische Grundoperaist. Die synchrone Verarbeitung der Überträge hat tionen durchführen zu können. Der wesentliche Nachgewisse Nachteile, die durch die in der deutschen teil besteht jedoch darin, daß trotz des relativ hohen Auslegeschrift 1190 707 bekanntgewordene Schal- 45 Aufwandes diese Schaltungsanordnung keine Exklutungsanordnung zur asynchronen Verarbeitung der siv-ODER-Verknüpfung durchführen kann und daß Überträge vermieden werden. die Registerstufen nur gleichstromgekoppelt sind, Bei dieser Schaltungsanordnung werden die Kipp- wodurch die Operationsgeschwindigkeit dieser Schalstufen zur Zwischenspeicherung der Dualüberträge tung relativ niedrig liegt.

über bei Addition und Subtraktion verschieden ge- 50 Der Erfindung liegt deshalb die Aufgabe zugrunde, steuerte UND-Schaltungen durch die bei den Um- eine Schaltungsanordnung zu schaffen, die mit Hilfe Schaltvorgängen der Akkumulatorkippstufen ent- von zwei Registern aus bistabilen Kippschaltungen stehenden Schaltflanken so lange wiederholt einge- die Durchführung von Additionen oder Subtraktioschaltet und durch den Synchrontaktimpuls ausge- nen gestattet und außerdem mit geringem techschaltet, bis diese Dualüberträge in Form von die 55 nischem Aufwand noch die logischen Grundopera-Kippstufen des Akkumulators schaltenden Ausschalt- tionen UND, ODER, Austausch, Links-Rechts-Verflanken der ersten Kippstufe in den Akkumulator Schiebung und Ausschließliches-ODER ermöglicht, übertragen worden sind. Die erfindungsgemäße Lösung der Aufgabe besteht Diese Schaltungsanordnung ist ferner mit einer nun darin, daß die bistabilen Kippstufen der Regi-Korrektureinrichtung ausgestattet, die bei tetradisch 60 ster mit Gleich- und Wechselstromimpedanzen ausverschlüsselten Dezimalzahlen die erforderlichen Kor- gerüstet sind und daß in einem ersten Register aus rekturen erledigt. Wie gezeigt wurde, sind die be- dem gespeicherten Inhalt und den an den Datenkanntgewordenen Schaltungen zwar zur Durchfüh- eingängen stehenden Daten eine Exklusiv-ODER-rung der arithmetischen Operationen Addition und Aussage gebildet wird, daß die Datenausgänge mit Subtraktion geeignet, jedoch sind sie nicht zur Durch- 65 den Dateneingängen eines zweiten Registers verbunführung von logischen Operationen, wie Linksver- den sind, wobei die Übertragung der Daten vom Schiebung, Austausch, UND- bzw. ODER-Funktion, ersten Register in das zweite Register unter Steuegeeignet. Diese Funktion von logischen Operationen rung einer Übertrags-Vorausschau-Schaltung erfolgt,

die in Abhängigkeit vom Inhalt der beiden genannten Register Übertrags- und Steuersignale bildet.

Durch die erfindungsgemäße Verkopplung bzw. Verbindung der informationsführenden Ein- bzw. Ausgänge und der Steuereingänge der einzelnen Kippstufen von Registern ist es möglich, mit sehr geringem technischem Aufwand sowohl die arithmetischen Operationen Addition und Subtraktion als auch die logischen Operationen UND, ODER, Austausch, Links- bzw, Rechtsverschiebung und ausschließliches ODER mit sehr kurzer Zeit für die eventuell erforderliche Übertragsverarbeitung durchzuführen.

Weiterbildungen der Erfindung sind in den Unteranspriichen gekennzeichnet.

Ausführungsbeispiele der Erfindung werden an Hand von Zeichnungen näher erklärt. In den Zeichnungen bedeutet

Fig. 1 ein Blockschaltbild einer zentralen Verarbeitungseinheit, die die beispielsweisen Register zur Steuerung des Datenflusses enthält,

F i g. 2 eine Schaltungsanordnung einer beispielsweisen bistabilen Kippschaltung mit Transistoren,

F i g. 3 ein Blockschaltbild einer bistabilen Kippschaltung, wie sie im Register A verwendet wird,

F i g. 4 ein Blockschaltbild des Registers A mit der bistabilen Kippschaltung nach F i g. 3,

F i g. 5 ein Blockschaltbild einer Modifikation der bistabilen Kippschaltung nach F i g. 2 zur Verwendung im Register AX,

F i g. 6 ein Blockschaltbild des Registers AX,

Fig.7 ein Blockschaltbild einer modifizierten bistabilen Kippschaltung nach F i g. 2 zur Verwendung im Register B,

F i g. 8 ein Blockschaltbild des Registers B,

F i g. 9 ein Blockschaltbild des Registers BX,

F i g. 10 ein Blockschaltbild einer in der F i g. 1 verwendeten Verteilerschaltung,

Fig. 11 ein Blockschaltbild einer in Fig. 1 verwendeten Sammelschaltung,

F i g. 12 bis 14 Blockschaltbilder von logischen Steuerschaltungen zur Übertragung von Daten, wie sie in F i g. 1 verwendet werden,

F i g. 15 ein Blockschaltbild einer logischen Steuerschaltung für die logische Verteilerschaltung nach Fig. 10 und für die Sammelschaltung nach Fig. 11 und

Fig. 16 ein vereinfachtes Blockschaltbild einer Übertrags-Vorausschau-Schaltung, wie sie in F i g. 1 verwendet wird.

Die in diesem Beispiel verwendete Zentraleinheit enthält einen Speicher 20, der von Speicheradreßregistern 21 (SAR) angesteuert wird. Dieser Speicher 20 gibt die Daten auf Anruf an ein Register 22 (SDR) ab, die von da aus auf eine Verteilerschaltung 24 gelangen, die Daten an eine weitere Sammelschaltung 26 abgibt, die die Register 28, 30 und 32 mit Daten beschickt. Die Register 28 und 30 beschicken ihrerseits eine Übertrags-Vorausschau-Schaltung32a, deren Ausgang zurück auf die Sammelschaltung 26 geführt ist. Der Ausgang vom Register 32 wirkt auf das Register 22, auf die Speicheradreßregister 21 und auf das Programm-Statuswort-Register 34 (PSW), das einen Teil des Befehlszählerinhalts (/C), der durch das f?Z-Register 33 gesetzt wurde, beinhaltet. Das Register 22 ist weiterhin in Abhängigkeit vom Register 34 und den ankommenden Daten über die Dateneingangs-Sammelleitung mit der Zentraleinheit verbunden. Das Register 22 kann verwendete Daten zum Speicher 20 und zu entfernten Teilen des gesamten Systems über die Datenausgangs-Sammelleitung geben.

Bevor das Ausführungsbeispiel in allen Einzelheiten erklärt wird, sollen die allgemeinen Steuerungen des vorliegenden Systems kurz erklärt werden.

Der Ausgang vom /4-Register 28 ist mit der Datensammelschaltung 26 . und mit den Exponentenregi-

stern und der Gleitkommasteuerung 40 verbunden. Das /!-Register 28 dient zum Austausch von Daten mit dem ^X-Register 42, Es können sowohl der Inhalt vom .^X-Register 42 zum A -Register 28 als auch der Inhalt vom A-Register 28 zum ^4X-Register 42 übertragen werden. Weiterhin sind in Fig. 1 die Gleitkomma-Arbeitsregister 44 und die allgemeinen Gleitkommaregister 46 zu sehen, die nur so weit erklärt werden, wie es für das Verständnis der vorliegenden Erfindung erforderlich ist. Die Gleitkommaregister 46 und die allgemeinen Register 48 werden zusammen vom B-Register 32 gespeist. Die Gleitkommaregister 46 und die allgemeinen Register 48 sind adressierbar durch das Programm des gerade verwendeten Datenverarbeitungssystems.

Die Funktionen der einzelnen Teile der Schaltung nach F i g. 1 werden nachfolgend beschrieben, wobei speziell die Teile beschrieben werden, die in Beziehung zu typischen Operationen der vorliegenden Erfindung stehen.

In F i g. 2 ist nun der Aufbau einer bistabilen Kippstufe 50 gezeigt, die vier Transistoren 52 bis 55 und sechs Widerstände 56 bis 61 enthält. Es wird festgelegt, daß bei leitender linker Seite der bistabilen Schaltung 50 diese Schaltung gesetzt (L-Zustand) ist, was einer binären Eins entspricht. Ist dagegen die rechte Seite der bistabilen Kippschaltung 50 leitend, so entspricht dies dem binären Null-Zustand. Die bistabile Kippschaltung 50 wird in Abhängigkeit von einer Vielzahl von Eingangssignalen geschaltet, wobei drei verschiedene Typen von Eingangssignalen zum Setzen und Zurücksetzen der bistabilen Kippschaltung zu unterscheiden sind.

Die Steuerelemente der bistabilen Kippschaltung 50 sind die Transistoren 53 und 54, die je einer Seite dieser bistabilen Kippschaltung zugeordnet sind.

Wenn die bistabile Kippschaltung 50 eingeschaltet bzw. gesetzt ist, dann ist der Transistor 52 leitend, d. h. der i?ST-Ausgang ist negativ und der Transistor 55 ist nicht leitend; der SET-Ausgang ist positiv. Ein positiver Ausgang definiert den logischen Zustand dieser Schaltung. Um die bistabile Kippschaltung nach F i g. 2 umzuschalten, wird ein negativer Eingangsimpuls auf die Basis des Transistors 53 oder auf den Emitter des Transistors 54 gegeben. Die Schaltung nach Fig. 2 ermöglicht ein Abschalten des Transistors 53 über die Dioden 65 bzw. 64 durch ein negatives Potential usw. Ist der Transistor 53 gesperrt, dann tritt am Widerstand 58 kein Spannungsabfall auf, so daß auch der Transistor 52 gesperrt ist.

Dadurch wird verursacht, daß der i?5T-Ausgang positiv ist. Wenn der Transistor 53 gesperrt ist, liegt ein volles positives Potential am Kollektor und ebenfalls an der Basis des Transistors 54. Dadurch wird verursacht, daß der Transistor 54 leitend wird, wodurch über den Widerstand 61 auf die Basis des Transistors 55 ein positives Potential gegeben wird. Dadurch wird der Transistor 55 leitend, und es wird verursacht, daß der S£T-Ausgang negativ wird. Ahn-

in F i g. 3 dargestellt. Hierbei sind nur diese Eingänge gezeigt, die tatsächlich erforderlich sind. Die Schaltungsanordnung nach F i g. 3 bezieht sich z. B. nur auf das Bit 5 des ^-Registers. Jede Stufe des A-Re-5 gisters benutzt den Eingang 66 bis 68, 71 bis 73 als einen Hochgeschwindigkeitseingang mit den Widerständen 68, 73, die mit den Ausgängen 62 und 63 der entgegengesetzten Seite der bistabilen Kippschaltung 50 in Verbindung stehen und durch Erzeugen

liehe Vorgänge laufen ab, wenn ein negatives Potential über die Diode 72 oder die Diode 79 auf den Emitter des Transistors 54 gegeben wird.

Da die bistabile Kippschaltung nach F i g. 2 in
dem Ein-Zustand ist, wenn eine DC-Bedingung zu
den Widerständen 73 und 74 und dann ein /IC-Datensignal zu dem Kondensator 71 geführt wird,
wodurch ein negatives Potential über die Diode 72
auf den Emitter des Transistors 54 gelangt. Es soll
an dieser Stelle erwähnt sein, daß eine DC-Bedin- io eines Signals auf der Leitung JNVRT A-REG. zu gung eine Gleichstrom- oder -Spannungsbedingung den Kondensatoren 66 und 71 führen, und eine /4C-Bedingung eine Wechselstrom- oder Die bistabile Kippschaltung nach Fig. 3 für das

-Spannungsbedingung bezeichnen soll. Alle DC-Ein- A -Register verwendet bipolare Eingänge 75 bis 77 gänge einer Kippschaltung sind gleichstromgekop- und 78 bis 80, so daß jedes Setzen eines Bits des pelt, und alle /IC-Eingänge sind wechselstromgekop- 15 /4-Registers in Antwort auf ein korrespondierendes pelt. Dies geschieht deshalb, weil die Anode der Bit des ^X-Registers und in Antwort auf ein Datensignal auf der Leitung SAMMELSCH. 5 erfolgt. Mit anderen Worten, wenn eine negative Verschiebung auf SAMMELSCH. 5 vorliegt, wird verursacht, daß

Diode 72 direkt mit dem Widerstand 61 und mit dem Emitter des Transistors 54 verbunden ist.
Wenn das negative Potential über die Diode 72

zum Emitter des Transistors 54 gelangt, wird der 20 Daten, die am Widerstandseingang stehen, in die Emitter relativ negativ zur Basis des Transistors 54, Stufen des /!-Registers eingetragen werden. Die Wiwodurch er leitend wird, und über den Widerstand 59
eine negative Spannung abfällt, die auf die Basis des

Transistors 53 gegeben wird, wodurch dieser gesperrt

der Transistoren 52 oder 55 eingeschaltet werden, weil die Transistoren 53 und 54 vom A -Register eine entsprechende Antwort im ^4Z-Register verursachen.

Zustand in den Aus-Zustand wird dadurch erreicht, daß ein negatives Potential zu der Diode 72 geführt wird. Ein ähnliches Resultat würde erreicht, wenn

derstände 77 und 80 sind mit den korrespondierenden Ausgängen von Bit des ^AT-Registers verbunden. Wenn ein Signal auf der Leitung

wird. Zur selben Zeit wird durch den Strom des lei- 25 A USTA USCH A UND AX zu den Kondensatoren tenden Transistors 54 am Widerstand 61 ein Poten- 76 und 78 geleitet wird, wird verursacht, daß einer tial erzeugt, das den Transistor 55 einschaltet. Derselbe Effekt tritt beim Ausschalten des Transistors
53 ein, nämlich es wird über den Widerstand 58 ein

Potential erzeugt, das den Transistor 52 sperrt. 3° Andererseits ist ein zweiter bipolarer Eingang nur

Diese stabile Bedingung des Umschaltens vom Ein- auf der Setzseite der bistabilen Kippschaltung in

F i g. 3 zu sehen. Hier ist eine Bedingungsleitung zu dem Widerstand 77 geführt und eine Dateneingangsleitung zu dem Kondensator 76. Wenn immer ein negative Potentiale zu den Elementen 78 bis 80 ge- 35 Signal auf Leitung SAMMELSCH ZUM A-REG. führt würden. vorliegt, dann wird ein Signal auf der Leitung

Die steuerbaren Eingänge der bistabilen Kipp- SAMMELSCH. 5 zu dem Kondensator 76 geführt, schaltung nach Fig. 2, z.B. die Dioden72 und 79 wodurch verursacht wird, daß das Bit5 vom A-Resind zeitabhängig. Wenn ein negatives Potential zu gister gesetzt wird. Die Kondensatoren 66 und 71 den Widerständen 73 und 74 geführt wird, so daß 40 sind miteinander verbunden, so daß ein Signal auf eine Bedingung »Zurückstellung der Schaltung« der Leitung 281 zu beiden Seiten der bistabilen Kippvorliegt, fällt das Potential an den Klemmen schaltung 50 gelangt. Die Widerstände 68 und 73 TGR RST BEDING. 1 und 2 ab, so daß die Ver- sind mit den entgegengesetzten Ausgängen 63 und 62 bindung der Widerstände 73 und 74 mit dem Kon- verbunden, so daß dadurch verursacht wird, daß die densator71 sich zwischen dem positiven und dem 45 Schaltung als bistabile Kippschaltung arbeitet. Danegativen Potential einstellt, und die .dC-Klemme durch wird jede Stufe zum Wechseln des Zustands TGR RST DATEN ist meist dabei positiv. Wenn veranlaßt, und der Inhalt vom /!-Register wird inlann ein negatives ^C-Signal auf die Klemme des vertiert durch die Erregung der Steuerleitung. Das Kondensators 71 geführt wird, wird das Potential an /!-Register kann gelöscht werden durch die Anwender Kathode der Diode 72 auf einen bestimmten nie- 50 dung eines Signals auf der Leitung 282, die mit der drigen Wert herabgesetzt, um den Transistor 54 in Diode 65 in Verbindung steht, die alle Stufen über Durchlaßrichtung vorzuspannen, wie es vorher be- die Löschseite steuert.

schrieben worden ist. Die Darstellung des Registers A in F i g. 4 ist eine

Weiterhin wird bemerkt, daß die Anzahl der Ein- Vereinfachung und zeigt mehrere Stufen in Form gänge, die verwendet werden, nur durch die Leistung 55 von bistabilen Kippschaltungen, wie sie in Fig. 3 und die Frequenz bestimmt wird. Zum Beispiel hat beschrieben wurden. Die Beziehung zwischen den das B-Register eine große Anzahl bipolarer Eingänge, Fig. 4 und 3 ist dargestellt durch den Einschalteindas .4-Register hat nur einen bipolaren Eingang; das gang oder die Schaltung 100 und den Ausschaltein- A-, B- und das C-Register haben /IC-Eingänge; an- gang oder den Schaltkreis 101. Die Elemente 76 und dererseits hat das /!ΑΓ-Register nur einen einzelnen 60 77 enthalten einen Einschalt-UND-Schaltkreis 102 bipolaren Eingang mit einem DC-Rückstelleingang. und die Elemente 78 und 80 enthalten eine Aus-Die Konfiguration der bistabilen Kippschaltung von schalt-Eingangs-UND-Schaltkreis 104. Durch die F i g. 2, wie sie für die verschiedenen Register, die in Signale zu den Elementen 66, 68, 76 und 77 wird F i g. 1 zu sehen sind, verwendet wird, soll nachf öl- eine Operation über den ODER-Schaltkreis 100 vergend in Verbindung mit den Registern im einzelnen 65 ursacht, weshalb Signale zu den Elementen 65, 71, beschrieben werden. 73, 78 und 80 geführt werden, die auf den Lösch-

Der Aufbau der in dem A-Register verwendeten eingangs-ODER-Schaltkreis 101 geführt werden. In bistabilen Kippschaltung ist in vereinfachter Form Fig. 4 sind die Bits 0 und 31 vom /!-Register zu

sehen. Die restlichen Bits sind identisch. Die bistabile Kippschaltung, die in F i g. 3 gezeigt ist, ermöglicht den Aufbau eines /4-Registers, wie es in Fig.4 zu sehen ist, welches gelöscht sein kann, invertiert sein kann, in Abhängigkeit der zugeordneten Bits von der Sammelschaltung gesetzt oder selektiv gesetzt oder gelöscht werden kann, in Abhängigkeit vom Austausch der Daten zwischen dem A- und dem /IZ-Register.

Das in F i g. 5 gezeigte /4Z-Register ist wesentlich einfacher aufgebaut als das /!-Register. Es besitzt nur einen DC-Löscheingang, zwei Ausgänge und eine bipolare Gleichstromkopplung mit dem Λ-Register (drei Elemente 75 bis 77 und 78 bis 80). Diese Konfiguration arbeitet wie die entsprechenden Teile des A-Registers nach den Fig. 3 und 4. Die Darstellung des AST-Registers ist zwischen den Bits 1 und 30 abgebrochen, so daß das /!Z-Register in Fig. 6 ähnlich dargestellt ist wie das A-Register in der F i g. 4. Die Elemente 76 und 77 enthalten einen Einschalt-Eingangs-UND-Schaltkreis 102 und die Elemente 80 und 78 enthalten den Ausschalt-Eingangs-UND-Schaltkreis 104.

Eine Schaltung, die sich nur auf das Bit 5 vom B-Register bezieht, ist in F i g. 7 dargestellt. Diese enthält eine bistabile Kippschaltung SO mit zwei Eingängen (Einschalten und Ausschalten), mit den Eingängen »SAMMELSCH ZUM B-REG« und »SAMMELSCH. 5« und mit fünf bipolaren Eingängen an jeder der beiden Seiten. Die bistabile Schaltung 50 ist dieselbe, wie sie in den F i g. 2, 3 und 5 zu sehen ist, mit dem Unterschied, daß die Verwendung der Eingänge verschieden von denen ist, die in Verbindung zu dem A- und /4Z-Register in Fig. 3 und 5 stehen. Im B-Register bilden die beiden Widerstände 68 und 69 sowie 73 und 74 in Verbindung mit den entsprechenden Kondensatoren 66 und 71 einen Dreiwegeeingangsschaltkkreis, so daß ein UND-Schaltkreis für die Auslösung geschaffen wird, über die Widerstände 68 und 73 zurück zu den Ausgängen 63 und 62. Obwohl der Kondensator 66 in F i g. 3 mit einer Steuerleitung des /!-Registers verbunden ist, die verursacht, daß der Zustand jeder bistabilen Kippschaltung umgekehrt wird, verwendet das .B-Register von Fig. 7 eine DC-Bedingung, die zu den Widerständen 69 und 74 geleitet wird, damit beim Auftreten von Daten am Ausgang des Bits 5 der Sammelschaltung diese Daten verursachen, daß entweder der Kondensator 66 oder der Kondensator 71 den zugehörigen Transistor umschaltet und die bistabile Kippschaltung 50 umschaltet, in Abhängigkeit davon, ob diese bistabile Kippschaltung vorher in den Ein- oder in den Aus-Zustand geschaltet war. Die bipolaren Eingänge enthalten Elemente 75 bis 77 und 78 bis 80 (Fig. 7), die mit verschiedenen Ausgängen vom B-Register oder vom BZ-Register verbunden sind, in Übereinstimmung mit der Anzahl von Verschiebungen, die durch die betreffende Steuerleitung hervorgerufen wurden. Die B- und die BZ-Register sind so miteinander verbunden, daß es möglich ist, entweder eine Links- oder eine Rechts-Verschiebung durchzuführen, um entweder 1 oder 4 Bits oder daß eine Verschiebung des Inhalts vom B-Register zu dem BZ-Register oder umgekehrt möglich ist. Dies wird gesteuert durch die Anwendung von zugehörigen Bits der B- und BZ-Register zu den Widerständen 77 und 80 und durch Übertragen des Inhalts auf die entsprechenden Stufen vom B-Register und BZ-Register in das B-Register durch entsprechende Verschiebesignale, die nachfolgend angegeben sind: SHFT-B REG 32, SHFT Ll, SHFT L 4, SHFTRl und SHFT R 4. Die Dioden 64, 67 und 75 bilden einen Einschalteingang oder ODER-Schaltkreis 100, und die Dioden 65, 72 und 79 bilden einen Umschalteingang bzw. einen ODER-Schaltkreis 101, der in F i g. 8 gezeigt ist. Jede Kombination von einem Kondensator 76 und einem

ίο Widerstand 77 bildet einen UND-Eingangs-Schaltkreis 102, und jede Kombination eines Kondensators 78 mit einem Widerstand 80 bildet einen Eingangs-UND-Schaltkreis 104. In der gleichen Weise bildet der Kondensator 66 mit dem Widerstand 69 einen AC-Auslöse-Einschalt-Eingangs-UND-Kreis 106, und der Kondensator 71 mit dem Widerstand 74 bildet den entsprechenden /iC-Auslöse-Umschalteingangs-UND-Schaltkreis 108 (Fig. 8). Das in Fig. 8 dargestellte B-Register ist gebrochen dargestellt, und es sind nur die Bits 1 und 30 zu sehen. Dieses B-Register enthält eine Vielzahl von Stufen, die sich entweder im Ein-Zustand oder im Aus-Zustand befinden können, die in einen anderen entgegengesetzten Zustand umgeschaltet werden, in Abhängigkeit von einem Eingangssignal von der Sammelleitung, oder die eingeschaltet werden können in einer bipolaren Art und Weise in Abhängigkeit von den entsprechenden Bits des B-Registers oder des BZ-Registers in Abhängigkeit von einem der fünf verschiedenen Verschiebungs-Steuersignale.

Das BZ-Register, das in F i g. 9 zu sehen ist, ist identisch mit dem B-Register mit dem Unterschied, daß es keinen binären Auslöse-Eingang besitzt. In anderen Worten, das BZ-Register ist nicht von der Sammelschaltung abhängig, aber es ist abhängig von den entsprechenden Ausgängen vom B- und BZ-Register in einer exakten komplementären Form zu der Verbindung der Eingänge zu den verschiedenen Stufen vom B-Register.

Der Längs-Quer-Verteiler 24 in F i g. 1 ist im einzelnen in F i g, 10 dargestellt. In diesem Verteiler werden zwei Gruppen von Bits aus dem Speicherregister 22 unabhängig voneinander übertragen.- Die Bits 0 bis 15 können längs übertragen werden, und die Bits 16 bis 31 brauchen nicht übertragen zu werden. Umgekehrt können die Bits 16 bis 31 längs übertragen werden und die Bits 0 bis 15 überhaupt nicht. Andererseits können beide Bitgruppen längs oder quer oder auch eine von beiden Gruppen allein quer übertragen werden. Die Logik des Längs-Quer-Verteilers wird umgekehrt in dem Sinne, daß das Komplement eines gegebenen Bits im SDR überwacht wird und, falls ein solches vorhanden ist, die echte Darstellung des Bits in Fig. 10 nicht erzeugt wird. Der Grund hierfür liegt in der Fähigkeit des Längs-Quer-Verteilers zur Verwendung im Datenfluß der F i g. 1 lauter Einsen zu erzeugen, und zwar jedesmal, wenn die Leitungen nicht erregt sind, die zum Übertragen von Daten aus dem Speicherregister über den Längs-Quer-Verteiler verwendet werden. Mit anderen Worten, der Längs-Quer-Verteiler erzeugt automatisch lauter Nullen am Eingang zur Datensammelleitung zwecks Übertragung auf eines der Register A, B oder C, wenn er nicht zu seinem Hauptzweck benutzt wird. Diese Funktion wird genauer mit Rücksicht auf die Beschreibung einiger beispielhafter Operationen im folgenden beschrieben. Im Betrieb wird der in Fi g. 10 dargestellte Längs-

109 534/288

9 10

Quer-Verteiler nur auf Daten aus dem Speicher- 120 wird von mehreren zugehörigen UND-Kreisen register überwacht, wenn ein entsprechendes Über- 122 gespeist, von denen jeder wieder zu einer andetragungssignal auftritt. Auf einer der folgenden vier ren der drei Quellen gehört. Es ergibt sich also ein Leitungen muß also ein Signal liegen, bevor die Da- Satz von 32 UND-Schaltungen, die zu jeder der tenbedeutung am Ausgang des Längs-Quer-Verteilers 5 folgenden Leitungen gehören: GT SIC 0-15 zu in Beziehung gesetzt wird zum Dateninhalt des Spei- SAMMELSCH, GT A REG zu SAMMELSCH, cherregisters: GTSDR 0-15 STRT; OTSTJKTföl; GTCLA zu SAMMELSCH und GTSIC16-31 zu GT SRR 16-31STRT; und UT STJR OTB. Wie man zusprechen, die nach Durchlauf des Längs-Quersieht, spricht also eine Mehrzahl von UND-Schal- Verteilers ist aufgeteilt zwischen den Bits 0 bis 15 tungen 110 auf das Signal auf der Leitung GTSTRO io und 16 bis 31, um wahlweise nur auf die Daten anbis 15 STR T an und überträgt die zugehörigen Ein- zusprechen, die nach Durchlauf des Längs-Quersen der Komplemente der Bits 0 bis 15 aus dem Spei- Verteilers für eine der beiden Gruppen gültig sind, cherregister längs über den Verteiler und stellt diese Im folgenden wird die Festlegung dieser Übertrasowohl auf den entsprechenden Leitungen am Aus- gungsleitung im Hinblick auf die Steuerkreise der gang des Längs-Quer-Verteilers dar. Statt dessen 15 Fig. 14 und 17 beschrieben und in welcher Weise können in ähnlicher Weise die Ausgänge 0 bis 15 sie gestatten, daß nur gültige Daten oder ausgewählte durch Komplementwerte der Bits 16 bis 31 des Spei- Einsen vom Längs-Quer-Verteiler zur Datensammelcherregisters erregt werden, wenn ein Signal auf der leitung übertragen werden.

Leitung GTSTR 16 bis 31 QUER durch den Betrieb In den Fig. 14 bis 16 ist die Steuerlogik zur

mehrerer UND-Kreise 112 erzeugt wird. Der Längs- 20 Steuerung des Datenflusses in F i g. 1 dargestellt. Quer-Verteiler kann in den Bits 16 bis 31 erregt wer- Diese Steuerlogik erzeugt Signale auf Leitungen, die den als Anfrage auf die Komplemente der Bits 16 zur Ausführung der zugewiesenen Funktionen entbis 31 im Speicherregister, sobald ein Signal auf der sprechend gekennzeichnet sind.
Leitung GTSTR 16-31 STRT am Eingang mehrerer Die Verwirklichung der verschiedenen Gesichts-

UND-Kreise 114 liegt. In ähnlicher Weise übertragen 35 punkte der vorliegenden Erfindung sind im folgenden die UND-Kreise 116 die Komplemente der Bits 0 in vereinfachter Form dargestellt. Besonders grundbis 15 des Speicherregisters über den Längs-Quer- legende Arbeitsgänge sind in ausreichender Zahl dar-Verteiler auf die Positionen der Bits 16 bis 31 als gestellt, um die Schritte zu erläutern, in denen die Ansprache auf ein Signal auf der Leitung GTSTRO verschiedenen Elemente des Datenflusses entsprebisl5 QUER. Nimmt man z.B. die UND-Kreise 110, 30 chend betätigt werden. Es ist zu beachten, daß diese so setzt ein Signal auf der Leitung GTSTRO-IS STR T Arbeitsgänge zeitlich nicht definiert sind und sich jeden der UND-Kreise 110 in Betrieb, sobald die nicht auf die vorliegende Erfindung beziehen. Zur Daten im Speicherregister überwacht oder durch den Veranschaulichung werden daher drei Instruktions-Längs-Quer-Verteiler zur weiteren Verwendung in Auslesegänge gefolgt von acht Ausführungsgängen den übrigen Schaltkreisen übertragen werden sollen. 35 gezeigt. Diese Gange tragen die Bezeichnungen Wenn also an einer der Bitleitungen ein Signal liegt, 1 PERIODE 1, I PERIODE 2, I PERIODE 3 und treten die UND-Kreise 110 in Betrieb und setzen den CYC1 bis CYC 8. Die Gänge selbst sind nicht unzugehörigen ODER-Kreis ebenfalls in Betrieb. Da- bedingt zeitgleich mit den in einem richtigen System durch erzeugt nun wiederum der Inverter 113 kein verwendeten, und einige in einem während einer Signal, so daß das Fehlen des Bits am Ausgang des 40 Ausleseinstruktion oder einer bestimmten Operation Längs-Quer-Verteilers festgestellt wird. Auf der an- gegebenen Arbeitsgang gleichzeitig ausgeführte deren Seite tritt kein Ausgang am UND-Kreis 110 Funktionen müssen nicht unbedingt in einem richtig auf, infolgedessen auch am ODER-Kreis 111, so daß arbeitenden Computersystem gleichzeitig ausgeführt der Inverter 113 ein Ausgangssignal erzeugt, wenn werden. Die Beziehungen der Elemente des Datendas Bit 0 im Speicherregister eine Eins ist. In ahn- 45 flusses jedoch und die Art der Erfindung, soweit sie licher Weise erzeugen alle Inverter 113 und 117 sich hierauf bezieht, sind durch den beispielhaften Signale, wenn keine Übertragungsimpulse an den Arbeitsgang und die darin verwendete einfache Zeit-Eingängen der UND-Kreise 110, 112, 114 und 116 tabelle voll dargestellt.

liegen. Das heißt, daß der Längs-Quer-Verteiler im Zur Beschreibung der Erfindung werden im fol-

Ruhezustand lauter Einsen in den Bits 0 bis 31 er- 50 genden eine Addition, eine Subtraktion und die drei zeugt. Diese Einsen können als Daten in die Register logisch verbindenden Operationen UND, ODER, gebracht werden, um mit vorher in die Register ge- Ausschließlich ODER sowie die Operationen Versetzten Daten die Ausschließlich-ODER-Bedingung zweigen zum Zähler und Speichern kurz beschrieben, zu erzeugen und so das Komplement der vorher ge- Diese Operationen wurden nur ausgewählt, um den setzten Daten zu bilden, also die Halbwortoperanden 55 Einsatz der verschiedenen Teile des zusammengezu erweitern. Die Benutzung dieser Einrichtung ist hörigen Datenflusses in Übereinstimmung mit der im folgenden im Hinblick auf die Operation des vorliegenden Erfindung zu demonstrieren. So erzeugt Datenflusses gemäß der vorliegenden Erfindung be- also eine ODER-Schaltung 130 nach F i g. 12 oben schrieben. ein Signal auf einer DCRSTR-Leitxmg, die mit der

Die Daten-Sammelleitung 26 ist im einzelnen in 60 Diode 65 in F i g. 3 und dem Eingang des entspre-Fig. 11 dargestellt. Es handelt sich hierbei um eine chenden Löscheinganges für die ODER-Schaltung einfache Übertragungsschaltung, die lediglich die 101 in Fig. 4 verbunden ist. Wenn dieses Signal Auswahl von Daten aus einer Mehrzahl von Quellen einmal erzeugt ist, werden dadurch über DC alle gestattet und diese Daten auf mehrere Bestimmungs- Stufen des Registers A gelöscht. Auf Grund der jeorte übertragen läßt. Am Ausgang der Datensammel- 65 weils zutreffenden Wirkungen mehrerer UND-Schalleitung werden Signale erzeugt, die eines der 32 Da- tungen 131 bis 133 tritt die ODER-Schaltung 130 in tenbits als Antwort auf eine Mehrzahl von ODER- einem ersten Arbeitsgang einer Instruktionsausfüh-Kreisenl20 darstellen. Jeder dieser ODER-Kreise rung (Zl genannt) während einer arithmetischen

12

Operation, einer logischen Operation oder einer Ver- >. mehrere Kombinationen von Signalen, die die aus-

zweigung zum Zähler in Tätigkeit. Auf der anderen geführte Operation und die gegenwärtig laufende

Seite kann die ODER-Schaltung 130 zur Erzeugung Operation anzeigen. Ebenso werden gewisse Signale

eines Signals auf der RSTA-REG-Leitung als Ant- als Antwort auf das Auslesen einer Instruktion allein

wort auf ein Signal auf der Leitung IPERIODEl 5 erzeugt ohne Rücksicht darauf, welche Operation

führen. Man sieht also, daß im ersten Abschnitt einer sich tatsächlich aus dem Auslesen der gegenwärtig

Instruktions-Ausleseperiode das Register A gelöscht laufenden Instruktion ergibt. Um die Beschreibung

wird. Das gilt auch für den ersten Arbeitsgang bei der Operation einer beispielhaften vereinfachten

einer arithmetischen, einer logischen Operation oder Ausführung des Datenflusses aus F i g. 1 zu verein-

einer Verzweigung zum Zähler. Auf ähnliche Weise io fachen, wurden die als Antwort auf eine bestimmte

wird jedes der in den Fig. 12 bis 14 erscheinenden Operation ausgeführten Schritte in den folgenden

Ausgangssignale erzeugt als Antwort auf eine oder Tabellen zusammengefaßt.

Tabelle 1 — Auslesen von Befehlen

PERIODEl RSTSDR

DCRSTAREG DC RST B & C REGS RST OP DEC DCRSTBXREG

PERIODE! SETZE INSTR IN SDR

Γ PERIODEN Übertrag OP FM SDR in OP RE

GTSDR(FlGn) GT SJC16-31 in Sammelsch.
GT SIC 0-15 in Sammelsch.
GT Sammelschaltung in B GT Sammelschaltung in C

BR auf Zählstd. DCSETZTBX

Tabelle 2 — Arithmetische Operationen
CFCl RSTSDR

DC löscht A REG

[ADD OP] DClöschtBScCREG

[SUBTROP] DC SET B &C REG

[SUBTROP] ÜbertragViV LCH

CYC 2 2. OPERAND IN SDR

CYC 3 GTSDR(FIGn)

GT SIC16-31 in Sammelsch.
[FlG 17] GT SIC 0-15 in Sammelsch.

GT Sammelsch. in B GT Sammelsch. in C

CFC 4 RSTSDR

CYC 5 OPNDSDR

CYC 6 GTSDR(FIGn)

GT SIC16-31 in Sammelsch.
[FIG 17] GTSIC 0-15 in Sammelsch.

GT Sammelsch. in B GT Sammelsch. in C

CFC 7 GT Sammelsch. in B

: GT CLA in Sammelsch.

CFC8 . DCSETBmC

13

CYCl eye 2

CYC 3

Tabelle 3 — LOG Operationen

DCRSTAREG RST SDR

DC RST B & REG

2 OPND IN SDR

14

[FIG 17]

GT SDR (FIG 17) GT SIC18-31 in Sammelsch.

GT SIC 0-15 in Sammelsch.

GT Sammelsch. in A GT Sammelsch. in B

CYC 4	[FIG 17] [Oder OP] [Und OP; XOR [Oder OP; Und	RST SDR
eye 5	Tabelle 4	OPND IN SDR
eye 6 eye 7		GT SDR (FIG 17) GT SIC 0-31 zu Sammelsch. \ GT SIC 0-15 in Sammelsch. GT Sammelsch. in A DC RSTB &CREG OP] GT Sammelsch. in B OP] GTA REG in Sammelsch.
		— Zähloperation
CYCl	[FIG 17]	DC RSTA REG RST SDR SHFT B 32
CYC 2		OPNDINSDR DCSETZTBINC
CYC 3		GT SDR (FIG 17) GT SIC16-31 in Sammelsch GT SlC 0-15 in Sammelsch. GT Sammelsch. \nA GT Sammelsch. in B GT Sammelsch. in C
CYC 4	Tabelle 5 -	GT CLA in Sammelsch. GT Sammelsch. in B
CYC 5		BX IN IC
		- Speicheroperation .
CYCl	[FIG 17] .	RSTSDR SHFT B 32
CYC 2		OPNDINSDR
CYC 3 CYC 4		GT SDR (FIG 17) GT SIC16-31 in Sammelsch GTSIC 0-15 in Sammelsch. GT Sammelsch. in B RST SDR SHFT B 32
CYC 5		BREGINSAR
CYC 6	GT SDR (FIG 17) SHFT B 32
CYCl	B REG IN SDR

Da die Operation der verschiedenen Schaltungen des Speicherregisters entweder längs oder quer oder in den F i g. 12 bis 14 identisch ist mit den beschrie- 65 in einer Kombination wird unter Bezugnahme auf benen Schaltungen 130 bis 133, wird eine weitere Fig. 15 von drei ODER-Schaltungen 140 bis 142 Beschreibung für überflüssig gehalten. und der UND-Schaltung 143 gesteuert. Die Opera-Die Übertragung der Bits 0 bis 15 und 16 bis 31 tion dieser Schaltungen ist adressenabhängig, sobald

15 16

eine Halbwort-Logikoperation ausgeführt wird oder Sammelschaltung an die Datensammelleitung gesobald Teile einer Instruktion vom Speicherregister steuert wird, ist unten in F i g. 15 gezeigt. Wie bereits an die Sammelleitung weitergegeben werden. Wenn mit Bezug auf den oberen Teil der Fig. 15 beschriejedoch eine Vollwort-Logikoperation ausgeführt ben, werden die zu übertragenden Bits immer in den wird, soll im vorliegenden Beispiel die Definition 5 Positionen 16 bis 31 am Ausgang der Sammelschaleines Datenverarbeitungssystems vorschreiben, daß tung erscheinen, wenn ein einzelnes Halbwort (ent-Vorwortoperationen mit Wörtern ausgeführt werden weder die Bits 0 bis 15 oder die Bits 16 bis 31) aus müssen, die an Adressen im Speicher an einer Voll- dem Speicherregister über die Sammelschaltung an wortgrenze gefunden wurden. Mit anderen Worten, die Datensammelleitung übertragen werden soll, die Daten kommen vom Speicher 20 in das Speicher- io Daher wird auf der Leitung 301 jedesmal ein Signal register 22, wobei sie gleich für die Datenverarbei- erzeugt, wenn Daten aus dem Speicherregister an die tung durch die Schaltung der Fig. 1 richtig ausge- Datensammelleitung übertragen werden sollen, wie richtet sind. Bei Halbwortoperationen werden nur in Fig. 14 unten gezeigt. Wenn außerdem die Bits 0 16 Bits (0 bis 15 oder 16 bis 31) verwendet. Welcher bis 15 an die Datensammelleitung übertragen werden Bitsatz verwendet wird, hängt ab vom Bit 22 der 15 sollen, so erfolgt das durch die Schaltung auf Adresse, das entweder ein geradzahliges oder ein un- Fig. 15. Eine ODER-Schaltung 162 spricht auf geradzahliges Halbwort, das vom Speicher 20 an das 1 period 3 oder auf eine oder zwei UND-Schaltungen Speicherregister gegeben wird, vorschreibt. Wird 164, 166 an und erzeugt das Übertragungssignal, eine geradzahlige Adresse verwendet, heißt das, daß Diese UND-Schaltungen .sprechen auf das Signal das werthöhere Halbwort mit den Bits 0 bis 15 zu 20 auf der 301 zu Sammelschaltung an. Die UND-verwenden ist und diese Bits also an die Datensam- Schaltung 164 arbeitet bei einer Vollwortoperation, melleitung weitergegeben werden. Das geschieht und die UND-Schaltung 166 arbeitet, wenn eine durch die ODER-Schaltung 142 als Antwort auf Halbwortoperation auftritt, das Halbwort aber durch einen Impuls auf der UND-Schaltung 146 auf Grund Verschiebung des Vorzeichens auf eine Vollwortvon Signalen in den folgenden Leitungen: CYC 3, 35 grenze ausgedehnt werden muß. Das Zeichenbit des HALB WD OP und SAR Ί2. Auf der anderen Seite Halbwortoperanden ist das werthöchste Bit des Halbspricht die ODER-Schaltung 141 auf Signale aus wortes und erscheint als Bit 16 beim Verlassen der der UND-Schaltung 148 an, wenn eine Halbwort- Sammelschaltung. Wenn dieses Bit (Bit 16) eine Eins operation mit ungeradzahliger Halbwortadresse ver- ist, müssen auch die Bits 0 bis 15 auf Eins gesetzt wendet wird, und zwar auf Grund von Signalen in 30 werden. Wenn Bit 16 eine Null ist, müssen die Bits 0 den folgenden Leitungen: CYC 3, HALB WD OP bis 15 ebenfalls auf Null gesetzt werden. Um ein und SAR 22. Dadurch kommt ein Signal auf die Lei- Feld von Einsen zu setzen, wird die in Fig. 10 getung 300, wodurch die Bits 16 bis 31 direkt auf die zeigte Sammelschaltung mit Bezug auf die Bits 0 bis Bits 16 bis 31 der Daten-Sammelleitung übertragen 15 in Ruhelage benutzt. Das Setzen der Signale zur werden. Bei Vollwortoperationen sprechen die 35 Übertragung des Halbwortoperanden durch die Sam-ODER-Schaltungen 140 und 141 entsprechend den melschaltung zur Datensammelleitung wird auf jeden UND-Schaltungen 150 und 152 an und übertragen Fall von den UND-Schaltungen 114, 116, der die BitsO bis 15 und 16 bis 31 direkt auf die ent- ODER-Schaltung 115 und dem Inverter 117 gesprechenden Bits der Datensammelleitung. Ein ahn- steuert, ungeachtet einer Querübertragung der Bits 0 liches Ergebnis erreicht man bei Ausführung einer 40 bis 15 oder einer Längsübertragung der Bits 16 Instruktion Verzweigen zum Zähler, bei der das ge- bis 31. Es tragen also die zu den BitsO bis 16 der samte Feld von 32 Bits aus dem Speicherregister Sammelschaltung gehörigen Inverter 113 alle ein direkt auf die Datensammelleitung übertragen wer- Ausgangssignal, das Einsen darstellt, auf Grund des den soll, was durch die UND-Schaltungen 14 und 16 fehlenden Signals auf den Leitungen 299 oder 300. erreicht wird. ■ 45 Somit stehen also die Einsen am Ausgang des In-

Beim Auslesen einer Instruktion werden 32 Bits verters 113 zur Verfügung. Es erhebt sich die Frage:

ausgelesen. Diese 32 Bits können richtig orientiert ist das Vorzeichenbit 1 oder 0? Ist das Bit eine Eins,

sein oder auch nicht, was von der Adresse der jeweils gestattet die UND-Schaltung 116 eine Übertragung

ausgelesenen Instruktion abhängt. Im Gegensatz zu der Bits 0 bis 15 durch die Sammelschaltung zur

Vollwortoperationen ist bei Adressen nicht definiert, 50 Datensammelleitung? Wenn andererseits Bit 16 Null

daß sie auf Vollwortgrenzen, sondern auf Halbwort- ist, wird durch die ODER-Schaltung 162 kein Si-

grenzen stehen müssen. So kann also eine bestimmte gnal erzeugt, so daß die Bits 0 bis 15 nicht an die

Instruktion das werthöhere Halbwort eines ersten Datensammelleitung übertragen werden und die

Speicherwortes und das wertniedere Wort eines nach- Datensammelleitung in den Bits 0 bis 15 lauter NuI-

folgenden Speicherwortes einnehmen, wobei beide 55 len gesetzt werden? - .

gleichzeitig dem Speicherregister vom Speicher an- ^:

geboten werden. .Diese Halbwörter werden jedoch . ;

innerhalb des Speicherregisters in ihrer Stellung um- Beschreibung der Auslese-Instruktion
gesetzt und müssen von der Sammelschaltung wieder

in die alte Stellung umgesetzt werden, bevor sie an 60 Soweit die hierin aufgeführten Daten betroffen

die Datensammelleitung weitergegeben werden. sind, umfaßt die Ausleseinstruktion drei grund-

Daher spricht jeder ODER-Schaltung 140 bis 142 legende Arbeitsgänge, die in Tabelle 1 aufgeführt

auf eine zugehörige UND-Schaltung 158 bis 160 an, sind. Im ersten dieser Arbeitsgänge werden die Spei-

die der UND-Schaltung 143 entspricht, wodurch cherregister./i, B, BX und C sowie der Operations-

beide Datengruppen in der richtigen Beziehung zu- 65 decoder und andere Steuerkreise gelöscht und be-

einander an die Datensammelleitung übertragen triebsbereit gemacht. Während der zweiten Instruk-

werden. tionsphase wird eine Instruktion, die im Speicher

Wie die Übertragung der Bits 0 bis 15 durch die adressiert worden ist, in das Speicherregister ge-

17 18

lesen. Während der dritten Instruktionsperiode wird beitet werden kann, wodurch eine Funktion erstellt

der Operationsteil der Instruktion aus dem Speicher- wird, die die Summe zur Subtraktion des zweiten

register in das Operationsregister gebracht, so daß Operanden vom ersten Operanden darstellt. Anders

die Operation decodiert werden kann, und der Ope- ausgedrückt, wird jedes Bit des ersten Operanden im

randen-Adreßteil der Instruktion wird aus dem 5 Sinne einer Ausschließlich-ODER-Funktion verarbei-

Speicherregister über die Sammelschaltung und die tet mit dem Komplement des Bits des zweiten Ope-

Datensammelleitung in die Register B und C gestellt. randen, wodurch in einer Komplementaddition HaIb-

Wenn eine Instruktion verzweigend zum Zähler mit- summen gebildet werden. Während des vierten Ar-

benutzt wird, wird das BX-Register durch den DC- beitsganges einer Rechenoperation wird das Spei-

Satz auf lauter Einsen gestellt. Somit wird also zu io cherregister gelöscht, wodurch auch der zweite Ope-

Beginn einer jeden hier zu beschreibenden Operation rand daraus entfernt wird und das Speicherregister

eine Adresse, die sich auf die Instruktion bezieht, in für die Aufnahme des ersten Operanden aus dem

die Register B und C gesetzt. Speicher vorbereitet. Im fünften Arbeitsgang wird der

. / erste Operand auf bekannte Art über einen Zeit-und

Rechenoperationen *5 Adressierkreis 36 vom Speicher in das Speicherregi-

■ ·■■.·: r ·■..·.- ster gestellt. Während des sechsten Ganges wird der

Mit Bezug auf Tabelle 2 und das schematische Inhalt des Speicherregisters auf die Sammelschaltung

Blockschaltbild in F i g. 1 sei erklärt, daß der erste und von dort auf die Datensammelleitung übertragen,

Arbeitsgang einer Rechenoperation die Speicher- die die Daten weiter in die Register B und C gibt. Da

Komplementform, so daß er mit dem ersten Operan- ao für die Register B und C Auslöse-Eingänge benutzt

holt. Das Register A und die Speicherregister werden werden, kehrt jedes Bit des ersten Operanden ein Bit

beide gelöscht. Liegt eine Additionsoperation vor, im zweiten Operanden um, wodurch die logische

werden die Register B und C gelöscht. Bei einer Sub- Ausschließlich-ODER-Verarbeitung der beiden Ope-

traktion jedoch werden die Register B und C ganz randen erfolgt, die mit der Bildung der Halbsummen

auf Eins gesetzt. Dadurch wird nun das Einer- 25 dieser beiden Operanden gleichzusetzen ist. Die Re-

komplement eines Operanden automatisch in die gister A und C sind direkt mit der in F i g. 18 darge-

Registerß und C gesetzt, wenn dieser Operand in stellten Übertrag-Vorausschau-Schaltung 32 ver-

die Register B und C übertragen wird. Es wird hier bunden.

festgelegt, daß der erste in die Register B und C zu Wie in F i g. 16 dargestellt, erfolgen die Überträge setzende Operand der zweite Operand ist. Das heißt, 30 in die entsprechenden Bits auf neue Art. Zur Erzeudaß dieser Operand sich auf die zweite Operanden- gung der Überträge werden nur die Halbsummen von adresse bezieht und nicht, daß er unbedingt der zeit- zwei Operanden und einer der ursprünglichen Opelich an zweiter Stelle zu verarbeitende Operand ist. randen verwendet. Diese Art hat den Vorteil," daß bei Somit wird in der vorliegenden Ausführung im zwei- aufeinanderfolgenden Wiederholungen (Ansammlunten Arbeitsgang der zweite Operand vom Speicher 35 gen) das Originalformat eines Operanden weder erin das Speicherregister gestellt. Im dritten Gang wird halten zu bleiben braucht, noch daß besondere »Erder Inhalt des Speicherregisters über die Sammel- zeugungs- und Lauf«-Funktionen benötigt werden. Schaltung auf die Datensammelleitung übertragen Ebensowenig muß bei Subtraktionen (wie bei der und von dort in die Register B und C. Operationsverzweigung zum Zähler) irgendeine Kom-

Es ist zu beachten, daß der Inhalt der Daten- 40 plementierung für einen Eingang direkt vorgesehen

Sammelleitung an die binären ^4C-Triggereingänge werden.

(die Kondensatoren66, 71, 76) jeder Stufe der Re- Die in Fig. 16 dargestellten CLA-Ausgänge stelgister/i, B und C gegeben wird. Die Bedingung für len »Übertrag« für gleichzahlige Halbsummen-Bits diese Register wird im dritten Abschnitt aufgestellt, dar. Diese Überträge ergeben nach einer Ausschließso daß eine Verschiebung am Eingang dieser Kon- 45 lich-ODER-Verarbeitung mit den gleichzahligen densatoren auftritt, sobald der Inhalt der Sammel- Halbsummenbits die Endsumme.
Schaltung übertragen wird, wodurch die Stufen der Wenn ein Übertrag auftritt (eine heiße Eins), wie RegisterB und C ihren Inhalt umkehren und die Stu- in Fig. 16 dargestellt, ist dieses ein Übertrag in das fen des Registers A eingestellt werden. Da die Trig- Bit 31, das wertniedrigste Bit des Operanden. Dieser gerstufen der Register B und C sich auf jedes Daten- 50 Übertrag kann nach Bit 30 laufen, wenn eine Eins in bit, das durch die Datensammelleitung kommt, selbst Bit 30 der Halbsumme in Register C am Eingang zu umkehren, führt dies zu einer Ausschließlich ODER- einer UND-Schaltung 200 steht. Wenn Bit 30 der Bedingung des jeweiligen früheren Inhalts der Re- Hauptsumme eine Null ist (weil beide in das Register gister B und C. Im Falle einer Additionsoperation gebrachten Operanden in dieser Stelle Einsen hatten), waren die Registers und C vor der Übertragung von 55 dann arbeitet eine UND-Schaltung 201. Das folgt Daten des zweiten Operanden durch die Datensam- aus dem Fehlen einer Halbsumme zusammen mit melleitung gelöscht worden. Infolgedessen erscheinen dem Vorliegen eines Operanden (A-REG 31), was die Daten in den Registern B und C genauso wie im zwangläufig das Vorliegen beider Operanden bedeu-Speicherregister. Auf der anderen Seite werden bei tet. Wenn Bit 31 beider Operanden da ist, erfolgt ein einer Subtraktion die Register B und C vorher alle 60 Übertrag nach Bit 30 mit oder ohne einen Übertrag auf Eins gesetzt, so daß jedes Datenbit umgekehrt nach Bit 31. Die UND-Schaltung 201 braucht also wird und das Einerkomplement der Daten in die Re- das Übertrag-in-Signal nicht zu überwachen,
gister B und C gesetzt wird, wenn der zweite Ope- Somit kann die ODER-Schaltung 202 einen Überrand durch die Sammelschaltung und die Datensam- trag nach Bit 30 veranlassen. Entweder in dem sie melleitung in die Register B und C übertragen wird. 65 auf einen Übertrag in den Ubertragsgenerator und Dadurch erscheint also der zweite Operand in Einer- die UND-Schaltung 200 anspricht oder indem sie auf Komplementform, so daß er mit dem ersten Operan- das Vorhandensein eines Bits in Position 31 jedes den in richtiger Form Ausschließlich ODER verar- Operanden und die UND-Schaltung 201 anspricht.

19 20

Ein Ausgangssignal aus der ODER-Schaltung 302 Logische Ooerationen

wird auf die UND-Schaltung 203 gebracht, die der ^L°g^lsctie operationen .
UND-Schaltung 200 entspricht, und ähnlich ent- Grundsätzlich kann gesagt werden, daß die Funkspricht die UND-Schaltung 204 der UND-Schal- tionen zur logischen Verbindung zweier Operanden tung 201. Eine ODER-Schaltung 205 übernimmt die- 5 in den Registern Λ und B ausgeführt werden, indem selbe Funktion wie die ODER-Schaltung 202, so daß im Register A die ODER-Instruktion und im Reein Übertrag in Bit 29 sich aus einem Übertrag in gister B die Ausschließlich-ODER-Instruktion gebil-Bit30 zusammen mit einer Halbsumme in Bitposi- det wird. Ist ein logisches UND vorgesehen, wird das sion30 (UND-Schaltung 203) oder auf Grund der in Register/!gebildete ODER mit dem Ausschließ-Einerbits in Position 30 beider Operanden (UND- ίο lieh ODER, das vorher in Register B gebildet wor-Schaltung 204) ergibt. Das Ausgangssignal der den war, Ausschließlich ODER verarbeitet. Das ODER-Schaltung 205 wird auf eine UND-Schaltung führt zu einem logische^ UND der beiden Operan-206 (die den ODER-Schaltungen 200 und 203 ent- den. Daraus folgt, daß nur in den beiden letzten spricht) gegeben und so die ODER-Schaltung 208 Gängen ein Unterschied zwischen den Operationen die den ODER-Schaltungen 302 und 205 entspricht) 15 UND, ODER und Ausschließlich ODER besteht. Im in Betrieb gesetzt. Außerdem speist eine UND-Schal- ersten Gang werden die Register .4, B und C sowie tung 207 (die den UND-Schaltungen 201 und 204 die Speicherregister gelöscht. Im zweiten Gang wird entspricht) in die ODER-Schaltung 208 ein. Durch der zweite Operand vom Speicher in das Speicherdiese Anordnung der ODER-Schaltungen 202, 205 register übertragen. In einem dritten Gang wird der und 203 erreicht man also einen Übertrag zwischen 20 Inhalt des Speicherregisters über die Datensammelden Bits 31 und 28. Eine ODER-Schaltung 211 leitung in die Register A und B übertragen. In einem spricht jedoch auf eine Mehrzahl von UND-Schal- vierten Gang wird das Speicherregister gelöscht und tungen200a, 201a, 204«, 207 a und 210 an und er- so zur Aufnahme des ersten Operanden vorbereitet, zeugt einen Übertrag nach Bit 27, ohne daß dafür der in einem fünften Gang dorthin gesetzt wird. Im Überträge aus den wertniederen Bits (31 bis 28) be- 25 sechsten Gang wird der Inhalt des Speicherregisters nötigt werden. Die UND-Schaltung200α überwacht in die Datensammelleitung nach Register/! übertraeinen Übertrag in den Übertragungsgenerator zusam- gen. Wenn eine ODER-Operation auszuführen ist, men mit den Bits in alle folgenden werthöheren Posi- ist also am Ende des sechsten Ganges das ODER tionen der Halbsumme, um festzustellen, ob ein der Operanden bereits im Register/! gebildet. Die Übertrag über den ganzen Bereich bis Bit 27 läuft. In 30 Register B und C werden während des sechsten Ganähnlicher Weise stellt die UND-Schaltung 201 α fest, ges einer ODER-Operation gelöscht, um so das Reob ein in Bit 31 erzeugter Übertrag bis Bit 27 weiter- gister B zur Aufnahme eines ODER über die Datenläuft. Die UND-Schaltung 204α bestimmt, ob ein in Sammelleitung von Register/! vorzubereiten, um den Bit 30 erzeugter Übertrag bis Bit 27 weiterläuft, und Inhalt des Registers A auf eine Stelle setzen zu köndie UND-Schaltung 207 a bestimmt, ob ein in Bit 29 35 nen, von der er in das Speicherregister zurückübererzeugter Übertrag bis Bit 27 weiterläuft, und die tragen werden kann, damit das Ergebnis in den all-UND-Schaltung 210 entspricht den UND-Schaltun- gemeinen Registern gespeichert oder dorthin gesetzt gen 201, 204 und 207 und stellt fest, ob in dem werden kann. Andererseits wird während einer UND-nächsten wertniederen Bit (Bit 28) ein Übertrag er- Operation und einer Ausschließlich-ODER-Operazeugt worden ist. Die Bits 26 bis 1 sowie Bit 0 (dieses 4° tion der Inhalt des Speicherregisters über die Daten-Bit erzeugt einen Übertrag aus dem Übertrags-Vor- Sammelleitung genauso nach Registers übertragen ausschau-Zusatz an seiner höchsten Stelle) wurden wie der Inhalt des Registers A während des sechsten der Einfachheit halber in der Zeichnung weggelas- Arbeitsganges. .
sen. Der Rest der Übertrags-Vorausschau-Schaltung, Es ist zu beachten, daß dieses Beispiel das Ergebwürde acht Sätze der in Fig. 16 dargestellten Aus- 45 nis nur in das Registers bringt und daß zusätzliche rüstung umfassen, die jeweils entsprechend an die Steuergänge, wie sie allgemein bekannt sind, vorgeverschiedenen Bitpositionen angeschlossen sind, wo- sehen werden müssen, um das Ergebnis aus dem bei der Übertrag aus der ODER-Schaltung 211 (das Register ß entweder wieder in ein allgemeines Reist ein Übertrag in Bit 27) als Übertrag in die nächst- gister zurückzubringen oder es zur Speicherung oder höhere Vier-Bit-Gruppe gegeben wird usw. Da die 50 weiteren Übertragung an eine andere Stelle im Sy-Datensammelleitung an die binären Eingänge der Re- stern in das Datenregister zu stellen, entsprechend gister B und C angeschlossen ist, wird der erste Ope- einer hiermit verbundenen Konstruktion,
rand (er wurde im sechsten Arbeitsgang im G-Regi- Bei der Ausführung einer ODER-Operation wird sterS und C gesetzt) mit dem zweiten Operanden im siebten Gang dieser Operation das in Register .4 (er wurde im dritten Arbeitsgang in die RegisterB 55 gebildete ODER-Ergebnis nach Registers übertra- und C gesetzt) nach der Ausschließlich-ODER- In- gen, da das Registers bei der vorliegenden Ausfühstruktion verarbeitet.'■'■'■ - - rung das Endergebnis enthalten muß. Bei der Aus-

Im Arbeitsgang 7 werden die Überträge in die führung einer UND-Operation wird der Inhalt des

Bits, die sich auf den fortlaufenden Übertrag der Registers/! über die Datensammelleitung nach Re-

Übertrags-Vorausschau-Schaltung 32 beziehen, durch 60 gister S übertragen, so daß das ODER der Operan-

Übertragen der Übertrags-Vorausschau über die den innerhalb des Registers S Ausschließlich ODER

Datensammelleitung nach Register B nach der Aus- verarbeitet wird, wobei das darin befindliche Ergeb-

schließlich-ODER-Instruktion mit den Halbsummen nis (es stellt das Ausschließlich ODER der Operan-

verarbeitet, die im Register B als Ergebnis der BiI- den dar) das ODER mit den Ausschließlich-ODER-

dung einer Ausschließlich-ODER-Instruktion \ der 65 Ergebnissen in dem logischen UND nach einer aus-

beiden Operanden in diesem Registers gebildet schließlichen ODER-Funktion verarbeitet. In beiden

wurden. So wird eine vollständige Summe im Re- Fällen steht dann das Endergebnis im Register B. Es

gister B erstellt. \ ist zu beachten, daß für die Ausschließlich-ODER-

21 22

Operation das Ergebnis im Register B gebildet wird, Übertragung des Inhalts der Speicherregister über die sobald der Inhalt der Speicherregister im sechsten Sammelschaltung. Dieser Vorgang hat mit der Opera-Arbeitsgang über die Sammelschaltung und die Da- tion Verzweigen zum Zähler nichts zu tun, vereintensammelleitung nach Register B übertragen wird. facht jedoch die Steuerung, indem er die überflüssige Operation Verzweigen zum Zähler ⁵ Übertragung jetzt stattfinden läßt. .

In der Operation Verzweigen zum Zähler (Ta- Speicheroperation

belle 4) ist die Verzweigungsadresse während der Die in Tabelle 5 dargestellte Speicheroperation Instruktions-Ausleseperiode im Register B gebildet speichert den Inhalt eines allgemeinen Registers, das worden. Weiterhin wird das BZ-Register durch ein io durch die Adresse des ersten Operanden gekenn-Signal auf der DCZBZ-Leitung während der zeichnet ist, an einer Speicherstelle, die durch die I Periode 3 auf lauter Einsen gesetzt. Im ersten Adresse des zweiten Operanden gekennzeichnet ist. Gang einer Operation Verzweigen zum Zähler (Ta- Die Adresse des zweiten Operanden wird vorgeschriebeile 4) werden das Register./! und die Speicher- ben durch die Instruktion und während der register gelöscht und der Inhalt des Registers B gegen 15 I Periode 3 über die Sammelschaltung und die Daden Inhalt des BZ-Registers auf Grund eines Signals tensammelleitung in die Register B und C übertragen. in der SHSTB 32-Leitung, welches eine Verschie- Während der I Periode 1 wird das BZ-Register gebung von 32 Bits zwischen den Registern B und BX löscht. Somit steht also am Anfang der Ausführung verursacht, vertauscht. Dadurch werden die Verzwei- der Instruktion die Adresse, unter welcher die Dagungsadresse in das BZ-Register und lauter Einsen 20 ten im Speicher gespeichert werden sollen, im Rein das RegisterB gesetzt. In das Register B werden gisterB, und das Register BX steht auf Null. Das lauter Einsen gesetzt, um von dem betroffenen Zäh- allgemeine Register kann eines der achtundvierzig ler Eins abziehen zu können und so festzustellen, ob allgemeinen Register sein, die unten in der F i g. 1 die Verzweigung stattfinden soll oder nicht. dargestellt sind oder in einer anderen Ausführung

Das Abnehmen der Zählerfunktion wird daher 25 ähnlicher Art innerhalb eines Arbeitsregisters einer

durch Addition des Zweierkomplementes von Eins Zentraleinheit Teil des Hauptspeichers 20 sein. Die

zum Zähler erreicht auf eine ähnliche Weise wie die zu gebende Beschreibung geht von der Annahme

Addition. So wird also das Register B im ersten aus, daß die zu speichernden Daten entweder vom

Gang mit dem Zweierkomplement einer binären Eins Speicher oder von den allgemeinen Registern 48 in

vorbereitet, die dem Einerkomplement einer binären 30 das Speicherregister übertragen werden. Für die

Null gleichkommt und ein Feld von lauter Nullen Zwecke der Beschreibung der vorliegenden Erfin-

enthält. ' dung genügt es, daß die zu speichernden Daten aus

Im zweiten Arbeitsgang wird der erste Operand dem Speicherregister kommen und der Adresse fol-

aus dem Speicher in das Speicherregister gesetzt. gen, die den Ort angibt, wo diese Daten zu speichern

Dieser Operand ist der zu reduzierende Zählerfaktor, 35 sind.

um festzustellen, ob eine Verzweigung stattfinden Im ersten Gang der Speicheroperation wird das soll. Das Feld aus lauter Einsen wird von B nach C Speicherregister gelöscht, ■ und der Inhalt der Regiverschoben. Im dritten Gang wird genau wie bei den ster B und BX wird auf ein Signal auf der entspre-Rechenoperationen der Inhalt des Speicherregisters chenden Leitung gegeneinander vertauscht. Dadurch über die Datensammelleitung in die Register A, B 40 wird die Adresse, die den Platz definiert, an dem die und C übertragen. Da das Zweierkomplement einer Daten zu speichern sind, in das BZ-Register gesetzt, binären Eins in die Register B und C gesetzt wird, so daß sie zu einem späteren Zeitpunkt verfügbar ist bewirkt die Auslösung der B- und C-Register durch und das B-Register auf Null gesetzt, da das BZ-Reden Eingang der Datensammelleitung die Aus- gister vorher während der I Periode 1 gelöscht worschließlich-ODER-Verarbeitung (die Halbsumme) 45 den war. Während des zweiten Arbeitsganges wird des Zählers mit dem Komplement einer binären der erste Operand (die zu speichernden Daten) aus Eins, wodurch eine Halbsumme des reduzierten den allgemeinen Registern in das Speicherregister ge-Zahlerwertes gebildet wird. Im vierten Arbeits- setzt. Während des dritten Arbeitsganges wird der gang wird der Inhalt der Übertrags-Vorausschau- Inhalt des Speicherregisters über die Datensammel-Schaltung, die dem Inhalt der Register A und C 50 leitung nach Register B übertragen. In einem vierten jederzeit folgt, über die Datensammelleitung in Arbeitsgang wird das Speicherregister wieder gedas RegisterB übertragen, und dort werden dann löscht, um die Daten aufnehmen zu können, die in die Übertrags-Vorausschau-Funktionen mit der den Speicher gesetzt werden sollen. Es ist zu beach-Halbsumme die im Register B steht, nach einer ten, daß das Speicherregister die Pufferfunktionen »Ausschließlich-ODER-Funktion« verarbeitet und 55 sowohl bei Speichereingabe als auch bei Speicherausso die Endsumme gebildet. So entsteht ein reduzier- gäbe übernimmt. Im vierten Arbeitsgang werden ter Zählerwert, der darauf geprüft werden kann, ob außerdem die Inhalte der Register B und BX wiedereine Verzweigung stattzufinden hat oder nicht. Wenn um gegeneinander vertauscht, um die Daten, die aus eine Verzweigung stattfinden muß, besteht eine di- den allgemeinen Registern ausgelesen werden müssen, rekte Verbindung, über die der Inhalt des BZ-Regi- 60 in das Register B zu setzen und so zu der Adresse sters in den Instruktionszählerteil des Programm- zurückzukehren, die die Operation steuert. Dann Statuswortregisters übertragen werden kann. Da- wird der Inhalt des B-Registers auf das Speicherdurch wird die Verzweigungsadresse in den Instruk- adreßregister übertragen. Im sechsten Gang wird der tionszähler gesetzt, um die weitere Operation der Inhalt des Speicherdatenregisters automatisch über Maschine für den Fall zu steuern, daß die Verzwei- 65 die Sammelschaltung an die Datensammelleitung gung entsprechend dem nach dem vierten Arbeits- übertragen. Diese führt zwar während der Speichergang im Register B festgelegten Inhalt erfolgreich ist. operation keine eigentliche Arbeit aus, vereinfacht Im sechsten Arbeitsgang erfolgt eine automatische aber die Logik und schadet nicht. Ebenfalls im sech-

23 24

sten Arbeitsgang werden die Inhalte der Register B zweigen zum Zähler) das Setzen des Registers B auf und BX übertragen, wodurch die Daten, die sich im lauter Einsen zwecks Addition des Komplements Register BX befinden, in das Register B gelangen (da eines Einheitswertes zu einer Zählerfunktion durch die Adresse ja Register B verlassen hat und jetzt in einen schnellen Austausch der Daten aus dem SAR steht). Im siebten Arbeitsgang werden die Da- .5 BX-Register erreicht wird. Um eine andere Verbinten in Register B in das Speicherdatenregister über- dung zum C-Register oder ein CX-Register zum tragen, so daß die Operation abgeschlossen werden Löschen des C-Registers zu vermeiden, wird das kann, indem man die Daten, die im Speicherregister C-Register durch Übertragen des Inhaltes aus dem am Ende des siebten Arbeitsganges stehen, im Spei- B-Register in das C-Register auf lauter Nullen gecher 20 speichert. io setzt. Der Anschluß der Auslöse-Rückkopplungs-„ . j ' -η λ. α Leitungen des Registers C an den Ausgang des ReZusammenfassung des Datenflusses _gisters^ _stabiliert ⁵ _Register C früher, so daß der In-

Gleichstromverriegelungen mit UND-Schaltungen halt des Speicherregisters in die Register B und C und ODER-Schaltungen, die zueinander rückgekop- übertragen werden kann, ohne daß man erst auf eine kelt sind, sind zwangläufig relativ langsame Einrich- 15 Stabilisierung von C warten muß.
tungen. Um Verriegelungen zu schaffen, die bei re- Das schnelle Löschen und Setzen von Registern lativ hohen Geschwindigkeiten arbeiten sind teuere durch Übertragung von Nullen oder Einsen erübrigt Bauteile erforderlich. Weiterhin erfordert die Ver- das Warten, bis eine Gleichstrom-Setz- oder Löschwendung von Gleichstromverriegelungen in Regi- Steuerleitung stromlos geworden ist und sich die Bestem, in denen Daten ausgetauscht werden sollen, 20 dingungen auf das volle Ausgangspotential stabili-Zwischenspeicher. Das heißt, eine Datenübertragung sieren können. Somit liegt in der Übertragung von zwischen den Registern B und BX würde bei Ver- Einsen und Nullen (wie bei der Operation Verzweiwendung von Gleichstromverriegelungen ein zusatz- gen zum Zähler) aus dem BX- in das B-Register die liches Register zwischen dem Ausgang des B-Regi- Möglichkeit, schneller eine Halbsumme im B-Register sters und dem Eingang des BZ-Registers erfordern 25 zu erstellen, da diese unmittelbar nach der Ubertra- und ein zweites zusätzliches Register zwischen dem gung der Daten aus dem BX- in das B-Register geAusgang des BZ-Registers und dem Eingang des bildet ist.

B-Register. Das beruht auf der Kennlinie der Es wurde hier keine Operation beschrieben, die die Gleichstromverriegelungen, bei denen sich der Aus- Verwendung von A- und y4Z-Registern zeigt, welche gang verändert, sobald sich der Eingang auch nur 30 sich auf Gleitkommaoperationen beziehen, die hier geringfügig ändert. Die Wechselstromtriggerung hat nicht beschrieben sind. Aus der Beschreibung für die auf der anderen Seite Verzögerungsmerkmale, die anderen Register und typischen Operationen ist jeeinen direkten Austausch von einem Register zum doch zu ersehen, daß die A- und y4X-Register gegenanderen und zurück ohne Pufferregister nicht ge- seitig reziproke Funktionen übernehmen können, statten. Das beruht darauf, daß die Zeitverzögerung 35 etwa in der Art, daß das Register A verschiedene aufdes Kondensatoreingangs der Anlage die Benutzung einanderfolgende Funktionen der Reihe nach ausdes Ausgangs einer Anlage zum Bedienen der zwei- führt, während Daten aus einem Arbeitsgang zur ten Anlage gestattet, wenn man dann ein Zeitbegren- Verwendung in einem späteren Arbeitsgang zurückzungssignal gibt, um die Übertragung von der einen gehalten werden, indem man sie in das y4Z-Register Anlage in die andere sofort zu bewirken, bevor die 40 überträgt und bei einem späteren Arbeitsgang durch Anlage Gelegenheit hatte, ihren Lagezustand zu eine weitere Übertragung wieder abruft. Es ist zu ändern. Durch entsprechende Auswahl von Konden- beachten, daß das ΛΧ-Register das /i-Register speist, sator- und Widerstandselementen in den Eingängen indem die Daten direkt auf die kapazitiven Eingänge dieser Trigger können Grenzbedingungen vermieden des Λ-Registers gegeben werden, während das Komwerden. 45 mando zur Datenübertragung zwischen den beiden

Demgegenüber werden beim Ausführungsbeispiel Registern auf den Widerstandseingang gegeben wird, die Kondensatoreingänge in umgekehrter Weise ver- Da der andere mögliche Widerstand an ein negatives wendet und bewirken so einen Hochgeschwindigkeits- Potential gelegt ist und somit jeden Trigger für das betrieb. In diesem Fall wird das Ubertragungssignal Setzen vorbereitet, erfolgt die Übertragung zwischen nicht auf einen Kondensator gegeben, sondern auf 50 den Registern A und AX sehr schnell,
den Widerstandseingang. Dann werden die Daten di- Die Subtraktion erfolgt sehr einfach auf Grund rekt auf den Kondensator gegeben. Das heißt, daß der Tatsache, daß das Komplement eines Operanden die bistabile Kippschaltung auf die Daten anspricht, auf jede der beiden Arten gebildet werden kann, sobald diese auf der Fernleitung zwischen dem Über- Während einer Subtraktion werden die Register B tragungsmittel und bistabiler Kippschaltung zur Ver- 55 und C vorher durch ein Gleichstrom-Setzsignal auf fügung stehen. In vorliegendem Fall werden die die lauter Einsen gesetzt, so daß das erste Setzen eines Rückkopplung bedingenden Eingangsklemmen des Operanden (des zweiten Operanden) in die Register B Registers C an die Ausgänge des Registers B und und C zur Bildung des Einerkomplements dieses Openicht an die eigenen Ausgänge gelegt, wodurch das randen in diesem Register führt, da die Ausschließ-Register C auf die Einstellung des Registers B betrie- 60 lich-ODER-Funktion automatisch stattfindet. Auf der ben wird, bevor der eigentliche Inhalt des Registers B anderen Seite werden während der Halbwortoperatioin Register C gebracht wird. Das bedeutet, daß das nen lauter Einsen in die B- und C-Register gebracht, Auslösen des Registers C verfügbar ist. wenn sich wobei das Halbwort auf ein Vollwort erweitert werdie Daten in Register B einmal stabilisiert haben und den muß, indem man das Vorzeichen durch die umim Register C gesetzt worden sind, ohne daß man 65 gekehrte Logikfunktion der Sammelschaltung übererst darauf warten muß, bis sich die Ausgänge des trägt, die automatisch lauter Einsen setzt, wenn keine Registers C stabilisiert haben. Es ist zu beachten, daß besondere Übertragungsauswahl getroffen wird. Darin dem speziellen Anwendungsfall (Operation Ver- aus ist klar zu ersehen, daß die Sammelschaltung

zum Zweck der Komplementierung eines Wertes in den Registern B und C (wie bei einer Subtraktion) lauter Einsen liefern kann. Man kann also eine Vielzahl von Operationen, die der Subtraktion ähnlich sind, ausführen, indem man lauter Einsen als Kornplement eines Operanden liefert, der bereits in den Registern B und C steht, dadurch, daß man die Sammelschaltung über die Datensammelleitung mit den Registern B und C verbindet und kein Übertragungssignal an die Sammelschaltung gibt. Mit anderen Worten: Man kann in die Register B und C lauter Einsen setzen, indem man Signale erzeugt, die die Sammelschaltung mit der Datensammelleitung und diese mit den Registern B und C verbinden.

Die logischen Funktionen (UND, ODER, Ausschließlich-ODER) werden ausgeführt, indem man nur die natürlichen Eigenschaften der Register A, B und C benutzt, so daß das Register A automatisch die ODER-Funktion erstellt, das Register B die Funktion »Ausschließlich-ODER« und die »UND«- Funktion durch Kombination der beiden Register erreicht wird. Dieses Prinzip bietet den zusätzlichen Vorteil, daß in dem Gang nach der Erzeugung der ODER-Funktion und der Ausschließlich-ODER-Funktion das B-Register zu lauter Nullen gelöscht werden kann. Wenn dann der Inhalt des Registers A über die Datensammelleitung nach Register B zurückgestellt wird, enthält das Register B das ODER des Operanden. Wenn andererseits das »Ausschließ· lich-ODER« benötigt wird, wird das Register B nicht gelöscht und der Inhalt des Registers A nicht nach B zurückübertragen. Wenn jedoch die UND-Funktion gefordert wird, wird der Inhalt des Registers A über die Datensammelleitung nach B zurückgestellt, ohne daß das Register B vorher gesetzt wurde und so das logische UND erzeugt. Somit kann man auf recht einfache Art ein logisches Ergebnis im Registers erstellen, das jede der drei wichtigsten logischen Funktionen darstellen kann.

Claims (5)

Patentansprüche: 40

1. Schaltungsanordnung zur Durchführung sowohl logischer als auch arithmetischer Grundoperationen mit Registern aus bistabilen Kippschaltungen zur Aufnahme von zu verknüpfenden Operanden, Ergebnissen und gegebenenfalls entstehenden Überträgen, wobei die Register aus solchen bistabilen Kippschaltungen bestehen, die jeweils eine Eingangstorschaltungs-Funktion aufweisen oder mit UND- bzw. ODER-Schaltungen miteinander gekoppelt sind und durch anliegende Takt-, Daten- und Operationssignale geschaltet werden, bei der am Ende der Verknüpfung oder Datenübertragung das Ergebnis in Abhängigkeit von den anliegenden Operationssignalen im zweiten Register zur Verfügung steht, dadurchgekennzeichnet, daß die bistabilen Kippstufen (z. B. 50) der Register (z. B. 28 und 30) mit Gleich- und Wechselstromimpedanzen (DC und AC, z.B. 68, 69 und 66) ausgerüstet sind und daß in einem ersten Register (z. B. 28) aus dem gespeicherten Inhalt und den an den Dateneingängen stehenden Daten eine Exklusiv-ODER-Aussage gebildet wird,-daß die Datenausgänge mit den Dateneingängen eines zweiten Registers (z. B. 30) verbunden sind, wobei die Übertragung der Daten vom ersten Register (z. B. 28) in das zweite Register (z.B. 30) unter Steuerung einer Übertrags-Vorausschau-Schaltung (32 d) erfolgt, die in Abhängigkeit vom Inhalt der beiden genannten Register Übertrags- und Steuersignale bildet.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein erstes Register (A) eine ODER-Aussage aus dem eingetragenen Inhalt und den an den Dateneingängen stehenden Daten bildet, daß ein zweites Register (B) eine Ausschließlich-ODER-Aussage aus dem am Eingang anstehenden Daten und dem momentanen Inhalt bildet und daß eine UND-Aussage der beiden eingetragenen Operanden dadurch erreicht wird, daß die gebildeten Aussagen der beiden genannten Register in einem dritten Register (C) miteinander verknüpft werden.

3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Kondensator mit den Einschalteingängen und den Ausschalteingängen zugeordneten UND-Schaltungen mit der Steuerleitung verbunden ist und die Widerstände der UND-Schaltung mit den Datenleitungen in Verbindung stehen.

4. Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß den Eingängen einer bistabilen Kippschaltung eines Registers mehrere sich entsprechende UND-Schaltungen auf der Ein- und auf der Ausschaltseite zugeordnet sind, deren Kondensator- und/ oder Widerstand-Eingänge miteinander verbunden sind.

5. Schaltungsanordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß eine aus Kondensator, Widerstand und Diode bestehende UND-Schaltung, die der Ausschalt-Eingangsseite der bistabilen Kippschaltung zugeordnet ist, vom Ausgangssignal der Einschaltseite der bistabilen Kippschaltung gesteuert wird, während die entsprechende UND-Schaltung auf der Einschaltseite von dem Ausgangssignal der Ausschaltseite der bistabilen Kippschaltung gesteuert wird.

Hierzu 4 Blatt Zeichnungen