DE1449564C3 - Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der Operanden - Google Patents
Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der OperandenInfo
- Publication number
- DE1449564C3 DE1449564C3 DE1449564A DE1449564A DE1449564C3 DE 1449564 C3 DE1449564 C3 DE 1449564C3 DE 1449564 A DE1449564 A DE 1449564A DE 1449564 A DE1449564 A DE 1449564A DE 1449564 C3 DE1449564 C3 DE 1449564C3
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- signal
- signals
- wire
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3812—Devices capable of handling different types of numbers
- G06F2207/382—Reconfigurable for different fixed word lengths
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3832—Less usual number representations
- G06F2207/3836—One's complement
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Description
Die Erfindung betrifft eine Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition
durch Verwendung von Komplementärwerten eines der Operanden mit Speichereinrichtungen
zur Aufnahme von zwei Maschinenwörtern und Mitteln zum gleichzeitigen Subtrahieren von mehreren
Teilen zweier Maschinenwörter, bei welcher einem Rechenwerk für Halbsubtraktion eine Schaltungsanordnung
zur Bildung von Gruppenübertragsignalen zwischen unter sich gleich großen Gruppen mit
je einem geradzahligen Bruchteil von Bitstellen des Resultatwortes und Verknüpfungseinrichtungen zum
Zusammenfassen von aufeinanderfolgenden Gruppen zu Großgruppen mit je einem geradzahligen Bruchteil
der Bitstellen des Resultatwortes nachgeordnet sind. Zur Beschleunigung von Addition ist es bekannt
(USA.-Patent 2 954 168, O. L. M a c S ο r 1 e y:
High Speed Arithmetic in Binary Computers in Proceedings of the IRE, 1%I. S. 67 bis 71), den Zeitaufwand
für Überträge dadurch zu verringern, daß die beiden Operanden in unter sich gleiche Gruppen
von Bits unterteilt und einander entsprechende Gruppen beider Operanden gleichzeitig addiert werden.
Hierbei werden jeweils ganze Maschinenwörter verarbeitet.
Sollen wahlweise Operanden geringerer Länge — auch als Wortsegmente bezeichnet — verarbeitet
werden, dann ist bei bekannten Digitalrechnern (56 IRE 8.51 Standard on Electronic Computers
Definition of Terms 1956) die Durchführung logischer Funktionen zum Abdecken einzelner Teile
eines Maschinenwortes zwecks Vorbereitung der Operanden erforderlich. Bei diesen Abdecktechniken
werden die nicht gewünschten Signale aus den Signalkombinationen gelöscht, die von einem Speicherregister
in das Rechenwerk übertragen werden, jedoch für weitere Verarbeitung aufbewahrt. Nach
Entnahme der Ziffern und ihrer entsprechenden Positionierung kann dann die arithmetische Operation
ausgeführt werden. Danach ist es erforderlich, den veränderten Operanden mit dem in einem Register
aufbewahrten, nicht gewünschten Teil der Signalkombination wieder zu vereinigen. Durch die erforderlichen
verschiedenen Abfragen von Registern erfordert dieses bekannte Verfahren beträchtliche Zeit.
Der Erfindung liegt die Aufgabe zugrunde, den Zeitaufwand für die Verarbeitung mehrerer Operanden
geringerer Länge als ein Maschinenwort zu verkürzen, wobei die Operandenlänge wählbar sein
soll. Die Lösung dieser Aufgabe ist in dem Anspruch 1 gekennzeichnet. Durch die Recheneinrichtung
der Erfindung werden Abdecktechniken vermieden. Jegliche' Notwendigkeit einer logischen Veränderung
oder eines Verschiebens von Operanden zur Anpassung an ein starres arithmetisches System
entfällt. Es können gleichzeitig Operanden wählbarer Länge verarbeitet werden, deren Gesamtlänge
der Länge der eingespeicherten Maschinenwörter entspricht.
Eine Weiterbildung der Erfindung ist in dem Anspruch 2 gekennzeichnet.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Es zeigt
F i g. 1 ein Blockschaltbild der Recheneinrichtung,
Fig. 2a, 2b ein Blockschaltbild eines Rechenwerkes für Halbsubtraktion,
F i g. 3 eine Schaltungsanordnung zur Erzeugung von Gruppenübertragsignalen,
F i g. 4 eine Schaltungsanordnung zur Erzeugung von Übertragsignalen für Großgruppen von 12, 18
oder 36 Bits,
F i g. 5 eine Schaltungsanordnung einer Sammeleinrichtung nebst einem weiteren Rechenwerk für
Halbsubtraktion.
Bei der Beschreibung der Erfindung wird die Anwesenheit eines Impulses mit dem Zustand »0« und
das NichtVorhandensein eines Impulses mit dem Zustand »1« bezeichnet.
Zur Darstellung numerischer Größen wird ein Stellenwertsystem benutzt, bei dem die einzelnen Zif-
fern hintereinander angeordnet werden und als Koeffizienten von nachfolgenden Potenzen des zur Anwendung
gelangenden Zahlensystems bilden. Die aufeinanderfolgenden Ziffernpositionen sind von
0 bis 35 numeriert, wobei die Zahlen von rechts nach links zunehmen.
Bei den Rechenvorgängen des Ausführungsbeispiels wird mit dem bekannten Ein-Komplement-System
gearbeitet, bei denen eine negative Zahl durch das Komplement der entsprechenden positiven
Zahl dargestellt wird. Der Komplementwert wird dadurch ermittelt, daß jede Ziffer von 1 subtrahiert
wird.
Der Digitalrechner des Ausführungsbeispiels arbeitet nach dem bekannten Subtraktionsverfahren,
bei dem zum Addieren oder Subtrahieren von zwei Zahlen zwei sogenannte Halbsubtrahierer verwendet
werden. Der erste Subtrahierer wird zur Erzeugung von Ausgangssignalen benutzt, die gegenüber den
normalerweise zu erwartenden Ausgangssignalen negiert sind, dies ermöglicht es, die charakteristische
Arbeitsweise einer NOR-Schaltungsanordnung voll auszunutzen und dadurch den erforderlichen Schaltungsaufwand
zu verringern.
Die Recheneinrichtung des Ausführungsbeispiels ist für Parallelbetrieb gedacht, wobei alle Ziffernpositionen
gleichzeitig bearbeitet werden. Sollen arithmetische Operationen mittels Subtraktionen
durchgeführt werden, so muß von sogenannten »negativen Überträgen« Gebrauch gemacht werden. Derartige
Überträge treten dann auf, wenn eine Zahl von einer anderen subtrahiert wird und die den
Minuenden darstellende Zahl durch das Ergebnis kleiner als 0 wird, so daß die in der nächsthöheren
Stelle stehende Ziffer des Minuenden um 1 verringert werden muß. Da mit dem Ein-Komplement-System
gearbeitet wird, ist zur Darstellung des richtigen Ergebnisses ein sogenannter »Endübertrag« erforderlich,
wenn das Ergebnis einer arithmetischen Operation negativ wird.
Zu diesem Zweck muß von der Ziffer mit dem höchsten Stellenwert ein direkter Übertrag für die
niedrigstwertige Ziffer bereitgestellt werden, der hier sodann für die erforderliche Korrektur benutzt wird.
Dies läßt sich an folgendem Beispiel verdeutlichen:
Minuend Subtrahend (—) |
0 1 |
1 0 |
1 0 |
1 1 |
0 0 |
1 1 |
29 (-26) |
Zwischenergebnis Endübertrag (—) |
1 | 1 | 1 | 0 | 0 | 0 1 |
|
1 | 1 | 0 | 1 | 1 | 1 | 55 |
Wesentlich ist nun die Bereitstellung der Übertragungswege für die Endüberträge, die für die einzelnen
wählbaren Operandenlängen erforderlich sind.
F i g. 1 zeigt ein Blockschaltbild einer Wortsegmente
verarbeitenden Recheneinrichtung, mit einem Leitwerk 10, dessen Arbeitsweise nicht im
einzelnen beschrieben wird, da sie zum Verständnis der Arbeitsweise der Erfindung nicht beiträgt.
Die in F i g. 1 gezeigten Register 20, 22, 24, 34, 36 sind von einem in der Technik bekannten Typ
und bestehen im allgemeinen aus einer Anzahl von Kippschaltungen, die zur vorübergehenden Speicherung
einer Informationseinheit in den entsprechenden Ziffernstelten dienen. Die Obertragungswege für
die Daten ign> ^e zwischen den Registern sind in
Fig. 1 entsprechend bezeichnet und jeweils als Einzelleitung
(Kabel) dargestellt, um anzuzeigen, daß alle Übertragungen parallel durchgeführt werden.
Das heißt, sämtliche Informationseinheiten eines gegebenen Registers werden der nächsten logischen
Schaltung zur gleichen Zeit zugeführt. Die Mittel zum wahlweisen Übertragen der Bits zwischen aufeinanderfolgenden
logischen Schaltungen sind als Einzelleitungen dargestellt; diese Einzelleitungen
sollen jedoch andeuten, daß in Wirklichkeit sämtliehe in den Stufen eines Registers befindlichen Bits
gleichzeitig übertragen werden. Die Richtung des Informationsflusses ist durch die Pfeile bezeichnet:
Es sei angenommen, daß im ΛΌ-Register 20
36 Informationseinheiten gespeichert sind. Diese Bitgruppe stellt entweder den oder mehrere Addenden
dar, sofern eine oder mehrere Additionen durchgeführt werden, oder den oder mehrere Subtrahenden,
falls eine oder mehrere Subtraktionen erfolgen. Des weiteren soll angenommen werden, daß auch im
A O-Register 22 36 Bits eingespeichert sind. Diese Bitgruppe stellt entweder den oder die Augenden
dar, oder die Minuenden, falls eine Subtraktion erfolgen soll. Sobald diese beiden Register 20 und 22
die Information aufgenommen haben, wird von einem Leitwerk 10 ein Steuerimpuhs T1 erzeugt, um
ein Xl-Register 24 über die Steuerleitung 11 zu räumen.
Dadurch werden alle Stellen des X 1-Registers 24 auf 0 zurückgestellt. Diese Rückstellung bildet
eine Vorbedingung für den Betrieb. Sollen Zahlen addiert werden, so gilt die arithmetische Beziehung:
(A) + (X) = Summe
(Augend) + (Addend) = Summe
Sollen Zahlen subtrahiert werden, so wird dasselbe Rechenwerk benutzt, wobei dann folgende
arithmetische Beziehung gilt:
(A) + (-X)1 = Differenz
(Minuend) -f (—Subtrahend) = Differenz
Da im Ein-Komplement-System das Komplement zu einer Zahl der negativen Darstellung dieser Zahl
entspricht, ergibt sich durch die Wahl des Ausdrucks »X« in den oben aufgeführten Gleichungen somit
entweder die arithmetische Funktion der Addition oder der Subtraktion. Diese Charakteristik ist programmierbar
und wird durch das vom Leitwerk 10 entschlüsselte Befehlswort ausgewählt. Der dabei erzeugte
Steuerimpuls wird über eine Steuerleitung 12 zu einer Auswahleinrichtung 25 übertragen, um zu
bestimmen, ob der Inhalt 3TÜ oder dessen Komplement
XO eines Registers 20 in ein Register 24 ausgeblendet werden soll.
Die Information wird über die Informationsleitungen 26 parallel übertragen. Durch das gleichzeitige
Auftreten des Steuerimpulses auf Leitung 12, eines Taktimpulses 01 auf Leitung 27 und der Informationssignale
auf den Informationsleitungen 26 wird die Auswahl »addiere« oder »subtrahiere« dadurch
getroffen, daß die Ubertragungsleitungen 28 oder 30 benutzt werden. Bei der Addition wird die dem Einstellzustand
der einzelnen Stellen des Registers 20 entsprechende Information an den Einstelleingang
der entsprechenden Kippschaltungen des Registers 24 ausgeblendet. Bei der Subtraktion wird dagegen
f- der Komplemencwert der einzelnen Stellen des Registers 20 an den Einstelleingang der entsprechenden
Kippschaltungen des Registers 24 übertragen. Ist diese Auswahl einmal getroffen, so ist die Arbeite-
weise des übrigen Teils der Schaltungsanordnung bei Addition und Subtraktion gleich.
Vor Durchführung einer negierten Halbsubtraktion werden ein Register 34 sowie ein Register 36,
die als arithmetische Hilfsregister dienen, durch auf den Adern 14 und 13 auftretende Steuersignale des
Leitwerks 10 geräumt, d. h. in den Zustand 0 rückgestellt. Die im Register 24 enthaltenen Informationssignale,
d. h. Addend(en) oder Subtrahend(en), werden auf Informationsleitungen 41 in einen HaIbsubtrahierer
32 übertragen, während die im Register 22 enthaltenen Informationssignale, d. h. Augend(en)
oder Minuend(en) zum gleichen Zweck über Informationsleitungen 43 übertragen werden. Zur Durchführung
der negierten Halbsubtraktion werden sowohl der Ausgang 0 als auch der Ausgang 1 eines
jeden Registers verwendet. Sobald das Register 34
und das Register 36 geräumt sind, wird vom Leitwerk 10 ein Steuerimpuls auf die Steuerleitung 15
gegeben, der zusammen mit dem Taktimpuls 0 3 auf Leitung 45 die Resultate der in dem Halbsubtrahierer32
durchgeführten negierten Halbsubtraktion in ein Register 34 und ein Register 36 ausblendet.
Die negierten Bit-Differenzen werden dabei über die Informationsleitungen 38 in das A 1-Register 34
und die Überträge über die Informationsleitungen 40 in das B 1-Register 36 übertragen. Die logischen
Gleichungen der negierten Halbsubtraktionen lassen sich wie folgt darstellen
Negierte Bit-Differenz = ZTZu + Xl AO
Übertragebit = Zu ZT
Übertragebit = Zu ZT
Zu beachten ist, daß der mit einem Querstrich ) versehene Ausdruck den Ausgang 0 der betreffenden
Kippschaltung und der Ausdruck ohne Querstrich den Ausgang 1 bezeichnet. In der Beschreibung wird
also die Negation (Komplement) des gespeicherten Signals durch ein Symbol ohne Querstrich dargestellt.
Die UND-Funktion wird dagegen durch das Nichtvorhandensein eines logischen Verknüpfungssymbols dargestellt. Die Funktionstabelle für diese
Ausdrücke lautet wie folgt:
Zu ZT Negierte Bitdifferenz Übertragebit
0 0
0 1
1 0
1 1
0
0
0
0
Wie ersichtlich ist, erscheinen die in den Resultaten normalerweise zu erwartenden Signale in negierter
Form. Wird z. B. die Subtraktion »1 — 1« ausgeführt, so ergibt sich als Differenz dieser Subtraktion
»0«, die in negierter Form als 1 dargestellt ist. Der Grund hierfür liegt in der für die NOR-Schaltung
charakteristischen Arbeitsweise, mit der negative Steuerungsaspekte zum Ausdruck gebracht werden
können. Der zwischen den gestrichelten Linien liegende Teil der Funktionstabelle, in dem die negierte
Bitdifferenz sowie der Übertrag beide Null sind, wird die anfängliche Räumung des Registers 34
und des Registers 36 überwacht.
Das in dem Ausführungsbeispiel verwendete Maschinenwort aus 36 Informationseinheiten ist in sechs
Gruppen zu jeweils sechs Bits unterteilt, daher sind sechs Gruppenübertragsignale erforderlich. Die
Gruppenübertragsignale werden unter dem Einfluß der Signale der Einstell-Ausgänge des Registers 34,
welche über Steuerleitungen 46 übertragen werden, und der Signale der Räumausgänge des Registers 36,
in dem die Übertragbits enthalten sind, erzeugt. Die Gruppenübertragsignale zeigen an, daß ein innerhalb
einer Gruppe weitergegebener Übertrag in dieser betreffenden Gruppe nicht erfüllt werden kann und
dieser Übertrag an die nächste, jeweils aus sechs Bits bestehende Gruppe weitergeleitet oder aber als
Endübertrag übertragen werden muß. Kann der
ίο Übertrag innerhalb einer Gruppe erfüllt werden, so
wird für diese Gruppe kein Gruppenübertragsignal erzeugt. Die Weiterleitung der Gruppenübertragsignale
wird durch ein Steuersignal auf Leitung 16 synchronisiert. Die Gruppenübertragsignale werden
Verknüpfungseinrichtungen 50, 52 und 54 für die Bereitstellen der verschiedenen Operandenlängen R,
Q bzw. P entsprechenden Endübertragsignale über bicucrlcitungen 56, 58 bzw. 60 gleichzeitig zugeführt.
Die an den EinstcH-/\usȊngen (A) der Kippschaltungen
des Registers 34 auftretenden Signale werden über Steuerleitungen 62 einer für die Gruppenübertrag-Steuersignale
vorgesehenen Prüfeinrichtung 44 zugeführt, in der sie in Gruppen zu jeweils sechs
Bits unterteilt werden und jede Gruppe geprüft wird, ob ihre Eingangssignale gleichzeitig »0« sind. Enthält
eine Gruppe nur Nullen, so wird ein Signal erzeugt und damit in einer nachgeschalteten Logik angezeigt,
daß ein von einer vorhergehenden Stufe weitergegebener Gruppenübertrag in der nur aus
Nullen bestehenden Gruppe nicht erfüllt werden kann. Unter diesen Umständen muß daher ein von
einer vorhergehenden Gruppe weitergegebener Übertrag an eine nachfolgende Gruppe weitergeleitet
werden. Durch den Einsatz dieser Prüfeinrichtung 44 wird die zur Weiterleitung eines Übertrages erforderliche
Gesamtzeit heabgesetzt, da die Ubertragsanfrage diejenigen Gruppen, in denen keine Möglichkeit
zur Bildung eines Übertrags besteht, nicht zu durchlaufen braucht.
Die Anwendung der Endübertragfunktion ergibt praktisch ein kreisförmiges Register, das zur Durchführung
von Rechenoperationen nach dem EinKomplement-Verfahren erforderlich ist. Das Aufteilen
des kreisförmigen Registers in gleiche Abschnitte erfolgt wie bei der Teilung eines Kreises in
gleich große Abschnitte. Das Register ist so unterteilt, daß sämtliche Bitstellen verwendet werden, also kein
Rest (nicht benutzte Bitstellen) übrig bleibt. Dies ist eine Bedingung mathematischer Kongruenz, die
der Gleichung
X = α (mod. α)
entspricht, wobei X — α genau durch m teilbar ist.
Die Signale der Gruppenübertrag-Prüfeinrichtung 44 werden für die Bereitstellung der den verschiedenen Operandenlängen entsprechenden Endübertragsignale vorgesehenen Verknüpfungseinrichtungen 50, 52, 54 über Steuerleitungen 64, 66, 68 gleichzeitig zugeführt. Durch die gleichzeitige Übertragung der Gruppenübertragsignale über die Steuerleitungen 56 und der Signale der Gruppenübertrag-Prüfeinrichtung 44 über die Steuerleitungen 64 zur Verknüpfungseinrichtung 50 ergibt sich eine logische Kombination, durch welche die Arbeitsbedingungen für drei
Die Signale der Gruppenübertrag-Prüfeinrichtung 44 werden für die Bereitstellung der den verschiedenen Operandenlängen entsprechenden Endübertragsignale vorgesehenen Verknüpfungseinrichtungen 50, 52, 54 über Steuerleitungen 64, 66, 68 gleichzeitig zugeführt. Durch die gleichzeitige Übertragung der Gruppenübertragsignale über die Steuerleitungen 56 und der Signale der Gruppenübertrag-Prüfeinrichtung 44 über die Steuerleitungen 64 zur Verknüpfungseinrichtung 50 ergibt sich eine logische Kombination, durch welche die Arbeitsbedingungen für drei
12-Bit-Operanden bereitgestellt werden, d.h., durch
diese Kombination werden die Stromwege für die Endüberträge von drei parallel arbeitenden Operanden?
zu 12 Bit bereitgestellt. Durch die gleichzei-
des Registers zugeleitet. Die Einstellung sämtlicher Kippschaltungen des Registers 22 und die anschließende
Ankopplung der Resultatsignale an die Räumeingänge der Kippschaltungen dieses Registers hat
den Vorteil, daß eine Negationsstufe wegfällt, weil bei der Halbsubtraktion das gewünschte Endresultat
in negierter Form erscheint.
Fig. 2a und 2b zeigen in detaillierterer Form einen Teil des Rechenwerks 32, in dem die negierte
leitungen 60 und der Signale der Gruppenübertrag- io Halbsubtraktion durchgeführt wird.
Prüfeinrichtung über die Steuerleitungen 68 zur Ver- Für die nachstehende Beschreibung soll angenom
men werden, daß im AO-Rcgister 20 entweder der
oder die Addend(en) oder der oder die Subtrahend(en) eingespeichert sind und für Rechenoperationen zur
Verfügung stehen. Des weiteren soll angenommen werden, daß im A O-Register 22 Informationseinheiten
eingespeichert sind, die entweder den oder die Augenden oder den oder die Minuenden darstellen.
Als weitere Vorbedingung muß· sich das X1-Register
76 übertragen, in der die gewünschte Operanden- 20 im geräumten Zustand befinden, d. h., jede Kipplänge
festgelegt wird. Die Auswahl unter den ver- schaltung dieses Registers muß sich im Räumzustand
tige Übertragung der Gruppenübertragsignäle über die Steuerleitungen 58 und der Signale der Gruppenübertrag-Prüfeinrichtung
44 über die Steuerleitungen 66 zur Verknüpfungseinrichtung 52 werden die Arbeitsbedingungen
für zwei 18-Bit-Operanden Q bereitgestellt und die entsprechenden Übertragsleitungen
für die Endüberträge der beiden parallelen Operanden Q bestimmt. Durch eine gleichzeitige Übertragung
der Gruppenübertragsignäle über die Steuer-
knüpfungseinrichtung 54 wird die dem vollständigen Maschinenwort entsprechende Arbeitsweise ausgewählt,
d. h., für das Rechenwerk wird ein einziger aus 36 Bit bestehender Operand bereitgestellt.
Die Ausgangsignale der für die Bereitstellung der Operandenlängen P, Q und R vorgesehenen Verknüpfungseinrichtungen
50, 52, 54 werden über Steuerleitungen 70, 72, 74 an eine Steuereinrichtung
schiedenen möglichen Operandenlängen wird durch einen Steuerbefehl des Leitwerkes 10 über Steuerleitungen
17 gesteuert. Über eine der Steuerleitun
gen 78, 80, 82 wird sodann ein Signal an eine Sam- 25 gisters 24.
befinden. Dies geschieht durch Anlegen des Steuerimpulses T1 über eine Steuerleitung 11 an den Räumeingang
(0) sämtlicher Kippschaltungen des ΑΊ-Re-
Das Rechenwerk 32 kann sowohl Additionen als auch Subtraktionen ausführen. Dieses Charakteristikum
ist programmierbar und wird bei der Entschlüsselung eines gegebenen Befehls ausgewählt. Die
fen der Auswahleinrichtung 25 gleichzeitig übertragen werden. Für die Addition wird der normale Inhalt
(XO) des AO-Registers 20 direkt in das ATl-Register
20 in das X1 -Register 24 übertragen. Durch entsprechende
Auswahl der mit dem 0- oder 1-Ausgang der Kippschaltungen des X 0-Registers 20 verbunde-
meleinrichtung zur Vereinigung mit den Gruppen-Übertragsignalen des Resultatwortes übertragen. Für
die Unterdrückung der nicht gewünschten Operandenlängen ist in der Steuereinrichtung 76 nur ein
minimaler Aufwand an Steuerschaltungen erforder- 30 Auswahl erfolgt durch die Steuerimpulse T2, die
lieh, so daß sich gegenüber einer Auswahl der Ope- über Steuerleitungen 12a und 12 b an sämtliche Sturandenlängc
an irgendeinem anderen vorhergehenden
Punkt der Schaltung Einsparungen ergeben.
Punkt der Schaltung Einsparungen ergeben.
Die an den Null-Ausgängen der Kippschaltungen
des Registers 36 auftretenden Signale werden der 35 24 überführt; dagegen wird bei der Subtraktion der Sammeleinrichtung 84 über Steuerleitungen 86 züge- Komplementwert (ATO) des Inhalts des XO-Registers führt. Diese Signale entsprechen Überträgen, die
während der ersten negierten Halbsubtraktion in dem
Halbsubtrahierer 32 erzeugt wurden und die nach
des Registers 36 auftretenden Signale werden der 35 24 überführt; dagegen wird bei der Subtraktion der Sammeleinrichtung 84 über Steuerleitungen 86 züge- Komplementwert (ATO) des Inhalts des XO-Registers führt. Diese Signale entsprechen Überträgen, die
während der ersten negierten Halbsubtraktion in dem
Halbsubtrahierer 32 erzeugt wurden und die nach
ihrer Kombination mit den Signalen der ausgewähl- 40 nen Übertragungsleitüngen wird also bestimmt, ob
ten Operandenlänge in der Sammeleinrichtung 84 die eine Addition oder Subtraktion durchgeführt werden
endgültigen Übertragsbedingungen für die Rechen- soll. Da sowohl das Signal des 0-Ausgangs als auch
operation festsetzen. Die sich ergebenden Übertrag- das Signal des 1-Ausgangs der Kippschaltungen des
Signale werden einem zweiten Halbsubtrahierer 90 ArO-Registers 20 im statischen Zustand über Inforüber
Steuerleitungen 88 zugeleitet. Die Sammel- 45 mationsleitungen 26 an die Auswahleinrichtung 25
einrichtung 84 hat die Aufgabe, die weitergegebenen übertragen werden, erfolgt die Auswahl der Rechen-Überträge
innerhalb der betreffenden Gruppe zu ord- operation durch das gleichzeitige Auftreten des Taktnen
und für die Übertragung von erforderlich wer- impulses 01 auf Leitung 27 und des über die Steuerdenden
Endüberträgen Sorge zu tragen. leitungen 12α bzw. \2b übertragenen Steuerimpul-
Sämtliche Stellen des Registers 22, in welchem das 50 sesT2.
Endergebnis abgespeichert wird, werden durch einen Es sei angenommen, daß in der mit 100 bezeich
neten Kippschaltung FF X 000 eine »1« gespeichert ist, so daß auf der Ausgangsader 26 b eine »1« und
auf der Ausgangsader 26 α eine »0« auftritt. Bei der
Halbsubtraktion in dem Halbsubtrahierer 90 durch- 55 Addition werden die Steuerimpulse Tl über die
geführt. Diese letzte Halbsubtraktion bildet das Er- Steuerleitung 12a als Ausblendimpulse (»0«) an die
mit 102 bezeichnete NOR-Schaltung ΑΌ300 angekoppelt.
Durch die Ankopplung eines solchen Ausblendimpulses »0« an den Eingang der NOR-Schal-
ausgänge de"r Kippschaltungen de*s Registers 34, die 60 tung ΛΌ300 erzeugt diese Schaltung auf der Ader 28
über die Leitungen 88,86 und 92 übertragen werden. ein Ausgangssignal. Die Aussage dieses Signals wird
Die sich ergebende Zahlengröße wird von einem einzig und allein von dem Eingangssignal bestimmt,
Taktimpuls 02 des Haupttaktgebers auf Leitung 94 welches der NOR-Schaltung ΑΌ300 vom 1-Ausgang
mit einem auf einer Steuerleitung 19 auftretenden der Kippschaltung FFAOOO über die Ader 26a zuSteuerimpuls
synchronisiert. Dieser Steuerimpuls be- 65 geführt wird. Da der NOR-Schaltung ΑΌ300 im vorwirkt
die Ausgabe des Endresultats über Leitungen 96 liependen Beispiel eine »0« über die Ader26a zuin
das A O-Register 22, d. h., die Ziffern des Resul- geführt wird, wird durch das gleichzeitige Anlegen
tats werden den Räumeingängen der Kippschaltungen dieses Informationssignals, der Taktimpulse 01 und
509 619/8
Steuerimpuls des Leitwerks 10 auf Steuerleitung 18 in den Einstellzustand eingestellt. Nach dem Anlegen
des Steuerimpulses 78 an das Register 22 wird eine
gebnis einer Kombination der Sammeleinrichtung 84, der Signale der Einstellausgänge der Kippschaltungen
des Registers 36 und der Signale der Einstell-
des Steuersignals Tl eine »1« als Ausgangssignal auf
der Ader 28 erzeugt. Das an die Ader 28 angekoppelte Ausgangssignal ist gleich dem am Einstellausgang
der Kippschaltung FFXOQO auftretenden
Signal (»0«); im Endeffekt wird die Stufe FFX 100
des X 1-Registers 24 in den gleichen Zustand wie die entsprechende Stufe des AO-Registers 20 geschaltet
und damit die für das Addieren erforderliche Voraussetzung erfüllt. Ein Sperrsignal, welches der mit 104
bezeichneten NOR-Schaltung A" 0200 über die Steuerleitung
12 b zugeleitet wird, verhindert die weitere Übertragung eines über die Ader 26 b übertragenen
Einstellsignals der Kippschaltung FFAOOO, so daß
dieses Signal nicht am Eingang zur Kippschaltung FFXlOO erscheinen kann. Das Sperrsignal bewirkt
also, daß im vorliegenden Fall stets nur eine »0« über die Ader 30 übertragen wird. Da zur Einstellung
der Kippschaltung bekanntlich eine »1« erforderlich ist, hat die Ankopplung der von der gesperrten
NOR-Schaltung ΑΌ200 übertragenen »0« keine Wirkung auf die folgende Stufe.
Bei der Subtraktion werden die über die Steuerleitungen 12a und 12b übertragenen Steuerimpulse
T 2 genau umgekehrt angekoppelt. In diesem Falle wird also die NOR-Schaltung ΑΌ200 geöffnet, während
die NOR-Schaltung X 0300 gesperrt wird, so daß auf der Ader 30 das Komplement des gegenwärtigen
logischen Signalzustands der Kippschaltung FFAOOO als ein Eingangssignal zur Kippschaltung
ΑΊ00 erscheint. Auch in diesem Falle sei wiederum
angenommen, daß sich in der Kippschaltung FF X 000 eine »1« befindet, so daß am 0-Ausgang dieser Kippschaltung
eine »1« auftritt, die über die Ader 26 b als ein Eingangssignal zur NOR-Schaltung ΑΌ200
übertragen wird. Dieses Eingangssignal an der NOR-Schaltung X 0200 bewirkt in Verbindung mit dem
Ausblendimpuls Tl und dem Taktimpuls 01, daß auf
der Ader 30 eine »0« als Ausgangssignal erscheint. Diese »0« verändert den Zustand der Kippschaltung
FFXlOO nicht, so daß die als Ergebnis der ursprünglichen
Räumung des ΑΊ-Registers 24 durch den Steuerimpuls 7*1 eingespeicherte »0« erhalten
bleibt. An der Stelle, an der sich in der Kippschaltung FF XOOO eine »1« befand, wird also in die entsprechende
Stufe FF X100 des X1 -Registers 34 der
Komplementwert, nämlich eine »0«, eingespeichert. Der über die Steuerleitung 12 a übertragene Sperrimpuls
»1« bewirkt, daß die NOR-Schaltung ΑΌ300 auf der Ader 28 eine »0« erzeugt, und zwar unabhängig
von dem Signal, welches der NOR-Schaltung ΑΌ300 von der Kippschaltung FFZOOO über die
Ader 26 a zugeführt wird. Da zur Einstellung einer Kippschaltung eine »1« erforderlich ist, und da am
Eingang zur Kippschaltung A"100 nur Nullen anliegen, bleibt der Zustand dieser Kippschaltung somit
unverändert. Diese Operation stimmt also mit der vom Rechenwerk nach dem Ein-Komplement-System
durchgeführten Rechenoperation überein. Die Signale der übrigen Stufen des ZO-Registers 20 werden
durch die Auswahleinrichtung 25 in der gleichen Weise in das ΑΊ-Register 24 überführt. Sobald die
Auswahl bezüglich Addition oder Subtraktion getroffen ist," laufen die übrigen Rechenoperationen für
Addition und Subtraktion in der gleichen Weise ab.
Der Steuerimpuls Γ 3 ist eine »1« und wird über die Ader 13 dem Räumeingang (0) sämtlicher Kippschaltungen
des B 1 -Registers 36 zugeführt, wodurch dieses Register in den Zustand »0« rückgestellt wird.
Der Steuerimpuls T4 ist eine »1« und wird über die
Ader 14 dem Räumeingang (»0«) sämtlicher Kippschaltungen des A 1-Registers 34 zugeführt, wodurch
auch dieses Register in den Zustand »0« rückgestellt wird. Die Räumung der beiden Register 34 und 36
ist eine Vorbedingung für die Ausführung der negierten Halbsubtraktion 32.
Das zur Durchführung der negierten Halbsubtraktion vorgesehene Rechenwerk 32 arbeitet als Paralleleinrichtung,
wobei die einzelnen Binärstellen der sich aus dem Inhalt der X 1-Register 24 und A 0-Register
22 zusammensetzenden Information parallel behandelt werden.
Die zur Erfüllung aller möglichen Ausdrücke erforderlichen Signale kommen sowohl von den 0- als
auch von den 1-Ausgängen der Kippschaltungen des X1 -Registers 24 und des A O-Registers 22. Das
Signal des 0-Ausgangs der Kippschaltung FF X100
wird über die Informationsleitung 41a als Eingangssignal
an die mit 110 bezeichnete NOR-Schaltung D2500 angekoppelt; außerdem wird an dieselbe
NOR-Schaltung D 2500 das Signal des 0-Ausgangs der mit 108 bezeichneten Kippschaltung FF A 000
über die Informationsleitung 43 a angeschaltet. Da-
a5 mit wird die logische Signalkombination (ΑΊ00 /fööO)
bereitgestellt, die für einen Teil der negierten Bitdifferenz-Gleichung
(2) und für die Erzeugung des Übertragsbits erforderlich ist. Das Übertragsbit-Signal
erscheint am Ausgang der NOR-Schaltung D 2500 und wird über die Ader 40 als Eingangssignal
an den Einstelleingang (1) der mit 126 bezeichneten Kippschaltung FF B100 angelegt. Gleichzeitig
werden das Signal des 1-Ausgangs der Kippschaltung FFXlOO über die Ader 41 b und das
Signal des 1-Ausgangs der Kippschaltung FF A 000 über die Ader 43 b als Eingangssignal an die mit 112
bezeichnete NOR-Schaltung D 3500 angekoppelt. Der Ablauf der negierten Halbsubtraktion wird durch
die Anschaltung des Taktimpulses 03 auf Leitung 45 mit dem gleichzeitigen Auftreten des Ausblendimpulses
Γ 5 synchronisiert. Durch die richtige Ankopplung dieser Ausblendsignale (»0«) werden die
Resultate in das A 1-Register 34 und in das 51-Register
36 überführt. Das Ergebnis dieser logischen Signalkombination ist die negierte Bitdifferenz, die
dem Einstelleingang (1) der mit 114 bezeichneten Kippschaltung FF A 100 über die Ader 38 zugeleitet
wird.
Zur Erläuterung der Arbeitsweise des für die negierte Halbsubtraktion vorgesehenen Rechenwerks
32 sei angenommen, daß in der Kippschaltung FF X100 eine »1« und in der Kippschaltung FF A 000
eine »1« gespeichert ist; die NOR-Schaltung D 2500 erhält also vom 0-Ausgang der Kippschaltung X100
sowie vom 0-Ausgang der Kippschaltung A 000 jeweils eine »1« über die Ader 41α bzw. 43 α. Diese
Signalkombination ergibt eine »0« auf der Ausgangsader 40, wodurch weder die Kippschaltung B100 in
den Übertragszustand eingestellt noch die Kippschaltung.4100
in den eine Bitdifferenz anzeigenden Zustand eingestellt wird. Das am 1-Ausgang der Kippschaltung
X100 auftretende Signal sowie das am !-Ausgang der Kippschaltung A 000 erscheinende
Signal werden über die Ader 41 b bzw. 43 b als Eingangssignale an die NOR-Schaltung D 3500 angekoppelt.
Da im vorliegenden Falle beide Signale Nullen sind, ist somit die Bed'ngung für die Erzeugung einer
»1« am Ausgang der NOR-Schaltung D 3500 erfüllt.
11 12
Über die Ader 38 wird also eine »1« an den Einstell- dar. Die Signale, welche am O-Ausgang (Al) der
eingang der Kippschaltung A 100 angelegt, wodurch Kippschaltungen der sechs niedrigstwertigen Stufen
die Bedingung für die negierte Bitdifferenz erfüllt ist. des A 1-Registers 34 auftreten, werden der NOR-
Dieses Beispiel entspricht also dem Fall, wo ein Schaltung D 0300 als Eingangssignale über die Adern
negiertes Bitdifferenz-Signal, jedoch kein Übertrags- 5 142, 144, 146, 148, 150 und 152 zugeführt. Da die
bit-Signal erzeugt wird. am 0-Ausgang der Kippschaltungen auftretenden
Enthalten die Kippschaltungen ZlOO und Λ 000 Signale verwendet werden, stellt die nachstehende
Nullen, so treten bei der Erzeugung eines negierten logische Gleichung die Verknüpfungsfunktion der
Bitdifferenz-Signals die gleichen Operationen auf; in NOR-Schaltung D 0300 dar:
diesem Falle wird jedoch außerdem noch ein Über- to £0 =
tragsbit-Signal erzeugt. An den 0-Ausgangen der
tragsbit-Signal erzeugt. An den 0-Ausgangen der
Kippschaltungen ATlOO und/4 000 treten Nullen auf, Diese Art der Aussage zeigt, in welcher Weise
die über die Adern 41a bzw. 43 a als Eingangs- sechs nebeneinanderliegende Stufen kombiniert wer-
signale an die NOR-Schaltung D 3500 angelegt wer- den, um ein Ausgangssignal zu erzeugen, welches die
den. Durch das gleichzeitige Auftreten dieser beiden 15 Anwesenheit bzw. das NichtVorhandensein einer »1«
»0«-Signale wird von der NOR-Schaltung D 2500 in einer dieser Stufen anzeigt und damit andeutet, ob
eine »1« erzeugt, die über die Ader 40 als ein Ein- ein an diese sechsstufige Gruppe weitergegebener
gangssignal für den Einstelleingang der Kippschal- Übertrag in dieser logischen Kombination von Ein-
tungßlOO und über die Ader 38 als Eingangssignal gangssignalen erzeugt die NOR-Schaltung D 0300 ein
für den Einstelleingang der Kippschaltung /1100 20 mit EO bezeichnetes Signal, das nur dann einer »1«
übertragen wird. Diese Operation entspricht dem entspricht, wenn sämtliche Eingangssignale zur
Fall, bei dem ein negiertes Bitdifferenz-Signal und NOR-Schaltung Nullen sind. Das EO-Signal wird
außerdem ein Übertragsbit-Signal erzeugt wird. über die Ader 154 als Eingangssignal an die mit 140
Der von der gestrichelten Linie umgebene Teil bezeichnete NOR-Schaltung D 1300 angelegt. Die
der Funktionstabelle entspricht dem Fall, bei dem as einzige logische Funktion der NOR-Schaltung D 1300
das negierte Bitdifferenz-Signal und das Übertrags- besteht in der Negation des ihr zugeführten Einbit-Signal
beide »0« sind. Dieser Fall fällt unter die gangssignals; auf der Ader 220 erscheint daher als
anfängliche Räumung des A 1 -Registers 34 und des Ausgangssignal das Signal Έΰ. Sind in sämtlichen
B1-Registers 36, die vor der Durchführung der ne- sechs Stufen Nullen als Informationssignale gespeigierten
Halbsubtraktion erfolgt. Der Grund für die 30 chert, so erzeugt die NOR-Schaltung D 1300 eine »0«,
hier erfolgte Anwendung des die negierte Halbsub- die als Ausblendsignal benutzt wird, um die auf BiI-traktion
durchführende Rechenwerk 32 ergibt sich dung eines Übertrags überprüfte Gruppe zu umaus
der für die NODER-Logik charakteristischen gehen. Die Arbeitsweise der die Signale ET bis Έ5
Arbeitsweise. Durch die Anwendung dieser logischen erzeugenden Schaltungsanordnung entspricht im
Verknüpfung wird nämlich eine Negatorstufe zwi- 35 wesentlichen der Arbeitsweise der das Signal Fö ersehen
einer sogenannten »normalen« Halbsubtrak- zeugenden Schaltung, so daß sich eine detaillierte
tion und den Eingängen zu den Registern 34 und 36 Beschreibung erübrigen dürfte. Die logischen Gleigespart.
Diese zusätzliche Negatorstufe würde er- chungen, durch welche sich die Arbeitsweise dieser
forderlich sein, wenn ein »normaler« Subtrahierer Schaltungen ausdrucken läßt, sind in ihrem Aufbau
eingesetzt würde. Die bei der negierten Halbsubtrak- 4° der für das Signal EO aufgestellten Gleichung ähntion
auftretenden logischen Operationen werden in Hch und lassen sich ohne weiteres von den entsämtlichen
Stufen des Rechenwerks 32 gleichzeitig sprechenden 6-Bit-Gruppen des A 1-Registers 34
ausgeführt, wobei die Bitdifferenzen in das A 1-Re- ableiten.
gister 34 und die Übertragsbits in das B\ -Register 36 Die für die Erzeugung der Gruppenübertrags-
parallel überführt werden. 45 signale vorgesehene Schaltungsanordnung 42 hat die
Fig. 3 zeigt ein Ausführungsbeispiel der Schal- Aufgabe, ein Übertragssignal von einer Gruppe, in
tungsanordnung 42 zur Erzeugung der Gruppen- welcher der gewünschte Übertrag nicht erfüllt werübertrags-Signale
und der Gruppenübertrags-Prüf- den kann, an die nächste Gruppe weiterzuleiten, in
einrichtung 44.. Eine aus sechs nebeneinanderliegen- der die Möglichkeit zur Erfüllung eines solchen weiden
Ziffernstellen bestehende Gruppe wird bei der 50 tergegebenen Übertrags besteht. Durch das gemein-Übertragung
von Übertrags-Signalen als eine Einheit same Auftreten der Gruppenübertragssignale und
angesehen. Gruppen, in denen der gewünschte Über- der Gruppenübertrags-Ausblendsignale wird betrag
nicht erfüllt werden kann, können umgangen stimmt, in welche Gruppe ein weitergegebener Überwerden, und es können statt dessen die Übertrags- trag fällt. Der Endübertrag wird durch die Auswahl
signale einer Gruppe zugeführt werden, in welcher 55 der gewünschten Operandenlänge bestimmt, woder
Übertrag gebildet werden kann. durch die für die betreffende Operandenlänge vor-
Die Gruppenübertrags-Prüfeinrichtung44 hat die gesehene Auswahleinrichtung ausgewählt wird.
Aufgabe, für die in Gruppen jeweils zu sechs Bits Auch hier braucht wiederum nur ein für sechs Bits
zusammengefaßten Stufen des A 1-Registers 34 fest- vorgesehenes Netzwerk zum Verständnis der Arbeits-
zustellen, ob sich in den Stufen einer bestimmten 60 weise sämtlicher für die Gruppenübertragssignale
Gruppe eine »1« befindet oder nicht. Die Gruppen- vorgesehenen Netzwerke beschrieben zu werden. Bei
übertrags-Prüfeinrichtung 44 besteht aus sechs par- der Bestimmung, ob ein Übertragssignal von einer
allelen NOR-Schaltungsgruppen. Zum Verständnis Gruppe an eine andere Gruppe weitergegeben wcr-
der Arbeitsweise dieser sechs Schaltungsgruppen den muß, müssen sowohl die in einer Stufe des A 1-
braucht lediglich eine Gruppe an Hand eines Bei- 65 Registers 34 enthaltene Bitdifferenz als auch das ent-
spiels beschrieben zu werden. Die mit 138 bezeich- sprechende Übertragsbit, das sich in der entspre-
nete NOR-Schaltung D 0300 stellt das Hauptelement chenden Stufe des B 1-Registers 36 befindet, geprüft
für das Gruppenübertrags-Ausblendsignal 0 (EO) werden. Sobald innerhalb einer Gruppe festgestellt
wird, daß eine Übertragsbedingung vorliegt, müssen sämtliche höherwertigen Stellen dieser Gruppe überprüft
werden, um festzustellen, ob ein Gruppenübertragssignal erzeugt wird oder nicht, d. h., ob der
Übertrag innerhalb der betreffenden Gruppe erfüllt werden kann. Wird z. B. von der Stufe 00, in der die
Kippschaltung B100 eine »1« speichert, ein Übertrag
weitergegeben, und befinden sich in den nächsten fünf höherwertigen Stufen des A 1 -Registers 34
keine »1«-Bits, so ist damit die Bedingung für die Weiterleitung eines Gruppenübertragssignals erfüllt.
Irgendeine von sechs möglichen Bitkombinationen der Stufen des B1 -Registers 36 und des A 1-Registers
34 führt zur Erzeugung eines Gruppenübertragssignals. Den mit 156, 158, 160, 162, 164 und 166
bezeichneten NOR-Schaltungen B 0305, B0304,
B 0303, £0302, B 0301 bzw. £0300 werden über
Steuerleitungen 168, 170, 172, 174, 176 und 178 Eingangssignale von den Einstellausgängen »1« der
Kippschaltungen B105, B104, B103, B102, BlOl
bzw. BlOO des Bl-Registers 36 zugeführt. Der
Steuerimpuls Γ 6 wird über die Ader 16 übertragen und als Ausblendsignal sämtlichen zu dieser Stufe
gehörenden NOR-Schaltungen der Schaltungsanordnung 42 zugeleitet. Dieser Steuerimpuls wird zur
Synchronisierung der Übertragung der Gruppenübertragssignale verwendet. Neben den Signalen des Bl-Registers
36 werden den NOR-Schaltungen der Schaltungsanordnung 42 noch Signale vom 0-Ausgang
der entsprechenden Kippschaltungen des Al-Registers
34 in verschiedenen Kombinationen zugeführt. Durch ein Übertragssignal, welches von der
eine »1« speichernden Kippschaltung B105 an die NOR-Schaltung D 0305 weitergegeben wird, wird die
Bedingung für einen Gruppenübertrag erfüllt. Das Ausgangssignal der NOR-Schaltung B 0305 wird
über die Ader 180 als Eingangssignal an die mit 194 bezeichnete NOR-Schaltung B1300 angelegt. Da die
1-Ausgänge der Kippschaltungen des Bl-Registers
36 benutzt werden, wird beim Auftreten eines Übertragssignals eine »0« als Eingangssignal an die NOR-Schaltung
B 0305 angeschaltet, wodurch dieses Signal invertiert wird. Die sich ergebende »1« gelangt als
Eingangssignal zur NOR-Schaltung B1300. Da eine am Eingang einer NOR-Schaltung anliegende »1« zu
einer »0« wird, tritt somit am Ausgang der NOR-Schaltung B1300 eine »0« als Ausblendsignal auf
der Ader 196 auf. Das am 0-Ausgang (Al) der Kippschaltung A105 auftretende Signal wird der
NOR-Schaltung B 0304 zusammen mit dem am 1-Ausgang (Bl) der Kippschaltung B104 auftretenden
Signal zugeleitet. Durch das gleichzeitige Auftreten einer in der Kippschaltung B104 gespeicherten
»1« (Übertrag) und einer in der Kippschaltung A 105 enthaltenen »0«, wodurch keine Möglichkeit zur Erfüllung
des Übertrags gegeben ist, wird somit die Erzeugung eines Gruppenübertragssignals bewirkt.
Die beiden »0«-Signale ergeben eine »1«, die über die Ader 182 als Eingangssignal an die NOR-Schaltung
B1300 angelegt wird. Das Auftreten einer »1« als Eingangssignal an der NOR-Schaltung B1300
führt auch diesmal wieder zur Erzeugung einer »0« als Ausgangssignal auf der Ader 196, und zwar unabhängig
von der Aussage der anderen Eingangssignale. Dies ergibt sich aus der Tatsache, daß der
weitergeleitete Übertrag in der nächsten Stufe (A 105) des A 1-Registers 34 nicht erfüllt werden kann, sondern
statt dessen zur Erfüllung an die nächste Gruppe weitergegeben werden muß. Neben dem am 1-Ausgang
der Kippschaltung B103 auftretenden Signal erhält die NOR-Schaltung B0303 außerdem noch
Signale von den 0-Ausgängen der Kippschaltungen A 104 und A 105. Wenn also die Kippschaltung B103
eine »1« speichert und damit einen Übertrag andeutet und gleichzeitig in den Kippschaltungen A 105
und A 104 Nullen enthalten sind, so sind damit die Voraussetzungen für die Erzeugung eines Gruppen-Übertragssignals
gegeben. Dies ergibt sich aus der Tatsache, daß die nächsthöheren Stufen des A 1-Registers
34 den innerhalb der Gruppe weitergegebenen Übertrag nicht erfüllen können. In ähnlicher Weise
erhält die NOR-Schaltung B 0302 Signale von den 0-Ausgängen der Kippschaltungen A 105, A 104 und
A 103. Die NOR-Schaltung B 0301 erhält Signale von den 0-Ausgängen der Kippschaltungen A 105, A 104,
Λ 103 und /4102, und der NOR-Schaltung B 0300
werden schließlich die Signale der 0-Ausgänge der Kippschaltungen AlOS, A 104, /4103, A102 und
A 101 zugeleitet. Diese Eingangssignale werden zusätzlich zu den Signalen der entsprechenden Stufen
des B 1-Registers 36 angekoppelt. Voraussetzung für die Übertragung eines Gruppenübertragssignals von
einer dieser Stufen ist, daß sich in der entsprechenden Stufe des B 1 -Registers 36 eine »1« befindet und
in sämtlichen höherwertigen Stufen des A 1 -Registers 34 Nullen gespeichert sind. Das Ergebnis der den
NOR-Schaltungen B 0305, B 0304, B 0303, B 0302, B 0301 und B 0300 zugeführten Eingangssignalkombinationen
wird der NOR-Schaltung B1300 über die Adern 180, 182, 184, 186, 188 bzw. 190 zugeleitet.
Die nachstehende Gleichung für diese NOR-Schaltung gibt die Verknüpfungsbedingungen an, die zur
Übertragung des Gruppenübertragssignals (GO) erfüllt werden müssen:
+ B103/1104/1105
+ B102ZTÖ3/4104/11Ü5
+ BlOl Α1Ό2Α103 A
+ BlOOΛ101Λ102/4103 /4104/4105
Der Steuerimpuls Γ 6 wird jeder Stufe der Schaltungsanordnung
42 zur Erzeugung von Gruppenübertragssignalen als Synchronisierungsimpuls zugeleitet,
ist jedoch in der obenstehenden logischen Gleichung nicht mitenthalten, da es sich bei diesem
Impuls um einen konstanten Ausblendimpuls handelt, der in allen Ausdrücken der Gleichung wiederkehren
muß. Die übrigen fünf Gruppen der Schaltungsanordnung 42 verarbeiten die entsprechenden
Eingangssignalkombinationen des Bl-Registers 36 und des A 1-Registers 34 in der gleichen Weise.
Die Signale der Schaltungsanordnung 42 sowie die Signale der Prüfeinrichtung 44 werden gemeinsam
den für 12-, 18- und 36-Bit-Operanden vorgesehenen
Verknüpfungseinrichtungen 50, 52 und 54 zugeleitet, um die für die Endüberträge erforderliche Steuer-
einrichtung bereitzustellen. Fig. 4a bis 4d zeigen
die hierfür erforderliche Schaltungsanordnung.
Soll die 12-Bit-Operandenlänge ausgewählt werden,
so wird ein Steuerimpuls Γ 7 a über die Ader 17 a übertragen. Durch diesen an alle sechs Stufen der
Verknüpfungseinrichtung 50 gleichzeitig übertragenen Steuerimpuls wird die Auswahl von drei Endübertragswegen
ermöglicht. Die Gruppenübertragssignale 42 GO bis G 5 werden den mit 208, 210, 212, 214,
216 und 218 bezeichneten NOR-Schaltungen B 2300 52306, B 2312, 52318, 52324 bzw. B 2330 über die
Adern 196,198, 200, 202, 204 und 206 als Eingangssignale zugeführt (Fig. 4c). Die von der Schaltungsanordnung
42 erzeugte »0«, die dann erzeugt wird, wenn die Bedingung für ein Gruppenübertragssignal
erfüllt ist, entspricht im wesentlichen einem Ausblendsignal. In den zuletztgenannten NOR-Schaltungen
wird dieses Ausblendsignal invertiert und als Sperrsignal an untergeordnete logische Elemente dieser
NOR-Schaltungen übertragen. Die Ausgangsignale der Gruppenübertrags-Prüfeinrichtung 44 werden wie
folgt übertragen (Fi g. 4 b und 4 c): Eö über die Ader
220 an die mit 234 bezeichnete NOR-Schaltung B 4306. ET über die Ader 222 an die mit 232 bezeichnete
NOR-Schaltung 4300, Έ2 über die Ader 224 an die mit 238 bezeichnete NOR-Schaltung
54318, Έ3 über die Ader 226 an die mit 236 bezeichnete
NOR-Schaltung 54312, E? über die Ader 228 an die mit 240 bezeichnete NOR-Schaltung
54330 und Έ5 über die Ader 230 an die mit 242 bezeichnete
NOR-Schaltung 52301. Neben den Signalen der Gruppenübertrags-Prüfeinrichtung 44, die an
die zuletztgenannten NOR-Schaltungen angeschaltet werden, werden außerdem auch die Signale der Gruppenübertragseinordnung
42 selektiv angelegt. Das G0-Signal wird also der NOR-Schaltung 54300 als
Eingangssignal über die Ader 196 zugeführt; das G1-Signal
gelangt über die Ader 198 an den Eingang zur NOR-Schaltung 54306, das G2-Signal über die Ader
200 an die NOR-Schaltung 54312, das G3-Signal
über die Ader 202 an Schaltung 54318, das G 4-Signal über die Ader 204 an die NOR-Schaltung
52301 und das G5-Signal über die Ader 206 an die NOR-Schaltung 54330. Zusammen mit den soeben
erwähnten Gruppenübertragssignalen werden außerdem auch die Ausblendsignale der Prüfeinrichtung 44
an diese Schaltungen angelegt. Dies geschieht wie folgt: Das Eö-Signal wird über die Ader 220 an den
Eingang zur NOR-Schaltüng 54306 angelegt, das ZT-Signal gelangt über die Ader 222 an die NOR-Schaltung
54300, das E2-Signal über die Ader 224 an die NOR-Schaltung 54318, das E3"-Signal über
die Ader 226 an die NOR-Schaltung 54312, das Ei-Signal über die Ader 228 an die NOR-Schaltung
54330 und das E5-Signal über die Ader 230 an die NOR-Schaltung 52301. Das Signal, welches die
NOR-Schaltung 54300 unter dem Einfluß der an ihrem Eingang anliegenden Signalkombination (El
GO) erzeugt, wird der mit 224 bezeichneten NOR-Schaltung 55300 über die Ader 246 zugeleitet. Dieses
Signal sowie das über die Ader 248 übertragene Gl-Signal werden in der NOR-Schaltung 55300 miteinander
verknüpft, so daß auf der Ader 280 das Signal RO der Verknüpfungseinrichtung R entsteht.
Durch dieses Signal wird die Übertragung des Endübertrags ermöglicht. Das Signal, welches die NOR-Schaltung
54306 unter dem Einfluß der an ihrem Eingang anliegenden Signalkombination (G 1 EO) erzeugt,
wird der mit 250 bezeichneten NOR-Schaltung 55306 über die Ader 252 zugeleitet. Dieses Signal
sowie das über die Ader 254 übertragene G0-Signal werden in der NOR-Schaltung 55306 miteinander
verknüpft, um auf der Ader 282 das Signal R 1 bereitzustellen. Das Signal, welches die NOR-Schaltung
54312 unter dem Einfluß der an ihrem Eingang anliegenden Signalkombination (G2 Έ3) erzeugt, wird
der mit 256 bezeichneten NOR-Schaltung 55312 über die Ader 258 als Eingangssignal zugeführt. Dieses
Eingangssignal sowie das über die Ader 260 übertragene Ü3-Signal werden in der NOR-Schaltung
55312 miteinander verknüpft, um auf der Ader 284 das Signal R 2 bereitzustellen. Durch dieses Signal
der Verknüpfungseinrichtung R wird der zweite der drei für die 12-Bit-Operanden-Auswahl vorgesehenen
Wege zum Übertragen der Endüberträge gebildet. Das Signal, welches die NOR-Schaltung 54318 unter dem
ίο Einfluß der an ihrem Eingang anliegenden Signalkombination
(G3 E2) erzeugt, wird der mit 262 bezeichneten NOR-Schaltung 55318 über die Ader 264
als Eingangssignal zugeführt. Dieses Signal wird in der NOR-Schaltung 55318 mit dem Ü2-Signal verknüpft,
wodurch auf der Ader 286 das R 3-Signal erscheint. Das Signal, welches die NOR-Schaltung
52301 unter dem Einfluß der an ihrem Eingang anliegenden Signalkombination (G4 E5) erzeugt, wird
der mit 268 bezeichneten NOR-Schaltung 55324
ao über die Ader 272 als Eingangssignal zugeleitet. Das logische Ergebnis der von der NOR-Schaltung
52301 durchgeführten Operation wird auch der Stufe 0 der Auswahleinrichtung P zugeführt. Durch
die Verknüpfung dieses Eingangssignals mit dem G5-Signal in der NOR-Schaltung 5 5324 wird an die
Ader 288 das JR4-Signal angelegt, wodurch der dritte
für die 12-Bit-Operandenauswahl vorgesehene Weg
zum Übertragen der Endüberträge gebildet wird. Das Signal, welches die NOR-Schaltung 5 4330 unter dem
Einfluß der an ihrem Eingang anliegenden Signalkombination (G5 Έ4) erzeugt, wird schließlich der
mit 274 bezeichneten NOR-Schaltung 5 5330 als Eingangssignal zugeführt. Dieses Signal wird mit dem
G?-Signal in der NOR-Schaltung 55330 logisch verknüpft,
um an die Ader 290 das R 5-SignaI anzukoppeln. Aus der vorstehenden Beschreibung ist ersichtlich,
in welcher Weise die Endübertragswege für die 12-Bit-Operandenlänge ausgewählt werden. Außerdem
ergibt sich aus dieser Beschreibung die Gruppenanordnung, die im Falle der Erzeugung von Gruppenübertragssignalen
vorliegen muß. In der untenstehenden Tabelle sind die Gleichungen für die höheren
logischen Stufen aufgeführt, aus denen die Arbeitsweise der Verknüpfungseinrichtung für die 12-Bit-Operandenauswahl
ersichtlich ist.
RO = Gl +GOET (Endübertrag)
Rl =GO + G1EÖ
Rl = G3 + G2E3 (Endübertrag)
R3 = G2 + G3 ΈΊ
Rl =GO + G1EÖ
Rl = G3 + G2E3 (Endübertrag)
R3 = G2 + G3 ΈΊ
R4 = G5 + G4 Έ5 (Endübertrag)
R5 = G4 + G5 E?
R5 = G4 + G5 E?
Aus der obenstehenden Tabelle ist ersichtlich, in welcher Weise die drei einzelnen Operanden behandelt
werden, um die notwendigen Endüberträge bereitzustellen. Wie die Tabelle zeigt, ist in den logischen
Gleichungen kein dem Steuerimpuls 17a entsprechender Ausdruck enthalten. Dieser als Synchr'onisierungsimpuls
wirkende Impuls wird bei der Auswahl der 12-Bit-Operanden als Ausblendimpuls benötigt,
so daß er sämtlichen Stufen der Auswahleinrichtung R als konstanter Eingangsimpuls zugeleitet
wird. Wird mit anderen Operandenlängen gearbeitet, so wird der Steuerimpuls 17a als Sperrimpuls eingesetzt,
so daß auf den Adern 280, 282, 284, 286, 288 und 290 nur »O«-Signale erscheinen.
cno nn'o
Fig. 4d zeigt die Verknüpfungseinrichtung 52 für
einen 18-Bit-Öperanden. Da die /?-Signale für den
12-Bit-Operanden bereits für alle drei Operanden beschrieben
wurden, würde die Beschreibung der Auswahleinrichtung 52 für beide 18-Bit-Operanden nur
eine unnötige Wiederholung darstellen. Es werden daher lediglich die Operationen für einen Operanden
beschrieben.
Der Steuerimpuls 17 b wird über die Ader 17 b als
Eingangsimpuls an die mit 292, 294 und 296 bezeichneten NOR-Schaltungen 55301, B 5307 bzw. 55313
angelegt. Derselbe Steuerimpuls wird auch den für den zweiten 18-Bit-Operanden vorgesehenen Schaltungen
der Verknüpfungseinrichtung 52 zugeführt, ist jedoch in der Zeichnung nicht dargestellt. Wie bei der
Verknüpfungseinrichtung 50 bewirkt dieser Steuerimpuls die Auswahl der für die Rechenoperation gewünschten
Länge der Operanden. Wird ein Operand mit einer anderen Länge als 18 Bits gewünscht, so
wird der Impuls 17 b als Sperrimpuls an die Ausgangsschaltungen der Verknüpfungseinrichtung 52
angekoppelt, wodurch auf den Adern 318, 320 und 322 »O«-Signale auftreten. Die Eingangssignale G 1
und ΈΣ werden der mit 298 bezeichneten NOR-Schaltung
54301 über die Ader 198 bzw. 224 zugeleitet. Als Ergebnis der Verknüpfung dieser Eingangssignale
erzeugt die NOR-Schaltung £4301 ein Signal auf der Ader 308, welches an den Eingang zur
NOR-Schaltung B 5301 angelegt wird. Die mit 300 bezeichnete NOR-Schaltung 54302 erhält die Eingangssignale
GO, FT und ΈΊ über die Adern 196, 222
bzw. 224. Als Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 4302 ein
Signal erzeugt, welches über die Ader 310 gleichfalls der NOR-Schaltung B 5301 zugeführt wird. Neben
diesen beiden Eingangssignalen erhält die NOR-Schaltung £5301 außerdem noch das (72-Signal über
die Ader 266. Als Ergebnis der Verknüpfung dieser Eingangssignale tritt auf der Ader 318 das Ausgangssignal
00 der Verknüpfungseinrichtung Q auf. An die mit 302 bezeichnete NOR-Schaltung 5 4307 werden
die Eingangssignale Gl und EO über die Ader 200 bzw: 220 angekoppelt. Das Ausgangssignal der NOR-Schaltung
54307 wird dem Eingang zur NOR-Schaltung 55307 über die Ader 312 zugeführt. Die mit
304 bezeichnete NOR-Schaltung 54308 erhält ihre Eingangssignale Gl, EU und ΈΊ über die Adern 198,
220 bzw. 224. Durch die Verknüpfung dieser Signale entsteht am Ausgang der NOR-Schaltung 5 4308 ein
Signal auf der Ader 314, welches als Eingangssignal an die NOR-Schaltung 55307 angelegt wird. Neben
diesen beiden Eingangssignalen erhält die NOR-Schaltung 55307 außerdem noch das (Tö-Signal über
die Ader 254. Durch die von der NOR-Schaltung 55307 vorgenommene Verknüpfung dieser Signale
ergibt sich das Signal Q 1 der Auswahleinrichtung 52. Dieses Signal erscheint auf der Ader 320. Die mit 306
bezeichnete NOR-Schaltung 54314 erhält ihre Eingangssignale Gl, EU und ET über die Adern 200
bzw. 222. Als Ergebnis der Kombination dieser Signale wird von der NOR-Schaltung 54314 ein Eingangssignal
für die NOR-Schaltung 55313 über die Ader 316 übertragen. Das GT-Signal erhält die NOR-Schaltung
55313 über die Ader 316 übertragen. Das GT-Signal erhält die NOR-Schaltung 55313 über die
Ader 248. Außerdem erhält diese Schaltung noch das Ausgangssignal der NOR-Schaltung 54300 über die
Ader 246, wobei zu beachten ist, daß dieses Signal auch der Stufe O der Verknüpfungseinrichtung 50 zugeführt
wird, da für dieses logische Netzwerk eine ähnliche Verknüpfung der Signale der Schaltanordnung
42 und der Gruppenübertragungs-Prüfeinrichtung 44 erforderlich ist. Außerdem verringert sich
hierdurch der Schaltungsaufwand. Als Ergebnis der von der NOR-Schaltung 55313 vorgenommenen Verknüpfung
dieser Eingangssignale tritt auf der Ader 322 das Signal Ql der Auswahleinrichtung 52 auf.
ίο Die Übertragung der ß-Auswahlsignale ergibt sich
aus folgenden logischen Gleichungen:
QO = Gl + Gl EI + GO EIET (Endübertrag)
ßl = GO + Gl Eö + Gl EIEÖ
ß2 = Gl + GOET + G2EÖET
ßl = GO + Gl Eö + Gl EIEÖ
ß2 = Gl + GOET + G2EÖET
ß3 = G5 + G4 E5 -f- G3 E5 ET (Endübertrag)
ß4 = G3 + GS E3 + G4 Ε5Έ3 QS = GA + G3 ET + GS E5E3"
ß4 = G3 + GS E3 + G4 Ε5Έ3 QS = GA + G3 ET + GS E5E3"
Die Auswahlsignale β 3, β4 und β 5 werden ähnlich
wie die in Fig. 4d gezeigten Signale erzeugt, wobei die entsprechenden Gruppenübertragssignale sowie
Signale der Gruppenübertrags-Prüfeinrichtung 44 benutzt werden.
F i g. 4 a und 4 b zeigen charakteristische Stufen der Verknüpfungseinrichtung 54. Zur Vermeidung von
Wiederholungen sind in der Zeichnung lediglich zwei Stufen dargestellt. Die übrigen Stufen ergeben sich
aus den am Ende dieser Beschreibung aufgeführten logischen Gleichungen. Von der NOR-Schaltung
52301 wird über die Ader 272 ein Signal an die mit 328 bezeichnete NOR-Schaltung 53300 übertragen.
Dieses Signal liegt auch an der Stufe A4 der Verknüpfungseinrichtung
50 an, da hier die gleiche logische Kombination der Signale G 4 und Έ5 erforderlich
ist. Die mit 324 bezeichnete NOR-Schaltung
52302 erhält ihre Eingangssignale G3, E? und Έ5
über die Adern 202, 228 bzw. 230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der
NOR-Schaltung 52302 über die Ader 326 an die NOR-Schaltung 52303 übertragen. Die mit 330 bezeichnete
NOR-Schaltung 52303 erhält ihre Eingangssignale G 2, ΈΊ ET und Έ5 über die Adern 200,
226, 228 bzw. 230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung
52303 über die Ader 332 an die NOR-Schaltung 5 3300 weitergeleitet. Die mit 334 bezeichnete NOR-Schaltung
52304 erhält ihre Eingangssignale Gl,
so EI, EI, Ei und Έ5 über die Adern 198, 224, 226,
228 bzw. 230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung
5 2304 über die Ader 336 als Eingangssignale zur NOR-Schaltung 53300 übertragen. Die mit 338 bezeichnete
NOR-Schaltung 52305 erhält ihre Eingangssignale GO, ET, EI, E3~, E? und E5 über die
Adern 196, 222, 224, 226, 228 bzw. 230. Das Ergebnis der von der NOR-Schaltung 52305 vorgenommenen
Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung 53300 über die Ader 340 zugeführt.
Außerdem erhält die NOR-Schaltung 53300 noch das G3-Signal über die Ader 270. Durch dieses
letzte Eingangssignal wird die Möglichkeit für die Übertragung des Endübertrags des 36-Bit-Operanden
geschaffen.
Als Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung 53300 das Signal
PO der Verknüpfungseinrichtung 54 an die Ader
342 angekoppelt. Die mit 344 bezeichnete NOR-Schaltung
B 2307 erhält ihre Eingangssignale Eö und G5 über die Adern 220 bzw. 206. Das Ergebnis der
Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 2307 über die Ader 346 an die mit
348 bezeichnete NOR-Schaltung B 3306 angelegt. Die mit 350 bezeichnete NOR-Schaltung B 2308 erhält
ihre Eingangssignale Eö, Έ5 und G4 über die Adern
220, 230 bzw. 204. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung
B 2308 über die Ader 352 an den Eingang zur NOR-Schaltung
.53306 angelegt. Die mit 354 bezeichnete
NOR-Schaltung B 2309 erhält ihre Eingangssignale G 3, Eö, E?, Έ5 über die Adern 202, 220, 228 bzw.
230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 2309 über die
Ader 356 an den Eingang zur NOR-Schaltung B 3306 angelegt. Die mit 358 bezeichnete NOR-Schaltung
B 2310 erhält ihre Eingangssignale G 2, Eö,
E3~, E4 und Έ5 über die Adern 200, 220, 226, 228
bzw. 230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 2310
über die Ader 360 als Eingangssignal an die NOR-Schaltung B 2306 übertragen. Die mit 362 bezeichnete
NOR-Schaltung B 2311 erhält ihre Eingangssignale Gl, Eö, EZ, E3", E? und Έ5 über die Adern
198, 220, 224, 226, 228 bzw. 230. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der
NOR-Schaltung B 2311 über die Ader 264 an die NOR-Schaltung B 3306 angelegt. Neben diesen Signalen
erhält die NOR-Schaltung B 3306 außerdem noch das (Tö-Signal über die Ader 254. Das Ergebnis
der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung B 3306 an die Ader 366 angekoppelt
und stellt das Auswahlsignal B 1 dar, welches der Einrichtung 84 zur Bestimmung des Endübertrages zugeführt
wird.
Die Signale der Verknüpfungseinrichtung 54 werden durch den Steuerimpuls TTc ähnlich wie die Signale
der Verknüpfungseinrichtungen 50 und 52 ausgeblendet. Dieser Steuerimpuls wird über die Ader
17 c an sämtliche Ausgangsstufen der Auswahleinrichtung 54 als Synchronisierungsimpuls angekoppelt.
Auch hier übernimmt dieser Steuerimpuls wieder die Ausblend- oder Sperrfunktion, die durch die programmierbare
Auswahl der Operandenlänge getroffen wird. Wird also anstatt der 36-Bit-Operandenlänge
eine andere Länge gewünscht, so arbeitet der Steuerimpuls Tl c als Sperrimpuls und bewirkt damit,
daß von der Verknüpfungseinrichtung 54 nur Ausblendimpulse an die Einrichtung 84 zur Bestimmung
des Endübertrages übertragen werden. Dadurch wird die von der Verknüpfungseinrichtung 54 vorgenommene
Steuerung des Endübertrages wirksam unterbunden.
Sämtliche Operationen der Verknüpfungseinrichtung P 54 können aus den nachstehenden logischen
Gleichungen entnommen werden. Bei diesen Gleichungen handelt es sich um eine höherwertige Gruppe
von Verknüpfungen, aus denen die Arbeitsweise der Verknüpfungseinrichtung 54 vollständig entnommen
werden kann.
PO = G5 + G4 E5
+ G3 E? E5 + Gl Έ3 m Έ5
+ ' 1 EZ E3~ E? Έ5
+ GOET EZ E3~E3 Έ5 (Endübertrag)
+ G3 E? E5 + Gl Έ3 m Έ5
+ ' 1 EZ E3~ E? Έ5
+ GOET EZ E3~E3 Έ5 (Endübertrag)
Pl =
GO + G5 Eö
+ G4EÖE5
+ G3 Eö E5 E?
+ G2EÖE5E4~E3~
+ GlEöE5E4"E3~EZ
+ G4EÖE5
+ G3 Eö E5 E?
+ G2EÖE5E4~E3~
+ GlEöE5E4"E3~EZ
Gl + GO ET
+ G5EÖET
+ G4E5EÖET
+ G5EÖET
+ G4E5EÖET
Pl =
+ G2 EJ E4" E5 Eö ET
P3 = G2 + Gl EZ
+ GOETEZ
+ G5 Eö ET EZ
+ G4E5EÖETEZ
+ G3 E4" E5 Eö ET EZ
+ GOETEZ
+ G5 Eö ET EZ
+ G4E5EÖETEZ
+ G3 E4" E5 Eö ET EZ
P4 = G3 + G2EJ
+ Gl EZmEJ
+ GO ET EZ EJ
+ G5EömETEZE3"
+ G4E5EÖETEZE5
+ Gl EZmEJ
+ GO ET EZ EJ
+ G5EömETEZE3"
+ G4E5EÖETEZE5
P5 = G4 + G3 E?
+ G2 Έ3 ΈΑ
+ GlEZEJE?
+ GO ET EZ EJ E4
+ G2 Έ3 ΈΑ
+ GlEZEJE?
+ GO ET EZ EJ E4
Fig. 5 zeigt die Sammeleinrichtung 84 und die
Einrichtung 90 der endgültigen Halbsubtraktion. Vor der Übertragspyramide 84 wurden folgende Operationen
durchgeführt: Erzeugung der Bitdifferenzen, die im A 1-Register 34 gespeichert werden; Erzeugung
der erforderlichen Übertragsbits, die im Bl-Register 36 gespeichert werden; außerdem wurden die Vorkehrungen
für die außerhalb der 6-Bit-Gruppen durchzuführende Weitergabe der Überträge in Verbindung
mit den dabei erforderlich werdenden End-Überträgen getroffen. Diese zuletztgenannte Aufgabe
wurde durch die von den Auswahleinrichtungen getroffene Auswahl erfüllt.
Die nachstehende Beschreibung befaßt sich nur mit der Weitergabe der Überträge innerhalb einer einzigen
6-Bit-Gruppe, da die Arbeitsweise für die übrigen fünf Gruppen gleich ist.
Die Ausgangssignale der Verknüpfungseinrichtungen 50, 52, 54 werden in Form von Steuersignalen
an die Übertragspyramide übertragen, so daß die Signale der Verknüpfungseinrichtung, deren Operandenlänge
ausgewählt wurde, die Operationen der Übertragspyramide steuern können. Die mit 370,372,
374, 376, 378 und 380 bezeichneten NOR-Schaltungen B 0400, B1400, B1402, B1403, B1404 und
B1405 erhalten ihre Eingangssignale von den Auswahlstufen RO, QO und PO über die Adern 280, 318
bzw. 342. Die Stufen des letzten Halbsubtrahierers 90 haben die Aufgabe, die bei der negierten Halbsubtraktion
gebildete Bitdifferenz mit den in der Übertragspyramide 84 erzeugten Übertragsbits zu verknüpfen.
Die Übertragsbit-Signale werden daher zweckmäßig durch ein gemeinsames Bezugszeichen,
und zwar durch den Buchstaben »W«, bezeichnet.
Die hinter dem Buchstaben »W« stehende Zahl bezeichnet
die ents, rechende Stufe des A O-Registers 22.
Die NOR-Schaltung B 0400 erzeugt das TFÖ-Übertragsbit-Signal,
die mit 382 bezeichnete NOR-Schaltung B 0401 das Wl-Übertragsbit-Signal, die mit 384
21 22
bezeichnete NOR-Schaltung B 0402 das H-^-Über- Schaltung 5 0404 über die Adern 456, 458, 460 bzw.
tragsbit-Signal, die mit 386 bezeichnete NOR-Schal- 462 zugeführt. Die gleichen Signale werden außerdem
tung 50403 das W3-Übertragsbit-Signal, die mit 388 über dieselben Adern an die mit 464 bezeichnete
bezeichnete NOR-Schaltung 50404 das TF?-Über- NOR-Schaltung D1404 angekoppelt. Das Signal vom
tragsbit-Signal und die mit 400 bezeichnete NOR- 5 0-Ausgang der Kippschaltung 5103 wird an die
Schaltung 50405 das WS-Übertragsbit-Signal. Das NOR-Schaltungen Ö0404 und D1404 über die Ader
Ergebnis der Verknüpfung dieser Eingangssignale ist 466 übertragen. Als Ergebnis der Verknüpfung der
das W2-Signal, welches über die Ader 416 der mit Eingangssignale wird von der NOR-Schaltung B 0404
418 bezeichneten NOR-Schaltung D0402 zugeleitet das WM-Signal erzeugt, welches über die Ader468
wird. Die Eingangssignale zur NOR-Schaltung io an die mit 470 bezeichnete NOR-Schaltung D 0404
50402, die zur Erzeugung des W2-Signals führen, angekoppelt wird. Neben den zuvor beschriebenen
werden an den Eingang zu der mit 420 bezeichneten Auswahlsignalen erhält die NOR-Schaltung 51405
NOR-Schaltung D1402 angekoppelt und können außerdem noch Signale vom 0-Ausgang der Kipp-
— gemeinsam betrachtet — als das TF2-Signal an- schaltungen /4104, Λ103, A 102, Λ101 und UlOO
gesehen werden. Neben den Auswahlsignalen erhält 15 über die Adern 150, 148, 146, 144 bzw. 142. Die mit
die NOR-Schaltung 51403 außerdem noch das am 474 bezeichnete NOR-Schaltung 52405 erhält ihre
0-Ausgang der Kippschaltung A 102 auftretende Si- Eingangssignale vom 0-Ausgang der Kippschaltungen
gnal über die Ader 146. Das Signal des 0-Ausgangs A104, A103, A102, A101 über die Adern
der Kippschaltung Λ102 wird außerdem über die 150, 148, 146 bzw. 144 und vom 1-Ausgang der
Ader 146 an die mit 426 und 422 bezeichneten NOR- 20 Kippschaltung 5100 über die Ader 178. Die mit 476
Schaltungen 53403 und 52403 übertragen. Das Si-. bezeichnete NOR-Schaltung 53405 erhält ihre Ein-
gnal des 0-Ausgangs der Kippschaltung A 101 wird gangssignale vom 0-Ausgang der Kippschaltungen
über die Ader 144 an die NOR-Schaltungen 51403 A 104, Λ 103, A 102 über die Adern 150, 148 bzw. (9
und 52403 übertragen. Die NOR-Schaltung 52403 146 und vom 1-Ausgang der Kippschaltung 5101
erhält außerdem noch das Signal des 1-Ausgangs der 25 über die Ader 176. Die mit 478 bezeichnete NOR-
Kippschaltung 5100 über die Ader 178. Das andere Schaltung 54405 erhält ihre Eingangssignale vom
Eingangssignal für die NOR-Schaltung 5 3403 kommt 0-Ausgang der Kippschaltungen A 104 und A 103
vom 1-Ausgang der Kippschaltung 5101 über die über die Adern 150 bzw. 148 und vom 1-Ausgang
Ader 176. Als Ergebnis der von den NOR-Schaltun- der Kippschaltung 5102 über die Ader 174. Die mit
gen 51403, 52403 und 53403 durchgeführten Ver- 30 480 bezeichnete NOR-Schaltung 55405 erhält ihre
knüpfungen erscheinen auf den Adern 432, 434, 436 Eingangssignale vom 0-Ausgang der Kippschaltung
Signale, die der NOR-Schaltung 50403 zugeführt /4104 über die Ader 150 und vom 1-Ausgang der
werden. Die gleichen Signale werden über dieselben Kippschaltung 5103 über die Ader 172. Das Ergeb-
Adern auch der mit 438 bezeichneten NOR-Schal- nis der von den NOR-Schaltungen B1405, B 2405,
tung D1403 zugeleitet. Neben diesen Eingangssigna- 35 53405, 54405 und 55405 durchgeführten Verknüp-
len erhalten die NOR-Schaltungen 5 0403 und D1403 fung der Eingangssignale wird über die Adern 484,
außerdem noch Signale vom 0-Ausgang der Kipp- 486, 488, 490 und 492 an die mit 400 bezeichnete
schaltung B102 über die Ader 440. Diese Eingangs- NOR-Schaltung 50405 übertragen. Die gleichen Si-
signale zur NOR-Schaltung D1403 stellen gemeinsam gnale werden außerdem über dieselben Adern an die
das TF3-Signal dar, während als Ergebnis der von der 40 mit 496 bezeichnete NOR-Schaltung D1405 über-
NOR-Schaltung 5 0403 durchgeführten Verknüpfung tragen, die außerdem noch ein Signal vom 0-Ausgang
das WS-Signal auf der Ader 442 erzeugt wird. Dieses der Kippschaltung 5104 über die Ader 494 erhält.
Signal wird an die mit 444 bezeichnete NOR-Schal- Diese Eingangssignale stellen gemeinsam das Signal
tung D 0403 übertragen. Neben den Signalen von der W5 dar. Die NOR-Schaltung 50405 erhält außerdem
Auswahleinrichtung erhält die NOR-Schaltung 51404 45 ein Signal vom 0-Ausgang der Kippschaltung 5104 '
außerdem noch Signale vom 0-Ausgang der Kipp- über die Ader 494. Als Ergebnis der Verknüpfung
schaltung /4103 über die Ader 148, vom 0-Ausgang dieser Eingangssignale wird von der NOR-Schaltung
der Kippschaltung A 102 über die Ader 146, vom 5 0405 das W 5-Signal erzeugt, welches über die Ader
0-Ausgang der Kippschaltung A 101 über die Ader 500 an die mit 502 bezeichnete NOR-Schaltung über-
144 und vom 0-Ausgang der Kippschaltung A100 50 tragen wird.
über die Ader 142. Die mit 448 bezeichnete NOR- In den nachstehenden Gleichungen sind die Einschaltung
B 2404 erhält Eingangssignale vom 0-Aus- gangssignale für diese aus sechs Übertragsbits begang
der Kippschaltungen A 103, A102 und A 101 stehende Gruppe aufgeführt. Diese Eingangssignale
über die Adern 148, 146 bzw. 144. Außerdem erhält sind zur Übertragung der einzelnen Übertragsbits erdie
NOR-Schaltung 52404 noch ein Signal vom 55 forderlich.
1-Ausgang der Kippschaltung 5100 über die Ader
1-Ausgang der Kippschaltung 5100 über die Ader
178. Neben den Signalen, die vom 0-Ausgang der jpg" = rq qq pQ
Kippschaltungen /4103 und A 102 über die Adern j^j _ 2nUö +/Πϋϋ/?0 CK) PO
148 bzw. 146 übertragen werden, erhält die mit 450 _ _^ _„
bezeichnete NOR-Schaltung 53404 noch ein Signal 60 W2 ~ ^1"1 + ^ L
bezeichnete NOR-Schaltung 53404 noch ein Signal 60 ^ ^ττντ pn,L vn
vom 1-Ausgang der Kippschaltung 5101 über die „.„„....:
Ader 176. Die mit 452 bezeichnete NOR-Schaltung w^ = 5102 +/4102 5101
54404 erhält Eingangssignale vom 0-Ausgang der + /4102/1101 5100
54404 erhält Eingangssignale vom 0-Ausgang der + /4102/1101 5100
Kippschaltung /4103 über die Ader 148 und vom +/4102 ^TTOT/4100/?0 jgO PO
1-Ausgang der Kippschaltung 5102 über die Ader 65 JV4 = BTUl + ATÖ3B102
174. Das Ergebnis der von den NOR-Schaltungen + ÄTÜ3 Α1ΌΊ B 101
174. Das Ergebnis der von den NOR-Schaltungen + ÄTÜ3 Α1ΌΊ B 101
51404, 52404, 53404 und 54404 durchgeführten + A~TÖ3 A~TÜ1 /TTZJI5100
Verknüpfungen wird der mit 388 bezeichneten NOR- + ATU3 ΑΊ0Ί ΑΊΰΙ ATÖÜ RO QO PO
W5 = BIO? + 3TÜ?ßlO3
+ A104 ZTÜ3 ZTUZ ffIOT
3TIUB" ZTÜ2 ZTÜT B1OO
FTÜ3 ZTD2 ZTÜT 3TUÜ KO
ßO PO
Für die übrigen Übertragsbit-Stufen der Sammeleinrichtung 84 lassen sich ähnliche Gleichungen ohne
weiteres aufstellen. Es müssen jetzt noch die Ergebnisse der zu Beginn durchgeführten negierten Halbsubtraktion
mit den soeben durch die Sammeleinrichtung 84 ermittelten und vollständig übertragenen
Übertragsbits vereinigt werden. Dies geschieht in den entsprechenden Stufen der für die letzte Halbsubtraktion
Subtrahier-Einrichtung 90. Die Verknüpfung dieser Signale erfolgt, indem von den einzelnen entsprechenden
Stufen, in denen sich das erzeugte Übertragsbit-Signal und das im A 1-Register 34 aufbewahrte
Informationssignal befinden, die Exklusiv-ODER-Funktion realisiert wird. An Hand der folgenden
Verknüpfungsgleichung läßt sich der Zustand einer beliebigen Stufe »/« ermitteln:
Di = A~iWi + AiWi
In der nachstehenden Funktionstabelle ist das Bit aufgeführt, das sich als Ergebnis der letzten Halbsubtraktion
schließlich im A O-Register 22 befindet.
Wi | Bitdifferenz | |
Ai | 0 | D |
0 | 1 | 0 |
0 | 0 | 1 |
1 | 1 | 1 |
1 | 0 | |
Vor Durchführung der letzten Halbsubtraktion wird der Steuerimpuls T 8 über die Ader 18 an den
1-Ausgang sämtlicher Kippschaltungsstufen des AO-Registers
22 angeschaltet, wodurch in jede dieser Stufen eine »1« eingespeichert wird. Diese Voreinstellung
ist erforderlich, um infolge der für die NOR-Schaltung charakteristischen Arbeitsweise nicht noch
eine zusätzliche Negatorstufe zwischen der für die Halbsubtraktion vorgesehenen Subtrahiereinrichtung
90 und dem A O-Register 22 vorsehen zu müssen. Durch die Voreinstellung des A O-Registers 22 in den
Zustand »1« kann vom Ausgang der für die Halbsubtraktion vorgesehenen Subtrahiereinrichtung 90
ein Raumsignal an die entsprechende Kippschaltung im A O-Register 22 übertragen werden. Das Ausgangssignal
muß also nicht negiert und dem Einstelleingang zugeführt werden. Soll eine Stelle des Resultates
eine »1« enthalten, so wird von der entsprechenden Stufe der Subtrahiereinrichtung 90 eine »0« an
den Räumeingang der entsprechenden Stufe des A 0-Registers 22 angekoppelt, so daß sich diese Stufe im
Einstellzustand (»1«) befindet. Soll dagegen eine Stelle des in das A O-Register 22 einzuspeichernden
Resultates eine »1« enthalten, so wird von der entsprechenden Stufe der Subtrahiereinrichtung 90 eine
»1« an den Räumeingang der entsprechenden Stufe des A O-Registers 22 angelegt. Durch das Anlegen
eines solchen Signals wird die betreffende Stufe dann in den Zustand »0« rückgestellt.
Neben dem TFÖ-Eingangssignal erhält die NOR-Schaltung
D 0400 außerdem noch ein Signal vom 1-Ausgang der Kippschaltung A 100 über die Ader
504. Das Ergebnis der logischen Verknüpfung dieser beiden Signale wird über die Ader 506 an einen der
Eingänge zu der mit 508 bezeichneten NOR-Schaltung XA 0200 angelegt und entspricht der einen Hälfte
der für die oben aufgeführten Funktion der Halbsubtraktion erforderlichen Eingangsaussage. Neben der
das W0-Signal darstellenden Signalkombination erhält
die NOR-Schaltung D 1400 außerdem noch ein
Signal vom 0-Ausgang der Kippschaltung A 100 über
ίο die Ader 142. Das Ausgangssignal der NOR-Schaltung
D1400 wird als Übertragssignal an die nächste
Stufe und außerdem über die Ader 375 an die NOR-Schaltung A 0200 übertragen, wodurch die zweite
Hälfte der für die Halbsubtraktionsfunktion erforder-
t5 liehen Eingangsaussage bereitgestellt wird. Das Ergebnis
dieser Verknüpfung wird dann über die Ader 510 an den 0-Eingang der Kippschaltung A 000 übertragen,
wodurch in die Stufe 00 das entsprechende Resultatsbit eingespeichert wird. Die NOR-Schaltung
D 0401 erhält ein Signal vom 0-Ausgang der Kippschaltung A 101 über die Ader 144 und erzeugt dadurch
auf der Ader 512 ein Signal für die mit 514 bezeichnete NOR-Schaltung /4 0201. Neben der dem
ΤΓΓ-Signal entsprechenden Signalkombination erhält
die NOR-Schaltung D1401 außerdem noch ein Signal
vom 1-Ausgang der Kippschaltung A 101 über
die Ader 516 und erzeugt dadurch ein Signal auf der Ader 518, welches an die NOR-Schaltung A 0201 angelegt
wird. Als Ergebnis der Verknüpfung dieser beiden Eingangssignale erzeugt die NOR-Schaltung
A 0201 ein Signal auf der Ader 520, welches dem 0-Eingang der Kippschaltung A 001 zugeleitet wird,
wodurch in die Stufe 01 des A O-Registers 22 das entsprechende
Resultatsbit eingespeichert wird. Die NOR-Schaltung D 0402 erhält neben dem W2-Signal
noch ein Signal vom 0-Ausgang der Kippschaltung A 102 und erzeugt dadurch auf der Ader 522 eines
der Eingangssignale für die mit 524 bezeichnete NOR-Schaltung A 0202. Die NOR-Schaltung D 1402
erhält neben der das IPZ-Signal darstellenden Signalkombination
noch ein Signal vom 1-Ausgang der Kippschaltung A 102 über die Ader 526. Das Ergebnis
der Verknüpfung dieser Eingangssignale wird gleichfalls an die NOR-Schaltung U 0202 über die
Ader 528 übertragen. Diese beiden Eingangssignale werden in der NOR-Schaltung A 0202 miteinander
verknüpft, und das Ergebnis wird über die Ader 530 an den 0-Eingang der Kippschaltung A 002 angelegt,
wodurch in die Stufe 02 des A O-Registers 22 das
entsprechende Resultatsbit eingespeichert wird. Die NOR-Schaltung D 0403 erhält neben dem über die
Ader 442 übertragenen W 3-Signal noch ein Signal vom 0-Ausgang der Kippschaltung A 103 über die
Ader 148. Als Ergebnis der Verknüpfung dieser beiden Eingangssignale wird von der NOR-Schaltung
D 0403 ein Signal an die mit 534 bezeichnete NOR-Schaltung A 0203 über die Ader 532 übertragen.
Neben der das TF3"-Signal darstellenden Signalkombination
erhält die NOR-Schaltung D1403 noch ein Signal vom 1-Ausgang der Kippschaltung /4103
über die Ader 144. Als Ergebnis der Verknüpfung dieser Eingangssignale erzeugt die NOR-Schaltung
D 1403 ein Signal auf der Ader 538, das an die
NOR-Schaltung A 0203 angekoppelt wird. Das Ergebnis der von der NOR-Schaltung /4 0203 vorgenommenen
Verknüpfung dieser Eingangssignale wird über die Ader 540 an den 0-Eingang der Kippschaltung
A 003 des A O-Registers 22 angelegt, wo-
509 619/8
durch in die Stufe 03 dieses Registers das entsprechende Resultatsbit abgespeichert wird. Die NOR-Schaltung
D 0404 erhält neben dem über die Ader 468 übertragenen WM-Signal noch ein Signal vom
O-Ausgang der Kippschaltung A 104 über die Ader 150. Das Ergebnis der Verknüpfung dieser Eingangssignale wird über die Ader 542 an die mit 544 bezeichnete
NOR-Schaltung A 0204 übertragen. Neben der das TF?-Signal darstellenden Signalkombination
erhält die NOR-Schaltung D 1404 noch ein Signal
vom 1-Ausgang der Kippschaltung A 104 über die
Ader 546. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung D 1404
über die Ader 548 als weiteres Eingangssignal an die NOR-Schaltung /10204 übertragen. Als Ergebnis
dieser Eingangssignale erzeugt diese NOR-Schaltung ein Signal auf der Ader 550, das an den 0-Eingang
der Kippschaltung A 004 des A O-Registers 22 gelangt.
Die NOR-Schaltung D 0405 erhält neben dem über die Ader 500 übertragenen W 5-Signal noch ein
Signal vom 0-Ausgang der Kippschaltung A 105 über die Ader 152. Das Ergebnis der Verknüpfung dieser
Eingangssignale wird von der NOR-Schaltung D 0405 über die Ader 552 an die mit 554 bezeichnete NOR-Schaltung
A 0205 übertragen. Neben den gemeinsam das TF5-Signal darstellenden Signalen erhält die
NOR-Schaltung D 1405 noch ein Signal vom 1-Ausgang
der Kippschaltung A 105 über die Ader 556. Das Ergebnis der Verknüpfung dieser Eingangssignale wird von der NOR-Schaltung D 1405 über
die Ader 558 an die NOR-Schaltung A 0205 übertragen. Diese beiden Eingänge zur NOR-Schaltung
A 0205 entsprechen der Aussage der oben aufgeführten
Halbsubtraktionsfunktion und bewirken die Ankopplung eines Signals an die Ader 560, das dem
0-Eingang der Kippschaltung A 005 des A 0-Registers 22 zugeführt wird.
Der Taktimpuls 02 auf Leitung 94 sowie der Steuerimpuls T 9 des Leitwerks 10 werden sämtlichen
Stufen der letzten Halbsubtrahiereinrichtung 90. in der die Signale für das A O-Register 22 erzeugt
werden, zugeführt. Zur einwandfreien Steuerung der als Grundelement verwendeten NOR-Schaltung und
der damit verbundenen Ausblendung der Ergebnisbits in das A O-Register 22 ist erforderlich, daß die
Resultate der Rechenoperation sowie ein Taktimpuls 02 und der Steuerimpuls T 9 mindestens nahezu
gleichzeitig auftreten.
Die übrigen fünf jeweils aus sechs Stufen bestehenden Gruppen der Sammeleinrichtung 84 und
der für die Halbsubtraktion vorgesehenen Schaltungsanordnung
90 sind ähnlich aufgebaut wie die erste Gruppe. Eine weitere Beschreibung dieser
Gruppen erübrigt sich daher.
Hierzu 11 Blatt Zeichnungen
Claims (2)
1. Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch
Verwendung von Komplementärwerten eines der Operanden mit Speichereinrichtungen zur Aufnahme
von zwei Maschinenwörtern und Mitteln zum gleichzeitigen Subtrahieren von mehreren
Teilen zweier Maschinenwörter, bei welcher einem Rechenwerk für Halbsubtraktion eine
Schaltungsanordnung zur Bildung von Gruppen-Übertragsignalen zwischen unter sich gleich großen
Gruppen mit je einem geradzahligen Bruchteil von Bitstellen des Resultatwortes und Verknüpfungseinrichtungen
zum Zusammenfassen von aufeinanderfolgenden Gruppen zu Großgruppen mit je einem geradzahligen Bruchteil der
Bitstellen des Resultatwortes nachgeordnet sind, dadurch gekennzeichnet, daß mehreren
Verknüpfungseinrichtungen (50, 52, 54) zur Bereitstellung von unterschiedlich großen Operandenlängen
(P, Q, R) entsprechenden Endüberträgen von aus jeweils einer anderen Anzahl (2,
3, 6) Bitgruppen gebildeten Großgruppen eine Steuereinrichtung (76) nachgeschaltet ist, welche
unter dem Einfluß eines von einem Leitwerk (10) gegebenen Auswahlbefehls die von der, der gewählten
Operandenlänge zugeordneten Verknüpfungseinrichtung (50, 52, 54) abgegebenen Endübertragsignale
an eine Sammeleinrichtung (84) weiterleitet, in der sie mit den Gruppenübertragsignalen
des Resultatwortes vereinigt werden und der ein weiterer Halbsubtrahierer (90) nachgeordnet
ist, welcher die Ausgangssignale der Sammeleinrichtung (84) mit den Gruppenübertragsignalen
und den Bitstellen des Resultatwortes vereinigt.
2. Recheneinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß einer Schaltungsanordnung
zur Bildung von Gruppenübertragsignalen (42) zwischen den Gruppen eine Einrichtung
(44) zur Prüfung zugeordnet ist, ob die nachgeordnete Gruppe den anliegenden Übertrag
aufnehmen kann oder nicht, und daß von dem Ergebnis dieser Prüfung die Weitergabe von
Gruppenübertragsignalen an die Verknüpfungseinrichtungen (50, 52, 54) zum Bereitstellen von
unterschiedlich großen Operandenlängen entsprechenden Endüberträgen abhängig ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US183462A US3234370A (en) | 1962-03-29 | 1962-03-29 | Segmented arithmetic device |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1449564A1 DE1449564A1 (de) | 1969-06-26 |
DE1449564B2 DE1449564B2 (de) | 1974-09-26 |
DE1449564C3 true DE1449564C3 (de) | 1975-05-07 |
Family
ID=22672891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1449564A Expired DE1449564C3 (de) | 1962-03-29 | 1963-03-15 | Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der Operanden |
Country Status (5)
Country | Link |
---|---|
US (1) | US3234370A (de) |
BE (1) | BE629725A (de) |
DE (1) | DE1449564C3 (de) |
GB (1) | GB967045A (de) |
NL (1) | NL290823A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1053146A (de) * | 1963-06-04 | |||
US3364472A (en) * | 1964-03-06 | 1968-01-16 | Westinghouse Electric Corp | Computation unit |
GB1426273A (en) * | 1973-04-13 | 1976-02-25 | Int Computers Ltd | Data processing |
US4161784A (en) * | 1978-01-05 | 1979-07-17 | Honeywell Information Systems, Inc. | Microprogrammable floating point arithmetic unit capable of performing arithmetic operations on long and short operands |
US4293907A (en) * | 1978-12-29 | 1981-10-06 | Bell Telephone Laboratories, Incorporated | Data processing apparatus having op-code extension register |
US4519077A (en) * | 1982-08-30 | 1985-05-21 | Amin Pravin T | Digital processing system with self-test capability |
US6643765B1 (en) | 1995-08-16 | 2003-11-04 | Microunity Systems Engineering, Inc. | Programmable processor with group floating point operations |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB738269A (en) * | 1952-04-16 | 1955-10-12 | British Tabulating Mach Co Ltd | Improvements in or relating to electronic calculating apparatus |
US2936116A (en) * | 1952-11-12 | 1960-05-10 | Hnghes Aircraft Company | Electronic digital computer |
US2913593A (en) * | 1954-04-15 | 1959-11-17 | Sperry Rand Corp | Half-adder for computers |
GB840545A (en) * | 1955-06-02 | 1960-07-06 | Kokusai Denshin Denwa Co Ltd | Electric borrowing circuit suitable for use in a binary subtractive circuit |
US2954178A (en) * | 1956-08-10 | 1960-09-27 | Reiners Walter | Winding machine with yarn-end finding and tying devices |
-
0
- NL NL290823D patent/NL290823A/xx unknown
- BE BE629725D patent/BE629725A/xx unknown
-
1962
- 1962-03-29 US US183462A patent/US3234370A/en not_active Expired - Lifetime
-
1963
- 1963-03-15 DE DE1449564A patent/DE1449564C3/de not_active Expired
- 1963-03-18 GB GB10622/63A patent/GB967045A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1449564A1 (de) | 1969-06-26 |
GB967045A (en) | 1964-08-19 |
DE1449564B2 (de) | 1974-09-26 |
US3234370A (en) | 1966-02-08 |
BE629725A (de) | |
NL290823A (de) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2321112C2 (de) | Signalverarbeitungsanlage | |
DE1956209C3 (de) | Multipliziervorrichtung | |
DE2658248C2 (de) | ||
DE2018452A1 (de) | Arithmetische Einrichtung | |
DE1178623B (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DE1549477B1 (de) | Einrichtung zur schnellen akkumulation einer anzahl mehr stelliger binaerer operanden | |
DE2758130C2 (de) | Binärer und dezimaler Hochgeschwindigkeitsaddierer | |
DE3888230T2 (de) | Einrichtung und Verfahren zur Durchführung einer Schiebeoperation mit einer Multipliziererschaltung. | |
DE4403917A1 (de) | Vorrichtung zum Berechnen einer Besetzungszählung | |
DE1809219A1 (de) | Binaeres Vielfach-Addierwerk zur gleichzeitigen Addition mehrerer binaerer Zahlen | |
DE2816711A1 (de) | Divisionseinrichtung mit uebertrags- rettungsaddierwerk und nicht ausfuehrender vorausschau | |
DE1449564C3 (de) | Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der Operanden | |
DE3447634C2 (de) | ||
EP0265555B1 (de) | Verfahren und Schaltungsanordnung zur Addition von Gleitkommazahlen | |
DE3424078C2 (de) | ||
DE1187403B (de) | Verfahren und Einrichtung zur logischen Verknuepfung zweier Operanden | |
DE3688434T2 (de) | Schneller bcd/binaer-addierer. | |
EP0489952B1 (de) | Schaltungsanordnung zur digitalen Bit-seriellen Signalverarbeitung | |
DE1774771A1 (de) | Anordnung,um wechselweise eine Addition oder eine aus einer Anzahl logischer Funktionen zwischen den Inhalten einer Stelle zweier Binaerworte durchzufuehren | |
DE1549485C3 (de) | Anordnung zur Division binärer Operanden ohne Rückstellung des Restes | |
DE1094020B (de) | Periodisch arbeitende numerische Rechenmaschine | |
DE1549461C3 (de) | ||
EP0433315A1 (de) | Schaltungsanordnung zur addition oder subtraktion von im bcd-code oder dual-code codierten operanden | |
DE1499227B2 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |