[go: up one dir, main page]

DE1148661B - Verfahren zur Herstellung von Halbleiteranordnungen mit einlegiertem pn-UEbergang - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen mit einlegiertem pn-UEbergang

Info

Publication number
DE1148661B
DE1148661B DES63187A DES0063187A DE1148661B DE 1148661 B DE1148661 B DE 1148661B DE S63187 A DES63187 A DE S63187A DE S0063187 A DES0063187 A DE S0063187A DE 1148661 B DE1148661 B DE 1148661B
Authority
DE
Germany
Prior art keywords
semiconductor
alloyed
junction
crystal
crystal lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES63187A
Other languages
English (en)
Inventor
Dipl-Phys Dr Reimer Emeis
Dr Rer Nat Kurt Raithel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL250885D priority Critical patent/NL250885A/xx
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DES63187A priority patent/DE1148661B/de
Priority to FR822209A priority patent/FR1251866A/fr
Priority to CH535060A priority patent/CH389781A/de
Priority to GB18321/60A priority patent/GB937497A/en
Publication of DE1148661B publication Critical patent/DE1148661B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63H—MARINE PROPULSION OR STEERING
    • B63H11/00—Marine propulsion by water jets
    • B63H11/02—Marine propulsion by water jets the propulsive medium being ambient water
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63H—MARINE PROPULSION OR STEERING
    • B63H11/00—Marine propulsion by water jets
    • B63H11/02—Marine propulsion by water jets the propulsive medium being ambient water
    • B63H11/04—Marine propulsion by water jets the propulsive medium being ambient water by means of pumps
    • B63H11/08—Marine propulsion by water jets the propulsive medium being ambient water by means of pumps of rotary type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

DEUTSCHES
PATENTAMT
S 63187 Vmc/21g
ANMELDETAG: 29. MAI 1959
BEKANNTMACHUNG DER ANMELDUNG UNDAUSGABE DER AUSLEGESCHRIFT: 16. MAI 1963
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiteranordnungen, bei denen durch Anwendung eines Legierungsprozesses zwischen dem Halbleiterkörper und mehreren Elektrodenkörpern bestimmte Zonen verschiedenen elektrischen Leitungscharakters oder/und verschieden hohen Störstellengehaltes und damit entsprechende Übergänge zwischen solchen Zonen erzeugt werden. Die Erfindung hat dabei zum Ziel, eine eindeutig vorbestimmte, geometrisch regelmäßige Flächenform der Übergänge zu erreichen. Es wird hierbei angestrebt, einen ebenen Übergang zu erreichen. Zur Erzielung einer regelmäßigen Flächenform an dem Übergang zweier Zonen eines solchen Halbleiterkörpers ist bereits bekannt, bei Halbleitern, die eine Diamantgitter-Kristallstruktur besitzen, den Halbleitergrundkörper nach einer (lll)-Ebene als der energetisch stabilsten Ebene aus dem Halbleiterrohling auszuschneiden, so daß das Legieren bei langsam verlaufendem Legierungsprozeß gleichmäßig senkrecht zu der (Hl)-Ebene bzw. in der [111]-Richtung fortschreitet und als Begrenzungsfläche bzw. Legierungsfront der Zone sich wieder eine (lll)-Ebene ergibt. Nun hat es sich aber in der Praxis als sehr schwierig erwiesen, einen Körper so herzustellen, daß seine Oberflächenform genau einer (lll)-Ebene folgt. Es muß vielmehr damit gerechnet werden, daß die Oberflächenform unter geringen Winkeln von der (lll)-Ebene abweicht. Würde man also streng der angegebenen Lehre folgen, so könnten solche Halbleitergrundkörper mit von der (lll)-abweichender Oberfläche nicht mehr als brauchbar und für die Herstellung einer solchen Halbleitervorrichtung geeignet angesehen werden, bei der eine eindeutig bestimmte regelmäßige Flächenform an dem Übergang zwischen den Zonen erwünscht ist.
Es ist femer bekannt, einen Halbleiterkörper zur Erzeugung eines pn-Überganges zusammen mit dem Aktivatorkörper so schnell bis auf die Schmelztemperatur des Aktivatorkörpers zu erhitzen, z. B. auf eine Temperatur von etwa 300° C innerhalb von 10 Sekunden, daß die Bildung einer Oxydhaut und das Zusammenziehen des geschmolzenen Metalls zu einer Kugel verhindert und damit eine vorbestimmte Kontaktfläche zwischen dem Halbleiterkörper und dem auf diesen aufgebrachten Aktivatorkörper erhalten wird.
Es sind ferner Untersuchungen an Hochfrequenztransistoren bekanntgeworden, um festzustellen, ob die Anstiegsgeschwindigkeit der Temperatur bis zur Legierungstemperatur in gleicher Weise kritisch wie die Abkühlungsgeschwindigkeit ist. Es wurden hier-Verfahren zur Herstellung
von Halbleiteranordnungen mit einlegiertem
pn-übergang
Anmelder:
Siemens-Schuckertwerke Aktiengesellschaft,
Berlin und Erlangen, Erlangen, Werner-von-Siemens-Str. 50
Dr. rer. nat. Kurt Raithel, Uttenreuth (Bay.),
und Dipl.-Phys. Dr. Reimer Emeis, Pretzfeld (OFr.),
sind als Erfinder genannt worden
bei Anstiegsgeschwindigkeiten in dem einen Falle von 20° C je Minute und in dem anderen Falle von 50° C je Minute benutzt; es ergaben sich jedoch nahezu identische elektrische Eigenschaften der Bauelemente und gleich gute Ausbeuten in beiden Fällen. Es ist ferner bekannt, daß die Form des Legierungskontaktes sich mit der benutzten Kristallfläche ändern kann; eine (lll)-Fläche neigt dazu, eine dreieckförmige, und die (lOO)-Fläche dazu, eine quadratische Fläche zu ergeben. Auch wird die Auffassung vertreten, daß bei einer Kristalltablette, die nach der (lll)-Fläche eines Germaniumkristalls geschnitten worden ist, die besten ebenen parallelen Übergänge sich ergeben, wenn der Legierungsprozeß die Oberfläche der Tablette bis zu einer bedeutenden Tiefe durchdringt. Wenn der Legierungsprozeß nur eine Oberflächenschicht entfernt, könnten auch bei anderen benutzten Kristallflächen gute Übergänge hergestellt werden.
Bei einem Verfahren zur Herstellung von Halbleiteranordnungen mit einlegiertem pn-übergang, bei dem das Erwärmen der Halbleiteranordnungen für den Legierungsprozeß mit einem Temperaturgradienten von etwa 20° C je Minute oder mehr durchgeführt wird, können in technisch vorteilhafter Weise erfindungsgemäß einkristalline Halbleiterkörper, deren Oberfläche nahezu in der (lll)-Ebene des Kristallgitters liegt, ungeachtet der genauen Lage der (lll)-Ebenen in bezug auf die Oberfläche, von welcher aus der pn-übergang einlegiert wird, verwendet werden.
309 580/294
Der Erfindung liegt hierbei die Erkenntnis zugrunde, daß entgegen der sonst zu erwartenden unregelmäßigen FTächenform an dem Übergang zwischen zwei solchen dotierten Zonen, welche eine wellige oder stufenförmige Form haben würde, wegen des schnellen Fortschreitens des Legierungsprozesses erreicht wird, daß die Anisotropie des Kristallgitters des Halbleiterkörpers, welches die Ursache für die Bildung der angegebenen Stufenform ist, nicht zur welcher aus der Legierungsprozeß ins Innere des Halbleiterkörpers fortschreitet, nicht unbedingt parallel zur stabilsten Ebene der Kristallgitterstruktur sein muß, sondern von dieser Ebene im Betrag von z. B. einem oder mehreren Winkelgraden abweichen kann. Das bedeutet einerseits eine vereinfachte Fertigung bei dem Herausschneiden des Halbleiterkörpers aus dem Halbleiterrohling, weil es nicht mehr notwendig ist, streng darauf zu achten, daß der einzelne
Wirkung kommen kann. Die Auflösung für die Legie- to Körper einwandfrei parallel zu der energetisch rung erfolgt vielmehr so schnell, daß die Energie- stabilsten Ebene aus dem Halbleiterrohling ausunterschiede in den einzelnen Richtungen des geschnitten worden ist, und andererseits, daß abKristallgitters gegenüber der auf die Kristallstruktur geschnittene Halbleiterkörper entgegen der sonst geeinwirkenden großen Wärmeenergie zu gering sind, läufigen Lehre ohne weiteres auch dann zur Herstelum in verschiedenen Kristallrichtungen eine unter- 15 lung von Halbleiteranordnungen, wie Flächengleichschiedliche Auflösung hervorzurufen. richtern oder Flächentransistoren, verarbeitet werden
Das Verfahren nach der Erfindung kann nun nicht nur dazu dienen, um bei der Herstellung des Halbleitergrundkörpers auftretende Abweichungen seiner Oberfläche von der (lll)-Ebene beherrschen zu können, sondern um gleichzeitig auch eventuelle Schwierigkeiten zu beseitigen, welche sich ergeben können, wenn der Halbleitergrundkörper tatsächlich einwandfrei nach einer (lll)-Ebene hergestellt worden ist. Ein nach einer solchen (lll)-Ebene hergestellter Körper kann nämlich ebenfalls zu Benetzungsschwierigkeiten mit dem Elektrodenmetall Anlaß geben, und der Legierungsprozeß schreitet nicht in dem erwünschten Sinne in dem Halbleiterkörper gleichmäßig fort. Und diese möglichen Schwierigkeiten zu beseitigen, kann man daher die Halbleiterkörper von vornherein planmäßig so herstellen, daß deren Oberfläche, in die einlegiert werden soll, nicht parallel zu einer Fläche der Kristallgitterstruktur des einkristallinen Halbleiterkörpers liegt. Trotzdem bereitet es dann bei Anwendung des Verfahrens nach der Erfindung keine Schwierigkeiten, eine gewünschte regelmäßige Flächenform an dem Übergang zwischen den beiden Zonen zu erreichen.
Das Verfahren nach der Erfindung ist in seiner Anwendung für Halbleiteranordnungen verschiedener Art geeignet, bei denen durch einen Legierungsprozeß des Halbleiterkörpers mit Elektrodenkörpern benachbarte Zonen mit Übergängen entstehen, die entweder elektrisch sperrenden oder ohmschen Charakter haben, also insbesondere für Flächengleichrichter oder Flächentransistoren.
Die Anwendung des Verfahrens nach der Erfindung ist vorzugsweise in Verbindung mit solchen
Halbleitern gedacht, deren Kristallstruktur dem 50
Diamantgitter entspricht, also z. B. Germanium oder
Silizium, bei denen die (lll)-Ebene die energetisch
stabilste Ebene ist. Das Verfahren ist aber auch dann
anwendbar, wenn der betreffende Halbleiterkörper In Betracht gezogene Druckschriften:
eine andere Kristallgitterstruktur als das Diamant- 55 Französische Patentschrift Nr. 1109 535; gitter hat und die stabilste Ebene keine (lll)-Ebene »Transistor Technology« Vol. III, New York 1958,
ist. Es kommt lediglich darauf an, daß bei diesem S. 182/183;
Verfahren die Oberfläche, auf welche der Elek- L. P. Hunt er, »Handbook of Semiconductor
trodenmaterialkörper aufgebracht wird und von Electronics«, 1956, Kap. 7, S. 19.
können, wenn ihre Oberflächen nicht exakt parallel zu der energetisch stabilsten Ebene der Kristallgitterstruktur liegen.

Claims (4)

PATENTANSPRÜCHE:
1. Verfahren zur Herstellung von Halbleiteranordnungen mit einlegiertem pn-übergang, bei dem das Erwärmen der Halbleiteranordnung für den Legierungsprozeß mit einem Temperaturgradienten von etwa 20° C je Minute oder mehr durchgeführt wird, dadurch gekennzeichnet, daß einkristalline Halbleiterkörper, deren Oberfläche nahezu in der (lll)-Ebene des Kristallgitters liegt, ungeachtet der genauen Lage der (Uli-Ebenen in bezug auf die Oberfläche, von welcher aus der- pn-übergang einlegiert wird, verwendet werden.
2. Verfahren nach Anspruch 1, gekennzeichnet durch seine Anwendung in Verbindung mit Halbleiterkörpern, die planmäßig derart geschnitten sind, daß deren Oberfläche, in die einlegiert werden soll, nicht parallel zu einer Fläche der Kristallgitterstruktur des einkristallinen Halbleiterkörpers liegt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Erwärmen für den Legierungsprozeß mit einem Temperaturgradienten von 50° C je Minute oder mehr durchgeführt wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß bei Verwendung von Halbleiterkörpern ohne Diamantgitterstruktur die für das Einlegieren vorgesehene Oberfläche des Halbleiterkörpers etwas abweichend von der energetisch stabilsten Ebene der Kristallgitterstruktur geschnitten wird.
© 309 580/294 5.63
DES63187A 1959-05-29 1959-05-29 Verfahren zur Herstellung von Halbleiteranordnungen mit einlegiertem pn-UEbergang Pending DE1148661B (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
NL250885D NL250885A (de) 1959-05-29
DES63187A DE1148661B (de) 1959-05-29 1959-05-29 Verfahren zur Herstellung von Halbleiteranordnungen mit einlegiertem pn-UEbergang
FR822209A FR1251866A (fr) 1959-05-29 1960-03-23 Procédé de fabrication de dispositifs semi-conducteurs
CH535060A CH389781A (de) 1959-05-29 1960-05-10 Verfahren zur Herstellung von Halbleiteranordnungen
GB18321/60A GB937497A (en) 1959-05-29 1960-05-24 Improvements in or relating to processes for the production of semi-conductor arrangements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES63187A DE1148661B (de) 1959-05-29 1959-05-29 Verfahren zur Herstellung von Halbleiteranordnungen mit einlegiertem pn-UEbergang

Publications (1)

Publication Number Publication Date
DE1148661B true DE1148661B (de) 1963-05-16

Family

ID=7496195

Family Applications (1)

Application Number Title Priority Date Filing Date
DES63187A Pending DE1148661B (de) 1959-05-29 1959-05-29 Verfahren zur Herstellung von Halbleiteranordnungen mit einlegiertem pn-UEbergang

Country Status (4)

Country Link
CH (1) CH389781A (de)
DE (1) DE1148661B (de)
GB (1) GB937497A (de)
NL (1) NL250885A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1266404B (de) * 1964-12-01 1968-04-18 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1109535A (fr) * 1954-07-30 1956-01-30 Csf Perfectionnements aux procédés de fabrication des jonctions nu-p

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1109535A (fr) * 1954-07-30 1956-01-30 Csf Perfectionnements aux procédés de fabrication des jonctions nu-p

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1266404B (de) * 1964-12-01 1968-04-18 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes
DE1266404C2 (de) * 1964-12-01 1968-11-07 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes

Also Published As

Publication number Publication date
CH389781A (de) 1965-03-31
NL250885A (de)
GB937497A (en) 1963-09-25

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1187326B (de) Verfahren zur Herstellung einer Silizium-Schaltdiode
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE69225881T2 (de) Verfahren zur Herstellung eines Substrates vom SOI-Typ mit einer uniformen dünnen Silizium-Schicht
DE976348C (de) Verfahren zur Herstellung von Halbleiterbauelementen mit pn-UEbergaengen und nach diesem Verfahren hergestellte Bauelemente
DE2704413A1 (de) Verfahren zur herstellung von halbleiteranordnungen, bei dem eine dotierungsverunreinigung aus einer polykristallinen halbleiterschicht in ein unterliegendes einkristallines halbleitermaterial eindiffundiert wird
DE2039381A1 (de) Verfahren zur Herstellung einer Elektrolumineszenz-Vorrichtung und Vorrichtung dieser Art
DE1152764B (de) Unipolartransistor mit einem steuernden pn-UEbergang
DE2422120A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE69719527T2 (de) VERFAHREN ZUM DOTIEREN EINES BEREICHES MIT BOR IN EINER SiC-SCHICHT
DE2147265A1 (de) Verfahren zur Züchtung eines kristallinen Körpers durch epitaxialen Niederschlag
DE1148661B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit einlegiertem pn-UEbergang
DE1019013B (de) Verfahren zur Bildung einer Inversionsschicht in Flaechenhalbleitern nach dem Rueckschmelz-Verfahren
DE69222074T2 (de) Verfahren zur Herstellung eines neutronenumwandlungsdotierten Czochralski-Silizium-Einkristalls
DE1227562B (de) Verfahren zum Herstellen von Tunneldioden nach Esaki fuer hohe Frequenzen mit kleinerPN-UEbergangsflaeche und nach diesem Verfahren hergestellte Tunneldioden
DE1564373C3 (de) Legierungsdiffusionsverfahren zur Herstellung einer Siliziumdiode
DE1239669B (de) Verfahren zum Herstellen extrem planer Halbleiterflaechen
DE2505276A1 (de) Impatt-diode und verfahren zu ihrer herstellung
AT219712B (de) Stromleiter mit stark gekrümmter Stromspannungskennlinie
DE1131811B (de) Verfahren zum sperrfreien Kontaktieren des Kollektors von Germanium-Transistoren
AT254268B (de) Verfahren zum gleichzeitigen Herstellen von mindestens zwei Halbleiterbauelementen aus einem scheibenförmigen Halbleiterkristall
DE2145956A1 (de) Verfahren zum gleichzeitigen Eindiffundieren mehrerer Verunreinigungen in ein Halbleiter-Grundmaterial
DE1107343B (de) Verfahren zum Herstellen von elektrischen Halbleiteranordnungen
DE1719501C3 (de) Verfahren zum Herstellen einer Zone legierten Materials auf der Oberfläche einer einkristallinen, halbleitenden oder metallischen Platte
AT231512B (de) Verfahren zur Herstellung von Halbeitervorrichtungen