[go: up one dir, main page]

DE1187326B - Verfahren zur Herstellung einer Silizium-Schaltdiode - Google Patents

Verfahren zur Herstellung einer Silizium-Schaltdiode

Info

Publication number
DE1187326B
DE1187326B DEW26170A DEW0026170A DE1187326B DE 1187326 B DE1187326 B DE 1187326B DE W26170 A DEW26170 A DE W26170A DE W0026170 A DEW0026170 A DE W0026170A DE 1187326 B DE1187326 B DE 1187326B
Authority
DE
Germany
Prior art keywords
gold
silicon
diffusion
temperature
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEW26170A
Other languages
English (en)
Inventor
David Francis Ciccolella
John Heslop Forster
Raymond Lester Rulison
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1187326B publication Critical patent/DE1187326B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
HOIl
Deutsche Kl.: 21g-U/02
Nummer: 1187 326
Aktenzeichen: W 26170 VIII c/21 j
Anmeldetag: 10. August 1959
Auslegetag: 18. Februar 1965
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Siliziumdiode für hohe Schaltgeschwindigkeiten mit flächenhaftem PN-Übergang.
In elektronischen Systemen, beispielsweise Rechenmaschinen und Fernsprechvermittlungssystemen, bei denen Dioden bestimmte logische Schaltfunktionen u. dgl. vollziehen, ist die durchschnittliche Arbeitsgeschwindigkeit des Systems in beträchtlichem Ausmaß von der Zeit abhängig, die die Diode für den Wechsel vom Zustand niedriger zu hoher Impedanz benötigt. Um beispielsweise eine schnelle Folge logischer Operationen zu ermöglichen, ist es wichtig, daß jede einzelne Diode den Gleichgewichtszustand hoher Impedanz in sehr kurzer Zeit annimmt, wenn die an die Diode angelegte Spannung von Durchlaßin Sperrichtung wechselt.
Dieses Zeitintervall nennt man die Sperrerholungszeit. Sie ist weitgehend eine Funktion der Lebensdauer der Minoritätsladungsträger im halbleitenden Material. Deswegen sollten Halbleiterdioden bei Verwendung als Schnellschalter vorteilhafterweise gleichförmig niedrige Lebensdauerwerte der Minoritätsladungsträger haben und demzufolge sehr kurze Sperrerholungszeiten.
Gemäß der Erfindung wird dies dadurch erreicht, daß wenigstens eine Außenfläche des Siliziumeinkristalls mit einem Überzug aus Gold versehen und danach auf eine Temperatur zwischen etwa 800 bis 1300° C so lange erhitzt wird, bis eine im wesentliehen vollständige Lösung des Goldes im Silizium erfolgt ist, so daß eine Verminderung der Minoritätsladungsträger-Lebensdauer zustande kommt, welche einer sehr kurzen Rückschaltzeit bzw. Sperrerholungszeit entspricht.
Es ist bekannt, bei Halbleiteranordnungen eine Durchbruchscharakteristik mit negativem Ast dadurch herzustellen, daß das Halbleitermaterial mit Störstellen dotiert wird, deren Energieterm etwa in der Mitte des verbotenen Energiebandes des Halbleitermaterials liegen soll. Gold in Silizium ist als Beispiel hierfür genannt. Die Konzentration dieser Störstellen wird dabei so hoch gewählt, daß bei der Durchbruchsspannung durch die hierbei erfolgende Ionisation der Störstellen eine für die gewünschte negative Charakteristik ausreichende Raumladung entsteht. Der Zweck dieser Störstellendotierung ist daher bei diesen bekannten Halbleiteranordnungen ein völlig anderer.
Ferner ist es im Zusammenhang mit der Herstellung temperaturkompensierter Halbleiterdioden bekannt, Gold in Silizium derart ein-Verf ahren zur Herstellung einer Silizium-Schaltdiode
Anmelder:
Western Electric Company, Incorporated,
New York, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. Fecht, Patentanwalt,
Wiesbaden, Hohenlohestr. 21
Als Erfinder benannt:
David Francis Ciccolella, Westfield, N. J.;
John Heslop Forster, Plainfield, N. J.;
Raymond Lester Rulison, Berkeley Heights,
N. J. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 13. August 1958
(754 894)
zudiffundieren, daß eine Widerstandstemperatur-Kennlinie mit einem im wesentlichen temperaturunabhängigen Bereich entsteht, in dem dann die Diode betrieben wird. Auch hierbei ist Zweck und Art der Dotierung von Silizium mit Gold völlig anders geartet.
Eine nach den Verfahren der Erfindung hergestellte Diode weist ein Siliziumeinkristallplättchen mit einer P-Zone an der einen Fläche und mit einer N-Zone an der anderen Fläche und einen dazwischenliegenden PN-Übergang auf. Die Zonen unterschiedlichen Leitfähigkeitstyps erhält man leicht durch Eindiffusion von Störstellen, wie Bor und Phosphor.
Nach der Erfindung sind außerdem Goldatome in völlig gleichmäßiger Konzentration im ganzen Blättchen, also sowohl in der P-Zone wie auch in der N-Zone, vorhanden. Es wird daher eine völlig gleichmäßige Verteilung von Rekombinationszentren erhalten und damit eine gleichförmig kleine Lebensdauer der Minoritätsladungsträger in jeder Zone.
Das Gold wird im Wege der Festkörperdiffusion unter solchen Bedingungen in den Siliziumkristall eingeführt, daß eine völlig gleichmäßige Verteilung in einer Konzentrationshöhe entsteht, die in erster Linie von der Diffusionstemperatur bestimmt wird.
509 509/254
Bei der erfindungsgemäßen Behandlung wird der Halbleiterkörper mit Gold oder goldhaltigem Material, etwa durch Elektroplattierung, bedeckt. Der Siliziumkörper wird dann auf eine Temperatur im Bereich zwischen etwa 800 und 1300° C so lange erhitzt, bis eine im wesentlichen bei der gewählten Temperatur gesättigte feste Lösung von Gold in Silizium vorliegt. Die Sperrerholungszeit der Dioden fällt mit der Temperatur der Diffusionsbehandlung. Das eindiffuDtdierte Gold erzeugt zusätzliche Rekombinationszentren im Silizium, die die Lebensdauer der Minoritätsladungsträger verkleinern und demzufolge die Sperrerholungszeit verkürzen. Vorteilhafterweise wird die Golddiffusion bei einer Temperatur und Zeitspanne vollzogen, die den Gradienten der Dotierungsstoffe, wie Bor und Phosphor, nicht nachteilig beeinflußt, welche im Silizium als Ergebnis früherer Diffusionsbehandlungen bereits zugegen sind. Speziell in dieser Beziehung ist die Verwendung von Gold zur Verkürzung der Lebensdauer bei der Kombination mit Bor und Phosphor als Akzeptoren bzw. Donatoren wegen ihrer diesbezüglichen Diffusionskonstanten besonders vorteilhaft.
Auf diese Weise wird Gold, dessen Lebensdauer verkürzende Wirkung auf Minoritätsladungsträger in Silizium bekannt ist, in genau kontrollierbarer Weise eingearbeitet, so daß die Herstellung von Siliziumdioden ermöglicht wird, die sämtlich Sperrerholungszeiten mit sehr niedrigen Werten besitzen.
Zu einer genaueren Definition wird die Sperrerholungszeit t„ einer Halbleiterdiode unter folgenden Bedingungen gemessen: Die Diode wird in Durchlaßrichtung mit einem Strom/, belastet. Ein entgegengesetzt gepolter Impuls wird zur Zeit t0 zugeführt und die Schaltung so bemessen, daß die Diode anfänglich einen m Sperrichtung fließenden Strom führt, dessen Wert I1^ der Größe von I1 entspricht. Die Zeitabhäagigkeit des in Sperrichtung fließenden Stroms wird mit einem Oszillographen gemessen, und die vom Zeitpunkt /e an angemessene Zeitspanne, die erforderlich ist, damit der Strom auf ein Zehntel von In abfällt, wird als die Sperrerholungszeit tTT definiert.
Als nächstes wird das Siliziumplättchen, das einen PN-Übergang und eine gleichförmige Goldverteilung enthält, auf beiden Seiten, also an der P- und an der N-Zone beispielsweise durch .Plattierung, kontaktiert. Dann wird das Plättchen mit dem Ziel bearbeitet, den PN-Übergangsquerschnitt und damit auch die Kapazität desselben zu verkleinern, indem man eine Fläche zur Herstellung einer Mesa, in der der PN-Übergang liegt, abarbeitet. Die Vorrichtung wird dann durch Zuleitungen vervollständigt und verkapselt.
Bei bestimmten Halbleiterbauelementen kann es wünschenswert sein, die Goldbehandlung auf einen Teil des Halbleiterkörpers zu beschränken oder zu lokalisieren, wodurch die Lebensdauer der Minoritätsladungsträger nur innerhalb dieses Teils des Halbleiterkörpers verkürzt wird. Solche Strukturen erhält man bei Verwendung von Masken oder durch Regelung der Golddiffusionstiefe, indem man die Diffustonszeit beschränkt.
In Abwandlung des erfindungsgemäßen Verfahrens kann vorgesehen sein, daß bei der Erhitzung zugleich auch Bor eindiffundiert wird oder daß vor dem Erhitzen die eine Oberfläche des Siliziumeinkristalls mit einem Bor enthaltenden Material und die andere Oberfläche mit einem Phosphor enthaltenden Material bedeckt wird. Hierdurch wird erreicht, daß bei geeigneter Wahl der Diffusionsbedingungen zugleich mit der Golddiffusionsbehandlung der PN-Übergang oder Teile desselben eindiffundiert werden können. Außerdem besteht hierbei die Möglichkeit, auch zugleich die der Kontaktierung dienenden Seiten der Zonen hochdotieren (N+, P+) zu können.
Im folgenden ist die Erfindung an Hand der Zeichnung beschrieben:
ίο F i g. 1 ist eine perspektivische Ansicht und
F i g. 2 ein Schaltbild eines Halbleiterplättchens zur Herstellung einer Diode mit PN-Grenzschicht gemäß vorliegender Erfindung;
F i g. 3 zeigt die Diode in einer typischen verkapselten Anordnung;
F i g. 4 ist eine diagrammatische Darstellung des Verfahrens gemäß Erfindung;
F i g. 5 ist eine graphische Darstellung der Sperrerholungszeit in Abhängigkeit von der Diffusionstemperatur.
Fig. 1 und 2 zeigen ein halbleitendes Siliziumplättchen 10 von kreisförmiger Gestalt und mit einem erhabenen Teil 11 oder Kuppe auf einer Seite. Wie in F i g. 2 am besten gezeigt, enthält das Plättchen eine PN-Grenzschicht 12 an der Basis des erhabenen Teils des Plättchens. Die Oberflächenbereiche des Plättchens sind aus besser leitendem Material, wie durch die Bezeichnung P+ und N+ angedeutet, um das Anbringen von Elektroden mit niedrigem Widerstand zu erleichtern. Diese Elektroden sind in Form metallischer Überzüge, beispielsweise aus Gold, an gegenüberliegenden Flächen des Plättchens dargestellt.
Eine typische Form des in Fig. 1 und 2 gezeigten Halbleiterkörpers besteht aus einem Plättchen von etwa 0,76 mm Durchmesser und einer Dicke des Hauptteils 13 von etwa 0,114 mm. Der zentrale erhabene Teil 11 hat typischerweise einen Durchmesser von 0,127 mm, der in einigen Fällen auf 0,051 mm heruntergeht, und eine Höhe von etwa 0,063 mm. Nach F i g. 2 liegt die PN-Grenzschicht 12 in einer Tiefe von etwa 0,038 mm, von der oberen Fläche der Erhebung gerechnet. Der Halbleiterkörper 10 der F i g. 1 und 2 mit einer PN-Grenzschicht 12, die durch Diffusion in festem Zustand hergestellt ist, enthält auch eine völlig gleichmäßige Dispersion von Goldatomen, die in gleicher Weise hergestellt ist, wie nachstehend ausführlich erklärt. Dieser Halbleiterkörper wird in geeigneter Form montiert und in eine Standardverkapselung, z.B. von dem in Fig. 3 gezeigten Typ, der praktisch ein Ganzglasgehäuse darstellt, eingeschlossen. Die in F i g. 3 dargestellte Vorrichtung ist nach ihren elektrischen Eigenschaften und Sperrerholungszeit für die Anwendung in Rechenanlagen u. dgl. geeignet.
Das in den vorbehandelten Figuren beschriebene Verfahren ist im einzelnen in F i g. 4 im Schaubild dargestellt. Als mit I bezeichneter erster Schritt wird eine verhältnismäßig starke Scheibe aus einkristallinem Silizium präpariert, indem man quer aus einem Siliziumeinkristall, der in einer der zahlreichen, dem Fachmann wohlbekannten Arten hergestellt ist, eine Scheibe abtrennt. Im allgemeinen wird die größte, derart erhältliche Scheibe einen Durchmesser von
6g etwa 25,40 mm besitzen. Diese Scheibe mit einem Widerstand von etwa 0,15 Ohm/cm wird nach der üblichen Polier- und chemischen Reinigungstechnik behandelt, so daß zwei ganz parallele Flächen an
5 6
einer Scheibe mit einer Dicke von etwa 0,254 mm scheiben von 0,178 bis 0,254 mm Dicke ist die minientstehen. Aus dieser Scheibe wird eine verhältnis- male Diffusionszeit für völlige Lösung des Goldes mäßig große Anzahl einzelner Plättchen hergestellt, etwa 15 Minuten bei 1300° C, etwa 1 Stunde bei die der einen in F i g. 1 und 2 hergestellten ent- 1100° C und etwa 16 Stunden bei 800° C. Dies sind
sprechen, wie nachfolgend auseinandergesetzt. 5 Minimalzeiten, die ohne nachteilige Wirkung um 50
In Stufell wird die Scheibe einer Bordiffusion in bis 100% überschritten werden können. Diese Diffufestem Zustand unterworfen, um eine Schicht mit sion ergibt eine völlig gleichmäßige Verteilung der P-Typ-Leitfähigkeit auf beiden Seiten der Scheibe in elektrisch aktiven Goldatome in der ganzen Scheibe, einer Tiefe von etwa 0,038 mm zu erzeugen. Dieses Die Konzentrationshöhe dieser gleichförmigen Ver-Diffusionsverfahren kann auf verschiedenen Wegen, io teilung ist im allgemeinen von der Temperatur der beispielsweise durch Erhitzen in einer Gasatmosphäre Diffusionsbehandlung abhängig, wobei eine mehr als mit elementarem Bor oder durch Bedecken einer ausreichend große Goldquelle für die Diffusion anFläche der Scheibe mit einer eine Borverbindung ent- genommen wird. In der graphischen Darstellung der haltenden Suspension erzeugt werden. Dieser Diffu- F i g. 5 ist die Beziehung zwischen Sperrerholungssionsschritt wird in bekannter Weise bei erhöhter 15 zeit und Temperatur, bei der die Golddiffusion durchTemperatur und während genügend langer Zeit geführt wird, gezeigt. Die untere, nichtlineare Skala durchgeführt, um die gewünschte Diffusionstiefe zu ist die Diffusionstemperatur in Grad Celsius, die sich erreichen. Im speziellen Beispiel wurde eine Scheibe aus der obersten Skala mit umgekehrten Grad Kelvin Silizium vom N-Typ mit einer Lösung von 20 g Bor- ableitet. Die Ordinate ist eine halblogarithmische säureanhydrid in 100 ecm Äthylenglykolmonomethyl- 20 Auftragung der Sperrerholungszeit tTT in Milliäther befeuchtet und auf eine Temperatur von etwa mikrosekunden, die, wie früher bemerkt, von der 1230° C während 16 Stunden an Luft erhitzt, um Lebensdauer der Minoritätsträger abhängt. Diese die Scheibe in P-Typ-Leitfähigkeit auf eine Tiefe von Lebensdauer ist ihrerseits von der Dichte und Natur 0,038 mm zu verwandeln. der vorhandenen Rekombinationszentren abhängig.
Gemäß Stufe III wird die Scheibe mechanisch 25 Im allgemeinen werden für Schaltdioden brauchbare poliert oder chemisch geätzt, um die Dicke der Sperrerholungszeiten erreicht, wenn man Goldkon-Scheibe mehr den endgültigen Abmessungen anzu- zentrationen im ungefähren Bereich von 1015 bis 1017 nähern und im Falle, daß ein P-Typ-Bereich auf Goldatomen pro Kubikzentimeter verwendet. Desbeiden Flächen gebildet ist, eine der P-Typ-Ober- wegen wird nach Festlegung der gewünschten Sperrflächenschichten zu entfernen. Auf diese Weise wird 30 erholungszeit die Temperatur der Golddiffusion nach die Scheibe auf eine Dicke von etwa 0,178 mm redu- Stufe VI aus der Kurve der F i g. 5 bestimmt. Genauer ziert und erhält eine PN-Grenzschicht in einer Tiefe gesagt, wird eine Erholungszeit nahe bei 1 Millivon etwa 0,038 mm, gerechnet von der P-Typ-Ober- mikrosekunden die notwendige Konzentration elekfläche der Scheibe. trisch aktiver Goldatome durch die erwähnte Diffu-
Wie in Stufe IV des Diagramms angedeutet, wird 35 sionsbehandlung bei einer Temperatur von etwa
ein andersartiger Bereich mit stärker ausgeprägtem 1100° C erreicht.
N-Typ (N+) auf der Oberfläche der Schicht mit Gemäß Stufe VII werden beide Flächen der N-Typ-Leitfähigkeit gebildet, indem man die Ober- Scheibe plattiert, um Elektronenzuführungen gerinfläche mit einer Lösung von 4 g Phosphorpentoxyd gen Widerstandes an die P- und N-Typ-Zonen der in 80 ecm Äthylenglykolmonomethyläther bedeckt und 40 Scheibe anzulegen. Dieser Plattierungsvorgang wird die Scheibe in Luft 2 Stunden auf etwa 1100° C er- zweckmäßig durchgeführt, bevor die Scheibe in einhitzt. Dies ergibt eine etwa 0,005 mm starke N+- zelne Plättchen zerteilt wird, besonders wenn die Schicht, die der P+-Schicht entspricht, die auf der anschließenden Formgebungs- und Schneidvorgänge Oberfläche der gegenüberliegenden Seite als Ergeb- mit Ultraschallgeräten vorgenommen werden. Im nis der Diffusionsbehandlung in der Hitze entstanden 45 speziellen kann Gold und ähnliches Kontaktmetall, ist. Diese Bereiche höherer Leitfähigkeit erleichtern wie es in der Fachwelt wohlbekannt ist, durch Elekdas Anbringen von Elektroden geringen Widerstan- troplattierung oder andere geeignete Vorgänge, beides an beide Leitfähigkeitstypschichten. spielsweise durch Aufdampfen, angebracht werden.
Die Scheibe wird dann mit einer dünnen Gold- Man verwendet ein Standard-Cyanidbad, um eine
schicht bedeckt, wie in Stufe V angegeben. Dies kann 50 Goldschicht von 6,2 bis 7,7 mg/cm2 Stärke niederzu-
nach verschiedenen Verfahren, einschließlich Elek- schlagen.
troplattieren, Aufdampfen, Aufsprühen oder Auf- Als nächstes ist es wünschenswert, den Querschnitt malen einer Goldlösung auf die Scheibe, durchge- der PN-Grenzschicht auf ein Minimum zu verkleiführt werden. Es wird nur eine verhältnismäßig nern, um die Kapazität der Grenzschicht zu verdünne Goldschicht benötigt, um eine ausreichende 55 ringern und damit in anderer Weise die Schaltge-Quelle zur Diffusionsbehandlung der Scheibe zur schwindigkeit des Halbleitergeräts zu verbessern. Verfügung zu haben. Beispielsweise genügt eine Elek- Gleichzeitig wird zwecks Erhalt eines bequem bei der troplattierung mit einer Goldcyanidlösung bei einem Herstellung zu handhabenden Halbleiterkörpers ein Strom von 10 Milliampere pro Quadratzentimeter für Teil des Plättchens von einer Seite bis zu einer die 3 Minuten, um eine eben sichtbare Goldschicht in 60 Dicke der Grenzschicht etwas übersteigenden Tiefe einer Stärke von der Größenordnung 10~5 cm Dicke entfernt, um den erhabenen Teil mit verkleinertem herzustellen, was für das Verfahren nach Erfindung Durchmesser, der die PN-Grenzschicht enthält, herausreicht, zustellen.
Als nächstes wird, wie in Stufe VI gezeigt, die Es ist ferner zu beachten, daß die Golddiffusions-
Scheibe in einem Diffusionsofen in einer Stickstoff- 65 behandlung, die die Lebensdauer der Minoritätsträger
atmosphäre etwa 1 Stunde auf eine Temperatur von verkleinert, eine weitere vorteilhafte Wirkung hat,.
1100° C erhitzt. Allgemein diffundiert Gold ziem- insofern sie den Konzentrationsgradienten in beiden
lieh schnell bei höheren Temperaturen. Für Silizium- Leitfähigkeitstypbereichen zu verringern strebt und
damit die Grenzschichtkapazität vermindert. Beide vorerwähnten Effekte der Golddiffusion treten auf ohne andere bedeutungsvolle Wirkung auf den Leitfähigkeitswert im gesamten Halbleiterkörper bei Material von genügend geringem Widerstand. Das ist eine wichtige Seite der Erfindung, weil bei bestimmten Alternativtechniken zur Verminderung der Lebensdauer der Minoritätsträger in einem Halbleiterkörper nachteilige Nebenwirkungen sowohl bei der Leitfähigkeit als auch bei den anderen Haupteigenschaften auftreten können.
Deswegen werden gemäß Stufe VIII eine Reihe von Erhebungen auf der P-Typ-Seite der Scheibe gebildet. Vorteilhafterweise wird dieser Schritt unter Verwendung von UltraschaU-Schneidvorrichtungen durchgeführt, um eine regelmäßige Anordnung der Erhebungen zu erzeugen. Ein Schneidkopf, der für diesen Arbeitsgang geeignet ist, enthält eine Platte mit einem Lochmuster, das nach Größe und Anordnung dem Muster der Erhebungen entspricht.
Gemäß Stufe IX wird die Scheibe wiederum mit Ultraschall-Schneidvorrichttmgen in einzelne runde Plättchen entsprechend· dem Muster der Erhebungen geteilt. Auf diese Weise wird eine Anzahl kleiner Halbleiterplättchen, wie in F i g. 1 und 2 gezeigt, aus as einer einzelnen Scheibe SiKzium hergestellt.
Das einzelne Plättchen 10 wird dann mittels Lot auf dem Stift 31 montiert, wie in der Verkapselung 30 der F i g. 3 gezeigt. Mit der Oberfläche der Erhebung wird Verbindung mittels des Druckfederkontaktes 32 hergestellt, der am oberen Stift 33 der Umschließung montiert ist. Die Herstellung dieser Umschließung erfolgt nach bekannten Arbeitsweisen, und man kann beliebige andere geeignete Gehäuse verwenden.
Der Fachmann kann die verschiedenen, im vorangegangenen Verfahren aufgezählten Diffusionsbehandlungen auch in einer abweichenden Reihenfolge durchführen oder sogar in einer einzigen Stufe, wenn die Diffusionstemperaturen innerhalb bestimmter Grenzen liegen. So kaan die Scheibe in einem Alternatiwerfahren nach Stufe I in F i g. 4 präpariert werden und zuerst mit einer dünnen Schicht Gold mit nachfolgendem Überzog einer diffundierenden Borverbindung auf der einen Seite und einer diffundierenden Phosphorverbindung auf der gegenüberliegenden Seite bedeckt werden. Die ganze Scheibe wird dann in einer inerten Gas- oder Stickstoffatmosphäre auf etwa 1200° C für eine Zeit von wenigstens 12 Stunden erhitzt. Das Verfahren ergibt eine PN-Grenzschicht in etwa der früher angegebenen Tiefe innerhalb der Scheibe, andersartige Schichten zu beiden Seiten der Scheibe und eine praktisch gleichförmige Dispersion des Goldes in der gewünschten Konzentration durch die ganze Scheibe hindurch. Obgleich in den vorstehenden speziellen Ausführungsformen das Gold in Form eines Überzugs od. dgl. auf das Silizrum aufgebracht wurde, kann die Behandlung auch durch Bereitstellung einer Goldquelle in der Nachbarschaft des durch Diffusion zu behandelnden Materials erfolgen.
Ein einstufiges Diffusionsverfahren dieser Art ist nur möglich, wenn die bestimmenden Größen der Plättchendicke, Leitfähigkeit, Grenzschichttiefe und Sperrerholungszeit derart sind, daß ein befriedigender Aufbau in einem einzigen Diffusionsvorgang ermöglicht wird. Im allgemeinen wird eine präzisere Kontrolle des Verfahrens erreicht, wenn die verschiedenen Diffusionen in getrennten Schritten durchgeführt werden.
Obgleich Gold vom Standpunkt der Verfügbarkeit, Einfachheit der Anwendung und Sauberkeit klare Vorteile hat, scheint es, daß andere, schnell diffundierende Elemente, beispielsweise Platin, das auf Silizium durch Zerstäubung aufgetragen werden kann, gleichfalls mit Nutzen für eine gesteuerte Abnahme der Minoritätsträger-Lebensdauer herangezogen werden können, wenn sie in halbleitendes Material aus einem Siliziumeinkristall eindiffundiert werden.
Auch von Eisen und Kupfer ist bekannt, daß sie die Minoritätsträger-Lebensdauer verkleinern, wenn sie in Silizium zugegen sind. Eisen hat jedoch in Silizium eine Löslichkeit in festen Zustand, die sich schnell mit der Temperatur ändert, und ist daher viel weniger kontrollierbar als Gold vom Standpunkt des Erhalts spezieller Sperrerholungszeiten. Kupfer ist offenbar weniger vorteilhaft als Gold für die Lebensdauerregelung in Silizium wegen seiner Neigung, innerhalb des Siliziums zu »verklumpen«. Dieser Effekt macht die Kontrolle der Kupferkonzentration schwieriger. Außerdem können kupferhaltige Geräte im Lauf der Zeit zum Verlust der elektrischen Wirksamkeit der Lebensdauerbehandlung neigen.

Claims (3)

Patentansprüche:
1. Verfahren zur Herstellung einer Silizium-Schaltdiode für hohe Schaltgeschwindigkeiten mit flächenhaftem PN-Übergang, dadurch gekennzeichnet,-daß wenigstens eine Außenfläche des Siliziumeinkristalls mit einem Überzug aus Gold versehen und danach auf eine Temperatur zwischen etwa 800 bis 1300° C so lange erhitzt wird, bis eine im wesentlichen vollständige Lösung des Goldes im Silizium erfolgt ist, so daß eine Verminderung der Minoritätsladungsträger-Lebensdauer zustande kommt, welche einer sehr kurzen Rückschaltzeit bzw. Sperrerholungszeit entspricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Erhitzung zugleich auch Bor eindiffundiert wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Erhitzen die eine Oberfläche des Siliziumeinkristalls mit einem Bor enthaltenden Material und die andere Oberfläche mit einem Phosphor enthaltenden Material bedeckt wird.
In Betracht gezogene Druckschriften:
Britische Patentschrift Nr. 799 670;
deutsche Auslegeschriften Nr. 1029 483,
1018 560, 1012 696;
belgische Patentschrift Nr. 552 308;
Phys. Rev., Vol. 93,1954, S. 64; 111,1958, S. 1515.
Hierzu 1 Blatt Zeichnungen
509 509/254 2.65 @ Bimdesdruckerei Berlin
DEW26170A 1958-08-13 1959-08-10 Verfahren zur Herstellung einer Silizium-Schaltdiode Pending DE1187326B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US754894A US3067485A (en) 1958-08-13 1958-08-13 Semiconductor diode

Publications (1)

Publication Number Publication Date
DE1187326B true DE1187326B (de) 1965-02-18

Family

ID=25036844

Family Applications (1)

Application Number Title Priority Date Filing Date
DEW26170A Pending DE1187326B (de) 1958-08-13 1959-08-10 Verfahren zur Herstellung einer Silizium-Schaltdiode

Country Status (6)

Country Link
US (1) US3067485A (de)
BE (1) BE580578A (de)
DE (1) DE1187326B (de)
FR (1) FR1232232A (de)
GB (1) GB922617A (de)
NL (1) NL241982A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2321390A1 (de) * 1972-05-02 1973-11-15 Matsushita Electronics Corp Verfahren zur herstellung von halbleitervorrichtungen
DE2341311A1 (de) * 1973-08-16 1975-03-20 Licentia Gmbh Verfahren zum einstellen der lebensdauer von ladungstraegern in halbleiterkoerpern

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1212641B (de) * 1958-09-12 1966-03-17 Siemens Ag Verfahren zur Getterung von unerwuenschten Eisenspuren aus Siliziumkoerpern fuer Halbleiteranordnungen
NL252132A (de) * 1959-06-30
DE1156177B (de) * 1960-09-02 1963-10-24 Standard Elektrik Lorenz Ag Verfahren zum Herstellen von Leistungsgleichrichtern aus Silizium
DE1295089B (de) * 1960-12-23 1969-05-14 Philips Patentverwaltung Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere eines Transistors
DE1154871B (de) * 1961-01-13 1963-09-26 Bbc Brown Boveri & Cie Verfahren zum Herstellen von Halbleiterbauelementen mit wenigstens einem pn-UEbergang
US3242392A (en) * 1961-04-06 1966-03-22 Nippon Electric Co Low rc semiconductor diode
US3227933A (en) * 1961-05-17 1966-01-04 Fairchild Camera Instr Co Diode and contact structure
US3121808A (en) * 1961-09-14 1964-02-18 Bell Telephone Labor Inc Low temperature negative resistance device
US3233305A (en) * 1961-09-26 1966-02-08 Ibm Switching transistors with controlled emitter-base breakdown
BE623962A (de) * 1961-10-24
DE1258983B (de) * 1961-12-05 1968-01-18 Telefunken Patent Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang
US3211096A (en) * 1962-05-03 1965-10-12 Texaco Experiment Inc Initiator with a p-n peltier thermoelectric effect junction
US3300841A (en) * 1962-07-17 1967-01-31 Texas Instruments Inc Method of junction passivation and product
NL297288A (de) * 1962-08-31
NL301034A (de) * 1962-11-27
NL301451A (de) * 1962-12-17
NL303035A (de) * 1963-02-06 1900-01-01
US3196329A (en) * 1963-03-08 1965-07-20 Texas Instruments Inc Symmetrical switching diode
US3244566A (en) * 1963-03-20 1966-04-05 Trw Semiconductors Inc Semiconductor and method of forming by diffusion
DE1283397B (de) * 1963-05-27 1968-11-21 Siemens Ag Transistoranordnung
US3313012A (en) * 1963-11-13 1967-04-11 Texas Instruments Inc Method for making a pnpn device by diffusing
DE1439347A1 (de) * 1964-03-18 1968-11-07 Siemens Ag Verfahren zum Herstellen eines Halbleiterstromtores vom pnpn-Typ
US3423647A (en) * 1964-07-30 1969-01-21 Nippon Electric Co Semiconductor device having regions with preselected different minority carrier lifetimes
US3502515A (en) * 1964-09-28 1970-03-24 Philco Ford Corp Method of fabricating semiconductor device which includes region in which minority carriers have short lifetime
DE1279847B (de) * 1965-01-13 1968-10-10 Siemens Ag Kapazitive Halbleiterdiode und Verfahren zu ihrer Herstellung
US3421057A (en) * 1965-08-23 1969-01-07 Ibm High speed switching transistor and fabrication method therefor
US3418181A (en) * 1965-10-20 1968-12-24 Motorola Inc Method of forming a semiconductor by masking and diffusing
US3522164A (en) * 1965-10-21 1970-07-28 Texas Instruments Inc Semiconductor surface preparation and device fabrication
US3473976A (en) * 1966-03-31 1969-10-21 Ibm Carrier lifetime killer doping process for semiconductor structures and the product formed thereby
US3462311A (en) * 1966-05-20 1969-08-19 Globe Union Inc Semiconductor device having improved resistance to radiation damage
US3427515A (en) * 1966-06-27 1969-02-11 Rca Corp High voltage semiconductor transistor
US3440113A (en) * 1966-09-19 1969-04-22 Westinghouse Electric Corp Process for diffusing gold into semiconductor material
US3464868A (en) * 1967-01-13 1969-09-02 Bell Telephone Labor Inc Method of enhancing transistor switching characteristics
US3640783A (en) * 1969-08-11 1972-02-08 Trw Semiconductors Inc Semiconductor devices with diffused platinum
FR2121405A1 (en) * 1971-01-11 1972-08-25 Comp Generale Electricite Integrated circuit with resistor(s) - applied without attacking silicon substrate with resistor-trimming etchant
US4126713A (en) * 1976-11-15 1978-11-21 Trw Inc. Forming films on semiconductor surfaces with metal-silica solution
DE2755418A1 (de) * 1977-12-13 1979-06-21 Bosch Gmbh Robert Verfahren zur herstellung eines halbleiter-bauelements
US4253280A (en) * 1979-03-26 1981-03-03 Western Electric Company, Inc. Method of labelling directional characteristics of an article having two opposite major surfaces
JPS5821342A (ja) * 1981-07-31 1983-02-08 Hitachi Ltd 半導体装置
DE3532821A1 (de) * 1985-09-13 1987-03-26 Siemens Ag Leuchtdiode (led) mit sphaerischer linse
US5284780A (en) * 1989-09-28 1994-02-08 Siemens Aktiengesellschaft Method for increasing the electric strength of a multi-layer semiconductor component
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
CN103050545A (zh) * 2011-10-14 2013-04-17 上海韦尔半导体股份有限公司 Tvs二极管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE552308A (de) * 1956-10-29
DE1012696B (de) * 1954-07-06 1957-07-25 Siemens Ag Halbleiteruebergang zwischen Zonen verschiedenen Leitungstypus und Verfahren zur Herstellung des UEberganges
DE1018560B (de) * 1955-08-19 1957-10-31 Siemens Ag Halbleiteranordnung mit einem oder mehreren p-n-UEbergaengen, vorzugsweise fuer Schaltzwecke oder zur Schwingungserzeugung, deren Durchbruchscharakteristik einen negativen Ast aufweist
DE1029483B (de) * 1954-01-28 1958-05-08 Marconi Wireless Telegraph Co Verfahren zur Herstellung von npn- oder pnp-Transistoren
GB799670A (en) * 1954-02-04 1958-08-13 Gen Electric Improvements in electric current control devices utilising the semi-conductor germanium

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2666814A (en) * 1949-04-27 1954-01-19 Bell Telephone Labor Inc Semiconductor translating device
BE500302A (de) * 1949-11-30
US2859140A (en) * 1951-07-16 1958-11-04 Sylvania Electric Prod Method of introducing impurities into a semi-conductor
US2750542A (en) * 1953-04-02 1956-06-12 Rca Corp Unipolar semiconductor devices
US2833969A (en) * 1953-12-01 1958-05-06 Rca Corp Semi-conductor devices and methods of making same
NL209275A (de) * 1955-09-02
US2866140A (en) * 1957-01-11 1958-12-23 Texas Instruments Inc Grown junction transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1029483B (de) * 1954-01-28 1958-05-08 Marconi Wireless Telegraph Co Verfahren zur Herstellung von npn- oder pnp-Transistoren
GB799670A (en) * 1954-02-04 1958-08-13 Gen Electric Improvements in electric current control devices utilising the semi-conductor germanium
DE1012696B (de) * 1954-07-06 1957-07-25 Siemens Ag Halbleiteruebergang zwischen Zonen verschiedenen Leitungstypus und Verfahren zur Herstellung des UEberganges
DE1018560B (de) * 1955-08-19 1957-10-31 Siemens Ag Halbleiteranordnung mit einem oder mehreren p-n-UEbergaengen, vorzugsweise fuer Schaltzwecke oder zur Schwingungserzeugung, deren Durchbruchscharakteristik einen negativen Ast aufweist
BE552308A (de) * 1956-10-29

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2321390A1 (de) * 1972-05-02 1973-11-15 Matsushita Electronics Corp Verfahren zur herstellung von halbleitervorrichtungen
DE2341311A1 (de) * 1973-08-16 1975-03-20 Licentia Gmbh Verfahren zum einstellen der lebensdauer von ladungstraegern in halbleiterkoerpern

Also Published As

Publication number Publication date
GB922617A (en) 1963-04-03
BE580578A (fr) 1959-11-03
NL241982A (de) 1900-01-01
US3067485A (en) 1962-12-11
FR1232232A (fr) 1960-10-06

Similar Documents

Publication Publication Date Title
DE1187326B (de) Verfahren zur Herstellung einer Silizium-Schaltdiode
DE961469C (de) Verfahren zur Herstellung von Halbleiterkoerpern fuer elektrische UEbertragungsvorrichtungen
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE1032404B (de) Verfahren zur Herstellung von Flaechenhalbleiterelementen mit p-n-Schichten
EP0343369A1 (de) Verfahren zum Herstellen eines Thyristors
DE1210488B (de) Verfahren zum Herstellen von Halbleiter-bauelementen, insbesondere von Tunnel-Diodenbzw. Esaki-Dioden, mit im Halbleiterkoerper eingebettetem PN-UEbergang
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE2354523C3 (de) Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
DE1297234B (de) Verfahren zur Herstellung des Halbleiterelementes eines stossspannungsfesten Halbleitergleichrichters
DE1041161B (de) Flaechentransistoranordnung
DE1514376B2 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE4310444A1 (de) Schnelle Leistungsdiode
DE1130522B (de) Flaechentransistor mit anlegierten Emitter- und Kollektorelektroden und Legierungs-verfahren zu seiner Herstellung
DE69719527T2 (de) VERFAHREN ZUM DOTIEREN EINES BEREICHES MIT BOR IN EINER SiC-SCHICHT
DE1150456B (de) Esaki-Diode und Verfahren zu ihrer Herstellung
DE1278023B (de) Halbleiterschaltelement und Verfahren zu seiner Herstellung
DE1564940B1 (de) Verfahren zur Herstellung einer Halb leiteranordnung sowie danach hergestellte Anordnung, insbesondere Transistor
DE1217000B (de) Photodiode
DE1210084B (de) Mesa-Unipolartransistor mit einem pn-UEbergang in dem mesafoermigen Teil des Halbleiterkoerpers
DE1564170C3 (de) Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1227562B (de) Verfahren zum Herstellen von Tunneldioden nach Esaki fuer hohe Frequenzen mit kleinerPN-UEbergangsflaeche und nach diesem Verfahren hergestellte Tunneldioden
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE112016001599T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE1113034B (de) Diffusionsverfahren zur gleichzeitigen Bildung von PN-UEbergaengen in mehreren Halbleiter-koerpern von Halbleiteranordnungen