[go: up one dir, main page]

DE10361006A1 - Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung - Google Patents

Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE10361006A1
DE10361006A1 DE10361006A DE10361006A DE10361006A1 DE 10361006 A1 DE10361006 A1 DE 10361006A1 DE 10361006 A DE10361006 A DE 10361006A DE 10361006 A DE10361006 A DE 10361006A DE 10361006 A1 DE10361006 A1 DE 10361006A1
Authority
DE
Germany
Prior art keywords
layer
electrode
line
gate
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10361006A
Other languages
English (en)
Other versions
DE10361006B4 (de
DE10361006A8 (de
Inventor
Jae-Yong Annyang Park
Kwang-Jo Annyang Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of DE10361006A1 publication Critical patent/DE10361006A1/de
Publication of DE10361006A8 publication Critical patent/DE10361006A8/de
Application granted granted Critical
Publication of DE10361006B4 publication Critical patent/DE10361006B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/127Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275Electrical connections of the two substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Eine organische Elektrolumineszenzvorrichtung ist mit Folgendem versehen: einem ersten und einem zweiten Substrat, die einander zugewandt sind und voneinander beabstandet sind; einer Gateleitung auf einer Innenseite des ersten Substrats; einer Halbleiterschicht über der Gateleitung, wobei die Halbleiterschicht auf einer Fläche des ersten Substrats liegt; einer die Gateleitung schneidenden Datenleitung; einer ohmschen Daten-Kontaktschicht unter der Datenleitung, wobei die ohmsche Daten-Kontaktschicht dieselbe Form wie die Datenleitung hat; einer Spannungsleitung parallel oder im Wesentlichen parallel zur Datenleitung, und die von dieser beabstandet ist und aus demselben Material wie diese besteht; einem Schalt-Dünnschichttransistor, der mit der Gateleitung und der Datenleitung verbunden ist und die Halbleiterschicht als schaltende, aktive Schicht verwendet; einem Treiber-Dünnschichttransistor, der mit dem Schalt-Dünnschichttransistor und der Spannungsleitung verbunden ist und die Halbleiterschicht als aktive Treiberschicht verwendet; einem Verbindungsmuster, das mit dem Treiber-Dünnschichttransistor verbunden ist und über ein leitendes Polymermaterial verfügt; einer ersten Elektrode auf einer Innenseite des zweiten Substrats; einer organischen Elektrolumineszenzschicht auf der ersten Elektrode und einer zweiten Elektrode auf der organischen Elektrolumineszenzschicht, wobei diese zweite Elektrode mit dem Verbindungsmuster in Kontakt steht.

Description

  • Die Erfindung betrifft eine organische Elektrolumineszenzvorrichtung, und spezieller betrifft sie eine organische Doppeltafel-Elektrolumineszenzvorrichtung mit verringerter Anzahl von Masken bei ihrem Herstellprozess sowie ein Herstellverfahren für diese.
  • Unter Flachtafeldisplays (FPDs) bestand für organische Elektrolumineszenz(EL)vorrichtungen in der Forschung und Entwicklung besonderes Interesse, da sie Licht emittierende Displays mit großem Betrachtungswinkel und wünschenswertem Kontrastverhältnis im Vergleich zu Flüssigkristalldis-play(LCD)-Vorrichtungen sind. Da in Verbindung mit derartigen organischen EL-Vorrichtungen keine Hintergrundbeleuchtung vorhanden ist, sind ihre Größe und ihr Gewicht klein im Vergleich zu anderen Typen von Anzeigevorrichtungen. Organische EL-Vorrichtungen zeigen andere wünschenswerte Eigenschaften, wie niedrigen Energieverbrauch, hervorragende Helligkeit und kurze Ansprechzeit. Wenn organische EL-Vorrichtungen angesteuert werden, wird nur eine kleine Gleichspannung (DC) benötigt. Darüber hinaus kann eine hohe Ansprechgeschwindigkeit erzielt werden. Auf diesem Gebiet ist es erkannt, dass organische EL-Vorrichtungen, da sie, abweichend von LCD-Vorrichtungen, vollständig mit einer Festphasenanordnung aufgebaut sind, ausreichend stabil sind, um Stößen von außen standzuhalten, und dass sie auch über einen größeren Betriebstemperaturbereich verfügen. Darüber hinaus ist es, da die Herstellung einer organischen EL-Vorrichtung ein relativ einfacher Prozess mit wenigen Bearbeitungsschritten ist, viel billiger, eine organische EL-Vorrichtung als LCD-Vorrichtungen oder Plasmadisplaytafeln (PDPs) herzustellen. Insbesondere sind zum Herstellen organischer EL-Vorrichtungen nur Abscheide- und Einschließvorrichtungen erforderlich.
  • Bei einer organischen EL-Vorrichtung mit aktiver Matrix wird eine Spannung an das Pixel angelegt, und in einem Speicherkondensator wird eine Ladung zum Aufrechterhalten der Spannung gespeichert. Dies ermöglich ein Ansteuern der Vorrichtung mit konstanter Spannung, bis die Spannung des nächsten Vollbilds angelegt wird, und zwar unabhängig von der Anzahl der Scanleitungen. Im Ergebnis kann, da nämlich entsprechende Helligkeit bei niedrigem zugeführtem Strom erzielt wird, eine organische EL-Vorrichtung mit aktiver Matrix mit niedrigem Energieverbrauch, hoher Auflösung und großer Fläche hergestellt werden.
  • Die 1 ist ein Ersatzschaltbild, das die Grundpixelstruktur einer organischen Elektrolumineszenzvorrichtung mit aktiver Matrix gemäß der einschlägigen Technik zeigt. In der 1 ist eine Scanleitung 2 in einer ersten Richtung angeordnet, und eine Signalleitung 4 und eine Spannungsleitung 6 sind in einer zweiten Richtung rechtwinklig zur ersten Richtung angeordnet, um dadurch einen Pixelbereich P zu bilden. Die Signalleitung 4 und die Spannungsleitung 6 sind voneinander beabstandet. Mit der Scanleitung 2 und der Signalleitung 4 ist ein Schalt-Dünnschichttransistor (TFT) TS, ein Adressierelement, verbunden, und mit dem Schalt-TFT TS und der Spannungsleitung 6 ist ein Speicherkondensator CST verbunden. Mit dem Speicherkondensator CST und der Spannungsleitung ist ein Treiber-TFT TD, ein Stromquellenelement verbunden, und mit diesem ist eine organische Elektrolumineszenz(EL)diode DEL verbunden. Die organische EL-Diode DEL verfügt zwischen einer Anode und einer Kathode über eine organische EL-Schicht (nicht dargestellt). Der Schalt-TFT TS stellt die an den Treiber-TFT TD angelegte Spannung ein, und der Speicherkondensator CST speichert eine Ladung zum Aufrechterhalten der an den Treiber-TFT TD angelegten Spannung.
  • Wenn ein Scansignal der Scanleitung 2 an eine Schalt-Gateelektrode des Schalt-TFT TS angelegt wird, wird dieser eingeschaltet, und ein Bildsignal der Signalleitung 4 wird an eine Treiber-Gateelektrode des Treiber-TFT TD und den Speicherkondensator CST über das Schaltelement TS angelegt. Im Ergebnis wird der Treiber-TFT TD eingeschaltet. Wenn der Treiber-TFT TD eingeschaltet ist, wird ein Strom auf der Spannungsleitung 6 über den Treiber-TFT TD an die organische EL-Diode DEL geliefert. Im Ergebnis wird Licht emittiert. Die Stromdichte des Treiberelements TD wird durch das an die Treiber-Gateelektrode angelegte Bildsignal moduliert. Im Ergebnis kann die organische Elektrolumineszenzdiode DEL Bilder mit mehreren Grauskalapegeln anzeigen. Darüber hinaus kann, da die im Speicherkondensator CST gespeicherte Spannung des Bildsignals an die Treiber-Gateelektrode gelegt wird, die Dichte des in die organische Elektrolumineszenzdiode DEL fließenden Stroms selbst dann auf gleichmäßigem Pegel gehalten werden, bis das nächste Bildsignal zugeführt wird, wenn das Schaltelement TS ausgeschaltet ist.
  • Die 2 ist eine schematische Draufsicht einer organische Elektrolumineszenzvorrichtung gemäß der einschlägigen Technik.
  • In der 2 schneidet eine Gateleitung 37 eine Datenleitung 51 und eine Spannungsleitung 42, die voneinander beabstandet sind. Zwischen der Gateleitung 37, der Datenleitung 51 und der Spannungsleitung 42 ist ein Pixelbereich P definiert. Benachbart zur Schnittstelle zwischen der Gateleitung 37 und der Datenleitung 51 ist ein Schalt-Dünnschichttransistor (TFT) TS angeordnet. Mit dem Schalt-TFT TS und der Spannungsleitung 42 ist ein Treiber-TFT TD verbunden. Ein Speicherkondensator CST verwendet einen Abschnitt der Spannungsleitung 42 als erste Kondensatorelektrode und ein aktives Muster 34, das sich ausgehend von einer schaltenden, aktiven Schicht 31 des Schalt-TFT TS aus erstreckt, als zweite Kondensatorelektrode. Mit dem Treiber-TFT TD ist eine erste Elektrode 58 verbunden, und auf dieser ersten Elektrode 58 sind sequenziell eine organische Elektrolumineszenz-(EL)schicht (nicht dargestellt) und eine zweite Elektrode (nicht dargestellt) ausgebildet. Die erste und die zweite Elektrode und die dazwischen eingefügte organische EL-Schicht bilden eine organische EL-Diode DEL.
  • Die 3 ist eine schematische Schnittansicht entlang einer Linie III-III in der 2. In der 3 ist ein Treiber-Dünnschichttransistor (TFT) TD mit einer aktiven Schicht 32, einer Gateelektrode 38 sowie einer Source- und einer Drainelektrode 50 und 52 auf einem Substrat 1 ausgebildet. Die Sourceelektrode 50 ist mit einer Spannungsleitung 42 verbunden, und die Drainelektrode 52 ist mit einer ersten Elektrode 58 verbunden. Unter der Spannungsleitung 42 ist ein aktives 34 aus demselben Material wie dem der aktiven Schicht 32 ausgebildet, wobei dazwischen eine Isolierschicht 40 eingefügt ist. Das aktive Muster 34 und die Spannungsleitung 42 bilden einen Speicherkondensator CST. Auf der ersten Elektrode 58 sind eine organische Elektrolumineszenz(EL)-schicht 64 und eine zweite Elektrode 66 sequenziell hergestellt, und sie bilden eine organische EL-Diode DEL.
  • Als Isolierschichten ist eine erste Isolierschicht 30, z.B. eine Pufferschicht, zwischen dem Substrat 1 und der aktiven Schicht 32 ausgebildet. Zwischen der aktiven Schicht 32 und der Gateelektrode 38 ist eine zweite Isolierschicht 36 ausgebildet. Zwischen dem aktiven Muster 34 und der Spannungsleitung 42 ist eine dritte Isolierschicht 40 ausgebildet. Zwischen der Spannungsleitung 42 und der Sourceelektrode 50 ist eine vierte Isolierschicht 44 ausgebildet. Zwischen der Drainelektrode 52 und der ersten Elektrode 58 ist eine fünfte Isolierschicht 54 ausgebildet. Zwischen der ersten Elektrode 58 und der organischen EL-Schicht 64 ist eine sechste Isolierschicht 60 ausgebildet. Die dritte bis sechste Isolierschicht 40, 44, 54 und 60 enthalten Kontaktlöcher, die das Herstellen von Verbindungen ermöglichen.
  • Die 4A bis 4I sind schematische Schnittansichten, die einen Herstellprozess für eine organische Elektrolumineszenzvorrichtung gemäß der einschlägigen Technik veranschaulichen. In der 4A wird eine erste Isolierschicht 30, z.B. eine Pufferschicht, dadurch auf einem Substrat 1 hergestellt, dass ein erstes Isoliermaterial abgeschieden wird. Nach dem Herstellen einer Schicht aus polykristallinem Silicium (nicht dargestellt) auf der ersten Isolierschicht 30 werden eine aktive Schicht 32 und ein aktives Muster 34 unter Verwendung eines ersten Maskenprozesses ausgebildet. In der 4B werden, nachdem ein zweites Isoliermaterial und ein erstes Metallmaterial sequenziell auf der gesamten Oberfläche des Substrats 1 abgeschieden wurden, eine zweite Isolierschicht 36, wie eine Gate-Isolierschicht, und eine Gateelektrode 38 unter Verwendung eines zweiten Maskenprozesses ausgebildet. Gemäß der 4C wird eine dritte Isolierschicht 40 dadurch auf der Gateelektrode 38 hergestellt, dass ein drittes Isoliermaterial abgeschieden wird. Nach dem Abscheiden eines zweiten Metallmaterials auf der dritten Isolierschicht 40 wird eine Spannungsleitung 42 unter Verwendung eines dritten Maskenprozesses über dem aktiven Muster 34 ausgebildet.
  • Gemäß der 4D wird, nachdem auf der Spannungsleitung 42 ein viertes Isoliermaterial abgeschieden wurde, eine vierte Isolierschicht 44 mit einem ersten bis dritten Kontaktloch 46a, 46b und 48 unter Verwendung eines vierten Maskenprozesses hergestellt. Die aktive Schicht 32 kann durch einen anschließenden Dotierprozess in einen Kanalbereich 32a sowie einen Source- und einen Drainbereich 32b und 32c unterteilt werden. Das erste und das zweite Kontaktloch 46a und 46b legen den Source- bzw. den Drainbereich 32b und 32c frei. Das dritte Kontaktloch 48 legt die Spannungsleitung 42 frei. Der Source- und der Drainbereich 32b und 32c sind mit Fremdstoffen dotiert.
  • Gemäß der 4E werden, nachdem eine dritte Metallschicht auf der vierten Isolierschicht 44 abgeschieden wurde, die Source- und die Drainelektrode 50 und 52 unter Verwendung eines fünften Maskenprozesses hergestellt. Die Sourceelektrode 50 ist über das dritte Kontaktloch 48 (in der 4D) mit der Spannungsleitung 42 verbunden, und sie ist durch das erste Kontaktloch 46a (in der 4D) mit dem Sourcebereich 32b verbunden. Die Drainelektrode 52 ist durch das zweite Kontaktloch 46b (in der 4D) mit dem Drainbereich 32c verbunden. Die aktive Schicht 32, die Gateelektrode 38 sowie die Source- und die Drainelektrode 50 und 52 bilden einen Treiber-Dünnschichttransistor (TFT) TD. Die Spannungsleitung 42 und das aktive Muster 34 sind mit der Sourceelektrode 50 bzw. einer aktiven Schicht eines Schalt-TFT (nicht dargestellt) verbunden. Außerdem bilden die Spannungsleitung 42 und das aktive Muster 34 mit der dazwischen eingefügten dritten Isolierschicht 40 einen Speicherkondensator CST.
  • Gemäß der 4F wird nach dem Abscheiden eines fünften Isoliermaterials auf der Source- und der Drainelektrode 50 und 52 eine fünfte Isolierschicht 54 mit einem vierten Kon taktloch 56 unter Verwendung eines sechsten Maskenprozesses hergestellt. Das vierte Kontaktloch 56 legt die Drainelektrode 52 frei.
  • Gemäß der 4G wird nach dem Abscheiden eines vierten Metallmaterials auf der fünften Isolierschicht 54 eine erste Elektrode 58 unter Verwendung eines siebten Maskenprozesses hergestellt. Die erste Elektrode 58 ist durch das vierte Kontaktloch 56 (in der 4F) mit der Drainelektrode 52 verbunden.
  • Gemäß der 4H wird nach dem Abscheiden eines sechsten Isoliermaterials auf der ersten Elektrode 58 eine sechste Isolierschicht 60 mit einem offenen Abschnitt 62 unter Verwendung eines achten Maskenprozesses hergestellt. Der offene Abschnitt 62 legt die erste Elektrode 58 frei. Die sechste Isolierschicht 60 schützt den Treiber-TFT TD vor Feuchtigkeit und Verunreinigungen.
  • Gemäß der 4I werden eine organische Elektrolumineszenz (EL)schicht 64 und eine zweite Elektrode 66 aus einem fünften Metallmaterial sequenziell auf der sechsten Isolierschicht 60 hergestellt. Die organische EL-Schicht 64 kontaktiert die erste Elektrode 58 durch den offenen Abschnitt 62 (in der 4H) hindurch. Die zweite Elektrode 66 wird auf der gesamten Oberfläche des Substrats 1 hergestellt. Die erste Elektrode 58 wird als Anode konzipiert. Das fünfte Metallmaterial kann z.B. so ausgewählt werden, dass es über ein hohes Reflexionsvermögen und eine niedrige Arbeitsfunktion verfügt, da die zweite Elektrode 66 von der organischen EL-Schicht 64 emittiertes Licht reflektieren sollte und Elektronen an die organische EL-Schicht 64 liefern sollte.
  • Die 5 ist eine schematische Schnittansicht einer organischen Elektrolumineszenzvorrichtung gemäß der einschlägi gen Technik. In der 5 verfügen ein erstes und ein zweites Substrat 70 und 90, die über einander zugewandte Innenseiten verfügen und voneinander beabstandet sind, über eine Vielzahl von Pixelbereichen P. Auf der Innenseite des ersten Substrats 70 ist eine Arrayschicht 80 mit einem Treiber-Dünnschichttransistor (TFT) TD in jedem Pixelbereich P ausgebildet. Eine mit dem Treiber-TFT TD verbundene erste Elektrode 72 ist auf der Arrayschicht 80 in jedem Pixelbereich P ausgebildet. Auf der ersten Elektrode 72 sind abwechselnd organische Elektrolumineszenz(EL)schichten für Rot, Grün und Blau ausgebildet. Auf der organischen EL-Schicht 74 ist eine zweite Elektrode 76 ausgebildet. Die erste und die zweite Elektrode 72 und 76 und die dazwischen eingefügte organische EL-Schicht bilden eine organische EL-Diode DEL. Die organische EL-Vorrichtung ist vom nach unten emittierenden Typ, bei dem Licht von der organischen EL-Schicht 74 durch die erste Elektrode 72 hindurch und aus dem ersten Substrat 70 heraus emittiert wird.
  • Das zweite Substrat 90 wird als einschließendes Substrat verwendet. Das zweite Substrat 90 verfügt in seinem Innenzentrum über einen konkaven Abschnitt 92, der mit einem Feuchtigkeit absorbierenden Trocknungsmittel 94 gefüllt ist, das Feuchtigkeit und Sauerstoff entfernt, um die organische EL-Diode DEL zu schützen. Die Innenseite des zweiten Substrats 90 ist von der zweiten Elektrode 76 beabstandet. Das erste und das zweite Substrat 70 und 90 sind durch ein Dichtmittel 85 am Umfang des ersten und des zweiten Substrats aneinander befestigt.
  • Bei einem organischen ELD gemäß der einschlägigen Technik sind ein TFT-Arrayteil und eine organische Elektrolumineszenz(EL)diode auf einem ersten Substrat ausgebildet, und ein zusätzliches zweites Substrat ist zum Einschluss am ersten Substrat angebracht. Wenn jedoch der TFT-Arrayteil und die organische EL-Diode auf diese Weise auf einem Substrat hergestellt werden, ist die Herstellausbeute für das organische ELD durch das Produkt der TFT-Ausbeute und der Ausbeute für die organische EL-Diode gegeben. Da die Ausbeute der organischen EL-Diode relativ niedrig ist, ist die Herstellausbeute für das gesamte ELD durch die Ausbeute für die organische EL-Diode begrenzt. Wenn z.B. ein TFT gut hergestellt wird, kann ein organisches ELD unter Verwendung eines Dünnfilms von ungefähr 1.000 Å Dicke aufgrund von Defekten einer organischen Emissionsschicht als schlecht beurteilt werden. Dies führt zu Verlusten an Materialien und erhöhten Herstellkosten.
  • Im Allgemeinen werden organische ELDs in solche von nach unten emittierenden Typen und solche von nach oben emittierenden Typen abhängig von der Emissionsrichtung von Licht eingeteilt, das zum Anzeigen von Bildern mittels der organischen ELDs verwendet wird. Nach unten emittierende organische ELDs haben den Vorteil hoher Einschlussstabilität und hoher Prozessflexibilität. Jedoch sind nach unten emittierende organische ELDs für Vorrichtungen mit hoher Auflösung ungeeignet, da sie schlechte Öffnungsverhältnisse zeigen. Demgegenüber zeigen nach oben emittierende organische ELDs eine höhere erwartete Lebensdauer, da sie einfacher zu konzipieren sind, und sie zeigen ein hohes Öffnungsverhältnis. Jedoch ist bei nach oben emittierenden organischen ELDs die Kathode im Allgemeinen auf einer organischen Emissionsschicht ausgebildet. Im Ergebnis sind das Transmissionsvermögen und der optische Wirkungsgrad von nach oben emittierenden organischen ELDs verringert, da nur eine eingeschränkte Anzahl von Materialien ausgewählt werden kann. Wenn eine Passivierungsschicht vom Dünnfilmtyp hergestellt wird, um eine Verringerung der Lichttransmissions zu verhindern, kann es der Dünnfilm-Passivierungsschicht unter Umständen nicht gelingen, das Eindringen von Außenluft in die Vorrichtung zu verhindern.
  • Demgemäß ist die Erfindung auf eine organische Elektrolumineszenzvorrichtung und ein Verfahren zu deren Herstellung gerichtet, die eines oder mehrere der Probleme aufgrund von Einschränkungen und Nachteilen in der einschlägigen Technik im Wesentlichen vermeiden.
  • Es ist eine Aufgabe der Erfindung, eine organische Elektrolumineszenzvorrichtung mit verbesserter Herstellausbeute, hoher Auflösung und hohem Öffnungsverhältnis zu schaffen.
  • Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt, und sie gehen teilweise aus der Beschreibung hervor oder ergeben sich beim Realisieren der Erfindung. Die Aufgaben und andere Vorteile der Erfindung werden durch die Struktur realisiert und erzielt, wie sie speziell in der schriftlichen Beschreibung und den zugehörigen Ansprüchen sowie den beigefügten Ansprüchen dargelegt ist.
  • Um diese und andere Vorteile zu erzielen, und gemäß dem Zweck der Erfindung, wie sie realisiert wurde und in weitem Umfang beschrieben wird, ist eine organische Elektrolumineszenzvorrichtung mit Folgendem versehen: einem ersten und einem zweiten Substrat, die einander zugewandt sind und voneinander beabstandet sind; einer Gateleitung auf einer Innenseite des ersten Substrats; einer Halbleiterschicht über der Gateleitung, wobei die Halbleiterschicht auf einer Fläche des ersten Substrats liegt; einer die Gateleitung schneidenden Datenleitung; einer ohmschen Daten-Kontaktschicht unter der Datenleitung, wobei die ohmsche Daten-Kontaktschicht dieselbe Form wie die Datenleitung hat; einer Spannungsleitung parallel, oder im Wesentlichen parallel, zur Datenleitung, und die von dieser beabstandet ist und aus demselben Material wie diese besteht; einem Schalt-Dünnschichttransistor, der mit der Gateleitung und der Datenleitung verbunden ist und die Halbleiterschicht als schaltende, aktive Schicht verwendet; einem Treiber-Dünnschichttransistor, der mit dem Schalt-Dünnschichttransistor und der Spannungsleitung verbunden ist und die Halbleiterschicht als aktive Treiberschicht verwendet; einem Verbindungsmuster, das mit dem Treiber-Dünnschichttransistor verbunden ist und über ein leitendes Polymermaterial verfügt; einer ersten Elektrode auf einer Innenseite des zweiten Substrats; einer organischen Elektrolumineszenzschicht auf der ersten Elektrode und einer zweiten Elektrode auf der organischen Elektrolumineszenzschicht, wobei diese zweite Elektrode mit dem Verbindungsmuster in Kontakt steht.
  • Gemäß einer anderen Erscheinungsform umfasst ein Verfahren zum Herstellen einer organischen Elektrolumineszenzvorrichtung das Folgende: Herstellen einer Treiber-Gateelektrode, einer Gateleitung und einer Spannungsleitung auf einem ersten Substrat unter Verwendung eines ersten Maskenprozesses; Herstellen einer ersten Isolierschicht und einer Halbleiterschicht in sequenzieller Weise auf der Treiber-Gateelektrode, der Gateleitung und der Spannungsleitung; Herstellen einer ersten Schicht aus Silicium und einer zweiten Schicht aus Metall in sequenzieller Weise auf der Halbleiterschicht; Strukturieren der ersten und zweiten Schicht auf sequenzielle Weise unter Verwendung eines zweiten Maskenprozesses zum Herstellen einer ohmschen Treiber-Kontaktschicht, einer ohmschen Daten-Kontaktschicht, einer Treiber-Sourceelektrode und einer Treiber-Drainelektrode sowie einer Datenleitung, wobei die ohmsche Treiber-Kontaktschicht unter der Treiber-Sourceelektrode und der Treiber-Drainelektrode ausgebildet ist und die ohmsche Daten-Kontaktschicht unter der Datenlei tung ausgebildet ist; Herstellen einer zweiten Isolierschicht mit einem Source-Kontaktloch und einem Drain-Kontaktloch auf der Treiber-Sourceelektrode und der Treiber-Drainelektrode und der Datenleitung unter Verwendung eines dritten Maskenprozesses, wobei das Source-Kontaktloch die Treiber-Sourceelektrode freilegt und das Drain-Kontaktloch die Treiber-Drainelektrode freilegt; Herstellen eines Verbindungsmusters und einer Verbindungselektrode aus einem leitenden Polymermaterial auf der zweiten Isolierschicht, wobei das Verbindungsmuster durch das Drain-Kontaktloch mit der Treiber-Drainelektrode verbunden ist und die Verbindungselektrode durch das Source-Kontaktloch mit der Treiber-Sourceelektrode verbunden ist; Herstellen einer ersten Elektrode auf einem zweiten Substrat; Herstellen einer organischen Elektrolumineszenzschicht auf der ersten Elektrode; Herstellen einer zweiten Elektrode auf der organischen Elektrolumineszenzschicht und Befestigen des ersten und des zweiten Substrats so aneinander, dass die zweite Elektrode mit dem Verbindungsmuster in Kontakt steht.
  • Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd sind und dazu vorgesehen sind, für eine weitere Erläuterung der beanspruchten Erfindung zu sorgen.
  • Die beigefügten Zeichnungen, die enthalten sind, um für ein weiteres Verständnis der Erfindung zu sorgen, und die in diese Beschreibung eingeschlossen sind und einen Teil derselben bilden, veranschaulichen Ausführungsformen der Erfindung, und sie dienen gemeinsam mit der Beschreibung dazu, die Prinzipien derselben zu erläutern. In den Zeichnungen ist Folgendes dargestellt:
  • 1 ist ein Ersatzschaltbild, das eine grundlegende Pixelstruktur einer organischen Elektrolumineszenzvorrichtung mit aktiver Matrix gemäß der einschlägigen Technik zeigt;
  • 2 ist eine schematische Draufsicht einer organischen Elektrolumineszenzvorrichtung gemäß der einschlägigen Technik;
  • 3 ist eine schematische Schnittansicht entlang einer Linie III-III in der 2;
  • 4A bis 4I sind schematische Schnittansichten zum Veranschaulichen eines Herstellprozesses für eine organische Elektrolumineszenzvorrichtung gemäß der einschlägigen Technik;
  • 5 ist eine schematische Schnittansicht einer organischen Elektrolumineszenzvorrichtung gemäß der einschlägigen Technik;
  • 6 ist eine schematische Schnittansicht einer organischen Elektrolumineszenzvorrichtung gemäß einer Ausführungsform der Erfindung;
  • 7 ist eine schematische Draufsicht einer organischen Elektrolumineszenzvorrichtung gemäß einer Ausführungsform der Erfindung;
  • 8A bis 8D sind schematische Schnittansichten zum Veranschaulichen eines Herstellprozesses eines Treiber-Dünnschichttransistors für eine organische Elektrolumineszenzvorrichtung gemäß einer Ausführungsform der Erfindung; und
  • 9A bis 9D sind schematische Schnittansichten zum Veran schaulichen eines Herstellprozesses für einen Daten-Kontaktfleck, einen Gate-Kontaktfleck und einen Spannungs-Kontaktfleck für eine organische Elektrolumineszenzvorrichtung gemäß einer Ausführungsform der Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Nun wird detailliert auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, zu denen in den beigefügten Zeichnungen Beispiele veranschaulicht sind.
  • Die 6 ist eine schematische Schnittansicht einer organischen Elektrolumineszenzvorrichtung gemäß einer Ausführungsform der Erfindung. In der 6 verfügen ein erstes und ein zweites Substrat 110 und 150, die übereinander zugewandte Innenseiten verfügen und voneinander beabstandet sind, über eine Vielzahl von Pixelbereichen P. Auf der Innenseite des ersten Substrats 110 ist eine Arrayschicht 140 mit einem Treiber-Dünnschichttransistor (TFT) TD in jedem Pixelbereich P ausgebildet. Auf der Arrayschicht 140 ist in jedem Pixelbereich P ein Verbindungsmuster 142 ausgebildet, das mit dem Treiber-TFT TD verbunden ist. Das Verbindungsmuster 142 kann aus einem leitenden Material oder mehreren Schichten, einschließlich eines Isoliermaterials, mit ausreichender Dicke zum Verbinden bestehen. Zum Verbinden des Verbindungsmusters 142 und des Treiber-TFT TD kann eine zusätzliche Verbindungselektrode verwendet werden. Der Treiber-TFT TD verfügt über eine Gateelektrode 112, eine aktive Schicht 114 sowie eine Source- und eine Drainelektrode 116 und 118. Das Verbindungsmuster 142 ist mit der Drainelektrode 118 verbunden.
  • Auf der Innenseite des zweiten Substrats 150 ist eine erste Elektrode 152 ausgebildet. Auf der ersten Elektrode 152 ist eine organische Elektrolumineszenz(EL)schicht 160 ausgebil det, die über organische Emissionsschichten 156a, 156b und 156c für Rot, Grün und Blau verfügt, die abwechselnd in jedem Pixelbereich P angeordnet sind. In jedem Pixelbereich P ist eine zweite Elektrode 162 auf der organischen EL-Schicht 160 ausgebildet. Die organische EL-Schicht 160 kann als Einzel- oder Mehrfachschicht ausgebildet sein. Im Fall einer Mehrfachschicht kann die organische EL-Schicht 160 über eine erste Ladungsträger-Transportschicht 154 auf der ersten Elektrode 152, eine Emissionsschicht 156a, 156b oder 156c für Rot, Grün oder Blau auf der ersten Ladungsträger-Transportschicht 154 und eine zweite Ladungsträger-Transportschicht 158 auf jeder der Emissionsschichten 156a, 156b und 156c verfügen. Wenn z.B. die erste und die zweite Elektrode 152 und 162 eine Anode bzw. eine Kathode bilden, entspricht die erste Ladungsträger-Transportschicht 154 einer Löcherinjektionsschicht und einer Löchertransportschicht, und die zweite Ladungsträger-Transportschicht 158 entspricht einer Elektronentransportschicht und einer Elektroneninjektionsschicht. Die erste und die zweite Elektrode 152 und 162 und die dazwischen eingefügte organische EL-Schicht 160 bilden eine organische EL-Diode DEL. Das erste und das zweite Substrat 110 und 150 sind an ihrem Umfang durch ein Dichtmittel 170 aneinander befestigt. Die Oberseite des Verbindungsmusters 142 steht mit der Unterseite der zweiten Elektrode 162 in Kontakt, wodurch ein Strom des Treiber-TFT TD durch das Verbindungsmuster 142 in die zweite Elektrode 162 fließt.
  • Eine organische EL-Vorrichtung gemäß dieser Ausführungsform der Erfindung ist vom Doppeltafeltyp, bei dem eine Arrayschicht 140 und eine organische EL-Diode DEL auf jeweiligen Substraten ausgebildet sind und ein Verbindungsmuster 142 die Arrayschicht 140 und die organische EL-Diode DEL verbindet. An einer Struktur des TFT und einem Verbindungsverfah ren für die Arrayschicht und die organische EL-Diode können verschiedene Modifizierungen und Variationen vorgenommen werden. Darüber hinaus kann, da die erfindungsgemäße organische EL-Vorrichtung vom nach oben emittierenden Typ ist, der Dünnschichttransistor einfach konzipiert werden, und es können hohe Auflösung und ein hohes Öffnungsverhältnis erzielt werden.
  • Die 7 ist eine schematische Draufsicht einer organischen Elektrolumineszenzvorrichtung gemäß einer Ausführungsform der Erfindung. In der 7 ist eine Gateleitung 212 entlang einer ersten Richtung ausgebildet. Eine Datenleitung 240 und eine Spannungsleitung 220, die voneinander beabstandet sind, sind entlang einer zweiten Richtung rechtwinklig zur ersten Richtung ausgebildet. Ein Schalt-Dünnschichttransistor (TFT) TS mit einer Schalt-Gateelektrode 214, einer schaltenden, aktiven Schicht 228 sowie einer Source- und einer Drainelektrode 232 und 236 ist an einer Schnittstelle zwischen der Gateleitung 212 und der Datenleitung 240 ausgebildet. Die Schalt-Gateelektrode 214 ist mit der Gateleitung 212 verbunden, und die Schalt-Sourceelektrode 232 ist mit der Datenleitung 240 verbunden. Die Schalt-Sourceelektrode 232 und die Schalt-Drainelektrode 236 sind voneinander beabstandet. Die schaltende, aktive Schicht 228 verfügt über eine Form, die der Schalt-Sourceelektrode 232 und der Schalt-Drainelektrode 236 entspricht. Die Spannungsleitung 220 besteht aus demselben Material wie die Schalt-Gateleitung 212, wobei ein einzelner Herstellprozess verwendet wird.
  • Ein Treiber-TFT TD verfügt über eine Treiber-Gateelektrode 216, eine aktive Treiberschicht 230 sowie eine Treiber-Sourceelektrode 234 und eine Treiber-Drainelektrode 238. Die Treiber-Gateelektrode 216 ist mit der Schalt-Drainelektrode 236 verbunden, und sie kann aus demselben Material wie die Gateleitung 212 bestehen, wobei derselbe Herstellprozess verwendet wird. Die Treiber-Sourceelektrode 234 und die Treiber-Drainelektrode 238 sind voneinander beabstandet, und sie bestehen aus demselben Material wie die Datenleitung 240, wobei derselbe Herstellprozess verwendet wird. Die aktive Treiberschicht 230 liegt unter der Treiber-Sourceelektrode 234 und der Treiber-Drainelektrode 238. Eine Spannungsleitung 262 ist durch ein Sourcekontaktloch 248 mit der Treiber-Sourceelektrode 234 und durch ein Spannungskontaktloch 246 mit der Spannungsleitung 220 verbunden.
  • In einem Verbindungsbereich C benachbart zum Treiber-TFT TD ist ein Verbindungsmuster 260 ausgebildet, das mit der Treiber-Drainelektrode 238 verbunden ist. Das Verbindungsmuster 260 kann aus demselben Material wie die Spannungselektrode 262 bestehen, wobei derselbe Herstellprozess verwendet wird. Z.B. kann für das Verbindungsmuster 260 ein leitendes Polymermaterial verwendet werden. Der Verbindungsbereich C entspricht einer zweiten Elektrode (nicht dargestellt) einer organischen EL-Diode. Eine sich ausgehend von der Schalt-Drainelektrode 236 erstreckende Kondensatorelektrode 244 überlappt mit der Spannungsleitung 220, um einen Speicherkondensator CST zu bilden.
  • An einem Ende der Datenleitung 240, der Gateleitung 212 und der Spannungsleitung 220 sind ein Daten-Kontaktfleck 242, ein Gate-Kontaktfleck 218 bzw. ein Spannungs-Kontaktfleck 222 ausgebildet. Über dem Daten-Kontaktfleck 242, dem Gate-Kontaktfleck 218 und dem Spannungs-Kontaktfleck 222 sind ein Daten-Kontaktfleck-Anschluss 264, ein Gate-Kontaktfleck-Anschluss 266 bzw. ein Spannungs-Kontaktfleck-Anschluss 268 ausgebildet. Der Daten-Kontaktfleck-Anschluss 264, der Gate-Kontaktfleck-Anschluss 266 und der Spannungs-Kontaktfleck-Anschluss 268 bestehen aus demselben Material wie das Verbindungsmuster 260, wobei derselbe Herstellprozess verwendet wird.
  • Unter der Datenleitung 240, dem Daten-Kontaktfleck 242 und der Kondensatorelektrode 244 ist eine Halbleiterschicht (nicht dargestellt) mit einer Schicht 224b aus dotiertem amorphem Silicium ausgebildet. Die Schicht 224b aus dotiertem amorphem Silicium kann aus demselben Material wie eine ohmsche Kontaktschicht (nicht dargestellt) der schaltenden, aktiven Schicht 228 und der aktiven Treiberschicht 230 bestehen. Da die Gateleitung 212 und die Spannungsleitung 220 gleichzeitig unter Verwendung desselben Herstellprozesses hergestellt werden, wird eine erste Verbindungsleitung 241a als Verbinder der Spannungsleitung 220 angrenzend an die Schnittstelle zwischen der Gateleitung 212 und der Spannungsleitung 220 verwendet, um einen elektrischen Kurzschluss zwischen der Gateleitung 212 und der Spannungsleitung 220 zu verhindern. Die erste Verbindungsleitung 241a kann aus demselben Material wie die Datenleitung 240 bestehen, wobei derselbe Herstellprozess verwendet wird. Zweite Verbindungsleitungen 241b sind an den beiden Enden der ersten Verbindungsleitung 241a ausgebildet, und die erste Verbindungsleitung 241a ist über die zweiten Verbindungsleitungen 241b mit der Spannungsleitung 220 verbunden. Die zweiten Verbindungsleitungen 241b können aus demselben Material wie das Verbindungsmuster 260 bestehen, wobei derselbe Herstellprozess verwendet wird. Bei einer anderen Ausführungsform kann nur die zweite Verbindungsleitung 241b zum Verbinden der Spannungsleitung 220 über die Gateleitung 212 verwendet werden. Da an den Daten-Kontaktfleck 242 und den Spannungs-Kontaktfleck 222 verschiedene Signale angelegt werden, sollten sie an entgegengesetzten Enden eines ersten Substrats angeordnet werden.
  • Die 8A bis 8D sind schematische Schnittansichten zum Veranschaulichen eines Herstellprozesses für einen Treiber- Dünnschichttransistor für eine organische Elektrolumineszenzvorrichtung gemäß einer Ausführungsform der Erfindung, und die 9A bis 9D sind schematische Schnittansichten zum Veranschaulichen eines Herstellprozesses eines Daten-Kontaktflecks, eines Gate-Kontaktflecks und eines Spannungs-Kontaktflecks für eine organische Elektrolumineszenzvorrichtung gemäß einer Ausführungsform der Erfindung. Die 8A bis 8D sind entlang einer Linie VIII-VIII in der 7 aufgenommen und die 9A bis 9D sind entlang einer Linie IX-IX in der 7 aufgenommen. Ein Maskenprozess ist ein Fotolithografieprozess mit einem Fotoresist(PR)-Strukturierschritt unter Verwendung von Belichtungs- und Entwicklungsvorgängen, und einem Ätzschritt unter Verwendung des PR-Musters als Maske.
  • Gemäß den 8A und 9A werden eine Treiber-Gateelektrode 216, ein Gate-Kontaktfleck 218 und ein Spannungs-Kontaktfleck 222 aus einem ersten Metallmaterial unter Verwendung eines ersten Maskenprozesses auf einem ersten Substrat 210 hergestellt. Obwohl es in den 8A und 9A nicht dargestellt ist, wird gleichzeitig eine mit dem Spannungs-Kontaktfleck 222 verbundene Spannungsleitung hergestellt. Das erste Metallmaterial verfügt über einen niedrigen spezifischen Widerstand. Z.B. kann Aluminium (Al) oder eine Aluminium(Al)legierung als erstes Metallmaterial verwendet werden.
  • Gemäß den 8B und 9B werden eine erste Isolierschicht (eine Gate-Isolierschicht) 223 aus einem ersten Isoliermaterial und eine Schicht 224a aus amorphem Silicium (a-Si:H) sequenziell auf der Treiber-Gateelektrode 216, dem Gate-Kontaktfleck 218 und dem Spannungs-Kontaktfleck 222 hergestellt. Nachdem ein dotiertes Siliciummaterial und ein zweites Metallmaterial sequenziell auf der Schicht 224a aus amorphem Silicium abgeschieden wurden, werden eine ohmsche Kontaktschicht 230b, eine Source- und eine Drainelektrode 234 und 238 sowie ein Daten-Kontaktfleck 242 unter Verwendung eines zweiten Maskenprozesses hergestellt. Die amorphe Siliciumschicht 224a verfügt über einen aktiven Abschnitt 230a, der der Treiber-Gateelektrode 216 entspricht. Der aktive Abschnitt 230a der amorphem Siliciumschicht 224a und die ohmsche Kontaktschicht 230b bilden eine aktive Treiberschicht 230. Die Source- und die Drainelektrode 234 und 238 sind voneinander beabstandet, und ein freigelegter aktiver Abschnitt 230a wird zu einem Kanalbereich ch. Der Daten-Kontaktfleck 242 wird in einem Daten-Kontaktfleck-Bereich D ausgebildet. Gleichzeitig mit dem Daten-Kontaktfleck 242 wird eine Datenleitung (nicht dargestellt) hergestellt, und der Daten-Kontaktfleck-Bereich D ist an einem Ende der Datenleitung platziert. Der Daten-Kontaktfleck 242 und der Spannungs-Kontaktfleck 222 können an entgegengesetzten Enden des ersten Substrats 210 hergestellt werden.
  • Die Treiber-Gateelektrode 216, die aktive Treiberschicht 230 sowie die Source- und die Drainelektrode 234 und 238 bilden einen Treiber-Dünnschichttransistor (TFT) TD. Unter den Daten-Kontaktfleck 242 wird eine Schicht 224b aus dotiertem amorphem Silicium hergestellt. Die Schicht 224b aus dotiertem amorphem Silicium kann aus demselben Material wie die ohmsche Kontaktschicht 230b der aktiven Treiberschicht 230 bestehen, und sie verfügt über eine dem Daten-Kontaktfleck 242 entsprechende Form. Das erste Isoliermaterial ist ein Silicium-Isoliermaterial wie Siliciumnitrid (SiNx) oder Siliciumoxid (SiO2). Das zweite Metallmaterial ist ein chemisch widerständiges Material, wie z.B. Molybdän (Mo), Titan (Ti), Chrom (Cr) und Wolfram (w).
  • Gemäß den 8C und 9C wird, nachdem ein zweites Isoliermaterial auf dem Treiber-TFT TD, dem Daten-Kontaktfleck 242, dem Gate-Kontaktfleck 218 und dem Spannungs-Kontaktfleck 222 abgeschieden wurde, eine zweite Isolierschicht (Passivierungsschicht) 258 mit einem Source-Kontaktloch 248 und einem Drain-Kontaktloch 250, einem Daten-Kontaktfleck-Kontaktloch 252, einem Gate-Kontaktfleck-Kontaktloch 254 und einem Spannungs-Kontaktfleck-Kontaktloch 256 mittels eines dritten Maskenprozesses hergestellt. Das Source- und das Drain-Kontaktloch 248 und 250 legen die Source- bzw. Drainelektrode 234 und 238 frei. Das Daten-Kontaktfleck-Kontaktloch 252, das Gate-Kontaktfleck-Kontaktloch 254 und das Spannungs-Kontaktfleck-Kontaktloch 256 legen den Daten-Kontaktfleck 242, den Gate-Kontaktfleck 218 bzw. den Spannungs-Kontaktfleck 222 frei. Das Gate-Kontaktfleck-Kontaktloch 254 und das Spannungs-Kontaktfleck-Kontaktloch 256 sind durch die erste Isolierschicht 223, die amorphe Siliciumschicht 224a und die zweite Isolierschicht 258 hindurch ausgebildet. Das Drain-Kontaktloch 250 ist in einem Verbindungsbereich C (in der 7) angeordnet, der einer zweiten Elektrode einer organischen Elektrolumineszenzdiode entspricht.
  • Gemäß den 8D und 9D werden nach dem Abscheiden eines leitenden Polymermaterials auf der zweiten Isolierschicht 258 ein Verbindungsmuster 260, eine Spannungselektrode 262, ein Daten-Kontaktfleck-Anschluss 264, ein Gate-Kontaktfleck-Anschluss 266 und ein Spannungs-Kontaktfleck-Anschluss 268 unter Verwendung eines vierten Maskenprozesses hergestellt. Das Verbindungsmuster 260 wird durch das Drain-Kontaktloch 250 hindurch mit der Drainelektrode 238 verbunden, und die Spannungselektrode 262 wird durch das Source-Kontaktloch 248 hindurch mit der Sourceelektrode 234 verbunden. Der Daten-Kontaktfleck-Anschluss 264 wird durch das Daten-Kontaktfleck-Kontaktloch 252 hindurch mit dem Daten-Kontaktfleck 242 verbunden, und der Gate-Kontaktfleck-Anschluss 266 wird durch das Gate-Kontaktfleck-Kontaktloch 254 hindurch mit dem Gate-Kontaktfleck 218 verbunden, und der Spannungs-Kontaktfleck-Anschluss 268 wird durch das Spannungs-Kontaktfleck- Kontaktloch 256 hindurch mit dem Spannungs-Kontaktfleck 222 verbunden.
  • Eine erfindungsgemäße organische Elektrolumineszenzvorrichtung zeigt einige Vorteile. Erstens kann, da ein umgekehrt geschichteter Dünnschichttransistor aus amorphem Silicium verwendet wird, das organische ELD unter Verwendung eines Niedertemperaturprozesses hergestellt werden. Zweitens kann, da die Anzahl von Maskenprozesses selbst dann reduziert werden kann, wenn ein zusätzliches Verbindungsmuster hinzugefügt wird, die Herstellausbeute effektiv verbessert werden, da der Prozess vereinfacht ist. Drittens sind, da Arraymuster und eine organische EL-Diode auf einem jeweiligen Substrat hergestellt werden, die Herstellausbeute und die Effizienz der Herstellverwaltung verbessert, und die Lebensdauer einer organischen EL-Vorrichtung ist verlängert. Viertens kann, da das ELD vom nach oben emittierenden Typ ist, ein Dünnschichttransistor leicht konzipiert werden, und unabhängig von unteren Arraymustern können hohe Auflösung und ein hohes Öffnungsverhältnis erzielt werden.
  • Der Fachmann erkennt, dass an der organischen Elektrolumineszenzvorrichtung und dem Herstellverfahren für diese gemäß der Erfindung verschiedene Modifizierungen und Variationen vorgenommen werden können, ohne vom Grundgedanken oder Schutzumfang der Erfindung abzuweichen. So soll die Erfindung Modifizierungen und Variationen von ihr abdecken, vorausgesetzt, dass sie in den Schutzumfang der beigefügten Ansprüche und deren Äquivalente gelangen.

Claims (25)

  1. Organische Elektrolumineszenzvorrichtung mit: – einem ersten und einem zweiten Substrat, die einander zugewandt sind und voneinander beabstandet sind; – einer Gateleitung auf einer Innenseite des ersten Substrats; – einer Halbleiterschicht über der Gateleitung, wobei die Halbleiterschicht auf einer Fläche des ersten Substrats liegt; – einer die Gateleitung schneidenden Datenleitung; – einer ohmschen Daten-Kontaktschicht unter der Datenleitung, wobei die ohmsche Daten-Kontaktschicht dieselbe Form wie die Datenleitung hat; – einer Spannungsleitung parallel, oder im Wesentlichen parallel, zur Datenleitung, und die von dieser beabstandet ist und aus demselben Material wie diese besteht; – einem Schalt-Dünnschichttransistor, der mit der Gateleitung und der Datenleitung verbunden ist und die Halbleiterschicht als schaltende, aktive Schicht verwendet; – einem Treiber-Dünnschichttransistor, der mit dem Schalt-Dünnschichttransistor und der Spannungsleitung verbunden ist und die Halbleiterschicht als aktive Treiberschicht verwendet; – einem Verbindungsmuster, das mit dem Treiber-Dünnschichttransistor verbunden ist und über ein leitendes Polymermaterial verfügt; – einer ersten Elektrode auf einer Innenseite des zweiten Substrats; – einer organischen Elektrolumineszenzschicht auf der ersten Elektrode und – einer zweiten Elektrode auf der organischen Elektrolumineszenzschicht, wobei diese zweite Elektrode mit dem Verbindungsmuster in Kontakt steht.
  2. Vorrichtung nach Anspruch 1, bei der die Datenleitung und die ohmsche Daten-Kontaktschicht in einem einzelnen Fotolithografieprozess sequenziell strukturiert werden.
  3. Vorrichtung nach Anspruch 1, ferner mit einer ersten Verbindungsleitung benachbart zu einer Schnittstelle zwischen der Gateleitung und der Spannungsleitung, wobei die erste Verbindungsleitung aus demselben Material wie das Verbindungsmuster besteht.
  4. Vorrichtung nach Anspruch 1, ferner mit ersten und zweiten Verbindungsleitungen benachbart zu einer Schnittstelle zwischen der Gateleitung und der Spannungsleitung, wobei die erste Verbindungsleitung aus demselben Material wie das Verbindungsmuster besteht und die zweite Verbindungsleitung aus demselben Material wie die Datenleitung besteht, wobei die zweite Verbindungsleitung die Gateleitung schneidet und die erste Verbindungsleitung an den beiden Enden der zweiten Verbindungsleitung angeordnet ist.
  5. Vorrichtung nach Anspruch 1, ferner mit einem Gate-Kontaktfleck an einem der Gateleitung, einem Daten-Kontaktfleck an einem Ende der Datenleitung und einem Spannungs-Kontaktfleck an einem Ende der Spannungsleitung.
  6. Vorrichtung nach Anspruch 5, bei der der Schalt-Dünnschichttransistor über eine mit der Gateleitung verbundene Schalt Gateelektrode, die schaltende, aktive Schicht über der Schalt-Gateelektrode, eine ohmsche Schalt-Kontaktschicht auf der schaltenden, aktiven Schicht und eine Schalt-Sourceelektrode und eine Schalt-Drainelektrode auf der ohmschen Schalt-Kontaktschicht verfügt.
  7. Vorrichtung nach Anspruch 6, bei der der Treiber-Dünnschichttransistor über eine mit der Schalt-Drainelektrode verbundene Treiber-Gateelektrode, die aktive Treiberschicht auf der Treiber-Gateelektrode, eine ohmsche Treiber-Kontaktschicht auf der aktiven Treiberschicht und eine Treiber-Sourceelektrode und eine Treiber-Drainelektrode auf der ohmschen Treiber-Kontaktschicht verfügt.
  8. Vorrichtung nach Anspruch 7, ferner mit einer Gate-Isolierschicht zwischen der Treiber-Gateelektrode und der aktiven Treiberschicht sowie einer Passivierungsschicht auf dem Treiber-Dünnschichttransistor, wobei die Passivierungsschicht ein die Treiber-Sourceelektrode freilegendes Source-Kontaktloch, ein die Treiber-Drainelektrode freilegendes Drain-Kontaktloch, ein den Gate-Kontaktfleck freilegendes Gate-Kontaktfleck-Kontaktloch, ein den Daten-Kontaktfleck freilegendes-Kontaktfleck-Kontaktloch und ein den Spannungs-Kontaktfleck freilegendes Spannungs-Kontaktfleck-Kontaktloch verfügt.
  9. Vorrichtung nach Anspruch 8, bei dem die Passivierungsschicht über das Gate-Kontaktfleck-Kontaktloch und das Spannungs-Kontaktfleck-Kontaktloch durch die Halbleiterschicht und die Gate-Isolierschicht hindurch verfügt.
  10. Vorrichtung nach Anspruch 9, ferner mit einem Gate-Kontaktfleck-Anschluss und einem Spannungs-Kontaktfleck-Anschluss auf der Passivierungsschicht, wobei der Gate-Kontaktfleck-Anschluss durch das Gate-Kontaktfleck-Kontaktloch mit dem Gate-Kontaktfleck verbunden ist und der Spannungs-Kontaktfleck-Anschluss durch das Spannungs-Kontaktfleck-Kontaktloch mit dem Spannungs-Kontaktfleck verbunden ist, wobei der Gate-Kontaktfleck-Anschluss und der Spannungs-Kontaktfleck-Anschluss aus demselben Material wie das Verbindungsmuster bestehen.
  11. Vorrichtung nach Anspruch 8, ferner mit einer Verbindungselektrode, die durch das Source-Kontaktloch und die Spannungsleitung mit der Treiber-Sourceelektrode verbunden ist.
  12. Vorrichtung nach Anspruch 1, bei der die Halbleiterschicht aus amorphem Silicium besteht.
  13. Vorrichtung nach Anspruch 1, bei der die ohmsche Daten-Kontaktschicht aus dotiertem amorphem Silicium besteht.
  14. Vorrichtung nach Anspruch 6, bei der die ohmsche Schalt-Kontaktschicht aus dotiertem amorphem Silicium besteht.
  15. Vorrichtung nach Anspruch 7, bei der die ohmsche Treiber-Kontaktschicht aus dotiertem amorphem Silicium besteht.
  16. Verfahren zum Herstellen einer organischen Elektrolumineszenzvorrichtung, umfassend: – Herstellen einer Treiber-Gateelektrode, einer Gateleitung und einer Spannungsleitung auf einem ersten Substrat unter Verwendung eines ersten Maskenprozesses; – Herstellen einer ersten Isolierschicht und einer Halbleiterschicht in sequenzieller Weise auf der Treiber-Gateelektrode, der Gateleitung und der Spannungsleitung; – Herstellen einer ersten Schicht aus Silicium und einer zweiten Schicht aus Metall in sequenzieller Weise auf der Halbleiterschicht; – Strukturieren der ersten und zweiten Schicht auf sequenzielle Weise unter Verwendung eines zweiten Maskenprozesses zum Herstellen einer ohmschen Treiber-Kontaktschicht, einer ohmschen Daten-Kontaktschicht, einer Treiber-Sourceelektrode und einer Treiber-Drainelektrode sowie einer Datenleitung, wobei die ohmsche Treiber-Kontaktschicht unter der Treiber-Sourceelektrode und der Treiber-Drainelektrode ausgebildet ist und die ohmsche Daten-Kontaktschicht unter der Datenleitung ausgebildet ist; – Herstellen einer zweiten Isolierschicht mit einem Source-Kontaktloch und einem Drain-Kontaktloch auf der Treiber-Sourceelektrode und der Treiber-Drainelektrode und der Datenleitung unter Verwendung eines dritten Maskenprozesses, wobei das Source-Kontaktloch die Treiber-Sourceelektrode freilegt und das Drain-Kontaktloch die Treiber-Drainelektrode freilegt; – Herstellen eines Verbindungsmusters und einer Verbindungselektrode aus einem leitenden Polymermaterial auf der zweiten Isolierschicht, wobei das Verbindungsmuster durch das Drain-Kontaktloch mit der Treiber-Drainelektrode verbunden ist und die Verbindungselektrode durch das Source-Kontaktloch mit der Treiber-Sourceelektrode verbunden ist; – Herstellen einer ersten Elektrode auf einem zweiten Substrat; – Herstellen einer organischen Elektrolumineszenzschicht auf der ersten Elektrode; – Herstellen einer zweiten Elektrode auf der organischen Elektrolumineszenzschicht und – Befestigen des ersten und des zweiten Substrats so aneinander, dass die zweite Elektrode mit dem Verbindungsmuster in Kontakt steht.
  17. Verfahren nach Anspruch 16, ferner umfassend das Herstellen einer ersten Verbindungsleitung an einer Schnittstelle zwischen der Gateleitung und der Spannungsleitung, wobei die erste Verbindungsleitung gleichzeitig mit dem Verbindungsmuster hergestellt wird.
  18. Verfahren nach Anspruch 16, ferner umfassend das Herstellen erster und zweiter Verbindungsleitungen an einer Schnittstelle zwischen der Gateleitung und der Spannungsleitung, wobei die erste Verbindungsleitung gleichzeitig mit dem Verbindungsmuster hergestellt wird und die zweite Verbindungsleitung gleichzeitig mit der Datenleitung hergestellt wird.
  19. Verfahren nach Anspruch 16, ferner umfassend das Herstellen eines Schalt-Dünnschichttransistors, der mit der Gateleitung und der Datenleitung verbunden ist.
  20. Verfahren nach Anspruch 16, ferner umfassend: – Herstellen eines Gate-Kontaktflecks und eines Spannungs-Kontaktflecks auf dem ersten Substrat unter Verwendung des ersten Maskenprozesses; – Herstellen eines Daten-Kontaktflecks unter Verwendung des zweiten Maskenprozesses; und – Herstellen eines Gate-Kontaktfleck-Kontaktlochs, eines Daten-Kontaktfleck-Kontaktlochs und eines Spannungs-Kontaktfleck-Kontaktlochs in der zweiten Isolierschicht unter Verwendung des dritten Maskenprozesses, wobei das Gate-Kontaktfleck-Kontaktloch den Gate-Kontaktfleck freilegt, das Daten-Kontaktfleck-Kontaktloch den Daten-Kontaktfleck freilegt und das Spannungs-Kontaktfleck-Kontaktloch den Spannungs-Kontaktfleck freilegt; und – Herstellen eines Gate-Kontaktfleck-Anschlusses, eines Daten-Kontaktfleck-Anschlusses und eines Spannungs-Kontaktfleck-Anschlusses aus leitendem Polymermaterial auf der zweiten Isolierschicht, wobei der Gate-Kontaktfleck-Anschluss durch das Gate-Kontaktfleck-Kontaktloch hindurch mit dem Gate-Kontaktfleck verbunden ist, der Daten-Kontaktfleck-Anschluss durch das Daten-Kontaktfleck-Kontaktloch hindurch mit dem Daten-Kontaktfleck verbunden ist und der Spannungs-Kontaktfleck-Anschluss durch das Spannungs-Kontaktfleck-Kontaktloch hindurch mit dem Spannungs-Kontaktfleck verbunden ist.
  21. Verfahren nach Anspruch 20, bei dem die zweite Isolierschicht das Gate-Kontaktfleck-Kontaktloch und das Spannungs-Kontaktfleck-Kontaktloch durch die Halbleiterschicht und die erste Isolierschicht hindurch enthält.
  22. Verfahren nach Anspruch 16, bei dem die Halbleiterschicht aus amorphem Silicium hergestellt wird.
  23. Verfahren nach Anspruch 16, bei dem die erste Schicht aus Silicium aus dotiertem amorphem Silicium hergestellt wird.
  24. Verfahren nach Anspruch 16, bei dem die ohmsche Treiber-Kontaktschicht aus dotiertem amorphem Silicium hergestellt wird.
  25. Verfahren nach Anspruch 16, bei dem die ohmsche Daten-Kontaktschicht aus dotiertem amorphem Silicium hergestellt wird.
DE10361006A 2002-12-26 2003-12-23 Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung Expired - Fee Related DE10361006B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2002-0084579 2002-12-26
KR10-2002-0084579A KR100497096B1 (ko) 2002-12-26 2002-12-26 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR2002/84579 2002-12-26

Publications (3)

Publication Number Publication Date
DE10361006A1 true DE10361006A1 (de) 2004-08-26
DE10361006A8 DE10361006A8 (de) 2005-04-07
DE10361006B4 DE10361006B4 (de) 2010-05-12

Family

ID=36939006

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10361006A Expired - Fee Related DE10361006B4 (de) 2002-12-26 2003-12-23 Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung

Country Status (9)

Country Link
US (2) US6984847B2 (de)
JP (2) JP4068554B2 (de)
KR (1) KR100497096B1 (de)
CN (1) CN100359710C (de)
DE (1) DE10361006B4 (de)
FR (1) FR2849959B1 (de)
GB (1) GB2396736B (de)
NL (1) NL1025119C2 (de)
TW (1) TWI298600B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005061304B4 (de) * 2005-04-11 2009-09-10 Lg Display Co., Ltd. Verfahren zum Herstellen einer Kontaktfleckelektrode und Verfahren zum Herstellen eines Flüssigkristalldisplays
DE10360870B4 (de) * 2002-12-28 2010-11-11 Lg Display Co., Ltd. Aktivmatrix-OELD und Verfahren zu dessen Herstellung
US11832482B2 (en) 2017-12-18 2023-11-28 Lg Display Co., Ltd. Double-sided emissive transparent organic light-emitting diode display and method of manufacturing the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100497095B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
KR100557732B1 (ko) * 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광장치 및 그 제조방법
KR20050068794A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100699990B1 (ko) * 2004-06-30 2007-03-26 삼성에스디아이 주식회사 능동 구동 유기 전계 발광 소자 및 그 제조 방법
KR100603836B1 (ko) * 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
KR101369864B1 (ko) * 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR101169095B1 (ko) * 2005-12-26 2012-07-26 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
KR101269227B1 (ko) * 2006-06-29 2013-05-30 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
JP5107546B2 (ja) * 2006-09-15 2012-12-26 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
KR100872709B1 (ko) * 2007-02-26 2008-12-05 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101501699B1 (ko) * 2007-09-19 2015-03-16 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
JP5098682B2 (ja) * 2008-02-15 2012-12-12 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US8822995B2 (en) * 2008-07-24 2014-09-02 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
KR101776044B1 (ko) * 2010-11-02 2017-09-20 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
WO2012144401A1 (ja) * 2011-04-19 2012-10-26 シャープ株式会社 表示素子、表示装置、及びテレビ受信装置
CN102779830B (zh) * 2012-06-12 2015-02-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物的显示装置及其制造方法
US10192822B2 (en) * 2015-02-16 2019-01-29 Globalfoundries Inc. Modified tungsten silicon
CN106920814B (zh) * 2015-12-28 2020-02-21 昆山工研院新型平板显示技术中心有限公司 Oled像素版图以及oled器件的制造方法
KR102702938B1 (ko) * 2016-11-30 2024-09-03 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
CN109346360B (zh) * 2018-05-23 2020-03-27 苏州达方电子有限公司 供发光按键用的双重功能电路组件及其制造方法
TWI678798B (zh) * 2018-06-07 2019-12-01 國立成功大學 高感度有機光感測器及其製造方法
CN111048560B (zh) * 2019-12-11 2022-05-17 云谷(固安)科技有限公司 显示装置
US20230020955A1 (en) * 2019-12-23 2023-01-19 Sharp Kabushiki Kaisha Display device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2961432B2 (ja) 1990-05-28 1999-10-12 株式会社タツノ・メカトロニクス ヘリポート用給油設備
JPH0431299U (de) * 1990-07-06 1992-03-13
JPH04180237A (ja) * 1990-11-15 1992-06-26 Seiko Epson Corp 薄膜トランジスター及びその製造方法
JP2625585B2 (ja) 1991-03-08 1997-07-02 沖電気工業株式会社 薄膜トランジスタアレイ基板及びその製造方法
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JPH113048A (ja) * 1997-06-10 1999-01-06 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
JPH11251059A (ja) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd カラー表示装置
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP4948726B2 (ja) * 1999-07-21 2012-06-06 イー インク コーポレイション 電子ディスプレイを制御するための電子回路素子を作製する好適な方法
CN1225719C (zh) 1999-09-08 2005-11-02 松下电器产业株式会社 电路基板、使用该基板的tft阵列基板及液晶显示装置
JP4942867B2 (ja) * 1999-09-17 2012-05-30 株式会社半導体エネルギー研究所 El表示装置及び電子装置
US6876145B1 (en) * 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
JP2001117509A (ja) 1999-10-14 2001-04-27 Nippon Hoso Kyokai <Nhk> 有機el表示装置
JP2001177509A (ja) 1999-12-16 2001-06-29 Oki Electric Ind Co Ltd クロック載せ換え方法及び装置
TW507258B (en) * 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP2001318624A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
JP3840926B2 (ja) * 2000-07-07 2006-11-01 セイコーエプソン株式会社 有機el表示体及びその製造方法、並びに電子機器
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP3548711B2 (ja) * 2000-09-25 2004-07-28 シャープ株式会社 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
JP3695308B2 (ja) * 2000-10-27 2005-09-14 日本電気株式会社 アクティブマトリクス有機el表示装置及びその製造方法
KR100365519B1 (ko) 2000-12-14 2002-12-18 삼성에스디아이 주식회사 유기 전계발광 디바이스 및 이의 제조 방법
JP2002261291A (ja) 2001-03-06 2002-09-13 Canon Inc 薄膜配線構造、薄膜トランジスタ及びその製造方法
GB0107236D0 (en) 2001-03-22 2001-05-16 Microemissive Displays Ltd Method of creating an electroluminescent device
KR100495702B1 (ko) * 2001-04-13 2005-06-14 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP2002343578A (ja) * 2001-05-10 2002-11-29 Nec Corp 発光体、発光素子、および発光表示装置
US6548961B2 (en) * 2001-06-22 2003-04-15 International Business Machines Corporation Organic light emitting devices
US7071613B2 (en) * 2001-10-10 2006-07-04 Lg.Philips Lcd Co., Ltd. Organic electroluminescent device
KR100484591B1 (ko) * 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100464864B1 (ko) * 2002-04-25 2005-01-06 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
KR100435054B1 (ko) * 2002-05-03 2004-06-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100551131B1 (ko) 2003-03-07 2006-02-09 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10360870B4 (de) * 2002-12-28 2010-11-11 Lg Display Co., Ltd. Aktivmatrix-OELD und Verfahren zu dessen Herstellung
DE102005061304B4 (de) * 2005-04-11 2009-09-10 Lg Display Co., Ltd. Verfahren zum Herstellen einer Kontaktfleckelektrode und Verfahren zum Herstellen eines Flüssigkristalldisplays
US7692751B2 (en) 2005-04-11 2010-04-06 Lg Display Co., Ltd. Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method
US7777853B2 (en) 2005-04-11 2010-08-17 Lg Display Co., Ltd. Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method
US11832482B2 (en) 2017-12-18 2023-11-28 Lg Display Co., Ltd. Double-sided emissive transparent organic light-emitting diode display and method of manufacturing the same

Also Published As

Publication number Publication date
CN1516533A (zh) 2004-07-28
US7232702B2 (en) 2007-06-19
DE10361006B4 (de) 2010-05-12
JP4068554B2 (ja) 2008-03-26
DE10361006A8 (de) 2005-04-07
FR2849959B1 (fr) 2006-06-23
JP2004212992A (ja) 2004-07-29
KR20040058448A (ko) 2004-07-05
JP2007329138A (ja) 2007-12-20
GB2396736B (en) 2005-05-25
US20050269967A1 (en) 2005-12-08
FR2849959A1 (fr) 2004-07-16
NL1025119A1 (nl) 2004-09-13
CN100359710C (zh) 2008-01-02
GB2396736A (en) 2004-06-30
JP4785809B2 (ja) 2011-10-05
GB0330030D0 (en) 2004-01-28
NL1025119C2 (nl) 2007-05-30
TW200418341A (en) 2004-09-16
KR100497096B1 (ko) 2005-06-28
US6984847B2 (en) 2006-01-10
TWI298600B (en) 2008-07-01
US20040129936A1 (en) 2004-07-08

Similar Documents

Publication Publication Date Title
DE10361006B4 (de) Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung
DE10361010B4 (de) Organische Elektrolumineszenz-Anzeigevorrichtung und Verfahren zu deren Herstellung
DE10360884B4 (de) Oganische Doppeltafel-Elektrolumineszenz-Anzeigevorrichtung und Herstellungsverfahren für diesselbe
DE10360870B4 (de) Aktivmatrix-OELD und Verfahren zu dessen Herstellung
DE10360454B4 (de) Organische Elektrolumineszenz-Anzeigevorrichtung mit aktiver Matrix und Verfahren zu deren Herstellung
DE10361008B4 (de) Organische Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung
DE10357472B4 (de) Organisches Doppeltafel-Elektrolumineszenzdisplay und Verfahren zu dessen Herstellung
DE102018130713B4 (de) Anzeigevorrichtung
DE102018128304B4 (de) Organische Licht-emittierende Anzeigevorrichtung
DE102004031704B4 (de) Organische Elektrolumineszenzvorrichung und Verfahren zu deren Herstellung
DE69829357T2 (de) Anzeigevorrichtung mit aktiver matrix
DE102009044334B4 (de) Doppeltafel-OELDs sowie Verfahren zu deren Herstellung
DE102012107977B4 (de) Organische licht-emittierende anzeigevorrichtung
DE102005056911B4 (de) Organisches Elektrolumineszenzdisplay und Herstellverfahren für ein solches
DE69733057T2 (de) Verfahren zur herstellung einer matrixanzeigevorrichtung
DE102018132095A1 (de) Anzeigevorrichtung
DE102014116438B4 (de) Organische Leuchtdiodenanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE102013105972B4 (de) Verfahren zum Herstellen einer organischen lichtemittierenden Dioden-Anzeigevorrichtung
DE102016111712A1 (de) Biegsame organische lichtemitierende Anzeigevorrichtung
DE102004031109A1 (de) Organisches Lumineszenzdisplay vom Doppeltafeltyp sowie Verfahren zum Herstellen desselben
DE102006054551B4 (de) Herstellungsverfahren einer organischen Elektrolumineszenz-Anzeigevorrichtung des Doppelebenen-Typs
DE102019132172A1 (de) Organische lichtemittierende displayvorrichtung
DE102023127017A1 (de) Lichtemittierende anzeigevorrichtung
DE102021129221A1 (de) Elektrolumineszenzanzeigevorrichtung
DE102021130739A1 (de) Elektrolumineszenz-anzeigevorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8196 Reprint of faulty title page (publication) german patentblatt: part 1a6
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8128 New person/name/address of the agent

Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee