[go: up one dir, main page]

DE10221857A1 - Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE10221857A1
DE10221857A1 DE10221857A DE10221857A DE10221857A1 DE 10221857 A1 DE10221857 A1 DE 10221857A1 DE 10221857 A DE10221857 A DE 10221857A DE 10221857 A DE10221857 A DE 10221857A DE 10221857 A1 DE10221857 A1 DE 10221857A1
Authority
DE
Germany
Prior art keywords
connecting part
solder
plastic housing
housing body
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10221857A
Other languages
English (en)
Inventor
Matthias Winter
Guenter Waitl
Michael Hiegler
Georg Bogner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE10221857A priority Critical patent/DE10221857A1/de
Priority to TW092113060A priority patent/TWI260080B/zh
Priority to EP03740003A priority patent/EP1504476A2/de
Priority to JP2004506099A priority patent/JP2005526402A/ja
Priority to US10/514,461 priority patent/US8110437B2/en
Priority to PCT/DE2003/001557 priority patent/WO2003098706A2/de
Priority to CN038110830A priority patent/CN1666348A/zh
Publication of DE10221857A1 publication Critical patent/DE10221857A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Light Receiving Elements (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Strahlung aussendender oder empfangender Halbleiterchip 9 wird zum Montieren auf einen Leadframe 2, der mit einem vorgefertigten Kunststoffgehäusekörper 5, einem sogenannten premolded package, umspritzt ist, weichgelötet. Durch die Verwendung eines niedrig schmelzenden Lots 3, das in einer Schichtdicke kleiner als 10 mum aufgebracht wird, läßt sich der Lötvorgang weitestgehend ohne thermische Schädigung des Kunststoffgehäusekörpers 5 durchführen.

Description

  • Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruches 1 und ein optoelektronisches Halbleiterbauelement gemäß dem Oberbegriff des Patentanspruches 16. Weiterhin betrifft sie ein Verfahren zum Herstellen eines solchen optoelektronischen Halbleiterbauelements.
  • Strahlung aussendende und/oder empfangende Halbleiterchips werden auf sogenannten vorgehäusten Leadframes, bei denen ein Chipmontagebereich mit einem Kunststoffgehäusekörper umformt ist (sogenannte premolded packages), herkömmlicherweise mittels eines Klebeprozesses befestigt.
  • Bei den genannten Gehäusebauformen werden die Halbleiterchips durch Kleben auf den Leadframe aufgebracht, weil dadurch hohe Temperaturen, wie sie bei Lötprozessen notwendig sind und die das Kunststoffgehäuse schädigen könnten, vermieden werden.
  • Wegen der insbesondere für Bauelemente mit hoher elektrischer Leistung erforderlichen sehr guten elektrischen und thermischen Leitfähigkeit des Halbleiterchips mit dem Leadframe wäre eine metallische Verbindung zwischen Chip und Anschlußteil gegenüber einer Klebverbindung zu bevorzugen. Vor allem im Bereich der Hochleistungsleuchtdioden ist eine sehr gute Wärmeankopplung entscheidend, um die eingebrachte Verlustleistung aus dem Gehäuse abzuführen und gegebenenfalls an externe Wärmesenken anzukoppeln. Aus den vorgenannten Gründen der Gefahr einer Gehäuseschädigung wurde bislang von einer Lötverbindung zwischen Leuchtdioden-(LED-)Chip und Leadframe in vorgespritzten Kunststoffgehäusekörpern abgesehen.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu entwickeln, bei dem ein Halbleiterchip mittels einer metallischen Verbindung zwischen Chip und Anschlußteil in einem Kunststoffgehäusekörper befestigt werden kann und gleichzeitig die Gefahr einer Beeinträchtigung der Funktionsfähigkeit des Kunststoffgehäusekörpers reduziert ist. Ferner soll ein entsprechendes optoelektronisches Bauelement und ein Verfahren zu dessen Herstellung zur Verfügung gestellt werden.
  • Diese Aufgaben werden durch ein Verfahren mit den Merkmalen des Patentanspruches 1, durch ein optoelektronisches Bauelement mit den Merkmalen des Patentanspruches 16, bzw. durch ein Verfahren mit den Merkmalen des Patentanspruches 30 gelöst.
  • Durch Verwendung geringer Mengen eines niedrig schmelzenden Lotes wird ein zu starkes Aufheizen der Metallteile, mit denen die Vergußmasse in Kontakt ist, vermieden. Vorzugsweise wird eine Lotschicht verwendet, mit der bei Temperaturen zwischen 200 und 260°C gelötet werden kann. Durch den Einsatz von Weichloten wird zugleich im Gegensatz zur Verwendung von Hartloten eine Verspannung des gelöteten Chips, die zur Chipschädigung führen kann, weitgehend vermieden.
  • Als niedrig schmelzendes Weichlot können Reinzinn, eine Legierung, deren Hauptbestandteil Zinn ist, oder ein Eutektikum aufweisende Legierungen, wie AgSn, CuSn, PbSn oder InPb oder eine Mischung aus diesen Legierungen eingesetzt werden. Wird als Lot eine Legierung eingesetzt, ist es vorteilhaft, die Zusammensetzung der Legierung so zu wählen, daß sie weitestgehend am Eutektikum des jeweiligen Zwei- oder Mehrstoffsystems liegt, sodaß ein möglichst niedriger Schmelzpunkt der Legierung vorliegt.
  • Vorteilhaft ist das gezielte Abscheiden einer dünnen Schicht auf die zu verlötenden Stellen mit einer Dicke zwischen 1 und 10 µm. Besonders vorteilhaft ist das Abscheiden einer Schicht mit einer Dicke zwischen 2 und 5 µm. So kann ein Benetzen der Seitenflächen des LED-Chips an der dem Leadframe zugewandten Seite, das bei Flip-Chip-Montage (siehe unten) sehr leicht zu einem Kurzschluß der aktiven Epitaxieschichtenfolge führen würde, verhindert werden.
  • Die dünnen Lotschichten können vorzugsweise durch herkömmliche Verfahren, wie Bedampfen, Sputtern, etc. aufgebracht werden.
  • Wird das Lot auf den Leadframe aufgebracht, geschieht dies vorzugsweise vor dem Umformen des Leadframes mit dem Kunststoffgehäusekörper.
  • Besonders vorteilhaft ist das mehrfache abwechselnde Abscheiden von dünnen Schichten der Einzelkomponenten einer Legierung. Die Gesamtdicke des Schichtenpakets liegt in diesem Fall wiederum vorteilhafterweise zwischen 1 und 10 µm bzw. zwischen 2 und 5 µm.
  • Die Metalle der dünnen Schichten vermischen sich aufgrund der jeweils kurzen Diffusionsstrecken zur Nachbarschicht während des Lötprozesses. Das schnelle Aufschmelzen des Lots und somit das schnelle Verlöten von Chip und Anschlußteil haben vorteilhafterweise den Effekt, daß der Kunststoffgehäusekörper des premolded package nur kurz einer erhöhten Temperatur ausgesetzt werden muß und somit in seiner Funktionsfähigkeit weitestgehend nicht beeinträchtigt wird.
  • Durch die kurze Lötdauer bei gleichzeitig niedrigen Temperaturen des Lötprozesses ist es folglich möglich, LED-Chips auf Leadframes in premolded packages zu verlöten, d. h. mit metallischen Verbindungen zwischen Chip und Anschlußteil zu versehen.
  • Um beim Aufheizen des Lots die Bildung einer Oxidschicht auf dem Lot oder einer der zu verlötenden Oberflächen zu verhindern, ist es nach dem Aufbringen des Lots auf einer zu verlötenden Oberfläche vorteilhaft, eine dünne Goldschicht auf dem Lot und/oder auf der zu verlötenden Chipoberfläche bzw. der zu verlötenden Leadframe-Oberfläche aufzubringen.
  • Niedrige Verarbeitungstemperaturen erlauben ein weitgehend verspannungsfreies Verlöten des Chips.
  • Durch das geringe Lotvolumen besteht insbesondere die Möglichkeit, Chips mit der aktiven Epitaxieschichtenfolge dem Anschlußteil zugewandt zu löten. Diese sogenannte "Flip-Chip"- Anordnung, auch "face-down"- oder "top-down"-Montage genannt, läßt sich nur aufgrund der sehr kleinen Lotvolumina gemäß der erfindungsgemäßen technischen Lehre realisieren.
  • Ein Benetzen der Seitenwände des Chips tritt ebenso bei herkömmlichen Klebeprozessen auf. Dies ist der Grund, warum es schwierig ist, einen Chip mit Hilfe eines Klebeverfahrens in Flip-Chip-Montage auf einen Leadframe oder ein anderes elektrisch leitendes Anschlußteil aufzubringen.
  • Speziell bei der Verwendung von herkömmlichen mit Silberpartikeln gefüllten Leitklebstoffen tritt außerdem das Problem auf, daß Silberpartikel bei Feuchtigkeit in einem elektrischen Feld relativ stark wandern. Dies ist vor allem bei Infrarot-Sensoren und -Strahlern, zu deren Betrieb hohe Spannungen nötig sind, der Fall. Um diesem Problem zu begegnen, werden in diesen Fällen herkömmlicherweise als leitfähiger Füllstoff häufig Goldpartikel eingesetzt.
  • Der Einsatz von Weichlot ist im Gegensatz dazu weitaus kostengünstiger.
  • Vorteilhafte Weiterbildungen und Ausführungsformen des erfindungsgemäßen Verfahrens und des optoelektronischen Bauelements sind in den Unteransprüchen genannt.
  • Weitere Vorteile und bevorzugte Ausführungen des erfindungsgemäßen Verfahrens und des optoelektronischen Bauelements ergeben sich aus den im folgenden in Verbindung mit den Fig. 1 bis 8 näher erläuterten Ausführungsbeispielen.
  • Es zeigen:
  • Fig. 1 eine schematische Darstellung eines optoelektronischen Bauelements mit einem nach dem erfindungsgemäßen Verfahren montierten Chip,
  • Fig. 2 eine schematische Darstellung eines optoelektronischen Bauelements mit einem nach dem erfindungsgemäßen Verfahren Flip-Chip-montierten Chip,
  • Fig. 3 eine schematische Darstellung eines optoelektronischen Bauelements mit einem nach einem herkömmlichen Klebeverfahren Flip-Chip-montierten Chip,
  • Fig. 4 eine schematische Darstellung einer nach einem erfindungsgemäßen Verfahren vorbereiteten Lötstelle,
  • Fig. 5 ein Fließschema zum Montageablauf eines ersten Ausführungsbeispiels des erfindungsgemäßen Verfahrens,
  • Fig. 6 ein Fließschema zum Montageablauf eines zweiten Ausführungsbeispiels des erfindungsgemäßen Verfahrens,
  • Fig. 7 ein Fließschema zum Montageablauf eines dritten Ausführungsbeispiels des erfindungsgemäßen Verfahrens, und
  • Fig. 8 ein Fließschema zum Montageablauf eines vierten Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
  • Das Ausführungsbeispiel gemäß Fig. 1 weist einen mit einem Kunststoffgehäusekörper 5 umpreßten oder umspritzten Leadframe 2 auf (premolded package). In einer Aussparung 6 dieses Kunststoffgehäusekörpers 5, die von außerhalb des Gehäusegrundkörpers zum Leadframe 2 führt, ist ein LED-Chip 9 auf einem Anschlußteil 12 des metallischen Leadframes 2 mittels eines Weichlotes befestigt.
  • Anstelle des Leadframes kann alternativ auch eine auf dem Kunststoffgehäusekörper 5 aufgebrachte Metallisierungsschicht 22 vorgesehen sein, die einen Anschlußteil 12 aufweist. Als weitere Alternative kann ein in den Kunststoffgehäusekörper eingebetteter Kühlkörper als Anschlußteil dienen. Eine Lotschicht 3 zwischen dem LED-Chip 9 und dem Anschlußteil 12 weist vorzugsweise eine Dicke zwischen 1 und 10 µm auf. Besonders bevorzugt weist die Lotschicht eine Dicke zwischen 2 und 5 µm auf. Das Weichlot in diesem Ausführungsbeispiel besteht im wesentlichen aus reinem Zinn oder aus einer Legierung, deren Hauptbestandteil Zinn ist. Als Lotmaterial zum Weichlöten kann beispielsweise auch eine Legierung, deren Stoffsystem ein Eutektikum aufweist, verwendet sein. Hierfür kommt AgSn, CuSn, PbSn oder InPb oder ein Gemisch oder eine Schichtenfolge aus mindestens zwei dieser Legierungen in Frage.
  • Das in Fig. 2 gezeigte zweite Ausführungsbeispiel unterscheidet sich von dem gerade beschriebenen Ausführungsbeispiel darin, daß der LED-Chip 9 in Flip-Chip-Montage (siehe oben) auf einem Anschlußteil mittels eines Weichlotes befestigt ist. Das Anschlußteil ist in diesem Fall eine auf den Gehäusegrundkörper 5 aufgedampfte Metallisierungsschicht 22, kann aber auch wie im erstgenannten Fall Teil eines Leadframes sein. Aufgrund der geringen Lotdicke wird das Lot nicht unter dem Chip 9 hervorgedrückt. Die Gefahr eines Kurzschlusses der Epitaxieschichtenfolge ist stark verringert.
  • Werden dagegen Lotschichten 3 mit sehr großen Dicken aufgebracht, besteht, wie in Fig. 3 veranschaulicht, die Gefahr, daß das Lot unter dem auf den Leadframe 2 aufgesetzten Chip 9 hervorgedrückt wird. Dieses Lot benetzt das Anschlußteil und die Seitenwände des Chips 9. Ist der Chip 9 als Flip-Chip mit der aktiven Seite 4 zum Leadframe 2 hin angeordnet, bewirkt das einen Meniskus 13 ausbildende Lot einen elektrischen Kurzschluß vom Anschlußteil 12 zum Chipsubstrat 1 des Chips 9 an der aktiven Epitaxieschichtenfolge 4 vorbei.
  • Fig. 4 zeigt eine besonders vorteilhafte Möglichkeit für die Anordnung einer Lotschicht (3), die beim Lötprozeß eine Legierung bildet, deren Stoffsystem ein Eutektikum aufweist. Dünne Schichten (23, 33) der Einzelkomponenten der Legierung sind abwechselnd zwischen Chip und Anschlußteil angeordnet. Die Schichten (23) bestehen beispielweise aus Zinn und die Schichten (33) aus Silber.
  • Durch die kurzen Diffusionsstrecken zur jeweiligen Nachbarschicht vermischen sich die einzelnen Metalle während des Lötprozesses untereinander und bilden eine Legierung.
  • Bei dem in Fig. 5 schematisch dargestellten Ausführungsbeispiel handelt es sich um einen Montageablauf zum Weichlöten eines LED-Chips in einem premolded package, wie es beispielsweise im Ausführungsbeispiel gemäß Fig. 1 beschrieben ist. Es wird eine Lotschicht (beispielsweise mit einer Dicke von 2 bis 5 µm), die im wesentlichen aus Zinn oder einer Legierung besteht, deren Hauptbestandteil Zinn ist, auf ein Anschlußteil aufgebracht. Das Anschlußteil kann beispielsweise ein Leadframe, ein in den Kunststoffgehäusekörper eingebetteter Kühlkörper oder eine auf einen Kunststoffgehäusekörper aufgebrachte Metallisierungsschicht sein. Nachfolgend wird auf das Lot Flußmittel gegeben und darauf der Chip plaziert. Danach durchläuft das premolded package bevorzugt bei 200 bis 260°C einen Lötofen, in dem die Lötverbindung hergestellt wird. Nachfolgend durchläuft das premolded package eine Wascheinheit, in der die Rückstände, die vor allem durch das Flußmittel hervorgerufen werden, abgespült werden.
  • Das Flußmittel ist nötig, um die sich im Durchlaufofen bildende Oxidschicht auf Lot und Chip zu entfernen, bzw. um die Entstehung einer Oxidschicht zu verhindern. Um die Bildung einer Oxidschicht auf dem Lot zu verhindern, die die Qualität der Lotverbindung stark verringern würde, kann auch vor dem Lötvorgang ein Goldfilm auf das Lot abgeschieden werden.
  • Alternativ zur oben beschriebenen Verfahrensweise kann die Lotschicht vor dem Herstellen des Kunststoffgehäusekörpers auf den Leadframe aufgebracht werden.
  • Der Prozeß gemäß dem zweiten Ausführungsbeispiel, der in Fig. 6 schematisch dargestellt ist, unterscheidet sich von dem vorstehend beschriebenen Ausführungsbeispiel im wesentlichen dadurch, daß Lot in Form einer Lotpaste verwendet wird. Die Lotpaste kann nur auf dem Anschlußteil oder nur auf dem Halbleiterchip oder sowohl auf dem Anschlußteil als auch auf dem Halbleiterchip aufgebracht werden. Ein LED-Chip wird auf die mit Lotpaste vorbereitete Stelle des Anschlußteils innerhalb eines premolded package plaziert, bevor das Band den Lötofen durchläuft.
  • Um die in der Lotpaste enthaltenen Chemikalien, wie Flußmittel, zu beseitigen, ist auch in diesem Ausführungsbeispiel dem Lötofen eine Wascheinheit nachgeschaltet.
  • Bei dem Verfahren gemäß dem Ausführungsbeispiel von Fig. 7 wird das Lot auf die Rückseite eines LED-Chips durch Bedampfen aufgebracht. Es wird als Lotmaterial eine Legierung verwendet, deren Stoffsystem ein Eutektikum aufweist. Diese Legierung kann AgSn, CuSn, PbSn, InPb oder ein Gemisch aus mindestens zwei dieser Legierungen sein. Es ist auch möglich, eine Schichtenfolge einzelner Legierungen oder einzelner, diese Legierungen bildenden Einzelmetalle zu verwenden. Der Chip wird auf einem Leadframe innerhalb eines premolded package plaziert. Im Gegensatz zu den vorhergehenden Ausführungsbeispielen werden Leadframe und Chip durch einen unter dem Leadframe befindlichen Heiztisch aufgeheizt, um das Weichlot zum Schmelzen zu bringen.
  • Hier wird ohne Verwendung eines Flußmittels gelötet. Daher ist dem Lötofen keine Wascheinheit nachgeschaltet. Man erhält dadurch das gelötete Halbleiterbauelement 7 weitestgehend ohne Verunreinigungen auf besonders schonende Weise.
  • Bei dem Verfahren gemäß dem Ausführungsbeispiel von Fig. 8 wird wie im vorhergehend beschriebenen Ausführungsbeispiel ein mit Lot bedampfter LED-Chip auf dem Leadframe innerhalb eines premolded package plaziert. Die Lotschicht weist nach dem Bedampfen eine Dicke zwischen 1 und 10 µm, bevorzugt zwischen 1 und 5 µm auf. Der Kunststoffgehäusekörper kann durch Umspritzen oder Umpressen oder ein anderes Formgebungsverfahren an dem Leadframe hergestellt sein. In diesem Ausführungsbeispiel wird auf der zu lötenden Stelle auf dem Leadframe vorab Flußmittel aufgebracht. Das Band durchläuft einen Lötofen und nachfolgend eine Wascheinheit. Nach dem Lötvorgang beträgt die Dicke der Lotschicht zwischen 0,1 und 10 µm, bevorzugt zwischen 0,1 und 5 µm.
  • Bei sämtlichen Ausführungsbeispielen für das erfindungsgemäße Verfahren kann der LED-Chip auch in Flip-Chip-Montage auf dem Anschlußteil befestigt werden. Das Aufdampfen von Lot auf den LED-Chip muß dann selbstverständlich nicht auf die Chiprückseite erfolgen, sondern auf die aktive Epitaxieschichtenfolge des LED-Chips.
  • Außer für den Einsatz bei einem strahlungsemittierenden Halbleiterchip ist das erfindungsgemäße Verfahren selbstverständlich auch für das Löten anderer Halbleiterstrukturen wie insbesondere von Infrarot-Sensoren und -Strahler, aber auch von Transistoren anwendbar.

Claims (31)

1. Verfahren zum Aufbringen eines Halbleiterchips (9) auf einem in oder an einem Kunststoffgehäusekörper (5) angeordneten thermisch und/oder elektrisch leitenden Anschlußteil (12, 2) dadurch gekennzeichnet, daß die Verbindung durch einen Weichlötprozeß hergestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Kunststoffgehäusekörper (5) mittels Umformen, insbesondere Umspritzen oder Umpressen, eines Leadframes (2) hergestellt ist und das Anschlußteil (12) Bestandteil des Leadframes (2) ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Anschlußteil (12) eine auf einen Kunststoffgehäusekörper (5) aufgebrachte Metallisierungsschicht ist.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Anschlußteil (12) ein in den Kunststoffgehäusekörper (5) eingebetteter Kühlkörper ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zwischen Halbleiterchip (9) und Anschlußteil (12, 2) eine Lotschicht (3) mit einer Dicke zwischen einschließlich 1 µm und einschließlich 10 µm verwendet wird.
6. Verfahren nach mindestens einem der Ansprüche 1-4, dadurch gekennzeichnet, daß zwischen Halbleiterchip (9) und Anschlußteil (12, 2) eine Lotschicht (3) mit einer Dicke zwischen einschließlich 2 µm und einschließlich 5 µm verwendet wird.
7. Verfahren nach mindestens einem der Ansprüche 1-6, dadurch gekennzeichnet, daß der Weichlötprozeß bei einer Temperatur zwischen einschließlich 200°C und einschließlich 260°C erfolgt.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß als Lotmaterial im wesentlichen reines Zinn oder eine Legierung verwendet wird, deren Hauptbestandteil Zinn ist.
9. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß als Lotmaterial im wesentlichen eine Legierung verwendet wird, deren Stoffsystem ein Eutektikum aufweist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als Lotmaterial mindestens eine Legierung aus der Gruppe von Legierungen bestehend aus AgSn, CuSn, PbSn und InPb oder ein Gemisch oder eine Schichtenfolge aus mindestens zwei dieser Legierungen verwendet wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß Lotmaterial vor dem Löten auf den Chip (9) aufgebracht wird.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß Lotmaterial vor dem Löten auf das Anschlußteil (12, 2) aufgebracht wird.
13. Verfahren nach Anspruch 9 oder nach einem der Ansprüche 10 bis 12 unter Rückbezug auf Anspruch 9, dadurch gekennzeichnet, daß Schichten aus verschiedenen Legierungsbestandteilen des Lotes auf den Halbleiterchip (9) und/oder auf das Anschlußteil (12, 2) aufgebracht werden.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß auf das Lotmaterial vor dem Löten ein Goldfilm abgeschieden wird.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß der Halbleiter-Chip (9) vor dem Löten mit Flußmittel auf dem Anschlußteil (12, 2) fixiert wird.
16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß der Halbleiter-Chip (9) vor dem Löten mit Lotpaste auf dem Anschlußteil (12, 2) fixiert wird.
17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß für den Lötvorgang ein Durchlaufofen verwendet wird.
18. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß für den Lötvorgang eine Heizplatte verwendet wird.
19. Verfahren nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß der Kunststoffgehäusekörper (5) nach dem Lötvorgang eine Wascheinheit durchläuft.
20. Optoelektronisches Halbleiterbauelement (7) mit einem Strahlung emittierenden und/oder Strahlung empfangenden Halbleiter-Chip (9) auf einem in oder an einem Kunststoffgehäusekörper (5) angeordneten thermisch und/oder elektrisch leitenden Anschlußteil (12), dadurch gekennzeichnet, daß eine Verbindungsschicht zwischen Halbleiter-Chip (9) und Anschlußteil (12, 2) ein Weichlot aufweist.
21. Optoelektronisches Halbleiterbauelement (7) nach Anspruch 20, dadurch gekennzeichnet, daß das Anschlußteil (12) Bestandteil eines Leadframes (2) ist, der mit dem Kunststoffgehäusekörper (5) umformt, insbesondere umspritzt oder umpreßt, ist.
22. Optoelektronisches Halbleiterbauelement (7) nach Anspruch 20, dadurch gekennzeichnet, daß das Anschlußteil (12) eine auf dem Kunststoffgehäusekörper (5) aufgebrachte Metallisierungsschicht (22) ist.
23. Optoelektronisches Halbleiterbauelement (7) nach Anspruch 20, dadurch gekennzeichnet, daß das Anschlußteil (12) ein in den Kunststoffgehäusekörper (5) eingebetteter Kühlkörper ist.
24. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 20 bis 23, dadurch gekennzeichnet, daß zwischen Halbleiterchip (9) und Anschlußteil (12, 2) eine Lotschicht (3) mit einer Dicke zwischen einschließlich 0,1 µm und einschließlich 10 µm vorgesehen ist.
25. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 20 bis 23, dadurch gekennzeichnet, daß zwischen Halbleiterchip (9) und Anschlußteil (12, 2) eine Lotschicht (3) mit einer Dicke zwischen einschließlich 0,1 µm und einschließlich 5 µm vorgesehen ist.
26. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 19 bis 24, dadurch gekennzeichnet, daß als Lotmaterial (3) im wesentlichen reines Zinn oder eine Legierung verwendet ist, deren Hauptbestandteil Zinn ist.
27. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 20 bis 25, dadurch gekennzeichnet, daß als Lotmaterial im wesentlichen eine Legierung verwendet ist, deren Stoffsystem ein Eutektikum aufweist.
28. Optoelektronisches Halbleiterbauelement (7) nach Anspruch 27, dadurch gekennzeichnet, daß als Lotmaterial (3) im wesentlichen eine Legierung aus der Gruppe bestehend aus AgSn, CuSn, PbSn und InPb oder ein Gemisch oder eine Schichtenfolge aus mindestens zwei dieser Legierungen verwendet ist.
29. Optoelektronisches Halbleiterbauelement (7) nach einem der Ansprüche 20 bis 28, dadurch gekennzeichnet, daß der Halbleiterchip in Flip-Chip-Montage auf dem Anschlußteil befestigt ist, sodaß eine aktive Epitaxieschichtenfolge (4) dem Anschlußteil (12) zugewandt ist.
30. Optoelektronisches Halbleiterbauelement (7) nach Anspruch 29, dadurch gekennzeichnet, daß zwischen der Epitaxieschichtenfolge (4) und dem Anschlußteil lediglich noch die Lotschicht und eine Kontaktschicht, insbesondere eine Kontaktmetallisierung der Epitaxieschichtenfolge vorhanden ist.
31. Verfahren zum Herstellen eines optoelektronischen Bauelements nach Anspruch 29 oder 30, gekennzeichnet durch die Verfahrensschritte:
a) Herstellen der Epitaxieschichtenfolge (4) auf einem Substratwafer,
b) Herstellen der Kontaktschicht,
c) Vereinzeln des in den Schritten a) und b) hergestellten Wafers zu einzelnen Halbleiterchips und
d) Befestigen des Chips auf dem Anschlußteil im Kunststoffgehäuse mittels Weichlöten.
DE10221857A 2002-05-16 2002-05-16 Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung Withdrawn DE10221857A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10221857A DE10221857A1 (de) 2002-05-16 2002-05-16 Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
TW092113060A TWI260080B (en) 2002-05-16 2003-05-14 Method to fix a semiconductor-chip in a plastic-housing body, opto-electronic semiconductor-component and its production method
EP03740003A EP1504476A2 (de) 2002-05-16 2003-05-14 Verfahren zum befestigen eines halbleiterchips in einem kunststoffgeh usek rper, optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
JP2004506099A JP2005526402A (ja) 2002-05-16 2003-05-14 半導体チップをプラスチックケーシング体に固定する方法及びオプトエレクトロニック半導体構成素子及びオプトエレクトロニック半導体構成素子を製造する方法
US10/514,461 US8110437B2 (en) 2002-05-16 2003-05-14 Method for attaching a semiconductor chip in a plastic encapsulant, optoelectronic semiconductor component and method for the production thereof
PCT/DE2003/001557 WO2003098706A2 (de) 2002-05-16 2003-05-14 Verfahren zum befestigen eines halbleiterchips in einen kunststoffgehäusekörper, optoelektronisches halbleiterbauelement
CN038110830A CN1666348A (zh) 2002-05-16 2003-05-14 将半导体芯片固定在塑料壳本体中的方法、光电半导体构件和其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10221857A DE10221857A1 (de) 2002-05-16 2002-05-16 Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE10221857A1 true DE10221857A1 (de) 2003-11-27

Family

ID=29285481

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10221857A Withdrawn DE10221857A1 (de) 2002-05-16 2002-05-16 Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (7)

Country Link
US (1) US8110437B2 (de)
EP (1) EP1504476A2 (de)
JP (1) JP2005526402A (de)
CN (1) CN1666348A (de)
DE (1) DE10221857A1 (de)
TW (1) TWI260080B (de)
WO (1) WO2003098706A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10348253B3 (de) * 2003-10-16 2005-02-17 Robert Bosch Gmbh Verfahren zum Einkleben eines Chips in ein Premold-Gehäuse und zugehöringe Vorrichtung
DE102004004783A1 (de) * 2003-12-19 2005-07-14 Osram Opto Semiconductors Gmbh Strahlungemittierendes Halbleiterbauelement und Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen
DE102010052835A1 (de) * 2010-11-29 2012-05-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100468792C (zh) * 2004-11-24 2009-03-11 杨秋忠 整合型发光二极管及其制造方法
DE102005029246B4 (de) * 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US20080175748A1 (en) * 2005-08-12 2008-07-24 John Pereira Solder Composition
US20070292708A1 (en) * 2005-08-12 2007-12-20 John Pereira Solder composition
TWI284433B (en) * 2006-02-23 2007-07-21 Novalite Optronics Corp Light emitting diode package and fabricating method thereof
WO2008024761A2 (en) 2006-08-21 2008-02-28 Innotec Corporation Electrical device having boardless electrical component mounting arrangement
US20090001491A1 (en) * 2006-10-30 2009-01-01 Biomimetics Technologies Inc Method for producing a microchip that is able to detect infrared light with a semiconductor at room temperature
WO2008081794A1 (ja) * 2006-12-28 2008-07-10 Nichia Corporation 発光装置およびその製造方法
US8408773B2 (en) 2007-03-19 2013-04-02 Innotec Corporation Light for vehicles
US7712933B2 (en) 2007-03-19 2010-05-11 Interlum, Llc Light for vehicles
EP2232592B1 (de) 2007-12-12 2013-07-17 Innotec Corporation Verfahren zum umspritzen einer leiterplatte
US20110260192A1 (en) * 2008-10-01 2011-10-27 Chang Hoon Kwak Light-emitting diode package using a liquid crystal polymer
TWI401825B (zh) * 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體
TWI446577B (zh) * 2010-12-23 2014-07-21 Ind Tech Res Inst Ｌｅｄ晶圓之接合方法、ｌｅｄ晶粒之製造方法及ｌｅｄ晶圓與基體之接合結構
US8952413B2 (en) * 2012-03-08 2015-02-10 Micron Technology, Inc. Etched trenches in bond materials for die singulation, and associated systems and methods
WO2013188678A1 (en) 2012-06-13 2013-12-19 Innotec, Corp. Flexible light pipe
US9601673B2 (en) 2014-11-21 2017-03-21 Cree, Inc. Light emitting diode (LED) components including LED dies that are directly attached to lead frames
DE102015216217A1 (de) * 2015-08-25 2017-03-02 Continental Teves Ag & Co. Ohg Verfahren zum Ummanteln einer elektrischen Einheit und elektrisches Bauelement

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339768A (en) * 1980-01-18 1982-07-13 Amp Incorporated Transistors and manufacture thereof
JPS5864052A (ja) * 1981-10-14 1983-04-16 Fujitsu Ltd 半導体装置およびその製造方法
US4858073A (en) * 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit
EP0401017A2 (de) * 1989-05-31 1990-12-05 Texas Instruments Incorporated Verfahren zur Herstellung eines Gehäuses für integrierte Schaltung mit Aushöhlung und interner Sperrdichtung
DE4135189A1 (de) * 1990-11-13 1992-05-14 Gold Star Electronics Verfahren zur montage des gehaeuses eines halbleiter-bauelements
US6220764B1 (en) * 1997-04-08 2001-04-24 Hitachi, Ltd. Optical module, method for manufacturing optical module and optical communication apparatus
US6372551B1 (en) * 2000-05-12 2002-04-16 Siliconware Precison Industries Co., Ltd. Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893358A (ja) * 1981-11-30 1983-06-03 Mitsubishi Electric Corp 半導体装置
JPS6081884A (ja) 1983-10-11 1985-05-09 Nec Corp 半導体発光装置
JPS6172210A (ja) * 1984-09-17 1986-04-14 Oki Electric Ind Co Ltd 光半導体結合器におけるレンズ半田付け方法
US4929516A (en) * 1985-03-14 1990-05-29 Olin Corporation Semiconductor die attach system
JP3271475B2 (ja) * 1994-08-01 2002-04-02 株式会社デンソー 電気素子の接合材料および接合方法
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US5872403A (en) * 1997-01-02 1999-02-16 Lucent Technologies, Inc. Package for a power semiconductor die and power supply employing the same
JPH11121920A (ja) * 1997-10-13 1999-04-30 Nippon Telegr & Teleph Corp <Ntt> 半田リフロー方法およびその装置
JP4141549B2 (ja) * 1997-11-07 2008-08-27 シャープ株式会社 半導体発光装置の製造方法
JPH11298048A (ja) * 1998-04-15 1999-10-29 Matsushita Electric Works Ltd Ｌｅｄ実装基板
JPH11307875A (ja) 1998-04-24 1999-11-05 Sony Corp 電子装置
US6246123B1 (en) * 1998-05-04 2001-06-12 Motorola, Inc. Transparent compound and applications for its use
DE19829197C2 (de) * 1998-06-30 2002-06-20 Siemens Ag Strahlungsaussendendes und/oder -empfangendes Bauelement
US6342442B1 (en) * 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
US6261868B1 (en) * 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
JP3964205B2 (ja) * 1999-05-31 2007-08-22 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 半導体装置パッケージの組立方法
DE19929026B4 (de) * 1999-06-25 2011-02-24 Robert Bosch Gmbh Verfahren zur Herstellung eines Drucksensors
JP3886306B2 (ja) * 1999-10-13 2007-02-28 ローム株式会社 チップ型半導体発光装置
TW516984B (en) * 1999-12-28 2003-01-11 Toshiba Corp Solder material, device using the same and manufacturing process thereof
JP4366810B2 (ja) * 2000-02-08 2009-11-18 日亜化学工業株式会社 発光ダイオードの形成方法
JP4605850B2 (ja) * 2000-03-30 2011-01-05 京セラ株式会社 光実装基板の製造方法
JP2002118294A (ja) * 2000-04-24 2002-04-19 Nichia Chem Ind Ltd フリップチップ型発光ダイオード及び製造方法
US6643919B1 (en) * 2000-05-19 2003-11-11 Siliconware Precision Industries Co., Ltd. Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame
KR100542336B1 (ko) 2000-07-17 2006-01-11 산요덴키가부시키가이샤 반도체 레이저장치
JP3886712B2 (ja) * 2000-09-08 2007-02-28 シャープ株式会社 半導体装置の製造方法
DE10124141B4 (de) * 2000-09-29 2009-11-26 Infineon Technologies Ag Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
EP1320889A1 (de) 2000-09-29 2003-06-25 Infineon Technologies AG Verbindungseinrichtung
JP2002115076A (ja) * 2000-10-11 2002-04-19 Hitachi Chem Co Ltd 置換金めっき方法
JP2002313995A (ja) * 2001-04-19 2002-10-25 Mitsubishi Electric Corp ランドグリッドアレイ型半導体装置およびその実装方法
US6740544B2 (en) * 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
CN100342533C (zh) * 2002-07-01 2007-10-10 株式会社瑞萨科技 半导体器件及其制造方法
JP2007317822A (ja) * 2006-05-25 2007-12-06 Sony Corp 基板処理方法及び半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339768A (en) * 1980-01-18 1982-07-13 Amp Incorporated Transistors and manufacture thereof
JPS5864052A (ja) * 1981-10-14 1983-04-16 Fujitsu Ltd 半導体装置およびその製造方法
US4858073A (en) * 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit
EP0401017A2 (de) * 1989-05-31 1990-12-05 Texas Instruments Incorporated Verfahren zur Herstellung eines Gehäuses für integrierte Schaltung mit Aushöhlung und interner Sperrdichtung
DE4135189A1 (de) * 1990-11-13 1992-05-14 Gold Star Electronics Verfahren zur montage des gehaeuses eines halbleiter-bauelements
US6220764B1 (en) * 1997-04-08 2001-04-24 Hitachi, Ltd. Optical module, method for manufacturing optical module and optical communication apparatus
US6372551B1 (en) * 2000-05-12 2002-04-16 Siliconware Precison Industries Co., Ltd. Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10348253B3 (de) * 2003-10-16 2005-02-17 Robert Bosch Gmbh Verfahren zum Einkleben eines Chips in ein Premold-Gehäuse und zugehöringe Vorrichtung
DE102004004783A1 (de) * 2003-12-19 2005-07-14 Osram Opto Semiconductors Gmbh Strahlungemittierendes Halbleiterbauelement und Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen
DE102010052835A1 (de) * 2010-11-29 2012-05-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
WO2012072519A1 (de) * 2010-11-29 2012-06-07 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu dessen herstellung

Also Published As

Publication number Publication date
TWI260080B (en) 2006-08-11
JP2005526402A (ja) 2005-09-02
US20050214968A1 (en) 2005-09-29
CN1666348A (zh) 2005-09-07
WO2003098706A3 (de) 2004-05-27
TW200401422A (en) 2004-01-16
US8110437B2 (en) 2012-02-07
WO2003098706A2 (de) 2003-11-27
EP1504476A2 (de) 2005-02-09

Similar Documents

Publication Publication Date Title
DE10221857A1 (de) Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102009000587B4 (de) Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche
DE112015006049B4 (de) Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE202012100090U1 (de) Halbleiteranordnung mit plattierter Basisplatte
DE10003671A1 (de) Halbleiter-Bauelement
DE102013101222B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE69525420T2 (de) In Harz eingegossenes Halbleiterbauelement mit Kühlteil und Verfahren zu seiner Herstellung
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102009006152A1 (de) Elektronikbauelement und Verfahren zur Herstellung des Elektronikbauelements
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE112016007464B4 (de) Halbleitervorrichtung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4126766C2 (de) Hochfrequenz-und Hochleistungshalbleitereinrichtung und Verfahren zur Herstellung derselben
EP2327110A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE19646476C2 (de) Verbindungsstruktur
DE112018006382B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102005052563B4 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE112015007185B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102022121193A1 (de) Elektronische struktur und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee