JP4605850B2 - 光実装基板の製造方法 - Google Patents
光実装基板の製造方法 Download PDFInfo
- Publication number
- JP4605850B2 JP4605850B2 JP2000094575A JP2000094575A JP4605850B2 JP 4605850 B2 JP4605850 B2 JP 4605850B2 JP 2000094575 A JP2000094575 A JP 2000094575A JP 2000094575 A JP2000094575 A JP 2000094575A JP 4605850 B2 JP4605850 B2 JP 4605850B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- layer
- solder
- semiconductor element
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 83
- 239000000758 substrate Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 36
- 229910045601 alloy Inorganic materials 0.000 claims description 34
- 239000000956 alloy Substances 0.000 claims description 34
- 239000000203 mixture Substances 0.000 claims description 22
- 229910015363 Au—Sn Inorganic materials 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 230000005496 eutectics Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 46
- 239000010931 gold Substances 0.000 description 39
- 239000013307 optical fiber Substances 0.000 description 10
- 229910001020 Au alloy Inorganic materials 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003550 marker Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 229910000905 alloy phase Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
Description
【発明の属する技術分野】
本発明は、光通信及び光情報処理分野等において使用されるレーザダイオードやフォトダイオード等の光半導体素子を実装するための光部品実装基板(以下、光実装基板)の製造方法に関する。
【0002】
【従来の技術】
近年、光通信システムや、光情報処理システムの実用化が進むにつれ、さらに大容量の光信号を処理することができ、かつ高機能を有するシステムが要求されるようになってきている。これらシステムの実現には光機能素子を集積した光集積回路が必要不可欠であり、その研究が盛んに行われている。
【0003】
従来、光半導体素子や光導波路と光ファイバ間の光接続は、光半導体素子を発光させる、または光導波路の一端に光を入射し、出射端に光ファイバを設置して、光ファイバの受光光量が最大になるように光ファイバ位置を微妙に調整することで、光ファイバと光半導体素子、または光導波路の光学的接続を行う方法(いわゆるアクティブアラインメント)が一般的であった。
【0004】
このアクティブアラインメントは、光半導体素子自身を発光させる、または光半導体素子の片端から光を入射させる必要が生じる。また、これら素子個々に対する光軸調整には時間がかかり、コスト上昇につながる等の不便さがあった。
【0005】
上記問題を解決するために、光素子及び光ファイバ相対位置を機械的に精度よく配置し、光学接続を達成する技術、すなわちパッシブアラインメント技術が近年盛んに研究されている。
【0006】
パッシブアラインメント技術は、光半導体素子、光導波路、及び光ファイバの位置は機械的な精度のみで決まるため、光半導体素子を発光させる、または光を入射させる必要がないため、従来の電気素子のマウント技術の延長線上にあるものといえる。すなわち、量産効果は極めて絶大であり、光機能モジュールの低価格化には必須の技術となりつつある。
【0007】
情報通信用の光ファイバ内を導波する光のスポット径は数μm程度であるために、光ファイバと光半導体素子(例えばレーザダイオード)相互の位置合わせ精度は1μm、またはそれ以下であり、極めて高精度の機械精度が必要となる。
【0008】
光半導体素子と実装基板上の表面形状(例えば電極やエッチング溝等)はフォトリソグラフィ技術を用い、非常に高精度に作製できる。
【0009】
一方、光半導体素子等の光機能素子を実装基板上にモノシリックに形成することは困難である場合があり、一般的には光半導体素子と実装基板は個別に製作し、光半導体素子と実装基板とをハンダにて溶融接続させる等の方法を用いる必要がある。
【0010】
光半導体素子と実装基板は双方に設けられた位置合わせマーカーを用い、双方の相対位置を検出・位置合わせされる。位置合わせされた光半導体素子と実装基板は密着され、実装基板側または光半導体素子側から加熱することで、予め接合部に設けられたハンダを溶融・接着させることで接合される。
【0011】
【課題を解決しようとする課題】
上記方法において、光半導体素子が配置されている実装基板面では、双方に形成された位置合わせマーカーの精度や位置合わせ誤差が十分小さい場合には、満足できる精度で光半導体素子が実装基板上に配置される。ところが、実装基板面に対する垂直方向精度においては必ずしも満足できない。
【0012】
また、垂直方向の機械精度を満足させるためにハンダを加熱溶融する際の光半導体素子の押し当て荷重量を制御する方法が一般的であるが、押し当て荷重量を十分に正確に制御した場合においても、溶融するハンダの表面状態等の影響により再現性を確保することが難しい。このため、通常要求される機械精度(〜1μm)と同等にハンダ厚みが設定される(2〜3μm程度)。
【0013】
一方、光半導体素子および実装基板に形成される電極厚みは通常0.5〜1μm程度であるから、ハンダ層に対し電極は無視できないスケールとなる。このため、ハンダを溶融した際、光半導体素子や実装基板の電極金属元素がハンダ層に拡散することでハンダ合金組成に大きな偏りやバラツキが生じやすい。
【0014】
特に、通信用デバイスは高信頼性は要求されるため、金錫(AuSn)ハンダが通常使用される。Au−Sn合金はAu:Sn=80:20(重量比)が共晶点組成であるので、この組成で最も安定したハンダとなるが、光部品を実装する実装基板やレーザダイオードの電極材料として通常Auが用いられることから、AuSnハンダを用いて接合した際に、光半導体素子または実装基板の電極材料の一部がハンダ層に拡散しやすく、これによりハンダ組成に偏りやバラツキが生じる。
【0015】
このように、ハンダ組成が共晶点組成から外れることで、ハンダが冷却固化する際に合金を構成する金属元素が偏析したり、異常な合金層が形成される等により、接合強度や長期信頼性に問題があった。
【0016】
そこで本発明では、上述の諸問題を解消し、ハンダ層の接合強度に優れ長期信頼性の高い光実装基板の製造方法を提供することを目的とする。
【0017】
【課題を解決するための手段】
上記問題を解消するために、本発明の光実装基板の製造方法は、光伝送路を設ける基板上に位置し、前記光伝送路に対し位置合わせして形成されたAu電極上に、共晶点組成であるAu−Sn合金層を介して光半導体素子が配設されている光実装基板の製造方法であって、表面に凹部を有するAu層を前記Au電極上に設けたのち、前記凹部を埋めるように前記Au層上にSn層を設けてはんだを形成し、前記はんだを溶融させて、前記共晶点組成であるAu−Sn合金層を作製することを特徴とする。
【0019】
【発明の実施の形態】
本発明に係る光モジュールの一実施形態を図面に基づき詳細に説明する。
【0020】
図1に示すように、本発明の光モジュールM1は、光伝送路となる光ファイバや光導波路などの光導波路体(不図示)を搭載する載置用溝(V溝)11又は光導波路体そのものが形成されたシリコン単結晶等から成る基体(実装基板)12に、光導波路体と光接続させるレーザーダイオードやフォトダイオード等の光半導体素子体13を配設したものである。そして、基体12の上面に載置用溝11又は光導波体の光軸に対し所定距離隔ててマーカー14が形成されている。また、光半導体素子体13の下面に基体12のマーカー14に位置合わせするマーカー15が形成されている。
【0021】
具体的には、基体12及び、例えばレーザダイオード素子等の光半導体素子体13の相対向する面には、金属薄膜の成膜またはエッチング等の方法により、例えばサイズが数μmから十数μm程度の角形状や円形状のマーカー14、15が形成されている。
【0022】
基体12および光半導体素子体13のマーカー形成面を相対向させ、それぞれのマーカー14,15をCCDカメラ等で同時に観察・位置検出することにより、基体12および光半導体素子体13は1μmまたは1μm以下の精度で定められた相対位置を保つように位置合わせされた後、基体12と光半導体素子体13は2〜3μmの厚みを有するハンダ層(Au−Sn合金層(AuSnハンダ))16を介し密着接合される。
【0023】
基体12上に設けられたAuを主成分とする電極18や光半導体素子13のAuを主成分とする電極19を構成するAuが溶融拡散するために、接合後のハンダ層の接合部位はAuリッチとなる。この合金比の偏りを防ぐために、接合部位17は予めSnリッチなハンダで形成されている。
【0024】
以下にAuSn合金の振る舞いを詳細に説明する。図7にAu−Sn合金系の相図を示す。Au/Sn=80/20(重量比)の場合に、合金は280℃固相から液相に変化(溶融)する。逆に冷却時には液相から固相へ理想的に移行(固化)する。しかしながら、予め、前記理想的な合金比Au/Sn=80/20を溶融するとしても、例えば光半導体素子13の電極19からAuの拡散が起こった場合、Au/Sn組成はAuリッチに振れる。その後冷却を行うとAu+Lig(液相)相を通過するため、AuSnハンダ層にAuの偏析が生じることとなる。さらにAuの比率が大きくなると、目的とは違った全く別の相が出現する可能性もある。このことは、接合強度や長期信頼性に大きく影響する。
【0025】
図6にAu組成比と接合強度(単位面積:1mm2当り)の関係を示す。Au/Sn=80/20の時に接合強度は極大となり、Auの組成が共晶点からずれると接合強度の低下が見られる。Snリッチ部はAuが65〜85重量% の範囲で選択することが適当である。なぜなら、Au組成比が小さくなると目的外の合金相が出現し、Au組成比が大きくなると合金融点が急激に上昇するからである。本発明ではSnリッチ領域を光半導体素子の接合部位17に部分的に形成し、溶融後の組成を共晶点組成にすることで上記問題を回避し、接合強度の低下を極力防止している。
【0026】
次に、上記ハンダ組成を変化させた2次元的な組成構造の実施形態について説明する。
【0027】
例えば図2に示すように、2種以上の組成の異なったハンダパターンでハンダ層を構成してもよい。図2においては、Au合金比率として領域21>領域22の2種類のAu/Sn合金を用い、中央における22(Snリッチ)の割合が大きくなるように調整されている。領域21,領域22の幅は数μmから数十μm程度が、ハンダ層厚みは2〜3μm程度が適当である。また、溶融温度を出来るだけ抑制するとの理由から、領域21,領域22のAu合金比率は65〜85重量%で調整することが望ましい。この構造の長所は、異なったハンダ種を用いた2次元構造よる合金比の面内バラツキを抑制する効果を有する。
【0028】
さらには、図2においては面内において1方向の繰り返し構造(周期的構造)を示したが、図3に示すような格子状の周期的構造を用いることでさらに微妙な調整も可能である。図3の場合、Au合金比率が領域51>領域52(Snリッチ領域)の2種類のAu−Sn合金層を用いた例を示している。そして、最も温度が高くなると予想されるハンダ層中央部に占める合金層(領域52)の割合が大きくなるように調整している。具体的には、数〜十数μm程度のサイズで周期的な構造が適当である。その他の留意点は図2の例と同様である。
【0029】
また、積層ハンダを用いる場合は、図4に示すように、基体31上に、電極層である下地接着層32、Auから成るAu最下層33、Sn層34、Au層35、Sn層36、及びAu最上層37を順次積層した構造としてもよく、このときに、Au最下層のパターンに2次元的な構成を持たせることで合金として面内でAu/Sn合金比の異なる面内分布を実現することができる。例えば、数千オングストローム〜1μm程度のAu最下層上にAu、Sn金属薄膜が交互に積層された構造とし、Au最下層の厚みを面内で調整することで、図2または図3と同様の効果を得ることができる。ここで、Au、Sn交互層それぞれは千〜数千オングストローム厚、数〜十数層で作製することが望ましい。
【0030】
また、他の変形例として、下地に均一なAu−Sn合金層を形成し、その上に異なった組成を有する別の合金層を形成し、上部合金層の一部を、例えばリストオフ法、またはドライエッチング法等の方法で除去することにより平面的部分的な構造を実現できる。
【0031】
図5に示す構造ではAu合金比率として領域61>領域62(Snリッチ領域)の2種類のAu−Sn合金層を用い、上記方法で下部ハンダ層61上に上部ハンダ層62が形成されている。上部ハンダ層62は例えばレーザダイオード接合層(Au電極)形状に合わせ、同接合層からのAuの拡散を補償できるようになっている。
【0032】
【発明の効果】
以上詳述したように、本発明の光実装基板の製造方法によれば、光半導体素子とAu−Sn合金層との接合時にAu−Sn合金層に基板や光半導体素子のAuを主成分とする電極からAuが拡散しても共晶点組成から大きくずれることが抑制されるので、接合強度に優れ且つ長期信頼性も満足する優れた光実装基板を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る光素子実装用基板および光モジュールの実施形態を説明する分解斜視図である。
【図2】本発明に係る光素子実装用基板において、2種以上の合金比を有するAu−Sn合金層の一例を説明する斜視図である。
【図3】本発明に係る光素子実装用基板において、2種以上の合金比を有するAu−Sn合金層の他の実施形態を説明する斜視図である。
【図4】本発明に係る光素子実装用基板において、2種以上の合金比を有するAu−Sn合金層の他の実施形態を説明する斜視図である。
【図5】本発明に係る光素子実装用基板において、2種以上の合金比を有するAu−Sn合金層の他の実施形態を説明する斜視図である。
【図6】Au組成比と接合強度の関係を説明する線図である。
【図7】Au−Sn合金状態図である。
【符号の説明】
11:光伝送路の載置用溝
12:基体(実装基板)
13:光半導体素子
14、15:マーカー
16:ハンダ層(Au−Sn合金層)
18:電極
22、52,62:Snリッチ領域
Claims (1)
- 光伝送路を設ける基板上に位置し、前記光伝送路に対し位置合わせして形成されたAu電極上に、共晶点組成であるAu−Sn合金層を介して光半導体素子が配設されている光実装基板の製造方法であって、
表面に凹部を有するAu層を前記Au電極上に設けたのち、前記凹部を埋めるように前記Au層上にSn層を設けてはんだを形成し、
前記はんだを溶融させて、前記共晶点組成であるAu−Sn合金層を作製する、光実装基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094575A JP4605850B2 (ja) | 2000-03-30 | 2000-03-30 | 光実装基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094575A JP4605850B2 (ja) | 2000-03-30 | 2000-03-30 | 光実装基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001284696A JP2001284696A (ja) | 2001-10-12 |
JP4605850B2 true JP4605850B2 (ja) | 2011-01-05 |
Family
ID=18609605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000094575A Expired - Fee Related JP4605850B2 (ja) | 2000-03-30 | 2000-03-30 | 光実装基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4605850B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10221857A1 (de) | 2002-05-16 | 2003-11-27 | Osram Opto Semiconductors Gmbh | Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung |
KR20040033714A (ko) * | 2002-10-15 | 2004-04-28 | 주식회사일진 | 광통신용 송신모듈 |
JP4891556B2 (ja) * | 2005-03-24 | 2012-03-07 | 株式会社東芝 | 半導体装置の製造方法 |
JP4974563B2 (ja) * | 2006-03-30 | 2012-07-11 | パナソニック株式会社 | 光半導体装置 |
JP2007250739A (ja) * | 2006-03-15 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
JP5419780B2 (ja) * | 2010-03-31 | 2014-02-19 | 京セラ株式会社 | 光ファイバ固定用フェルール及びそれを用いた光ファイバ固定具 |
WO2020158150A1 (ja) * | 2019-01-31 | 2020-08-06 | 日本電気硝子株式会社 | プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法 |
JP7427888B2 (ja) * | 2019-01-31 | 2024-02-06 | 日本電気硝子株式会社 | プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077778A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 光半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3586363B2 (ja) * | 1997-08-28 | 2004-11-10 | 株式会社東芝 | 電子部品の製造方法 |
-
2000
- 2000-03-30 JP JP2000094575A patent/JP4605850B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077778A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 光半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2001284696A (ja) | 2001-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3028791B2 (ja) | チップ部品の実装方法 | |
KR100852567B1 (ko) | 광학 장치 장착 방법 및 광학 헤드 장치 | |
JP2587151B2 (ja) | 光モジュールの製造方法 | |
JP2985830B2 (ja) | 光モジュール及びその製造方法 | |
JP3731542B2 (ja) | 光モジュール及び光モジュールの実装方法 | |
JPH06120225A (ja) | 光モジュールの製造方法 | |
JPH04152682A (ja) | アレイ状光素子用サブ基板の作製方法 | |
JP4605850B2 (ja) | 光実装基板の製造方法 | |
JP2004012803A (ja) | 光伝送用プリント板ユニット及び実装方法 | |
JP2007133011A (ja) | 光結合構造およびその製造方法、光モジュール | |
JP3036446B2 (ja) | 光素子の実装方法 | |
JP4429564B2 (ja) | 光部品及び電気部品の実装構造及びその方法 | |
JPH10311937A (ja) | 端面発光素子或は受光素子の実装構造 | |
JPH08179154A (ja) | 光モジュールの実装方法および構造 | |
US7007835B2 (en) | Solder bonding technique for assembling a tilted chip or substrate | |
KR100524672B1 (ko) | 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈 | |
JP3393483B2 (ja) | 光半導体モジュール及びその製造方法 | |
JP2000323649A (ja) | ハイブリッド集積素子およびその製造方法 | |
JP2000022279A (ja) | 光素子の実装構造 | |
US6947229B2 (en) | Etalon positioning using solder balls | |
JP2006128254A (ja) | 光素子の実装構造体及び実装方法 | |
JP2021196478A (ja) | 光モジュール | |
JPH0772352A (ja) | 光半導体素子のフリップチップ実装構造 | |
JPH0730092A (ja) | 光素子モジュール | |
JP2004317629A (ja) | 光送信モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |