[go: up one dir, main page]

DE102004022884B4 - Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102004022884B4
DE102004022884B4 DE102004022884A DE102004022884A DE102004022884B4 DE 102004022884 B4 DE102004022884 B4 DE 102004022884B4 DE 102004022884 A DE102004022884 A DE 102004022884A DE 102004022884 A DE102004022884 A DE 102004022884A DE 102004022884 B4 DE102004022884 B4 DE 102004022884B4
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor device
rewiring
rewiring substrate
external contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004022884A
Other languages
English (en)
Other versions
DE102004022884A1 (de
Inventor
Edward FÜRGUT
Holger Wörner
Simon Jerebic
Michael Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004022884A priority Critical patent/DE102004022884B4/de
Priority to PCT/DE2005/000840 priority patent/WO2005109499A2/de
Publication of DE102004022884A1 publication Critical patent/DE102004022884A1/de
Priority to US11/593,150 priority patent/US7545047B2/en
Application granted granted Critical
Publication of DE102004022884B4 publication Critical patent/DE102004022884B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W70/614
    • H10P72/74
    • H10W70/09
    • H10W90/00
    • H10W70/093
    • H10W70/60
    • H10W70/682
    • H10W70/685
    • H10W72/241
    • H10W72/884
    • H10W72/9223
    • H10W72/923
    • H10W72/9413
    • H10W72/9415
    • H10W72/942
    • H10W74/019
    • H10W74/15
    • H10W90/722
    • H10W90/732
    • H10W90/734
    • H10W90/754

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Halbleiterbauteil mit einem Umverdrahtungssubstrat (1) als Stapelelement für einen Halbleiterbauteilstapel (25), wobei das Umverdrahtungssubstrat (1) eine Unterseite (2) und eine Oberseite (4) des Halbleiterbauteils (10) bildet, wobei das Umverdrahtungssubstrat (1) einen vorbereiteten Rahmen (41), der eine erste Kunststoffmasse (42) aufweist, und wobei ein Halbleiterchip (6) innerhalb des Kunststoffrahmens (41) angeordnet ist, wobei die Rückseite und Randseiten des Halbleiterchips (6) in einer zweiten Kunststoffmasse (46) eingebettet sind, wobei Außenkontaktflecken (7, 9) auf der Unterseite (2) und auf der Oberseite (4) mindestens in einem Randbereich (11) des Umverdrahtungssubstrats (1) angeordnet sind, die über Durchkontakte (8) durch das Umverdrahtungssubstrat (1) elektrisch in Verbindung stehen, wobei die Durchkontakte (8) einen im Volumen des Umverdrahtungssubstrats (1) mit Rückseite (14) und Randseiten (12, 13) eingebetteten Halbleiterchip (6) umgeben, und wobei die Unterseite (2) des Umverdrahtungssubstrats (1) mit ihren Außenkontaktflecken (9) und die aktive Oberseite (15) des Halbleiterchips (6) mit seinen Kontaktflächen (5) eine koplanare Fläche...

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit einem Umverdrahtungssubstrat, insbesondere betrifft die Erfindung eine Bauteilanordnung zum Stapeln von Halbleiterbauteilen mit einem Umverdrahtungssubstrat, das eine Oberseite für ein zu stapelndes Halbleiterbauteil und eine Unterseite für das Anbringen von Außenkontakten aufweist.
  • Bei herkömmlichen Halbleiterbauteilen mit einem Umverdrahtungssubstrat sind auf der Unterseite des Umverdrahtungssubstrats Außenkontakte angeordnet, und auf der Oberseite des Umverdrahtungssubstrats ist wenigstens ein Halbleiterchip, beispielsweise ein Speicherbauteil, wie ein DRAM im Zentrum der Oberseite des Umverdrahtungssubstrats angeordnet.
  • Soll ein derartiges herkömmliches Bauteil als stapelbares Halbleiterbauteil für ein Halbleitermodul aus gestapelten Halbleiterbauteilen eingesetzt werden, so können nur die Randbereiche des Umverdrahtungssubstrats für das Anbringen von Außenkontakten eines gestapelten Halbleiterbauteils zur Verfügung stehen, da das Zentrum der Oberseite des Umverdrahtungssubstrats von dem Halbleiterchip eingenommen wird. Die Anzahl und Anordnung von Außenkontakten des zu stapelnden Halbleiterbauteils ist dadurch sehr eingeschränkt, sodass eine hohe Anzahl bekannter Gehäusetypen, wie BGA (Ball Grid Array) oder LGA (Land Grid Array)-Gehäuse, nicht auf einem herkömmlichen Halbleiterbauteil mit Umverdrahtungssubstrat gestapelt werden können.
  • Eine Lösung dieses Stapelproblems ist aus der Druckschrift DE 101 38 278 C1 bekannt. Zum Stapeln werden herkömmliche Halbleiterbauteile mit BGA oder LGA-Gehäuse mit zusätzlichen flexiblen Umverdrahtungsfolien versehen, die großflächiger sind, als die zu stapelnden Halbleiterbauteile und die über den Rand der Halbleiterbauteile hinaus ragen, sodass sie in Richtung auf ein darunter angeordnetes Halbleiterbauteil eines Halbleiterbauteilstapels gebogen und über die flexible Folie mit dem darunter angeordneten Halbleiterbauteil elektrisch verbunden werden können.
  • Ein Halbleitermodul mit derartig gestapelten Halbleiterbauteilen hat den Nachteil, dass die Halbleiterbauteile nicht mit geringst möglichem Raumbedarf gestapelt werden können, zumal auch die abgebogene Umverdrahtungsfolie einen Biegeradius erfordert, der nicht unterschritten werden kann, ohne Mikrorisse in den auf der Umverdrahtungsfolie angeordneten Umverdrahtungsleitungen zu riskieren.
  • Darüber hinaus hat ein derartiges Halbleitermodul den Nachteil, dass sich die Dicke jeder Stapelstufe aus der Dicke des Halbleiterchips plus der nicht unerheblichen Dicke des Umverdrahtungssubstrats zusammensetzt.
  • Aus der DE 103 20 646 A1 sowie der DE 102 24 124 A1 und der US 2003/0153119 A1 sind elektronische Bauteile bekannt, bei denen Durchkontakte den Halbleiterchip umgeben. Der Halbleiterchip und die Durchkontakte sind in einer Kunststoffmasse angeordnet.
  • Ein Modul mit mehren gestapelten Schichten ist aus der EP 0920058 A2 bekannt. Die Durchkontakte sind in den Schichten angeordnet und Leiterbahnen sind auf den Schichten angeordnet und bilden eine drei-dimensionale Umverdrahtungsstruktur.
  • Aus der WO 03/015165 A2 ist ein elektronisches Bauteil bekannt, das eine mehrlagige Umverdrahtungsschicht aufweist, die auf einer Kunststoffgehäusemasse angeordnet ist und zudem mit der Unterseite eines darin eingebetteten chips koplanar ist.
  • Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit Umverdrahtungssubstrat und ein Verfahren zur Herstellung desselben anzugeben, das in beliebiger Zahl aufeinander stapelbar ist, um ein Halbleitermodul zu bilden. Ferner ist es Aufgabe der Erfindung, dass dieses stapelbare Bauteil mit unterschiedlich aufgebauten Basisbauteilen und mit unterschiedlich aufgebauten obersten Halbleiterbauteilen zu einem Halbleitermodul kombiniert werden kann. Darüber hinaus ist es Aufgabe der Erfindung ein Halbleiterbauteil mit einem Umverdrahtungssubstrat anzugeben, mit dem ein Stapeln nicht auf wenige vorgegebene Muster von Halbleiterbauteilen eingeschränkt ist, sondern bei dem die Anordnung und Zuordnung von verbindenden Außenkontakten beliebig variiert werden kann. Ferner ist es Aufgabe der Erfindung, den Raumbedarf und den Flächenbedarf eines Halbleitermoduls zu minimieren.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit einem Umverdrahtungssubstrat als Stapelelement für einen Halbleiter bauteilstapel geschaffen. Dazu bildet das Umverdrahtungssubstrat eine Unterseite und eine Oberseite des Halbleiterbauteils. Das Umverdrahtungssubstrat weist einen vorbereiteten Rahmen auf, der eine erste Kunststoffmasse aufweist. Der Halbleiterchip ist innerhalb des Kunststoffrahmens angeordnet. Sowohl auf der Unterseite als auch auf der Oberseite des Halbleiterbauteils sind mindestens in einem Randbereich des Umverdrahtungssubstrats Außenkontaktflecken angeordnet, die über Durchkontakte durch das Umverdrahtungssubstrat elektrisch in Verbindung stehen. Die Durchkontakte sind durch das Umverdrahtungssubstrat in der ersten Kunststoffmasse angeordnet und umgeben mit dieser ersten Kunststoffmasse, den im Volumen des Umverdrahtungssubstrats angeordneten Halbleiterchip, der mit seiner Rückseite und seinen Randseiten in einer zweiten Kunststoffmasse des Umverdrahtungssubstrats eingebettet ist. Die Unterseite des Umverdrahtungssubstrats mit ihren Außenkontaktflecken und die aktive Oberseite des Halbleiterchips mit seinen Kontaktflächen weisen eine gemeinsame koplanare Fläche auf.
  • Dieses Halbleiterbauteil hat den Vorteil, dass es als Stapelelement nur die Dicke eines Umverdrahtungssubstrats mit Durchkontakten aufweist, da der Halbleiterchip im Volumen des Umverdrahtungssubstrats angeordnet ist. Ein weiterer Vorteil ergibt sich aus der koplanaren Fläche, die durch die aktive Oberseite des Halbleiterchips und durch die Unterseite des aus zwei Kunststoffmassen zusammengesetzten Umverdrahtungssubstrats gebildet wird. Auf dieser Unterseite können somit beliebige Verdrahtungen durch Aufbringen einer entsprechend strukturierten Umverdrahtungsschicht zwischen den Kontaktflächen des Halbleiterchips und den Außenkontaktflecken durchgeführt werden. Das Gleiche gilt für die Oberseite des Halbleiterbauteils, die von der Oberseite des Umverdrahtungssubstrats gebildet wird und Außenkontaktflecken aufweist, die über Durchkontakte und über eine Umverdrahtungsstruktur mit den Kontaktflächen des Halbleiterchips auf der Unterseite des Umverdrahtungssubstrats verbunden werden können.
  • Außerdem können die oberen Außenkontaktflächen mit einer Lotschicht beschichtet werden, um weitere Halbleiterbauteile, sowie Halbleiterbauteile gleicher Bauart, zu stapeln. Während bei bisherigen Stapeln ein Zwischenverbindungssubstrat oder eine Zwischenverbindungsfolie vorgesehen ist, um ein Stapeln von Halbleiterbauteilen zu ermöglichen, können derartige Zwischenverbindungsteile bei dem erfindungsgemäßen Stapelelement weggelassen werden. Somit wird eine höhere Komplexität und eine höhere Stapeldichte erreicht wird. Die Funktion eines derartigen Zwischenverbindungssubstrats, bzw. einer derartigen Zwischenverbindungsfolie übernimmt hier die auf der koplanaren Fläche anbringbare Umverdrahtungsstruktur auf der Unterseite des Umverdrahtungssubstrats bzw. des Halbleiterbauteils.
  • In einer weiteren Ausführungsform der Erfindung ist die koplanare Fläche zunächst von einer Isolationsschicht bedeckt, die Fenster zu den Kontaktflächen des Halbleiterchips und zu den Außenkontaktflecken der Unterseite des Umverdrahtungssubstrats aufweist. Eine solche Isolationsschicht hat den Vorteil, dass sie Übergänge von dem Halbleiterchipmaterial der aktiven Oberseite des Halbleiterchips zu den ersten und zweiten Kunststoffmassen des Umverdrahtungssubstrats in der Ebene der koplanaren Fläche überbrücken und die elektrische Spannungsfestigkeit erhöhen kann. Die Fenster zu den Kontaktflächen und zu den Außenkontaktflecken können in die Isolationsschicht durch Laserabtrag oder durch photolithographische Verfahren mit anschließender Trocken- oder Nassätztechnik eingebracht werden.
  • Die strukturierte Umverdrahtungsschicht kann auf der Isolationsschicht aufgebracht werden und die Verbindung zu den Außenkontaktflächen des Halbleiterchips und den Kontaktflecken der Unterseite des Umverdrahtungssubstrats herstellen. Die strukturierte Umverdrahtungsschicht kann auch direkt auf die koplanare Fläche aufgebracht sein, zumal die Oberseite des Halbleiterchips eine isolierende Passivierungsschicht aufweist und die erste und zweite Kunststoffmasse isolierend sind. Die strukturierte Umverdrahtungsschicht ermöglicht entweder nur die Randbereiche des Halbleiterbauteils mit Außenkontakten auf der Unterseite zu bestücken, oder auch auf der gesamten Unterseite des Halbleiterbauteils Außenkontakte zu verteilen. Der gleiche Vorteil ergibt sich auch für die Oberseite des Halbleiterbauteils, wenn dort eine entsprechende strukturierte Umverdrahtungsschicht vorgesehen wird. Eine derartige strukturierte Umverdrahtungsschicht kann schließlich von einer Lötstopplackschicht bedeckt sein, die einen Zugriff auf die Außenkontaktflecken der Unterseite des Umverdrahtungssubstrats freilässt.
  • Die Strukturierung der Lötstoppschicht kann wiederum mit photolacktechnischen Maßnahmen erfolgen. Der Vorteil, die Unterseite des Halbleiterbauteils, bzw. des Umverdrahtungssubstrats, bis auf die Außenkontaktflecken mit einer Lötstoppschicht zu versehen, ist, dass beim Auflöten der Außenkontakte auf die Außenkontaktflecken die Umverdrahtungsleitungen der Umverdrahtungsschicht vor einem Benetzen mit Lötmaterial geschützt sind, insbesondere wenn die Außenkontakte Lotbälle oder eine Lotschicht aufweisen.
  • Eine strukturierte Umverdrahtungsschicht wird auf der Oberseite derart mit einem Anordnungsmuster von Außenkontaktflecken versehen, dass sie kongruent mit einem Anordnungsmuster von Außenkontaktflecken oder Außenkontakten eines zu stapelnden Halbleiterbauteils sind, um eine elektrische Verbindung zu ermöglichen. Somit hat das erfindungsgemäße Halbleiterbauteil den Vorteil, dass beliebige Anordnungsmuster für zu stapelnde Halbleiterbauteile auf seiner Oberseite vorgesehen werden können.
  • Mit der Erfindung lässt sich ein Halbleiterbauteilmodul realisieren, das einen Stapel aus den oben beschriebenen Halbleiterbauteilen als Stapelelemente aufweist. Dabei können die Stapelelemente völlig gleichartig ausgebildet sein und Außenkontakte auf den Randbereichen der jeweiligen Umverdrahtungssubstrate aufweisen, wobei das unterste Halbleiterbauteil als Halbleiterbasisbauteil auf seiner Unterseite ein Anordnungsmuster von Außenkontakten aufweisen kann, das den Anordnungsmustern von oberflächenmontierbaren Halbleiterbauteilen entsprechen.
  • In einer weiteren Ausführungsform der Erfindung kann die Oberseite des Halbleiterbauteilmoduls eine strukturierte Um verdrahtungsschicht aufweisen, mit der es möglich ist, auf dem obersten Halbleiterbauteil des Halbleiterbauteilstapels, sowohl passive, als auch oberflächenmontierbare aktive Bauteile anzuordnen. Diese Bauteile stehen mit den darunter angeordneten Halbleiterbauteilen des Halbleiterbauteilmoduls elektrisch in Verbindung.
  • Darüber hinaus ist es möglich, als oberstes gestapeltes Halbleiterbauteil ein Halbleiterbauteil mit einem internen Chipstapel aus zwei Halbleiterchips vorzusehen. Vorzugsweise wird bei diesem internen Halbleiterchipstapel mindestens ein Halbleiterchip Flipchip-Kontakte aufweisen, während der zweite Halbleiterchip mit der Kunststoffmasse, die den Halbleiterchipstapel umgibt, eine koplanare Fläche ausbildet, auf der eine entsprechend strukturierte Umverdrahtungsschicht vorgesehen ist.
  • Ein weiterer Aspekt der Erfindung betrifft einen Nutzen für mehrere Halbleiterbauteile, die auf dem Nutzen in entsprechenden Bauteilpositionen vorgesehen sind, wobei die Bauteilpositionen auf einer entfernbaren Trägerfolie angeordnet sind. Ein derartiger Nutzen für mehrere gleichartige Halbleiterbauteile, die als Stapelelemente aufgrund des erfindungsgemäßen Aufbaus einsetzbar sind, kann als Verbundplatte gefertigt und angeboten werden. Diese Verbundplatte kann beispielsweise vom Endverbraucher in einzelne stapelbare Halbleiterbauteile aufgeteilt werden.
  • Ein Verfahren zur Herstellung eines Nutzens weist die nachfolgenden Verfahrensschritte auf. Zunächst wird eine Trägerfolie auf einem Träger bereitgestellt. Dieser Träger kann gleichzeitig eine Moldformhälfte eines Moldwerkzeugs sein, wenn vorgesehen ist, den Nutzen durch Molden zu realisieren.
  • Als Träger kann auch ein Formteil eines Dispense-Prozesses vorgesehen sein, wobei die Trägerfolie in die Dispense-Form eingelegt wird. Danach wird auf die Trägerfolie ein in einem Parallelprozess bereits vorbereiteter Kunststoffrahmen aufgebracht, der eine erste Kunststoffmasse aufweist. Dieser Kunststoffrahmen weist mehrere in Zeilen und Spalten angeordnete Bauteilpositionen auf, und umgibt jede der Bauteilpositionen mit einem entsprechenden Rahmen.
  • In dieser ersten Kunststoffmasse des Kunststoffrahmens sind Durchkontakte angeordnet, die Außenkontaktflecken auf der Oberseite des Kunststoffrahmens und auf der Unterseite des Kunststoffrahmens elektrisch miteinander verbinden. Der Kunststoffrahmen umschließt in der Mitte der Bauteilpositionen eine freie Fläche der Trägerfolie. Auf diese Fläche wird ein Halbleiterchip innerhalb des Kunststoffrahmens unter Fixieren seiner aktiven Oberseite auf der Trägerfolie aufgebracht. Anschließend kann der Kunststoffrahmen unter Einbetten der Rückseite und der Randseiten des Halbleiterchips in einer zweiten Kunststoffmasse aufgefüllt werden, sodass eine koplanare Fläche auf der Unterseite zur Trägerfolie hin entsteht und eine ebene Fläche die Oberseite des Nutzens bildet.
  • Als Nächstes wird der Träger und die Trägerfolie entfernt, sodass eine freitragende Verbundplatte mit einer koplanaren Fläche aus den aktiven Oberseiten der Halbleiterchips und den Unterseiten der umgebenden ersten und zweiten Kunststoffmassen mit einer Verdrahtungsstruktur zur Verfügung steht. Diese Verdrahtungsstruktur weist jedoch lediglich Außenkontaktflecken auf der Oberseite und der Unterseite der Verbundplatte auf. In einem weiteren Schritt kann eine strukturierte Umverdrahtungsschicht auf die koplanare Fläche aufgebracht werden, wobei die Kontaktflächen der aktiven Oberseite der Halb leiterchips mit Außenkontaktflecken des Kunststoffrahmens verbunden werden.
  • Dieses Verfahren hat den Vorteil, dass ein Nutzen in Form einer Verbundplatte entsteht, bei der in paralleler Herstellungsweise gleichzeitig viele Halbleiterbauteile als Stapelelemente mit dem entstehenden Nutzen zur Verfügung stehen. Ein weiterer Vorteil besteht darin, dass auch die Oberseite dieses Nutzens, die in den Bauteilpositionen lediglich Außenkontaktflecken aufweist, mit einer weiteren Umverdrahtungsstruktur versehen werden kann, um sowohl auf der Unterseite als auch auf der Oberseite gleichmäßig verteilte Außenkontaktflecken bereitzustellen. Damit ist der Vorteil verbunden, dass ein Stapeln nicht nur in den Bereichen der Halbleiterbauteile eine Verbindung zwischen Halbleiterbauteilen hergestellt werden kann, sondern die gesamte Fläche einer Bauteilposition für das Anordnen von Außenkontakten, sowohl auf der Unterseite als auch auf der Oberseite, zur Verfügung steht.
  • Bei einer bevorzugten Durchführung des Verfahrens werden die Halbleiterchips auf die Trägerfolie innerhalb des Kunststoffrahmens mittels Klebetechnik aufgebracht. Dazu kann die Trägerfolie eine entsprechende Klebstoffschicht aufweisen. Vor einem Auftrennen des Nutzens in einzelne Halbleiterbauteile können auch die Außenkontaktflecken verstärkt werden, um Halbleiterbauteile für eine Oberflächenmontage bereit zu stellen, oder es werden bereits die Außenkontakte in Form von Lotbällen auf die jeweiligen Außenkontaktflecken aufgebracht und erst dann der Nutzen in einzelne Halbleiterbauteile getrennt.
  • Zur Herstellung eines Halbleitermoduls mit gestapelten Halbleiterbauteilen ist es dann lediglich erforderlich, die aus dem Nutzen getrennten Halbleiterbauteile übereinander zu stapeln. Dabei werden ihre Außenkontaktflecken oder ihre Außenkontakte elektrisch miteinander verbunden. Zum Stapeln können durch entsprechende Strukturierung der Umverdrahtungsschichten auf der Unterseite und/oder auf der Oberseite Kontaktfleckenanordnungen geschaffen werden, die es ermöglichen, unterschiedliche Halbleiterbauteile mit entsprechenden Außenkontaktmustern auf diesem Halbleiterbauteil, das aus einem Umverdrahtungssubstrat besteht, zu stapeln.
  • Zusammenfassend ist festzustellen, dass die Erfindung ein Stapeln von voneinander unabhängigen Halbleitergehäusen ermöglicht. Dazu wird eine Gehäusetechnologie modifiziert und ein bisher nicht strukturiertes Rahmenmaterial aus Kunststoff mit Durchgangskontakten und Außenkontaktflecken versehen, sodass ein universelles Stapelelement, bestehend aus einem Umverdrahtungssubstrat mit einem im Volumen untergebrachtem Halbleiterchip entsteht. Dieses Stapelelement ist ein vollwertiges Halbleiterbauteil und kann auch als Halbleiterbasisbauteil vertrieben werden. Da dieses Bauteil sowohl auf seiner Gehäuseoberseite als auch auf seiner Gehäuseunterseite Kontaktflecken aufweist, kann es mit beliebigen weiteren Halbleiterbauteilen oder Gehäusen zu einem Stapel oder zu einem Halbleitermodul montiert werden. Zusammenfassend weist der Gegenstand der Erfindung die nachfolgenden Vorteile auf:
    • 1. Aufgrund der so genannten "Build-up"-Technik ergeben sich hohe Verdrahtungsdichten und es steht somit eine größere Fläche für die vertikale Kontaktierung zur Verfügung. Andererseits können kleinere Gehäuse mit höheren Designfreiheiten realisiert werden.
    • 2. Beim Stapeln derartiger Halbleiterbauteile gemäß der Erfindung lassen sich auch Mehrfach-Stapel erzielen, zumal die Anzahl der Stapelelemente pro Stapel nicht begrenzt ist.
    • 3. Bei einer direkten Verbindung über Kontaktflecken durch ein stumpfes Verlöten der Halbleiterbauteile im Stapel miteinander lassen sich räumlich komprimierte Stapel herstellen, was bisher nicht möglich ist.
    • 4. Weiterhin ergeben sich für die erfindungsgemäßen Halbleiterbauteile eine verbesserte elektrische Ausführung, ein verbesserter Formfaktor, eine höhere Verdrahtungsdichte und eine zuverlässige Herstellbarkeit von großflächigen Nutzen für mehrere der erfindungsgemäßen Bauteile in entsprechenden Halbleiterbauteilpositionen.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß der Erfindung;
  • 2 zeigt einen schematischen Querschnitt eines Kunststoffrahmens einer einzelnen Bauteilposition eines Nutzens;
  • 3 zeigt einen schematischen Querschnitt eines Kunststoffrahmens gemäß 1 mit einem Halbleiterchip;
  • 4 zeigt einen schematischen Querschnitt eines Kunststoffrahmens gemäß 3 mit aufgefüllter Aussparung zu einer Verbundplatte;
  • 5 zeigt einen schematischen Querschnitt einer Verbundplatte gemäß 4 mit einer Umverdrahtungsschicht auf ihrer Unterseite;
  • 6 zeigt einen schematischen Querschnitt eines fertig gestellten Halbleiterbauteils gemäß 1;
  • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteilmodul mit zwei erfindungsgemäßen Halbleiterbauteilen gemäß einer ersten Ausführungsform der Erfindung;
  • 8 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteilmodul mit zwei gestapelten Halbleiterbauteilen und einem passiven Bauteil gemäß einer zweiten Ausführungsform der Erfindung;
  • 9 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteilmodul mit zwei gestapelten Halbleiterbauteilen gemäß einer dritten Ausführungsform der Erfindung;
  • 10 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteilmodul mit drei gestapelten Halbleiterbauteilen gemäß einer vierten Ausführungsform der Erfindung.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 10 gemäß der Erfindung. Das Halbleiterbauteil 10 weist einen Kunststoffrahmen 41 aus einer ersten Kunststoffmasse 42 in einem Randbereich 11 des Halbleiterbauteils 10 und einen Mittenbereich 20 aus einer zweiten Kunststoffmasse 46 auf. Die Dicke D des Bauteils entspricht in etwa der Dicke d eines Umverdrahtungssubstrats, das durch den Kunststoffrahmen 41 und den Mittenbereich 20 gebildet wird. Auf der Unterseite 2 weist das Umverdrahtungssubstrat 1 eine koplanare Fläche 3 auf, die aus der aktiven Oberseite 15 eines im Mittenbereich 20 angeordneten Halbleiterchips 6 und den Unterseiten der Kunststoffmassen 42 und 46 gebildet wird. Auf dieser Unterseite 2 des Umverdrahtungssubstrats 1 befinden sich auf der koplanaren Fläche 3 im Randbereich 11 Außenkontaktflecken 9, die in den Kunststoffrahmen 41 integriert sind. Auf der Oberseite 4 des Umverdrahtungssubstrats 1 sind im Randbereich 11 Außenkontaktflecken 7 angeordnet, die über Durchkontakte 8 mit den Außenkontaktflecken 9 auf der Unterseite 2 des Umverdrahtungssubstrats 1 elektrisch in Verbindung stehen.
  • Der Halbleiterchip 6 im Mittenbereich 20 des Halbleiterbauteils 10 ist von der zweiten Kunststoffmasse 46 auf seiner Rückseite 14 und auf seinen Randseiten 12 und 13 umgeben. Lediglich die aktive Oberseite 15 mit der Kontaktfläche 5 ist frei von Kunststoffmasse, sodass ein Zugriff auf die Kontaktfläche 5 von der koplanaren Fläche 3 aus möglich ist. Auf der Unterseite des Umverdrahtungssubstrats 1 ist in der Ausführungsform der Erfindung, wie sie 1 zeigt, eine dreilagige Umverdrahtungsschicht 18 angeordnet. Diese drei Lagen werden von drei Schichten gebildet. Zunächst ist auf der koplanaren Fläche 3 eine Isolationsschicht 16 als erste Lage aufgebracht. Die Isolationsschicht 16 weist Fenster 17 auf. Über diese Fenster 17 ist ein Zugriff zu der Kontaktfläche 5 auf der aktiven Oberseite 15 des Halbleiterchips 6 und einen Zugriff auf die Außenkontaktflecken 9 des Kunststoffrahmens 41 ermöglichen. Auf der Isolationsschicht 16 ist als zweite Lage eine Umverdrahtungsstruktur 21 angeordnet, die Umverdrahtungsleitungen 19 aufweist, welche die Außenkontaktflecken 9 mit Außenkontakten 22 und mit den Kontaktflächen 5 verbinden. Die dritte und abschließende Lage der Umverdrahtungsschicht 18 bildet eine Lötstoppschicht 24, welche den Zugriff von Außenkontakte 22 auf entsprechende Außenkontaktflecken der Umverdrahtungsstruktur über entsprechende Fenster in der Lötstoppschicht 24 ermöglicht. Auf diesem Bauteil 10 können zumindest in den Randbereichen 11 unter Kontaktierung der Außenkontaktflecken 7 weitere Halbleiterbauteile gestapelt werden.
  • Für Anwendungen bei denen auch auf der Oberseite 4 des Halbleiterbauteils 10 Außenkontaktflächen 7 im Mittenbereich 20 des Halbleiterbauteils 10 zur Verfügung gestellt werden sollen, wird eine entsprechende zwei oder dreilagige Umverdrahtungsschicht 18 auch auf der Oberseite 4 des Umverdrahtungssubstrats 1 aufgebracht. Durch das Einbauen des Halbleiterchips 6 und seiner Verbindungen in das Volumen des Umverdrahtungssubstrats 1 wird die Dicke D des Halbleiterbauteils 10 auf ein Minimum verringert und der Zugriff zu den Kontaktflächen 5 des Halbleiterchips 6 über die Außenkontaktflecken 9, sowohl von der Oberseite 4 als auch von der Unterseite 2 aus, ermöglicht. Dabei kann auf der Oberseite 4 das Anordnungsmuster 26 der Außenkontaktflecken 7 bei entsprechendem Anbringen einer weiteren Umverdrahtungsschicht 23 auf der Oberseite 4 dem Anordnungsmuster 26 von Außenkontakten 22 eines gestapelten Halbleiterbauteils angepasst werden.
  • Die 2 bis 5 zeigen schematische Querschnitte durch Komponenten einzelne Verfahrensstufen bei der Herstellung eines Halbleiterbauteils 10 gemäß 1.
  • 2 zeigt einen schematischen Querschnitt eines Kunststoffrahmens 41 einer einzelnen Bauteilposition 45 eines Nutzens. Dazu wird ein Träger 39 mit einer Trägerfolie 38 bestückt und auf dieser Trägerfolie 38 werden entweder einzelne Kunststoffrahmen oder ein großflächiger Kunststoffrahmen 41 mit einzelnen Bauteilpositionen 45 aufgeklebt. Diese Kunststoffrahmen 41 weisen bereits auf ihren Unterseiten 2 Außenkontaktflecken 9 auf. In ihrem Volumen sind Durchkontakte 8 eingebettet, welche die Außenkontaktflecken 9 mit Außenkontaktflecken 7 auf der Oberseite 5 des Kunststoffrahmens 41 elektrisch verbinden und somit eine dreidimensionale erste Umverdrahtungsstruktur 43 bilden.
  • 3 zeigt einen schematischen Querschnitt eines Kunststoffrahmens 41 gemäß 1 mit einem Halbleiterchip 6. Der in 2 gezeigte Mittenbereich 20 der Bauteilposition 45 wird von dem Kunststoffrahmen 41 umgeben und lässt einen Zugriff auf eine freiliegende Fläche 44 der Trägerfolie 38 zu. In 3 wird nun in dem Mittenbereich 20 auf die Trägerfolie 38 ein Halbleiterchip 6 mit seiner aktiven Oberseite 15 geklebt, sodass die Kontaktfläche 5 des Halbleiterchips 6 auf der Trägerfolie 38 liegt. Somit sind in 3 die Unterseite 2 des Kunststoffrahmens 41 und die aktive Oberseite 15 des Halbleiterchips 6 koplanar ausgerichtet.
  • 4 zeigt einen schematischen Querschnitt eines Kunststoffrahmens 41 gemäß 3 mit aufgefüllter Aussparung zu einer Verbundplatte 47. Bei diesem Schritt wird der Halbleiterchip 6 mit seiner Rückseite 14 und seinen Randseiten 12 und 13 in eine zweite Kunststoffmasse 46, die den Mittenbereich 20 auffüllt, eingebettet. Da dieses Auffüllen nicht nur in der hier gezeigten Bauteilposition 45 durchgeführt wird, sondern gleichzeitig in sämtlichen Bauteilpositionen eines Nutzens, entsteht eine Verbundplatte 47, die formstabil und selbsttragend ist. Von dieser formstabilen und selbsttragenden Verbundplatte 47 wird die Trägerfolie 38 wie es 4 zeigt, abgezogen, sodass die Unterseite 2 nun eine koplanare Fläche 3 darstellt, auf der die Außenkontaktflecken 9 und die Kontaktfläche 5 angeordnet sind.
  • 5 zeigt einen schematischen Querschnitt einer Verbundplatte 47 gemäß 4 mit einer Umverdrahtungsschicht 18 auf ihrer Unterseite 2. Diese dreilagige Umverdrahtungsschicht 18 wird nach dem Abziehen der Trägerfolie auf die koplanare Oberseite 3 des Umverdrahtungssubstrats 1 aufgebracht. Diese Umverdrahtungsschicht 18 ist, wie in 1 bereits erörtert und gezeigt, eine dreilagige Umverdrahtungsschicht 18 aus einer Isolationsschicht 16, einer Umverdrahtungsstruktur 21 und einer Lötstoppschicht 24.
  • 6 zeigt einen schematischen Querschnitt eines fertig gestellten Halbleiterbauteils 10 gemäß 1. Um das Halbleiterbauteil 10 fertig zu stellen, wird die in 5 gezeigte Bauteilposition 45 aus der Verbundplatte herausgeschnitten und an vorgesehenen Stellen auf der Unterseite werden Außenkontakte 22 angebracht. Eine alternative Möglichkeit besteht darin, die Außenkontakte 22 noch auf jede der Bauteilpositionen 45 des Nutzens, wie ihn 5 zeigt, anzubringen und dann den Nutzen in einzelne Halbleiterbauteile 10 zu zerteilen. Dieses in 6 gezeigte Halbleiterbauteil 10 kann als Halbleiterbasisbauteil 27 eines Stapels eingesetzt werden.
  • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteilmodul 37 mit zwei erfindungsgemäßen Halbleiterbauteilen 10 und 50 gemäß der ersten Ausführungsform der Erfindung. Um diese beiden Halbleiterbauteile 10 und 50 zu einem Halbleiterbauteilstapel 25 zusammenzufügen, werden die Außenkontaktflecken 9 auf der Unterseite des gestapelten Halbleiterbauteils 50 durch eine Lotschicht 48 verstärkt und anschließend auf die Außenkontaktflecken 7 auf der Oberseite 4 des Halbleiterbauteils 10 aufgelötet. Da die Außenkontaktflecken 9 mit den Kontaktflächen 5 des Halbleiterchips 6 des gestapelten Halbleiterbauteils 50 über die Umverdrahtungsschicht 18 des gestapelten Halbleiterbauteils 50 verbunden sind, besteht auch eine Verbindung zu den Kontaktflächen 5 des Halbleiterchips 6 des Halbleiterbasisbauteils 27. Während die Außenkontakte 22 des Halbleiterbasisbauteils 27 gleichmäßig über die Unterseite verteilt sind, erfolgt die Kopplung zwischen dem gestapelten Halbleiterbauteil 50 und dem Basishalbleiterbauteil 27 lediglich über die Randbereiche 11, die von dem Kunststoffrahmen 41 jedes Halbleiterbauteils 10 und 50 gebildet werden.
  • 8 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteilmodul 37 mit frei gestapelten Halbleiterbauteilen 10 und 51 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren, werden in den weiteren Figuren mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied der zweiten Ausführungsform gegenüber der ersten Ausführungsform liegt darin, dass sowohl das Halbleiterbasisbauteil 27 als auch das gestapelte Halbleiterbauteil 51 eine obere Umverdrahtungsstruktur 23 auf der Oberseite 4 des Umverdrahtungssubstrats 1 aufweisen. Somit ist es möglich, ei nerseits das gestapelte Halbleiterbauteil 51 mit Außenkontakten 22 zu versehen, die über die gesamte Unterseite 2 des Umverdrahtungssubstrats 1 verteilt angeordnet sind. Außerdem können auf der Oberseite 28 des Halbleiterbauteilstapels 30 passive Bauteile 29 und oberflächenmontierte aktive Bauteile 31 angeordnet werden, die ein ganz anderes Anordnungsmuster für die Außenkontaktflecken 7 auf der Oberseite 28 des Halbleitermoduls 30 erfordern.
  • 9 zeigt einen Querschnitt durch ein Halbleiterbauteilmodul 37 aus einem Halbleiterstapel 35 mit zwei gestapelten Halbleiterbauteilen 10 und 52 einer dritten Ausführungsform der Erfindung. Während das Basishalbleiterbauteil 27 dem Halbleiterbauteil 10 entspricht, das in 1 gezeigt wird, unterscheidet sich das gestapelte Halbleiterbauteil 52 von den bisher gestapelten Halbleiterbauteilen 50 und 51 der vorhergehenden Figuren dadurch, dass ein interner Chipstapel 32 mit einem unteren Halbleiterchip 33, der mit seiner passiven Rückseite auf einer Umverdrahtungsplatte 49 angeordnet ist vorgesehen ist. Dieser untere Halbleiterchip 33 ist mit der Umverdrahtungsstruktur einer Umverdrahtungsplatte 49 des gestapelten Halbleiterbauteils 52 über Bonddrähte 55 verbunden und trägt auf seiner Oberseite den gestapelten Halbleiterchip 34, der über Flipchip-Kontakte 36 mit Kontaktflächen 5 des unteren Halbleiterchips 33 verbunden ist. Mit diesem Halbleiterchipmodul 37 wird gezeigt, wie flexibel das Stapelelement, bzw. das Halbleiterbasisbauteil 27 einsetzbar ist.
  • 10 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteilmodul 37 aus einem Halbeiterbauteilstapel 40 mit drei gestapelten Halbleiterbauteilen 10, 53 und 54 gemäß einer vierten Ausführungsform der Erfindung. Ein derartiger Halbleiterbauteilstapel 40 aus drei nahezu identischen Halb leiterbauteilen, wie sie 1 zeigt, hat den Vorteil, dass relativ preiswert jede Modulkapazität erreicht werden kann. Zumal der Stapel mit weiteren Halbleiterbauteilen beliebig ergänzt werden kann.

Claims (20)

  1. Halbleiterbauteil mit einem Umverdrahtungssubstrat (1) als Stapelelement für einen Halbleiterbauteilstapel (25), wobei das Umverdrahtungssubstrat (1) eine Unterseite (2) und eine Oberseite (4) des Halbleiterbauteils (10) bildet, wobei das Umverdrahtungssubstrat (1) einen vorbereiteten Rahmen (41), der eine erste Kunststoffmasse (42) aufweist, und wobei ein Halbleiterchip (6) innerhalb des Kunststoffrahmens (41) angeordnet ist, wobei die Rückseite und Randseiten des Halbleiterchips (6) in einer zweiten Kunststoffmasse (46) eingebettet sind, wobei Außenkontaktflecken (7, 9) auf der Unterseite (2) und auf der Oberseite (4) mindestens in einem Randbereich (11) des Umverdrahtungssubstrats (1) angeordnet sind, die über Durchkontakte (8) durch das Umverdrahtungssubstrat (1) elektrisch in Verbindung stehen, wobei die Durchkontakte (8) einen im Volumen des Umverdrahtungssubstrats (1) mit Rückseite (14) und Randseiten (12, 13) eingebetteten Halbleiterchip (6) umgeben, und wobei die Unterseite (2) des Umverdrahtungssubstrats (1) mit ihren Außenkontaktflecken (9) und die aktive Oberseite (15) des Halbleiterchips (6) mit seinen Kontaktflächen (5) eine koplanare Fläche (3) aufweisen.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die koplanare Fläche (3) von einer Isolationsschicht (16) bedeckt ist, die Fenster (17) zu den Kontaktflächen (5) des Halbleiterchips (6) und zu den Außenkontaktflecken (9) der Unterseite (2) des Umverdrahtungssubstrats (1) aufweist.
  3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die koplanare Fläche (3) eine strukturierte Umverdrahtungsschicht (18) mit Umverdrahtungsleitungen (19) zwischen Außenkontaktflecken (7) der Unterseite (2) des Umverdrahtungssubstrats (1) und Kontaktflächen (5) der Oberseite (15) des Halbleiterchips (6) trägt.
  4. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet, dass die strukturierte Umverdrahtungsschicht (18) von einer Lötstoppschicht (24) bedeckt ist, die einen Zugriff auf die Außenkontaktflecken (9) der Unterseite (2) des Umverdrahtungssubstrats (1) freilässt.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontaktflecken (9) auf der Unterseite (2) des Umverdrahtungssubstrats (1) Außenkontakte (22) aufweisen.
  6. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontakte (22) Lotbälle aufweisen.
  7. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Oberseite (4) des Umverdrahtungssubstrats (1) eine strukturierte Umverdrahtungsschicht (23) aufweist, welche die Außenkontaktflecken (7) im Randbereich (11) auf der Oberseite (4) des Umverdrahtungssubstrats (1) mit Außenkontaktflecken elektrisch verbinden, die auf der gesamten Oberseite (4) in einem vorgegebenen Anordnungsmuster (26) von Außenkontaktflecken eines zu stapelnden Halbleiterbauteils (50) angeordnet sind.
  8. Halbleiterbauteilmodul, das einen Stapel (25, 30, 35, 40) mit einem Halbleiterbauteil (10) gemäß einem der vorhergehenden Ansprüche als Stapelelement aufweist.
  9. Halbleiterbauteilmodul, das einen Stapel mit einem Halbleiterbauteil 10 gemäß einem der Ansprüche 1 bis 7 als Halbleiterbasisbauteil (27) aufweist.
  10. Halbleiterbauteilmodul nach Anspruch 9, dadurch gekennzeichnet, dass der Stapel (25, 40) ein gestapeltes Halbleiterbauteil (50, 53, 54) gemäß einem der Ansprüche 1 bis 7 aufweist.
  11. Halbleiterbauteilmodul nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass der Stapel (30) auf seiner Stapeloberseite (28) eine Umverdrahtungsstruktur (23) aufweist, die passive Bauteile (29) und/oder oberflächenmontierte Halbleiterbauteile (31) aufweist, wobei diese Bauteile (29, 31) über die Umverdrahtungsstruktur (23) mit den Halbleiterbauteilen (10, 51) des Stapels (30) elektrisch in Verbindung stehen.
  12. Halbleiterbauteilmodul nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass das gestapelte Halbleiterbauteil (52) einen internen Chipstapel (32) aus zwei Halbleiterchips (33, 34) mit mindestens einem Halbleiterchip (34), der Flipchip-Kontakte (36) besitzt, aufweist.
  13. Halbleiterbauteilmodul nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass das Halbleiterbauteilmodul (37) mehrere gestapelte Halbleiterbauteile (50, 53, 54) gemäß einem der Ansprüche 1 bis 7 von gleicher Bauart aufweist.
  14. Nutzen für mehrere Halbleiterbauteile (10) gemäß einem der Ansprüche 1 bis 7, wobei der Nutzen in Zeilen und Spalten angeordnete Bauteilpositionen (45) auf einer entfernbaren Trägerfolie (38) aufweist.
  15. Verfahren zur Herstellung eines Nutzens nach Anspruch 14, das folgende Verfahrensschritte aufweist: – Bereitstellen einer Trägerfolie (38) auf einem Träger (39) – Aufbringen eines Kunststoffrahmens (41) aus einer ersten Kunststoffmasse (42) mit eingebrachter Umverdrahtungsstruktur (43) aus Durchkontakten (8), die sich von einer Unterseite (2) zu einer Oberseite (4) des Kunststoffrahmens (41) erstrecken und auf der Unterseite (2) sowie auf der Oberseite (4) in Außenkontaktflecken (7, 9) übergehen, wobei der Rahmen (41) eine freie Fläche (44) der Trägerfolie (38) in der Mitte der Bauteilpositionen (45) umschließt; – Aufbringen eines Halbleiterchips (6) innerhalb des Kunststoffrahmens (41) unter Fixieren des Halblei terchips (6) mit seiner aktiven Oberseite (15) auf der Trägerfolie (38); – Auffüllen des Kunststoffrahmens (41) unter Einbetten der Rückseite (14) und der Randseiten (12, 13) des Halbleiterchips (6) in eine zweite Kunststoffmasse (46) ; – Entfernen des Trägers (39) und der Trägerfolie (38) unter Bilden einer freitragenden Verbundplatte (47) mit einer koplanaren Fläche (3) aus Oberseiten (15) von Halbleiterchips (6) und Unterseiten (2) der umgebenden Kunststoffmassen (42, 46) mit einer Umverdrahtungsstruktur (43); – Aufbringen einer strukturierten Umverdrahtungsschicht (18) auf die koplanare Fläche (3) unter elektrischem Verbinden von den Kontaktflächen (5) der aktiven Oberseite (15) der Halbleiterchips (6) mit Außenkontaktflecken (9) des Kunststoffrahmens (41).
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass auf der Oberseite (4) und der Unterseite (2) der stapelbaren Halbleiterbauteile (10) vor dem Auftrennen des Nutzens Umverdrahtungsstrukturen (18, 43) mit auf der Oberseite (4) und der Unterseite (2) verteilten Außenkontaktflecken (7, 9) aufgebracht werden.
  17. Verfahren nach Anspruch 15 oder Anspruch 16, dadurch gekennzeichnet, dass das Aufbringen eines Halbleiterchips (6) auf die Trägerfolie (38) innerhalb des Kunststoffrahmens (41) mittels Klebetechnik erfolgt.
  18. Verfahren zur Herstellung eines Halbleiterbauteils (10), das folgende Verfahrensschritte aufweist: – Herstellen eines Nutzens nach einem der Ansprüche 15 bis 17; – Auftrennen des Nutzens in einzelne Halbleiterbauteile (10).
  19. Verfahren zur Herstellung eines Halbleiterbauteilmoduls dadurch gekennzeichnet, dass nach einem Herstellen einzelner stapelbarer Halbleiterbauteile (10, 50 bis 54) gemäß Anspruch 18 diese aufeinander gestapelt und über ihre Außenkontaktflecken (9) zu einem Halbleiterbauteilmodul (37) elektrisch verbunden werden.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Stapeln von Halbleiterbauteilen (10, 50 bis 54) gemäß einem der Ansprüche 1 bis 7 aufeinander zu einem Halbleiterbauteilmodul (37) mittels Löttechnik erfolgt.
DE102004022884A 2004-05-06 2004-05-06 Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben Expired - Fee Related DE102004022884B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004022884A DE102004022884B4 (de) 2004-05-06 2004-05-06 Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
PCT/DE2005/000840 WO2005109499A2 (de) 2004-05-06 2005-05-03 Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
US11/593,150 US7545047B2 (en) 2004-05-06 2006-11-06 Semiconductor device with a wiring substrate and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004022884A DE102004022884B4 (de) 2004-05-06 2004-05-06 Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102004022884A1 DE102004022884A1 (de) 2005-12-08
DE102004022884B4 true DE102004022884B4 (de) 2007-07-19

Family

ID=34969390

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004022884A Expired - Fee Related DE102004022884B4 (de) 2004-05-06 2004-05-06 Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben

Country Status (3)

Country Link
US (1) US7545047B2 (de)
DE (1) DE102004022884B4 (de)
WO (1) WO2005109499A2 (de)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
DE102005043557B4 (de) * 2005-09-12 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
US20080258286A1 (en) * 2007-04-23 2008-10-23 Texas Instruments Incorporated High Input/Output, Low Profile Package-On-Package Semiconductor System
DE102007022959B4 (de) * 2007-05-16 2012-04-19 Infineon Technologies Ag Verfahren zur Herstellung von Halbleitervorrichtungen
US7863088B2 (en) 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
WO2009001280A2 (en) * 2007-06-27 2008-12-31 Koninklijke Philips Electronics N.V. A method for the production of a microelectronic sensor device
US20090028491A1 (en) 2007-07-26 2009-01-29 General Electric Company Interconnect structure
KR101519062B1 (ko) 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
TWI573201B (zh) * 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
WO2010023812A1 (ja) * 2008-08-28 2010-03-04 パナソニック株式会社 半導体装置
US8178953B2 (en) 2008-09-30 2012-05-15 Infineon Technologies Ag On-chip RF shields with front side redistribution lines
US7948064B2 (en) 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8063469B2 (en) 2008-09-30 2011-11-22 Infineon Technologies Ag On-chip radio frequency shield with interconnect metallization
US8889548B2 (en) 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US8169059B2 (en) 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
EP2184777B1 (de) * 2008-11-07 2017-05-03 General Electric Company Verbindungsstruktur
US20100133682A1 (en) * 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8592992B2 (en) 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US9082806B2 (en) 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9293401B2 (en) 2008-12-12 2016-03-22 Stats Chippac, Ltd. Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP)
JP2010272734A (ja) * 2009-05-22 2010-12-02 Elpida Memory Inc 半導体装置及びその製造方法
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
US9230898B2 (en) * 2009-08-17 2016-01-05 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8143097B2 (en) 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US9679863B2 (en) 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
US8810024B2 (en) 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US9837303B2 (en) 2012-03-23 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor method and device of forming a fan-out device with PWB vertical interconnect units
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
KR101362714B1 (ko) * 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
KR101368793B1 (ko) * 2012-05-25 2014-03-03 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR101362715B1 (ko) * 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
CN104364902B (zh) * 2012-05-25 2017-07-07 Nepes 株式会社 半导体封装、其制造方法及封装体叠层
CN103632988B (zh) * 2012-08-28 2016-10-19 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
US9165887B2 (en) * 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
KR101494413B1 (ko) * 2013-05-29 2015-02-17 주식회사 네패스 지지프레임 및 이를 이용한 반도체패키지 제조방법
US20150041993A1 (en) * 2013-08-06 2015-02-12 Infineon Technologies Ag Method for manufacturing a chip arrangement, and a chip arrangement
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US20150147845A1 (en) * 2013-11-26 2015-05-28 Texas Instruments Incorporated Dual sided embedded die and fabrication of same background
DE102014019635B4 (de) * 2014-01-17 2024-01-11 Taiwan Semiconductor Mfg. Co., Ltd. Halbleiterpackage und Verfahren zu seiner Herstellung
TWI566348B (zh) * 2014-09-03 2017-01-11 矽品精密工業股份有限公司 封裝結構及其製法
KR20160047424A (ko) * 2014-09-26 2016-05-02 인텔 코포레이션 와이어-접합 멀티-다이 스택을 구비한 집적 회로 패키지
US9786623B2 (en) 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
KR102065943B1 (ko) * 2015-04-17 2020-01-14 삼성전자주식회사 팬-아웃 반도체 패키지 및 그 제조 방법
KR101922874B1 (ko) * 2015-12-21 2018-11-28 삼성전기 주식회사 전자 부품 패키지
KR102019351B1 (ko) * 2016-03-14 2019-09-09 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
KR101870157B1 (ko) * 2016-11-28 2018-06-25 주식회사 네패스 절연 프레임을 이용하여 제조된 반도체 패키지 및 이의 제조방법
US10283474B2 (en) 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
TWI736780B (zh) 2017-10-31 2021-08-21 台灣積體電路製造股份有限公司 晶片封裝及其形成方法
US11322449B2 (en) * 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
EP3557608A1 (de) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verpackte integrierte schaltung mit zwischenschaltfunktionalität und verfahren zur herstellung solch einer verpackten integrierten schaltung
US11121076B2 (en) 2019-06-27 2021-09-14 Texas Instruments Incorporated Semiconductor die with conversion coating
KR102804708B1 (ko) * 2019-12-10 2025-05-12 에스케이하이닉스 주식회사 인터포즈 브리지를 포함한 서브 패키지들이 수직하게 스택된 스택 패키지
KR102720244B1 (ko) * 2019-12-24 2024-10-21 에스케이하이닉스 주식회사 인터포즈 브리지를 포함한 서브 패키지들이 스택된 반도체 패키지
KR102840027B1 (ko) * 2020-05-07 2025-07-31 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920088A2 (de) * 1997-10-31 1999-06-02 Thomas & Betts International, Inc. Rechtwinkliger Koaxialkabelverbinder
WO2003015165A2 (de) * 2001-07-31 2003-02-20 Infineon Technologies Ag Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5875859A (ja) * 1981-10-30 1983-05-07 Fujitsu Ltd 半導体装置
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
KR100347706B1 (ko) * 2000-08-09 2002-08-09 주식회사 코스타트반도체 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
EP1354351B1 (de) 2000-08-16 2009-04-15 Intel Corporation Direktaufbauschicht auf einer verkapselten chipverpackung
JP2002134658A (ja) * 2000-10-24 2002-05-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920088A2 (de) * 1997-10-31 1999-06-02 Thomas & Betts International, Inc. Rechtwinkliger Koaxialkabelverbinder
WO2003015165A2 (de) * 2001-07-31 2003-02-20 Infineon Technologies Ag Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben

Also Published As

Publication number Publication date
US20070126122A1 (en) 2007-06-07
WO2005109499A2 (de) 2005-11-17
US7545047B2 (en) 2009-06-09
WO2005109499A3 (de) 2006-01-19
DE102004022884A1 (de) 2005-12-08

Similar Documents

Publication Publication Date Title
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE69838053T2 (de) Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE69838849T2 (de) Mehrchip-Modulstruktur und deren Herstellung
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE69800514T2 (de) Leiterplatte mit primären und sekundären Durchgangslöchern
DE102004013681B3 (de) Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE10250538A1 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102004009056B4 (de) Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102005030465B4 (de) Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben
DE10334575B4 (de) Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102004036909B4 (de) Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE102004010614B4 (de) Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee