[go: up one dir, main page]

CN86101621A - 改进的电子电路标记图形分析仪 - Google Patents

改进的电子电路标记图形分析仪 Download PDF

Info

Publication number
CN86101621A
CN86101621A CN198686101621A CN86101621A CN86101621A CN 86101621 A CN86101621 A CN 86101621A CN 198686101621 A CN198686101621 A CN 198686101621A CN 86101621 A CN86101621 A CN 86101621A CN 86101621 A CN86101621 A CN 86101621A
Authority
CN
China
Prior art keywords
signal
data
clock
marker graphic
aforementioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN198686101621A
Other languages
English (en)
Inventor
马歇尔·H·斯科特
彼得·奎因·奥克利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JOHN FLUKE Manufacturing Co Ltd
Fluke Corp
Original Assignee
JOHN FLUKE Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JOHN FLUKE Manufacturing Co Ltd filed Critical JOHN FLUKE Manufacturing Co Ltd
Publication of CN86101621A publication Critical patent/CN86101621A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/277Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

当时钟和数据信号的冲突造成不稳定时标记图形,电路可消除从数字电子测试系统得到的这种标记图形的不稳定性。在数据和/或时钟信号通道上接入延时器,而改变时钟和数据信号的相对时序,以便消除这两种信号跳变沿造成的冲突状态。此外为了用标记图形分析高频信号并保证标记图形发生器能测到持续时间短的数据信号事件,电路能以特殊的方式触发标记图形发生器,每个时钟周期内多次接收数据。对方波时钟脉冲最好可用时钟信号上下跳沿触发标记图形发生器。

Description

本发明介绍测试电路的系统更确切地说,介绍用于这种系统中的标记图形分析仪的改进。
已知的测试数字电路的系统包含标记图形分析仪。这种仪器一般使用反馈移位寄存器,这种仪器把在被测试部件(以下称UUT)的节点上所检测到的数字信号或比特流转换成数字标记图形(digital    signature)。
典型的标记图形分析仪使用一个由移位寄存器实现的状态机器(state    machine),在时钟间隔期间把输入数字信号或比特流的每一比特与寄存器中表示其当前数据状态的各个比特组合起来。更具体地说这个移位寄存器被接成适当的反馈形成,以便在其各单元中的比特与输入比特按二进制运算规律组合起来。结果就成为数字信号的比特与选择好的先行比特的组合,在被测节点上,形成UUT对特定输入比特流的响应的标记图形。
因此,标记图形分析仪产生一个可准确表示数据流特性的字或标记图形。在UUT各测试点或节点上得到的这些标记图形,对测试来说,可被验明和定性。把从正常工作节点来的标记图形记录下来,以便接着与从UUT节点得到的信号的标记图形相比较。测得的标记图形与预先记录的标记图形的比较使系统的用户能够确定UUT是否工作正常并能确定UUT中的故障电路或节点的位置。
典型的标记图形分析仪由含有反馈寄存器的标记图形发生器构成,在予定的时钟间隔期间触发反馈寄存器,使其接收数字数据。然而,在标记图形分析仪的先有技术应用中,同步时钟信号频率标记图形发生器一般不能响应于延续时间短的信号。更具体地说,先有技术的信号发生器是由时钟脉冲信号的上升沿触发而接收数据的。或者反过来由时钟信号的下降沿触发也行。所以,这样的标记图形发生器仅在数据信号电平变化的频率低到足以在时钟频率下可以检测的情况下才是可靠的。因此,在信号电平变化频率较高时就不可能可靠地检测。
于是,必需对先有技术的标记图形分析仪进行改进,使之能检测较高频率的信号,更具体地说,就是使之能在信号电平变化很快时进行检测,而不会花很多钱去修改这种测试系统。
此外,因为先有技术的测试系统的接收和分析工作是由时钟控制的所以在数据信号边沿和触发标记图形发生器的时钟信号边沿同时发生或近似同时发生的情况下就可能得到不可靠的数据。
这种两个同时跃迁或接近同时跃迁的信号,一般会导致冲突状态而使输出不能测准,取决于在特定电路点上哪个信号最先完成或最先测到。考虑到元器件的老化,温度和其它环境条件的变化,在具有冲突状态下进行的标记图形分析工作可能在一种测试条件下给出某种结果,而在另一种测试条件下则给出另一种相反的结果,而UUT的性能在同样的电平下是相同的。
这样就更需要改进先有技术的标记图形分析仪,使其避免时钟信号和数据信号之间的冲突状态的发生,以便得到稳定和可靠的电路测试结果。
因此,本发明的一个目的是提供一种使用标记图形分析仪的电子电路测试系统以克服先有技术的缺点。
本发明的一个更具体的目的是提供一种标记图形分析仪,它可接收分析高于时钟信号频率的输入数据信号。
本发明的另一目的是提供一种标记图形分析仪,它可接收和分析两倍于时钟信号频率的数据信号。
本发明更进一步的一个目的是提供一种数字电子电路的测试系统,在该系统中标记图形分析仪由时钟信号的上升沿和下降沿触发而接收输入的数据信号。
本发明另外的一个目的是提供一种数字电子电路的测试系统,在该系统中可消除输入数据和时钟信号间的冲突状态。
本发明更具体的一个目的是,提供一种结构装置,以消除输入到标记图形发生器中数据信号和时钟信号的冲突状态,其方法是在一个数据通道、或同时在时钟和数据通道提供一个用户可调的延迟电路。
本发明的其它目的将部分地在以下描述中陈述,这部分对本领域的内行在审查以下说明中将是很清楚的,或者也可在本发明的实践中体会到。借助于权利要求中具体指出的内容工具与系统,本发明的各种目的和优点就可实现和获得。
为了达到上述和其它目的,并根据本发明的目的,在此提出了一种标记图形测试仪器的改进方案,它包括标记图形装置,用以把在被测电子电路节点上检测到的信号对在被要求将一予定输入送到该电路的节点上的响应信号进行比较。改进后的测试仪包含用于消除输入到标记图形装置的数据信号和时钟信号之间的冲突状态的装置。另外,还提供了对消除冲突状态的装置的调节装置。
在本发明的更具体方面,调整装置包括一个在与标记图形装置相连的信号通道上接入由用户控制的延迟器。这个最好是用户可控制调整的延时器接在数据通道或时钟通道上或者同时分别接在这两条通道上,以便控调整时钟信号和数据信号的相对时序。
用以消除输入到标记图形装置的时钟和数据信号间的冲突状态的这种装置,可做为消除标记图形装置内部冲突状态装置的补充。这种内部冲突消除装置可消除由标记图形的装置内部电路结构造成的冲突状态。从而,本发明的改进就可消除由外部条件影响时钟信号和数据信号所造成的冲突状态。
本发明的另一个特点是提供了一种结构,这种结构可在给定时钟间隔内增加输入到标记图形装置以用于分析的信息量。
本发明一方面提供一种既可消除冲突状态又可增加信息的结构。另一方面又提供了一种既可增加标记图形电路输入信息量,又可在给定时钟间隔内触发标记图形装置以便多次接收数据的装置。
最好这种触发装置包括在给定时钟间隔内,分别在第一和第二预置时间,触发标记图形装置的第一种和第二种装置。
根据本发明的一个方面,第一和第二种装置可在时钟信号的上升沿和下降沿处触发标记图形装置。
本发明的其它目的,特点和优点,对这个领域的内行将从下面对本发明的实施例描述中很容易领会到,为简单起见,采用图示和不限于完成本发明最好模式(和其它实施例)的描述。在审查本发明的描述和从本发明的实践中就会认识到,在不违反本发明原则的情况下,本发明可以有其它的、不同的实施例,并且在各显著方面,本发明的若干细节是可以修改的。因此,这里提出的图解和描述必须用于表示本发明的原理而不作为本发明的限制范围。
图1表示使用标记图形发生器的先有技术的典型测试器。
图2表示的时钟和数据波形,说明先有技术的缺点及其根据本发明所做的修正。
图3(a),3(b)和3(c)表示按照本发明的概念,为克服图(2)的缺点而提出电路实施例的方框图。
图4表示的波形说明先有技术的另一个缺点。
图5表示为克服图4缺点的一种电路配置方框图。
图6表示改进图5的具体实施例。
图7说明综合图3(c)和图6的改进的一种配置。
现在参照图1,该图表示使用标记图形发生器12的先有技术电子测试仪10的一部分。在先有技术中,这种仪器是采用在电路的特定节点上确定其对特定的输入数字信号序列的响应序列的方法,来测试数字电路。
因为这种仪器在技术上是众所周知的,并且不属于本发明的范围,因此不必要再做进一步的描述并予以省略,但要指出,图1所示标记图形发生器12一般包括一个移位寄存器。
如图1所示,标记图形发生器在其输入端14接收时钟信号。这个时钟信号可由标记图形发生器12或由被测部件(UUT)内产生。第二个输入端16从UUT接收数据信号。另外的输入端18和20被用来接收专用信号,以便通过选定一个特定的时间窗口来启动和停止标记图形的发生,为的是要按照任何已知的或希望的标准来考查测试点的响应。
提供给标记图形发生器的时钟信号和启动、停止信号的产生不属于本发明的组成部分。确切地说,本发明的要点是标记图形发生器输入端14和16的时钟信号和数据信号之间的关系以及对标记图形发生器,在给定间隔内,分辨由输入端16输入的数据信号电平和边沿的能力,该给定间隔是由14端输入的时钟信号所规定的。更具体地说,标记图形发生器12的移位寄存器,在时钟信号14所规定的时间间隔内,在输入端16上接收数据。正如本领域已知的那样,一般标记图形发生器12将检查在时钟信号的上升边沿时间中的数据信号,时钟信号的波形a如图2所示。另一方面,也有在时钟信号下降边沿测试数据的标记图形发生器。
本发明解决的问题与某种情况有关,在这种情况中,数据信号可能在提供给标记图形发生器的时钟信号跳变时或在时钟信号边沿内变化。因此,由发生器12产生的实际标记图形可能不稳定,并随影响时钟信号或数据信号的微小的环境变化而变化。在标记图形发生器的时钟跳变边沿与数据跳变边沿之间存在的冲突称之为“冲突状态”,这种冲突的输出结果决定标记图形的形式。
参照图2,数据信号b的波形有4个跳变。为说明起见,数据信号的跳变2和3紧挨着时钟波形a的正跳变,而跳变1和4紧挨着时钟波形a的负跳变。
因而,在用时钟信号负跳变触发标记图形发生器以检查数据信号时,数据跳变1和4也许能检测到,也许不能,这取决于哪个跳变在冲突中有优势。这样,与UUT的工作质量无关,标记发生器12就会在与正常运转UUT完全无关的情况下,生成表示UUT正常或不正常运转的标记图形。另一方面,对于以时钟信号正跳变触发而测试数据信号的标记图形发生器来说,数据跳变2和3可能丢失,也可能检测到,它取决于时序、触发时间、环境条件等的微小变化或其他类似情况。因此,无论是用正跳变触发还是负跳变触发,可以看到,时钟信号和数据信号之间的关系可能导致不稳定的结果,即可能产生一个与UUT运转是否正常完全无关的特殊的标记图形。应当强调的是,上述问题并不是由于在其输入16端正常地测试被送到该端的数据信号的标记图形发生器的不正常工作而造成的。
相反,发生器12产生的这种不稳定的标记图形仅与时钟信号和数据信号跳变的重合或几乎重合有关。
因此本发明在3(a)-3(c)中给出3种克服上述问题的结构。如图所示,本发明在时钟信号和数据信号之间引入可调整其相对延时的延时器。如图3(a)和3(c)所示,可利用延时器22调整时钟信号的相对延时。如图3(b)和3(c)所示,可利用24调整数据信号的延时。图3(c)表示可同时调整时钟信号和数据信号延时的方案将图3(a)~3(c)延时器设置一个任意值或标称值,可以建立如图2波形a和波形b所示时钟信号和延迟信号之间的预定关系。在冲突状态时,用户调整延迟就可消除冲突状态并增加生成标记图的稳定性,从而提高了使用这种标记图形分析仪的测试装置的可靠性。
例如,如图2波形c所示,可将数据信号相对时钟信号做微小的超前调整。在图3(a)的实施例中,可用延时器22增加时钟信号的延时来得到这种超前。在图3(b)可用减少延时器24的延时来得到这种超前的数据信号。图3(c)所示方案,提供了或者可调整22而增加延时,或者可调整24而减少延时,或者同时调整延时器22和24,从而二者的相对净延时变化达到时钟信号相对于数据信号所增加的延时。如图2波形c所示,边沿1和4超前时钟信号的跳变,因而消除了其间的冲突状态。同理,也消除了边沿3和时钟信号正跳变之间的冲突状态。然而边沿2和时钟信号正跳变之间仍有冲突状态。不过,用下降沿触发的标记图形发生器,由边沿2产生的冲突状态是无关紧要的。
对上跳变触发的标记图形发生器来说,波形c所示相对延时的调整是不起什么作用的。尽管跳变3的冲突消除了,但还有跳变2的冲突,虽然测试部件和标记发生测试装置可正常运行,但结果标记图形的稳定性和测试可靠性还有问题。于是,用户可反方向调整延迟器,使数据信号滞后于时钟信号。如波形d所示,将这样的时延加到数据信号后,实际上就避免了和时钟信号正跳变之间的冲突状态。对上跳变触发的标记图形发生器来说,跳变2和时钟信号的负跳变之间的冲突状态是无关紧要的。
为了获得波形D所示延迟信号,可以降低延时器22的标称值以减少其产生的延迟,从而得到超前于时钟信号的数据信号。另一方面波形D也可采用增加延时器24的延时,或如在图3(c)所示实施例中通过联合调整得到数据信号相对时钟信号的净延时的方法而得到。
在此已陈述了用户可利用控制调整信号延时的方法和仪器,以解决使用标记图形分析仪的测试系统工作的不稳定性,并提高测试结果的可靠性。
按照本发明提供的可变延时器,用户可改变时钟信号和数据信号之间的关系,以便得到高质量的、稳定的标记图形。这种方案,可以用来设计在较高频率上工作的标记图形分析仪,这时相对于时钟间隔的传输延时已足够大,同时还必须考虑时钟边沿和信号边沿的畸变,以确保其两个边沿不会互相干扰。因为本发明可在测试期间进行延时调整,所以可避免这两个信号之间的干扰和冲突状态。
关于这一点,为了在时钟信号与数字信号之间获得需要的关系,从而得到稳变可靠的标记图形,可能有必要进行多次测试。在每一次测试中,可调整时钟信号和数据信号之间的延时,并且在若干秒或若干小时后和环境条件变化之后,可观测到一个稳定的标记图形。由于标记图形的稳定性可用电子技术检测,例如采用确定一定数量的实测标记图形和确定标记图形数值的变化的方法,图3(a)~3(c)中的延时可以是机械调整。可以用可编程的测试控制器逐步增加延时,以得到整个延时范围中的标记图形的读数。用电子技术在最稳定的读数中确定最佳延时区,而其中值,能提供更可靠的标记图。
如前所述,本发明可使标记图形分析仪工作于较高的时钟频率。然而,除了在图2所示的冲突状态,时钟信号和数据信号的时序关系可能阻碍标记图形发生器去响应特定的数据边沿。这种关系在图4的波形中表示,其中波形a表示时钟信号,波形b表示数据信号。时钟上跳边沿时间用点划线表示,下跳边沿时间用虚线表示,其形式与图2相似。
如同图示,可能有这种情况,即出现一个频率足够高的数据信号而未能被标记图形发生器检测到。特别是注意到用上跳变时钟脉冲触发的标记图形发生器将不能检测、接收或观测数据跳变边沿1和2,而用下跳变时钟脉冲触发的标记图形发生器将不能探测、接收或观测数据跳变边沿3,4。因此尽管用时钟信号正跳变触发的先有技术装置能探测跳变边沿3和4之间的数据脉冲,但测不到跳变边沿1和2之间出现的数据脉冲。同样,用时钟脉冲负跳变触发以接收数据的先有技术的标记图形发生器,则只能探测跳变边沿1和2,之间的数据,而不能接收跳变边沿3和4之间的数据。
通过提供一种用以在时钟脉冲周期内,触发标记图形发生器可以进行多次接收数据的仪器,本发明克服了先有技术的不足。在目前提到的最佳实施方案中,这种改进提供了双倍的数据时标,即在一个时钟间隔内可接收两次数据的一种电路方案,如图5所示。图5的实施例在输入端14接收时钟信号,从而在电路26中产生出两倍的时钟信号。因此,在每个时钟间隔内,电路26产生多次触发信号,使标记图形发生器12在每个时钟周期内多次(更准确地说是2次)接收数据。最好,在时钟周期内,产生多次触发的时间间隔是一致的,于是标记图形发生器就能测到特定持续时间的数据信号事件,而不管这个信号事件的周期间隔。虽然由电路26产生的多次触发时序可以是任意的,但对方波时钟信号来说,触发信号最好与时钟信号的上跳边沿和下跳边沿一致,因为这些边沿把时钟信号分成相等的间隔。因此,所改进的标记图形发生器就在时钟频率的倍数上接收输入数据。
图6所示为产生双倍于时钟信号脉冲的触发脉冲的电路。延时器28接收输入的时钟信号,其后异或门30接受延时器28的输出和时钟信号。在时钟周期的任何部分期间,当延时器28的输出电平与时钟信号电平相同时,异或门30输出为零。当时钟信号变化时,不论是上升还是下降,则异或门30的两个输入信号电平不同,因而其输出就变为逻辑1或高电平。在延时器28提供的延时用尽后,异或门电路30的两个输入信号又相同,并使输出降至低电平。
因而,如果电路28产生的延时小于波形a所示时钟信号的持续时间,则电路26就随图4波形a所示时钟信号的每个跳变沿而产生一个上跳边沿和一个下跳边沿。电路26在与时钟信号的每个跳变边沿的重合处产生一个正跳变,再通过由电路28从时钟信号边沿起设定的延时后,产生一个负跳变。
因此,标记图形发生器12在每个时钟跳变沿可收到一个上跳和一个下跳触发输入。这样对上跳沿触发的标记图形发生器,将在图4波形B表示的数据信号跳变沿1和2之间收到触发脉冲。而由跳变沿1和2以及跳变沿3和4表征的信号事件将被接受,并将用以形成相应的标记图形。同样,对下跳沿触发的标记图形发生器来说,将在数据信号跳变沿3和4之间提供一个下跳沿触发信号,以便能同时接收这两个数据信号而形成合适的标记图形。
由此可见,在每个时钟周期期间,通过提供一种多次触发脉冲可利用附加信息形成标记图形。在一个时钟脉冲的两个跳变沿上产生的时钟把两倍的信息量输入到标记图形发生器的寄存器上。从而,图5和图6所示的配置方案增加了标记图形的可靠性。
图7所示配置可用延时器22和24分别调整时钟和数据信号之间的相对延时。并且,这种配置在每个时钟周期中两次触发标记图形发生器。因此,图7的实施例可用于消除冲突状态,以及检测持续时间短的数据信号事件。
由于在上述资料的启发下,就可产生许多更改和改变,前面对本发明实施例的描述只用于说明和解释本发明,并不打算作为本发明完整的公开形式或把本发明限制到这个简明的公开形式。实施例的选择及描述是为了最好地解释本发明的原理及其实际应用,从而使本领域的其它内行能从本发明发现各种不同的实施例和改进方案,使其成熟地应用于特定场合。当要按照本发明拥有公平、合法的权利的范围做解释时,本发明的范围打算在权利要求中阐述。

Claims (13)

1、在一种用于电子电路的测试仪器中,它包括将一种动态脉冲信号(即在一个电路节点上可观测到的信号,这种信号是响应于一种加到该电路的预定的动态脉冲输入信号)与一种可正确地响应于该脉冲输入信号的信号(即在相应的正常工作的电路节点上可观测到的信号)进行对比的标记图形装置,其改进的特征在于它包括:用于消除输入到前述标记图形装置的时钟信号和数据信号之间冲突状态的装置;以及调整上述消除冲突的装置所用的可调的调整装置。
2、如权利要求1所述的一种改进的测试仪,其中,消除冲突装置的可调整装置包括在联接该标记图形装置的信号通道上接入的用户可控延时器。
3、如权利要求2所述的一种改进的测试仪,其中,上述用户可控延时的装置包括一个在时钟信号通道上接入的可调延时器,用以向前述标记图形装置提供可调时序的时钟信号该时钟信号是在该标记图形装置所收到的,以便在数据信号通道上出现的数据信号上触发前述标记图形装置,并由此使用户可调整该时钟信号和该数据信号之间的相对时序,以消除它们之间的冲突状态。
4、如权利要求3所述的一种改进的测试仪,其中,用户可调延时器包括在数据信号通道上接入另一可变延时器,用以调整供前述标记图形装置分析所用的数据信号的时序,数据信号的接收时间是由前述时钟信号确定的,从而提供了另一种调整前述时钟信号和前述数据信号之间的相对时序的装置。
5、如权利要求2所述的一种改进的测试仪,其中,上述用户可控延时器包括接入数据信号通道的可调延时器,用以在上述时钟信号所确的时间上调整在上述标记图形装置上收到的、供分析所用的数据信号的时序,从而调整上述时钟信号和前述数据信号之间的相对时序以消除冲突状态。
6、如权利要求1所述的一种改进的测试仪,其中,上述标记图形装置还包含用以消除由内部电路结构造成的冲突状态的装置。
7、如权利要求1所述的一种改进的测试仪,其中,包括用以在前述给定的时钟周期内增加输入给标记图形装置的信息量的装置。
8、如权利要求7所述的一种改进的测试仪,其中,增加信息的装置包括用以在上述时钟信号的上跳变边沿和下跳变边沿上触发标记图形装置,从而在每一个时钟脉冲内,对上述标记图形装置提供两次输入数据的装置。
9、在用于一种电子电路的一种测试仪中,包括标记图形装置,用以将一种动态脉冲信号(它可在时钟间隔期间,在一个电路接点上,随着一种被加到该电路输入端的、预定的动态脉冲输入信号而被观测到)与一种可准确地响应于上述脉冲输入信号的信号(可在一个正常工作的电路的一个相应节点上观测到)进行比较,本改进的特征在于它包括:
用以在上述时钟间隔内,增加输入到前述标记图形装置的信息量的装置,它包括:
用以在一个时钟间隔内,触发上述标记图形装置,从上述节点进行多次接收信号的装置。
10、如权利要求9所述的一种改进的测试仪,其中,用以触发的装置包括:
用以在前述时钟间隔内,在第一预定时间触发前述标记图形装置的第一种装置。
用以在前述时钟间隔内,在第二预定时间触发前述标记图形装置的第二种装置。
11、如权利要求10所述的一种改进的测试仪,其中上述第一种装置包括用以在时钟脉冲上跳边沿触发前述标记图形装置器的装置,以及第二种装置包括用以在时钟脉冲下跳边沿触发前述标记图形装置的装置。
12、如权利要求9所述的一种改进的测试仪还包括用以消除由上述时钟间隔限定的时钟信号和输入到前述标记图形装置的数据信号之间的冲突状态的冲突消除器。
上述冲突消除器包括在时钟信号通道上接入用户控制的可变延时器,以便向前述标记图形装置提供一个可调时序的时钟信号,用以触发在前述标记图形装置上的数据通道上所收到的数据信号,从而使用户可控制、调整前述时钟信号和数据信号的相对时序,以便消除它们之间的冲突状态。
13、如权利要求9所述的一种改进的测试仪,还包括用以消除前述时钟信号规定的时钟间隔和输入到前述标记图形装置的数据信号之间的冲突状态的冲突消除器。
上述冲突消除器包括在数据信号通道上接入用户可控调整的延时器,以便调整前述标记图形装置接收的供分析用的数据信号的时序,该数据信号的接收时间由前述时钟信号确定。从而,就可调整前述时钟信号和前述数据信号之间的相对时序,以便消除它们之间的冲突状态。
CN198686101621A 1985-08-01 1986-03-13 改进的电子电路标记图形分析仪 Pending CN86101621A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US76155885A 1985-08-01 1985-08-01
US761,558 1985-08-01

Publications (1)

Publication Number Publication Date
CN86101621A true CN86101621A (zh) 1987-01-28

Family

ID=25062580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN198686101621A Pending CN86101621A (zh) 1985-08-01 1986-03-13 改进的电子电路标记图形分析仪

Country Status (5)

Country Link
JP (1) JPS6232376A (zh)
CN (1) CN86101621A (zh)
DE (1) DE3625919A1 (zh)
FR (1) FR2585845A1 (zh)
GB (1) GB2178542B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231314A (en) * 1992-03-02 1993-07-27 National Semiconductor Corporation Programmable timing circuit for integrated circuit device with test access port

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3633100A (en) * 1970-05-12 1972-01-04 Ibm Testing of nonlinear circuits by comparison with a reference simulation with means to eliminate errors caused by critical race conditions
US3976864A (en) * 1974-09-03 1976-08-24 Hewlett-Packard Company Apparatus and method for testing digital circuits
US4551837A (en) * 1983-03-25 1985-11-05 International Telephone & Telegraph Corp. High speed operational recurring signature evaluator for digital equipment tester
US4564943A (en) * 1983-07-05 1986-01-14 International Business Machines System path stressing
DE3325247A1 (de) * 1983-07-13 1985-01-24 ANT Nachrichtentechnik GmbH, 7150 Backnang Schaltungsanordnung zum testen einer digitalen schaltung
JPS6089773A (ja) * 1983-08-01 1985-05-20 フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン 自動テスト方式における信号のタイミングを動的に制御する方法及び装置

Also Published As

Publication number Publication date
GB2178542B (en) 1990-07-11
DE3625919A1 (de) 1987-02-12
FR2585845A1 (fr) 1987-02-06
GB2178542A (en) 1987-02-11
GB8611880D0 (en) 1986-06-25
JPS6232376A (ja) 1987-02-12

Similar Documents

Publication Publication Date Title
DE10223749B4 (de) Verfahren und Vorrichtung zum Testen eines Systems, das einen digitalen Signalverlauf ausgibt, unter Verwendung von Übergangszeitstempeln
KR100997086B1 (ko) 지터측정장치 및 시험장치
CN101273559B (zh) 用于对数字信号进行时间标记的选通技术
US6263463B1 (en) Timing adjustment circuit for semiconductor test system
KR101236769B1 (ko) 디지털 신호 타이밍의 테스트를 위한 스트로브 기술
CN1321891A (zh) 故障检测半导体测试系统
US20060047450A1 (en) System and method of obtaining data-dependent jitter (DDJ) estimates from measured signal data
US4394695A (en) Method and apparatus for evaluating recording systems
US6510540B1 (en) Windowing mechanism for reducing pessimism in cross-talk analysis of digital chips
US20030191995A1 (en) System for communicating with synchronous device
US5256964A (en) Tester calibration verification device
CN111983432B (zh) 一种晶圆位置检测装置仿真测试系统
US7856578B2 (en) Strobe technique for test of digital signal timing
KR100356725B1 (ko) 반도체 시험 장치
US20020170006A1 (en) Differential receiver architecture
CN86101621A (zh) 改进的电子电路标记图形分析仪
US5938780A (en) Method for capturing digital data in an automatic test system
US6629272B1 (en) Method and apparatus for displaying eye diagram on an error performance analyzer
US7788571B2 (en) Method and apparatus for using dual bit decisions to measure bit errors and event occurrences
US7206985B2 (en) Method and apparatus for calibrating a test system for an integrated semiconductor circuit
KR101012283B1 (ko) 멀티 스트로브 장치, 시험 장치 및 조정 방법
US6721676B1 (en) Testing of semiconductor device and a fabrication process of a semiconductor device including a testing process
US7251798B2 (en) Method and apparatus for quantifying the timing error induced by crosstalk between signal paths
US3057957A (en) Apparatus for measuring data signal impairment
JPS61176871A (ja) 半導体試験装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication