[go: up one dir, main page]

CN1996582A - 包含多层内连线结构的载板及其制造、回收以及应用方法 - Google Patents

包含多层内连线结构的载板及其制造、回收以及应用方法 Download PDF

Info

Publication number
CN1996582A
CN1996582A CN 200610005788 CN200610005788A CN1996582A CN 1996582 A CN1996582 A CN 1996582A CN 200610005788 CN200610005788 CN 200610005788 CN 200610005788 A CN200610005788 A CN 200610005788A CN 1996582 A CN1996582 A CN 1996582A
Authority
CN
China
Prior art keywords
support plate
connection line
internal connection
layer internal
multilayer interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610005788
Other languages
English (en)
Other versions
CN1996582B (zh
Inventor
杨之光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Priority to CN 200610005788 priority Critical patent/CN1996582B/zh
Publication of CN1996582A publication Critical patent/CN1996582A/zh
Priority to HK07114167.1A priority patent/HK1108973A1/xx
Application granted granted Critical
Publication of CN1996582B publication Critical patent/CN1996582B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种包含多层内连线结构的载板，其包含一载板以及位在该载板上的一多层内连线结构，其中该多层内连线结构与该载板间仅在部分区域实质附着；且多层内连线结构与载板的分离简单、快速且低成本。本发明也提供上述包含多层内连线结构的载板的制造方法、回收方法以及使用其的封装方法与多层内连线装置的制造方法。

Description

包含多层内连线结构的载板及其制造、回收以及应用方法
【技术领域】
本发明是关于一种包含多层内连线结构的载板及其制造、回收方法、使用其的封装方法与多层内连线装置的制造方法，尤其是关于一种包含多层内连线结构的载板，其多层内连线结构与载板之间在部分区域实质附着，及其制造、回收方法、使用其的封装方法与多层内连线装置的制造方法。
【背景技术】
随着目前半导体制造工艺的进步，晶片的线宽、线间距与尺寸都愈来愈小，晶片所要求的传输速度要愈来愈快、输出功率要愈来愈高，因此晶片电连接到外部的构装技术也相对应的要求要愈来愈高，导线要愈来愈多且导线间距也需要愈来愈密集，因此晶片构装的技术从引脚插入型渐渐转进到表面粘着型，从导线架打金线的连接型态渐渐转进到使用凸块的方式，电路板从PCB硬板、软性印刷电路板FPC渐渐转进到IC基板。
一般六层BT材质的PCB硬板重约4克，厚度约1mm，因而无法挠曲，而软性印刷电路板在厚度约50μm的情况下，仅能制作2层内连线，相对的，在厚度约50μm的情况下，IC基板可以制作出6层内连线基板，总重量约0.21克，因此IC基板的可挠曲性最好，并且最轻薄。此外在内连线密度上，PCB硬板与软性印刷电路板的通孔最小需为50μm，通孔焊垫最小需为100μm，线宽与线间距最小需为25μm，而相对的，IC基板的通孔最小需为20μm，通孔焊垫最小需为25μm，线宽与线间距最小需为20μm，因此IC基板可大幅增加内连线密度。
随着电路板尺寸的缩小化，对于电路板精密度的要求也提高，电路板的制造程序也面临新的挑战，尤其是在制造程序中如何提高线路密度是非常重要的，而提高线路密度的关键在于制造程序中电路板的尺寸安定性。习知的一种解决方法是在一坚硬的载板上进行IC基板的制作，藉由载板较佳的尺寸安定性而来增加IC基板在制程中的尺寸安定性，但是在IC基板制作完成后要如何将IC基板与载板分离是此类技术的一大课题。
在美国专利第4812191号中，揭露一种以牺牲载板制造技术来制作多层内连线结构的方法，其中是在载板上制作多层内连线结构，载板的热膨胀系数小于多层内连线结构，接着进行硬化，在升温、降温的程序中使得载板与多层内连线结构之间产生足够的张力，再以支持装置吸附在多层内连线结构上及酸液浸蚀的方式将多层内连线结构与载板分离开。
在美国专利第5258236号中，揭露一种以激光剥离法分离载板与多层内连线结构的方法，如图1所示，其中在以聚合物层2、金属层3与多层内连线结构4的次序依序地形成在透明载板1上的后，再以激光紫外光透过透明载板1照射在聚合物层2上来分解聚合物层2，而使得透明载板1能够与其他部分结构分离开。
然而，上述习知技术的分离方法较为繁琐、复杂，因此，如何提供一个方法与结构，能够同时制作尺寸精密度高的IC基板，又能使IC基板与载板的分离是简单、低成本的，仍是电路板制造工艺目前所努力追寻的。
【发明内容】
本发明的目的在于提供一种包含多层内连线结构的载板及其制造方法，其中多层内连线结构与载板的分离是简单、快速且低成本的；本发明更提供使用此包含多层内连线结构的载板的封装方法，以及回收该包含多层内连线结构的载板的方法。
在本发明提供的一利包含多层内连线结构的载板，包含：一载板；以及一多层内连线结构，该多层内连线结构位在该载板上，其中该多层内连线结构与该载板间仅在部分区域实质附着。其中该部分区域可以是在载板的外围区域、呈点状分布、或呈网格状分布等等。
在本发明的一种包含多层内连线结构的载板的制造方法，包含：提供一载板；以及形成一多层内连线结构在该载板上，其中该多层内连线结构与该载板间仅在部分区域实质附着。其中该部分区域可以是在载板的外围区域、呈点状分布、或呈网格状分布等等。
本发明另提供一种电子元件封装方法，使用上述的包含多层内连线结构的载板，该封装方法包含：电气连接至少一电子元件至该包含多层内连线结构的载板；封胶于该电子元件上；以及切割该多层内连线结构，使得切割下来的封装有电子元件的多层内连线装置与该载板自然分离。其中该电子元件为多个，封胶于该等多个电子元件上是仅在无该等多个电子元件的该多层内连线结构的载板的特定区域上封胶，使得剩余区域上没有封胶，藉以维持该封装有电子元件的多层内连线装置的可挠曲性。
本发明另提供一种电子元件封装方法，使用如上述的包含多层内连线结构的载板，该封装方法包含：切割该多层内连线结构，使得切割下来的多层内连线装置与该载板自然分离；电气连接至少一电子元件至该多层内连线装置；以及封胶于该电子元件上。其中其中该电子元件为多个，封胶于该等多个电子元件上是仅在无该等多个电子元件的该多层内连线装置特定区域上封胶，使得剩余区域上没有封胶，藉以维持该封装有电子元件的多层内连线装置的可挠曲性。
本发明另提供一种回收如上述的包含多层内连线结构的载板的回收方法，包含提供包含多层内连线结构的载板，以及将该多层内连线结构从该载板移除。其中该多层内连线结构是有部分已被切割除去，该移除步骤可以使用硫酸与过氧化氢混合溶液来进行将该多层内连线结构从该载板移除，以研磨来将该多层内连线结构从该载板移除，或以撕离方式将该多层内连线结构从该载板移除。
本发明另提供一种多层内连线装置的制造方法，包含：提供一载板；形成一多层内连线结构在该载板上，其中该多层内连线结构与该载板间仅在部分区域实质附着；以及切割该多层内连线结构，使得切割下来的多层内连线装置与该载板自然分离。其中该部分区域可以是在载板的外围区域、呈点状分布、或呈网格状分布等等。
藉由本发明的技术手段，相较于习知技术须以溶剂、激光等繁复的方式来将多层内连线结构与载板分离，本发明可以以简单、快速且低成本的方式来制作多层内连线装置。
【附图说明】
图1显示一种习知以激光剥离法分离载板与多层内连线结构的方法；
图2A、2B显示如本发明的包含多层内连线结构的载板的顶视图及横剖面图；
图3A-3D显示以本发明的包含多层内连线结构的载板来电连接电子元件，并完成封装的一方法；
图4A-4D显示以本发明的包含多层内连线结构的载板来电连接电子元件，并完成封装的另一方法；
图5显示经如本发明封装方法封装后，所剩余的包含多层内连线结构的载板；
图6显示如本发明的选区附着区域为网格状；
图7显示如本发明的选区附着区域为点状。
【具体实施方式】
现在将参照图式来说明本发明的较佳实施例，各个元件皆标示参考符号以便于说明与了解。注意所述的本发明实施例仅仅是用作于说明性，而非限制性，除非在实施例中有特别指出有此种限制存在。
图2A、2B显示如本发明的包含多层内连线结构的载板的顶视图及横剖面图。本实施例所例示的多层内连线结构是为一双面基板，即正面与背面皆电气连接至外部，在此双面基板的中，基板正面是电连接至基板背面，但多层内连线结构也可以是其他内连接方式，如同面多点的内连接或其他各种情形，此外，多层内连线结构的层数也没有限制，可依各种应用来作适当的变化。
此外，须注意在图2A、2B中，仅示意表示将一个多层内连线结构19用作为一个基板，但熟习此项技术人士可知，一个多层内连线结构19可以在后续制程切割而制作成数百数千个基板，在此仅为了方便表示与说明而简化。
在本实施例中，载板11是使用六时硅晶圆，在载板11上依序交叠介电层与金属层以形成多层内连线结构19，其中介电层12、14、16、18是选用低介电系数(小于4)的聚亚酰胺PI(polyimide)，厚度为8μm，上金属层17与下金属层13选用Cr/Cu/Ni/Au结构的凸块底层金属(UBM，under bump metallurgy)，以作为后续钖球电连接之用，中间的金属层15选用Cr/Cu/Cr多层金属线。
在多层内连线结构19上可以利用蚀刻方法或激光钻孔方法贯通介电层18、14或16，使得金属内连线可以彼此电气连接，或电气连接至外部。
载板11与介电层12是在外围区域20具有实质附着，此种在部分区域选择性附着的技术，称为“选区附着法”，在本实施例中，在介电层12旋转涂布在载板11上之前，先选用硅甲烷系的附着增强剂(杜邦公司所生产的VM-651)在载板11的外围区域涂布以增加载板11与介电层12的附着力，而在载板11的其余区域则不做任何处理，即可达成本发明所需的选区附着功效。
须注意在本发明中，载板可以是所有的固体材料，包含金属、玻璃、陶瓷、硅晶圆、蓝宝石基板、砷化镓、聚亚酰胺等等。介电层材料可以是任何的有机材料，包含聚亚酰胺PI(polyimide)、苯环丁烯BCB(benzo-cyclobutene)、聚甲基丙烯酸甲酯PMMA(poly(methyl-methacrylate))、液晶聚合物LCP(liquid crystal polymer)等等，对于封装基板应用而言，低介电系数、低介电耗损有助于高速、高效能封装的应用，适当机械性质(如热膨胀系数CTE、杨氏系数)的材料选择以匹配电子元件与多层内连线装置的机械性质，更会有助于封装产品的可靠性。介电层涂布的方式可以是旋转涂布、挤压式模具涂布、滚轮涂布。金属内连线可以用蚀刻方法、金属剥离法(MetalLift-off)等等方式制作。
在本发明中，选区附着可以是利用载板表面的原生特性，或利用提升表面能的方式，如以电浆处理等等，或利用加强介面分子交联与交缠的材料，如涂布硅甲烷是的增强剂等等方式来达成。表一显示各种不同载板材料与介电层材料可以选用的各种选区附着方式的示例，但不限于此。
表一：
载板材料 介电层 附着法 未附着区
硅二氧化硅玻璃氮化硅铝 聚亚酰胺 硅甲烷是的增强剂 不處理
硅 聚亚酰胺 1.涂布特殊聚亚酰胺2.硬化3.全面性电浆处理4.涂布介电层 不处理，在电浆处理时也不需要用遮罩遮挡
硅二氧化硅玻璃氮化硅铝陶瓷 聚亚酰胺 物理气相沉积(PVD)的铬膜 不处理，铬镀膜时需用遮罩遮挡
接着，说明利用上述包含多层内连线结构的载板来电连接电子元件，并完成封装的方法。
图3A至图3D显示以本发明的包含多层内连线结构的载板来电连接电子元件，并完成封装的一方法。图3A显示如本发明的一包含多层内连线结构19的载板11，可先进行测试，以确认其内连线状况是否良好；接着，如图3B所示，将一电子元件21以凸块22覆晶接合的方式电气连接至包含多层内连线结构19上，须注意电子元件的数量并不限于一个，也不限于集成电路IC，其他元件如被动元件、印刷电路板都可以是本发明的多层内连线结构19电气连接的元件，此外，电气连接的接合方式也可以选择其他方式，如打线、异方性导电胶膜ACF(anisotropic conductive film)、表面粘着技术SMT(surface mounttechnology)、球栅阵列封装BGA(ball grid array)、平面栅格阵列LGA(landgrid array)、针脚栅格阵列PGA(pin grid array)等等；接着，如图3C所示，在电子元件21上以封胶23进行封装，封胶可以使用如环氧树脂成型(epoxy molding)、围坝与填充环氧树脂(Dam & Fill Epoxy)、围坝与填充硅胶(Dam & Fill Silicone)等等，此外封胶区域并不需要在全部的多层内连线结构19上，可以在适当区域上维持不上封胶，以保持多层内连线结构19在特定位置的可挠曲性，以配合各种应用情形；最后，如图3D所示，在多层内连线结构19适当的位置上切割，使得所得封装有电子元件21的多层内连线装置24直接与载板11分离，针对本实施例的双面基板情形，要再在基板背面以激光钻孔，使得底部UBM能够电气连接至外部，而完成电子元件的封装。
图4A至图4D显示以本发明的包含多层内连线结构的载板来电连接电子元件，并完成封装的另一方法。图4A显示如本发明的包含多层内连线结构19的载板11；接着，图4B显示在多层内连线结构19适当的位置上切割，使得所得的多层内连线装置25直接与载板11分离，针对本实施例的双面基板情形，要再在基板背面以激光钻孔，使得底部UBM能够电气连接至外部，此外，可以先进行测试，以确认内连线状况是否良好；接着，如图4C所示，将一电子元件26以凸块27覆晶接合的方式电气连接至包含多层内连线装置25上，如前所述，电子元件数量并不限于一个，也不限于集成电路IC，其他元件如被动元件、印刷电路板都可以是本发明的多层内连线装置25电气连接的元件，此外，电气连接的接合方式也可以选择其他方式，如打线、异方性导电胶膜ACF、表面粘着技术SMT、球栅阵列封装BGA、平面栅格阵列LGA、针脚栅格阵列PGA等等；接着，如图4D所示，在电子元件26上以封胶28进行封装，如同前述，封胶28可以使用如环氧树脂成型(epoxymolding)、围坝与填充环氧树脂(Dam & Fill Epoxy)、围坝与填充硅胶(Dam & Fill Silicone)等等，此外封胶区域并不需要在全部的多层内连线装置25上，可以在适当区域上维持不上封胶，以保持多层内连线装置25在特定位置上的可挠曲性，以配合各种应用情形，而完成电子元件的封装。
上述实例仅说明将电子元件封装在本发明的多层内连线装置上的情形，但是本发明的多层内连线装置的使用方式并不局限于此情形，本发明的多层内连线装置还可以作为电子元件与印刷电路板连接的中介层，印刷电路板与印刷电路板连接的中介层，多个电子元件之间彼此电气连接的中介层，或是多层内连线装置与其他多层内连线装置电气连接的情形。
本发明的另一实施态样更包括对于包含多层内连线结构的载板的回收方法，图5显示经上述两种封装方法封装后，所剩余的包含多层内连线结构的载板，可以将上述剩余的包含多层内连线结构的载板以各种移除分离多层内连线结构的方法，将该多层内连线结构与载板分离，例如浸入硫酸与过氧化氢的混合溶液中，以研磨的方式移除多层内连线结构，或是直接撕离开多层内连线结构的方式，而可将载板回收再重复使用。
选区附着法的附着区域并不限于上述实施例的外围区域，可以是各种形状，如网格状、点状，只要不至于在后续各种制程中产生脱层、气泡等各种缺陷即可，图6显示如本发明的选区附着区域为网格状的情形，图7显示如本发明的选区附着区域为点状的情形。
本发明已以例证方式叙述说明，应了解上述的说明仅是描述性而非限制性。熟习此项技艺人士可根据上述说明而为本发明的各种变更修改。因此，本发明要包含所有落入本案保护范围的修改及变化情形。
【符号的说明】
1  载板
2   聚合物层
3   金属层
4   多层内连线结构
11  载板
12  介电层
13  下金属层
14  介电层
15  金属层
16  介电层
17  上金属层
18  介电层
19  多层内连线结构
20  区域
21  电子元件
22  凸块
23  封胶
24  多层内连线装置
25  多层内连线装置
26  电子元件
27  凸块
28  封胶。

Claims (13)

1.一种包含多层内连线结构的载板，其特征在于：包含：
一载板；以及
一多层内连线结构，位在该载板上，其中该多层内连线结构与该载板间仅在部分区域实质附着。
2.如权利要求1所述的包含多层内连线结构的载板，其特征在于：其中该实质附着的部分区域是在载板的外围区域、在载板内呈点状分布、或在载板内呈网格状分布。
3.一种包含多层内连线结构的载板的制造方法，其特征在于：包含如下步骤：
提供一载板；以及
形成一多层内连线结构在该载板上，其中该多层内连线结构与该载板间仅在部分区域实质附着。
4.如权利要求3所述的包含多层内连线结构的载板的制造方法，其特征在于：该实质附着部分区域是在载板的外围区域、在载板内呈点状分布、或在载板内呈网格状分布。
5.一种电子元件封装方法，其特征在于：包含如下步骤：
提供如权利要求1所述的包含多层内连线结构的一载板；
电气连接至少一电子元件至该包含多层内连线结构的载板；
封胶于该电子元件上；以及
切割该多层内连线结构，使得切割下来的封装有电子元件的多层内连线装置与该载板自然分离。
6.如权利要求5所述的电子元件封装方法，其特征在于：该电子元件为多个，封胶于该多个电子元件上是仅在无该等多个电子元件的该多层内连线结构的载板的特定区域上封胶，使得剩余区域上没有封胶，藉以维持该封装有电子元件的多层内连线装置的可挠曲性。
7.一种电子元件封装方法，其特征在于：包含如下步骤：
提供如权利要求1所述的包含多层内连线结构的一载板；
切割该多层内连线结构，使得切割下来的多层内连线装置与该载板自然分离；
电气连接至少一电子元件至该多层内连线装置；以及
封胶于该电子元件上。
8.如权利要求7所述的电子元件封装方法，其特征在于：其中该电子元件为多个，封胶于该等多个电子元件上是仅在无该等多个电子元件的该多层内连线装置特定区域上封胶，使得剩余区域上没有封胶，藉以维持该封装有电子元件的多层内连线装置的可挠曲性。
9.一种载板回收方法，其特征在于：包含如下步骤：
提供一如权利要求1所述的包含多层内连线结构的载板，以及
将该多层内连线结构从该载板移除。
10.如权利要求9所述的载板回收方法，其特征在于：该移除步骤是使用硫酸与过氧化氢混合溶液、以研磨方式、或以撕离方式来进行将该多层内连线结构从该载板移除。
11.如权利要求10所述的载板回收方法，其特征在于：该多层内连线结构是有部分已被切割除去。
12.一种多层内连线装置的制造方法，其特征在于：包含如下步骤：
提供一载板；
在该载板上形成一多层内连线结构，其中该多层内连线结构与该载板间仅在部分区域实质附着；以及
切割该多层内连线结构，使得切割下来的多层内连线装置与该载板自然分离。
13.如权利要求12所述的多层内连线装置的制造方法，其特征在于：其中该实质附着的部分区域是在载板的外围区域、在载板内呈点状分布、或在载板内呈网格状分布。
CN 200610005788 2006-01-06 2006-01-06 包含多层内连线结构的载板及其制造、回收以及应用方法 Expired - Fee Related CN1996582B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 200610005788 CN1996582B (zh) 2006-01-06 2006-01-06 包含多层内连线结构的载板及其制造、回收以及应用方法
HK07114167.1A HK1108973A1 (en) 2006-01-06 2007-12-27 Substrate with multi-layer interconnection structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610005788 CN1996582B (zh) 2006-01-06 2006-01-06 包含多层内连线结构的载板及其制造、回收以及应用方法

Publications (2)

Publication Number Publication Date
CN1996582A true CN1996582A (zh) 2007-07-11
CN1996582B CN1996582B (zh) 2012-02-15

Family

ID=38251597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610005788 Expired - Fee Related CN1996582B (zh) 2006-01-06 2006-01-06 包含多层内连线结构的载板及其制造、回收以及应用方法

Country Status (2)

Country Link
CN (1) CN1996582B (zh)
HK (1) HK1108973A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009006762A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Substrat multicouche et son procédé de fabrication
US8266797B2 (en) 2007-06-22 2012-09-18 Princo Middle East Fze Method of manufacturing a multi-layer substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266797B2 (en) 2007-06-22 2012-09-18 Princo Middle East Fze Method of manufacturing a multi-layer substrate
US8278562B2 (en) 2007-06-22 2012-10-02 Princo Middle East Fze Multi-layer substrate and manufacturing method thereof
WO2009006762A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Substrat multicouche et son procédé de fabrication

Also Published As

Publication number Publication date
CN1996582B (zh) 2012-02-15
HK1108973A1 (en) 2008-05-23

Similar Documents

Publication Publication Date Title
US7968992B2 (en) Multi-chip package structure and method of fabricating the same
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
JP2004193497A (ja) チップサイズパッケージおよびその製造方法
CN101252092B (zh) 多芯片封装结构及其制作方法
US8209860B2 (en) Method of manufacturing printed circuit board having metal bump
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2006024889A (ja) Ｂｇａパッケージおよびその製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP2004247668A (ja) 積層用中間配線部材、配線板及びそれらの製造方法
WO2011077886A1 (ja) 配線用電子部品及びその製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
EP1801870A1 (en) Partial adherent temporary substrate and method of using the same
JP4067507B2 (ja) 半導体モジュールおよびその製造方法
US7964106B2 (en) Method for fabricating a packaging substrate
CN1996582A (zh) 包含多层内连线结构的载板及其制造、回收以及应用方法
KR100730763B1 (ko) 다층 상호연결 구조를 갖는 기판 및 기판의 제조 방법
JP2013058545A (ja) 電子デバイス及びその製造方法
TWI811721B (zh) 嵌埋結構的製備方法
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
US8051557B2 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
WO2003100850A1 (fr) Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP2004319656A (ja) ウエハーレベルｃｓｐの製造方法
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1108973

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1108973

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120215

Termination date: 20200106

CF01 Termination of patent right due to non-payment of annual fee