[go: up one dir, main page]

JP2008204968A - 半導体パッケージ基板とその製造方法 - Google Patents

半導体パッケージ基板とその製造方法 Download PDF

Info

Publication number
JP2008204968A
JP2008204968A JP2007035765A JP2007035765A JP2008204968A JP 2008204968 A JP2008204968 A JP 2008204968A JP 2007035765 A JP2007035765 A JP 2007035765A JP 2007035765 A JP2007035765 A JP 2007035765A JP 2008204968 A JP2008204968 A JP 2008204968A
Authority
JP
Japan
Prior art keywords
layer
resin
semiconductor package
package substrate
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007035765A
Other languages
English (en)
Inventor
Kazuto Hikasa
和人 日笠
Toshiaki Amano
俊昭 天野
Toshiaki Asada
敏明 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2007035765A priority Critical patent/JP2008204968A/ja
Publication of JP2008204968A publication Critical patent/JP2008204968A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】Cuを主体とする金属層と絶縁性樹脂層との密着性に優れた、実装信頼性の高い半導体パッケージ基板とその製造方法を提供すること。
【解決手段】外部部品と電気的に接続される突起状電極部6を有する、Cuを主体とする金属層4bと、金属層4b上の、突起状電極部6の外部部品との接続面を除いた領域に形成され、且つ、突起状電極部の側面を覆う絶縁性樹脂層2と、金属層4bと絶縁性樹脂層2との間に形成されたNi合金層4aと、金属層4bの、Ni合金層4aが形成された面と反対の面上に形成され、半導体素子が接着される接着層とを有する。
【選択図】図1

Description

本発明は、半導体パッケージ基板とその製造方法に関し、特に、Cuを主体とする金属層と絶縁性樹脂層との密着性に優れた、実装信頼性の高い半導体パッケージ基板とその製造方法に関する。
近年、集積回路等の半導体素子の実装技術として、ダイシング前のウエハ状態のまま再配線、電極形成、樹脂封止などの実装を行うWL−CSP(Wafer Level Chip Size Package)の実用化が進んでいる。WL−CSPは、ベアチップとほぼ同サイズで配線長が短いことから、小型・薄型・高速という特徴を有しており、例えば携帯電話向けのCSPとして採用されている。
WL−CSPとしては、テープ基板を半導体パッケージ基板(再配線、あるいはInterposerともいう)として用い、半導体ウエハ側の外部接続端子と、半導体パッケージ基板に形成された電極とを接続するフリップチップ接続方式のCSPが知られている。このCSPにおいては、半導体ウエハは半導体パッケージ基板上に接着固定される。半導体ウエハはその後ダイシングされ、半導体チップが接続された半導体パッケージ基板は、半導体パッケージ基板の接合電極に設けられた半田ボールを介して、実装基板であるマザーボードに接続され、実装される。
しかしながら、薄いテープ基板を半導体パッケージ基板として用いた半導体パッケージにおいては、半導体チップと実装基板との線膨張差が大きいことから、使用時の熱によって、両者の熱歪みの差異が大きくなり、半田接合部において半田クラックや断線不良が発生しやすいという問題があった。
上記問題の対策として、半導体パッケージ基板の実装基板との接続電極を、突起状電極とすることによって、半田接合部に生じる応力を緩和することが行われている。突起状電極としては、例えば100μm程度の高さを有するCu等の金属ポストで構成されたものや、金属内部に絶縁性樹脂が充填されたものが提案されている(特許文献1及び2)。これら突起状電極においては、熱応力が加わった際に突起部が撓むことにより、半田接合部に加わる応力を軽減することができる。
近時では、製造コスト及び熱歪みよる耐久性の問題から、金属ポストよりも内部に絶縁性樹脂が充填された構成が主流となっている。
図2を参照して、内部に絶縁性樹脂が充填された突起状電極部を有する従来の半導体パッケージ基板の製造方法を説明する。
図2は、内部に絶縁性樹脂が充填された突起状電極部を有する従来の半導体パッケージ基板の製造工程を示す断面図である。
図2(a)に示すように、支持基板としてのCu箔21上に、絶縁性樹脂層(感光性樹脂層)22を形成し、次に、図2(b)に示すように、フォトリソグラフィー技術を用いて、絶縁性樹脂層22を露光、現像し、突起状電極部を形成する部分の樹脂を除去して孔23を形成する。
次に、図2(c)に示すように、乾式メッキ法により、絶縁性樹脂層22表面と孔23内に、Cuを主体とする金属層24を形成し、次に、図2(d)に示すように、絶縁性樹脂を用いて、孔33内への樹脂の充填と、半導体チップを接着するための接着層25の形成を連続して行う。これにより、内部に樹脂が充填された突起状電極部26が形成される。
次に、図2(e)に示すように、半導体ウエハ10を接着層25に押圧して接着固定し、次いで、図2(f)に示すように、キャリア材料であるCu箔21を剥離する。以上の工程により、内部に絶縁性樹脂が充填された突起状電極部を有する従来の半導体パッケージ基板が完成する。
半導体ウエハ10は、その後ダイシングされ、チップサイズのパッケージが形成される。そして、突起状電極部26の露出面に設けられる半田ボールを介してマザーボードに接続され、実装される。
特許第3445441号公報 特許第3651597号公報
上記のように製造された従来の半導体パッケージ基板においては、突起状電極部の側面及び金属層表面が絶縁性樹脂層に覆われており、Cuを主体とする金属層と絶縁性樹脂層とが接触する構造となっている。しかしながら、Cuを主体とする金属層と絶縁性樹脂層との密着性が低いため、絶縁性樹脂層が剥がれやすく、実装信頼性の低下の原因となっている。
本発明の目的は、Cuを主体とする金属層と絶縁性樹脂層との密着性に優れた、実装信頼性の高い半導体パッケージ基板とその製造方法を提供することにある。
上記の課題を解決するための本発明の第1の態様は、外部部品と電気的に接続される突起状電極部を有する、Cuを主体とする金属層と、前記金属層上の、前記突起状電極部の外部部品との接続面を除いた領域に形成され、且つ、前記突起状電極部の側面を覆う絶縁性樹脂層と、前記金属層と前記絶縁性樹脂層との間に形成されたNi合金層と、前記金属層の、前記Ni合金層が形成された面と反対の面上に形成され、半導体素子が接着される接着層とを有することを特徴とする半導体パッケージ基板である。
本発明の第2の態様は、前記第1の態様に係る半導体パッケージ基板において、前記Ni合金層がNiCr又はNiCuであることを特徴とする。
本発明の第3の態様は、前記第1又は第2の態様に係る半導体パッケージ基板において、前記絶縁性樹脂層がエポキシ系樹脂、フェノール系樹脂、アクリル系樹脂、ポリイミド系樹脂、アラミド系樹脂、LCP系樹脂から選択される少なくとも一種からなる樹脂で構成されていることを特徴とする。
本発明の第4の態様は、前記第1から第3の態様に係る半導体パッケージ基板において、前記突起状電極部は、内部に樹脂が充填されていることを特徴とする。
本発明の第5の態様は、前記第4の態様に係る半導体パッケージ基板において、前記接着層が、前記突起状電極部の内部に充填された樹脂と同一材料で構成されていることを特徴とする。
本発明の第6の態様は、前記第5の態様に係る半導体パッケージ基板において、前記接着層の線膨張係数が、前記絶縁性樹脂層の線膨張係数よりも小さいことを特徴とする。
本発明の第7の態様は、前記第6の態様に係る半導体パッケージ基板において、前記突起状電極部の内部に充填された樹脂の線膨張係数が、70ppm以下であることを特徴とする。
本発明の第8の態様は、支持基板上に第1の絶縁性樹脂層を形成する工程と、前記第1の絶縁性樹脂層から、突起状電極部を形成する部分の樹脂を除去し、前記支持基板に達する孔を形成する工程と、前記第1の絶縁性樹脂層上及び前記孔内にNi合金層を形成する工程と、前記Ni合金層上に、Cuを主体とする金属層を形成する工程と、前記Ni合金層及び前記金属層をパターニングして、前記Ni合金層と前記金属層とからなる2層構造の回路導体を形成する工程と、前記孔内に第2の絶縁性樹脂層を充填し、突起状電極部を形成する工程と、 前記回路導体及び前記孔内に充填された第2の絶縁性樹脂層上に、半導体素子を接着するための接着層を形成する工程と、前記支持基板を前記第1の絶縁性樹脂層から剥離し、前記突起状電極部表面のNi合金層を露出させる工程と、前記突起状電極部表面に露出した部分の前記Ni合金層を除去する工程とを有する半導体パッケージ基板の製造方法である。
本発明の第9の態様は、前記第8の態様に係る半導体パッケージ基板の製造方法において、前記Ni合金層をNiCr又はNiCuで形成することを特徴とする。
本発明の第10の態様は、前記第8又は第9の態様のいずれかに係る半導体パッケージ基板の製造方法において、前記絶縁性樹脂層を、エポキシ系樹脂、フェノール系樹脂、アクリル系樹脂、ポリイミド系樹脂、アラミド系樹脂、LCP系樹脂から選択される少なくとも一種からなる樹脂で形成することを特徴とする。
本発明の第11の態様は、前記第8から第10の態様のいずれかに係る半導体パッケージ基板の製造方法において、前記第2の絶縁性樹脂層と前記接着層とを、同一材料を用いて連続形成することを特徴とする。
本発明によれば、Cuを主体とする金属層とNi合金層とからなる2層構造の導電層を有し、前記2層構造の導電層のうちNi合金層と絶縁性樹脂層とが接触する。Ni合金層は、Cuと絶縁性樹脂の両方に対して優れた密着性を有するので、絶縁性樹脂層との密着性を向上させることができ、絶縁性樹脂層の剥がれを防止することが可能になる。しかも、Cuを主体とする金属層と絶縁性樹脂層との間のみに、Cuと絶縁性樹脂の両方に対して優れた密着性を有するNi合金層が介在し、突起状電極部の外部部品との接続面には、半田との濡れ性の低いNi合金層が存在しないので、半田との接合強度を低下させることもない。したがって、実装信頼性を向上させることができる。
また、前記突起状電極部を、内部に樹脂が充填された構造とすることにより、半田接合部に熱応力が加わっても突起状電極部が撓むことができるので、半田接合部に加わる応力を軽減し、半田クラックの発生を防止することができる。
また、半導体素子が接着される接着層と、突起状電極内部に充填された樹脂とを、同一材料で構成することにより、製造プロセスの簡略化が可能になる。
また、接着層の線膨張係数を、絶縁性樹脂層の線膨張係数よりも小さくすることにより、半導体チップと半導体パッケージ基板の導電層とのフリップチップ接合部(バンプ接合)のクラックを防止することが可能になる。すなわち、半導体素子は、接着層によって半導体パッケージ基板に接着固定されることから、硬化した接着層の線膨張係数が大きい場合、温度サイクルにおける応力が、半導体素子と導電層とのフリップチップ接合部に加わり、接合部が破断するおそれがある。本発明の上記構成により、接合部に加わる応力を緩和することができ、フリップチップ接合部の信頼性を確保することが可能になる。
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
図1は、本発明の実施形態に係る半導体パッケージ基板の製造工程を示す断面図である。
まず、図1(a)に示すように、キャリア材料としてのCu箔1上に、絶縁性樹脂層(感光性樹脂層)2を形成する。絶縁性樹脂層2を構成する材料としては、エポキシ系樹脂、フェノール系樹脂、アクリル系樹脂、ポリイミド系樹脂、アラミド系樹脂、LCP系樹脂から選択される少なくとも一種からなる樹脂を用いることができる。
次に、図1(b)に示すように、フォトリソグラフィー技術を用いて、絶縁性樹脂層2を露光、現像して、突起状電極部となる部分の樹脂を除去して孔3を形成する。
次に、図1(c)に示すように、スパッタリング法により、絶縁性樹脂層2表面と、孔3内にNi合金層4aを形成し、さらに、Ni合金層4a上に、乾式メッキ法により、Cuを主体とする金属層4bを形成する。これにより、2層構造の導電層4が形成される。
Ni合金層4aを構成する材料としては、NiCr又はNiCuを用いることができる。
次に、図1(d)に示すように、導電層4をパターニングし、導電層4に半導体チップ側のスタッドバンプと接合するためのバンプ7を形成した後、絶縁性樹脂を用いて、孔3内への樹脂の充填と、接着層5の形成を行う。
上記のような樹脂の充填により、2層構造の導電層4の内部に樹脂が充填された突起状電極部6が形成される。この突起状電極部6は、半田接合部に熱応力が加わっても突起状電極部が撓むことができるので、半田接合部に加わる応力を軽減し、半田クラックの発生を防止できる。
接着層5及び突起状電極部6の内部に充填される樹脂は、同一材料で構成することが好ましい。これにより、突起状電極部6内部への樹脂の充填と、接着層5の形成とを同時に行うことができるので、製造プロセスを簡略化でき、製造コストを低減することができる。
接着層5及び突起状電極部6内部に充填された樹脂を構成する樹脂材料としては、例えば、エポキシ系樹脂、アクリル系樹脂、及びこれらの混合物からなる樹脂を用いることができる。
次に、図1(e)に示すように、ウエハ状態のまま半導体チップ10を接着層5に押圧し、半導体チップ10を半導体パッケージ基板に接着固定する。
半導体チップ10には、例えばAlからなる外部接続用の電極パッド11が設けられており、電極パッド11には、例えばAuからなるスタッドバンプ12が形成されている。導電層4に形成されたバンプ7と、半導体チップ側のスタッドバンプ12の接合(フリップチップ接合)により、半導体チップ10と導電層4とが電気的に接続される。
最後に、図1(f)に示すように、キャリア材料であるCu箔1を剥離して、突起状電極部6表面のNi合金層4aを露出させる。
次に、図1(g)に示すように、露出した突起電極部6表面のNi合金層4aを除去する。具体的には、塩酸と硫酸を主体とした混合液により、突起状電極部6表面のNi合金層4aを除去する。
以上のような工程によって、本実施形態の半導体パッケージ基板が形成される。
半導体ウエハは、その後ダイシングされ、突起状電極部6表面に設けられる半田ボールを介してマザーボードに接続されることになる。この際、半田ボールは、Cuを主体とする金属層4b上に形成される。
本実施形態の半導体パッケージ基板1においては、図1(g)に示すように、突起状電極部6表面を除いて、Ni合金層4aが絶縁性樹脂層2に覆われており、2層構造の導電層4のうちNi合金層4aと絶縁性樹脂層2とが接触する構成となる。Ni合金層4aは、Cuと絶縁性樹脂の両方に対して優れた密着性を有するので、絶縁性樹脂層2との密着性を向上させることができ、絶縁性樹脂層の剥がれを防止することが可能になる。したがって、実装信頼性を向上させることができる。しかも、Cuを主体とする金属層4bと絶縁性樹脂層2との間のみに、Cuと絶縁性樹脂の両方に対して優れた密着性を有するNi合金層4aが介在し、突起状電極部6の外部部品との接続面には、半田との濡れ性の低いNi合金層4aが存在しないので、半田との接合強度を低下させることもない。したがって、実装信頼性を向上させることが可能となる。
接着層5及び突起状電極部6内部に充填された樹脂の線膨張係数は、絶縁性樹脂層4の線膨張係数よりも小さいことが好ましく、例えば、70ppm以下であることが好ましい。このような線膨張係数の関係を達成できる樹脂の組合せとしては、例えば、接着層5及びが突起状電極内部に充填された樹脂がエポキシ系樹脂であり、絶縁性樹脂層4がエポキシ系樹脂とアクリル系樹脂の混合物である場合があげられる。
このように、接着層5及びが突起状電極内部に充填された樹脂の線膨張係数を、絶縁性樹脂層4の線膨張係数よりも小さくすることにより、半導体チップ10と導電層4とのフリップチップ接合部のクラックを防止することができ、フリップチップ接合部の信頼性を確保することが可能になる。
次に、本発明の半導体パッケージのより詳細な製造例について説明する。
キャリア材料として、厚み35μmの電解Cu箔を用い、Cu箔の片面にエポキシ系樹脂とアクリル系樹脂の混合物よりなるネガ型感光性絶縁フィルム(以下、PDF)をラミネートした。
突起電極となる部分が黒く遮光されるよう設計されたフォトマスクをPDF上に密着させた状態で、UV光を照射し、その後、炭酸水素ナトリウム水溶液をスプレーすることによってPDFの未露光部分を除去した。次に、PDFを完全硬化させるため、UV照射を行った後、加熱処理を行った。
次に、スパッタリング装置を用いて、PDF上に6nmのNiCr層、250nmのCu層を形成し、その後、電解メッキ法により、Cu厚みを18μmとした。
次に、Cu層上に厚み25μmのパターンエッチング用ドライフィルムをラミネートし、回路パターンマスクをドライフィルム上に密着させた状態でUV光を露光した。その後、炭酸水素ナトリウム水溶液をスプレーすることによってドライフィルムを現像し、その後のエッチング工程にて除去するCu部分が露出するようにした。
次に、裏面のCu箔がエッチングされないようマスキング処理を行った後、塩化第二鉄エッチング液を用いてエッチングを行い、回路導体パターンを形成した。
次に、導体パターン上に厚み25μmのメッキレジスト用ドライフィルムをラミネートし、メッキレジストパターンマスクをドライフィルム上に密着させた状態でUV光を露光した。その後、炭酸水素ナトリウム水溶液をスプレーすることによってドライフィルムを現像し、その後の半田メッキ工程にてメッキする部分の回路導体層が露出するようにした。
次に、SnAgを電解メッキすることにより、半導体チップ側電極と接続する部分の回路導体層上に厚さ5〜10μmのSnAg半田層を形成した。
次に、突起電極の内部を充填し、且つ、回路導体層上に厚さ30μmとなるようフィルム状エポキシ系接着材層を真空ラミネートした。
半導体チップの電極上には、Auスタッドボンダーを用いて、直径60μm高さ40〜70μmのAuスタッドバンプを形成し、半導体チップのAuスタッドバンプと、半導体基板のSnAバンプ層の位置が一致するようにアライメントした後、半導体チップを半導体基板へ熱圧着した。
加熱後、接着材層を硬化させ、アンモニア アルカリ系エッチング液を用いて、キャリアCu箔層を除去した。さらに、塩化第二鉄系エッチング液を用いて、突起状電極部表面に露出したNiCr層をエッチング除去した。
図1は、本発明の第1の実施形態に係る半導体パッケージ基板の製造工程を示す断面図である。 図2は、従来の半導体パッケージ基板の製造工程を示す断面図である。
符号の説明
1:Cu箔
2:絶縁性樹脂層
3:突起状電極部形成用孔
4:導電層
4a:Ni合金層
4b:Cuを主体とする金属層
5:接着層
6:突起状電極部
7:バンプ
10:半導体チップ
11:電極パッド
12:スタッドバンプ

Claims (11)

  1. 外部部品と電気的に接続される突起状電極部を有する、Cuを主体とする金属層と、
    前記金属層上の、前記突起状電極部の外部部品との接続面を除いた領域に形成され、且つ、前記突起状電極部の側面を覆う絶縁性樹脂層と、
    前記金属層と前記絶縁性樹脂層との間に形成されたNi合金層と、
    前記金属層の、前記Ni合金層が形成された面と反対の面上に形成され、半導体素子が接着される接着層と
    を有することを特徴とする半導体パッケージ基板。
  2. 前記Ni合金層がNiCr又はNiCuであることを特徴とする請求項1に記載の半導体パッケージ基板。
  3. 前記絶縁性樹脂層が、エポキシ系樹脂、フェノール系樹脂、アクリル系樹脂、ポリイミド系樹脂、アラミド系樹脂、LCP系樹脂から選択される少なくとも一種からなる樹脂で構成されていることを特徴とする請求項1又は請求項2に記載の半導体パッケージ基板。
  4. 前記突起状電極部は、内部に樹脂が充填されていることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体パッケージ基板。
  5. 前記接着層が、前記突起状電極部の内部に充填された樹脂と同一材料で構成されていることを特徴とする請求項4に記載の半導体パッケージ基板。
  6. 前記接着層の線膨張係数が、前記絶縁性樹脂層の線膨張係数よりも小さいことを特徴とする請求項5に記載の半導体パッケージ基板。
  7. 前記突起状電極部の内部に充填された樹脂の線膨張係数が、70ppm以下であることを特徴とする請求項6に記載の半導体パッケージ基板。
  8. 支持基板上に第1の絶縁性樹脂層を形成する工程と、
    前記第1の絶縁性樹脂層から、突起状電極部を形成する部分の樹脂を除去し、前記支持基板に達する孔を形成する工程と、
    前記第1の絶縁性樹脂層上及び前記孔内にNi合金層を形成する工程と、
    前記Ni合金層上に、Cuを主体とする金属層を形成する工程と、
    前記Ni合金層及び前記金属層をパターニングして、前記Ni合金層と前記金属層とからなる2層構造の回路導体を形成する工程と、
    前記孔内に第2の絶縁性樹脂層を充填し、突起状電極部を形成する工程と、
    前記回路導体及び前記孔内に充填された第2の絶縁性樹脂層上に、半導体素子を接着するための接着層を形成する工程と、
    前記支持基板を前記第1の絶縁性樹脂層から剥離し、前記突起状電極部表面のNi合金層を露出させる工程と、
    前記突起状電極部表面に露出した部分の前記Ni合金層を除去する工程と
    を有する半導体パッケージ基板の製造方法。
  9. 前記Ni合金層をNiCr又はNiCuで形成することを特徴とする請求項8に記載の半導体パッケージ基板の製造方法。
  10. 前記絶縁性樹脂層を、エポキシ系樹脂、フェノール系樹脂、アクリル系樹脂、ポリイミド系樹脂、アラミド系樹脂、LCP系樹脂から選択される少なくとも一種からなる樹脂で形成することを特徴とする請求項8又は9に記載の半導体パッケージ基板の製造方法。
  11. 前記第2の絶縁性樹脂層と前記接着層とを、同一材料を用いて連続形成することを特徴とする請求項8から10のいずれか1項に記載の半導体パッケージ基板の製造方法。
JP2007035765A 2007-02-16 2007-02-16 半導体パッケージ基板とその製造方法 Pending JP2008204968A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007035765A JP2008204968A (ja) 2007-02-16 2007-02-16 半導体パッケージ基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007035765A JP2008204968A (ja) 2007-02-16 2007-02-16 半導体パッケージ基板とその製造方法

Publications (1)

Publication Number Publication Date
JP2008204968A true JP2008204968A (ja) 2008-09-04

Family

ID=39782206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007035765A Pending JP2008204968A (ja) 2007-02-16 2007-02-16 半導体パッケージ基板とその製造方法

Country Status (1)

Country Link
JP (1) JP2008204968A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232524A (ja) * 2009-03-27 2010-10-14 Nitto Denko Corp 半導体装置の製造方法
JP2011181740A (ja) * 2010-03-02 2011-09-15 Nitto Denko Corp 配線回路構造体およびそれを用いた半導体装置の製造方法
CN103930987A (zh) * 2011-07-25 2014-07-16 兰克森法国公司 无引线框气密性电路封装
CN112117246A (zh) * 2019-06-21 2020-12-22 株式会社村田制作所 半导体装置及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354563A (ja) * 1998-06-11 1999-12-24 Citizen Watch Co Ltd 半導体配線の構造
JP2001196403A (ja) * 2000-01-06 2001-07-19 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2001298120A (ja) * 2000-04-14 2001-10-26 Sumitomo Bakelite Co Ltd 半導体装置及び半導体装置の製造方法
JP2006086194A (ja) * 2004-09-14 2006-03-30 Casio Micronics Co Ltd 配線基板、その製造方法、及び半導体装置
JP2006100563A (ja) * 2004-09-29 2006-04-13 Sumitomo Bakelite Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354563A (ja) * 1998-06-11 1999-12-24 Citizen Watch Co Ltd 半導体配線の構造
JP2001196403A (ja) * 2000-01-06 2001-07-19 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2001298120A (ja) * 2000-04-14 2001-10-26 Sumitomo Bakelite Co Ltd 半導体装置及び半導体装置の製造方法
JP2006086194A (ja) * 2004-09-14 2006-03-30 Casio Micronics Co Ltd 配線基板、その製造方法、及び半導体装置
JP2006100563A (ja) * 2004-09-29 2006-04-13 Sumitomo Bakelite Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232524A (ja) * 2009-03-27 2010-10-14 Nitto Denko Corp 半導体装置の製造方法
JP2011181740A (ja) * 2010-03-02 2011-09-15 Nitto Denko Corp 配線回路構造体およびそれを用いた半導体装置の製造方法
CN103930987A (zh) * 2011-07-25 2014-07-16 兰克森法国公司 无引线框气密性电路封装
CN112117246A (zh) * 2019-06-21 2020-12-22 株式会社村田制作所 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
US8610268B2 (en) Semiconductor element, semiconductor element mounted board, and method of manufacturing semiconductor element
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
JP2010141204A (ja) 配線基板及びその製造方法
JP2010245280A (ja) 配線基板の製造方法及び配線基板
US20110156252A1 (en) Semiconductor package having electrical connecting structures and fabrication method thereof
JP2010141055A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
US20100044084A1 (en) Printed circuit board and method of manufacturing the same
US20080185711A1 (en) Semiconductor package substrate
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2015165533A (ja) 配線基板及びその製造方法と半導体装置
JP4352294B2 (ja) 半導体装置の製造方法
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2010080528A (ja) 半導体パッケージの製造方法
JP2009081310A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP5295211B2 (ja) 半導体モジュールの製造方法
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
KR20110013902A (ko) 패키지 및 그 제조방법
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
US9974166B2 (en) Circuit board and manufacturing method thereof
JP6712050B2 (ja) 樹脂基板及びその製造方法、並びに回路基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Effective date: 20120217

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120618

Free format text: JAPANESE INTERMEDIATE CODE: A02