[go: up one dir, main page]

WO2011077886A1 - 配線用電子部品及びその製造方法 - Google Patents

配線用電子部品及びその製造方法 Download PDF

Info

Publication number
WO2011077886A1
WO2011077886A1 PCT/JP2010/070920 JP2010070920W WO2011077886A1 WO 2011077886 A1 WO2011077886 A1 WO 2011077886A1 JP 2010070920 W JP2010070920 W JP 2010070920W WO 2011077886 A1 WO2011077886 A1 WO 2011077886A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
electronic component
vertical
substrate
horizontal
Prior art date
Application number
PCT/JP2010/070920
Other languages
English (en)
French (fr)
Inventor
政道 石原
榎本　實
野村　茂
Original Assignee
国立大学法人九州工業大学
積水化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人九州工業大学, 積水化学工業株式会社 filed Critical 国立大学法人九州工業大学
Priority to US13/518,145 priority Critical patent/US8952261B2/en
Publication of WO2011077886A1 publication Critical patent/WO2011077886A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Definitions

  • the present invention relates to an electronic component for wiring to be used by arranging a circuit element including a semiconductor chip and incorporating the circuit element into an electronic device package connected to an external electrode through vertical wiring and horizontal wiring. .
  • DFP double-sided electrode package
  • IC-embedded substrate in which ICs and LSIs are mounted in a substrate
  • DFP and IC-embedded substrates need to have a structure that includes electrodes on the other side away from the LSI chip mounting substrate, vertical wiring for connection to the upper substrate, and horizontal wiring for wiring.
  • DFP vertical wiring has a structure built in advance on the substrate, a method in which resin is opened after resin sealing and filled with plating, and a structure in which electrodes are taken out on both sides of the substrate through a silicon substrate is adopted.
  • the formation of the vertical wiring and the rewiring has a structure in which the process is complicated and the cost is likely to increase.
  • Patent Document 1 discloses an IC-embedded substrate structure using an organic substrate.
  • This IC-embedded substrate structure uses solder balls and metal post structures as vertical wiring, but the upper and lower substrates are provided with a thick metal layer corresponding to the support plate during the manufacturing process, and the upper and lower substrates are connected. A process for removing the thick metal layer later is necessary. This makes the process complex and a major cost factor.
  • Patent Document 2 uses vertical wiring and rewiring as an additional process for forming a structure of a double-sided electrode package DFP or a wafer level chip size package (hereinafter referred to as WLCSP) as a component.
  • WLCSP wafer level chip size package
  • This electronic component for wiring is constituted by integrally connecting a plurality of vertical wirings and horizontal wirings connected thereto by a support plate made of a conductive material using an electroforming method.
  • the wiring part such as horizontal wiring and vertical wiring and the support plate can be easily peeled off by heat and pressure in the process after the electronic components for wiring are incorporated into the electronic device package. Can be done. Thereby, a plurality of vertical wirings and horizontal wirings are wired at predetermined positions.
  • the semiconductor manufacturing process is divided into a pre-process for creating an LSI and a post-process for packaging the LSI.
  • a pre-process for creating an LSI there are few specialized manufacturers that can cover the pre-process in the post-process manufacturers.
  • Manufacturing of an electronic device package such as a conventional wafer level chip size package (WLCSP) requires processes such as rewiring and vertical wiring plating on the wafer, that is, a facility close to the previous process, and the conventional post process.
  • WLCSP wafer level chip size package
  • the present invention consolidates vertical wiring and rewiring, which are formed as an additional process of the double-sided electrode package DFP and the wafer level chip size package WLCSP, as a part, and at that time, manufacture
  • the purpose is to simplify the process and realize cost reduction.
  • the electronic component for wiring according to the present invention is used by arranging a circuit element including a semiconductor chip and incorporating the circuit element into an electronic device package connected to an external electrode through a vertical wiring and a horizontal wiring.
  • the wiring substrate including the horizontal wiring and the vertical wiring connected to the horizontal wiring and extending in the vertical direction from the wiring substrate and the wiring substrate including the horizontal wiring and the vertical wiring are separated by water. And a support plate that is bonded using a possible adhesive.
  • Horizontal wiring consists of inner wiring directly connected to vertical wiring on one side of the wiring substrate, outer wiring formed on the opposite surface, and inner wiring and outer wiring passing through the wiring substrate. Consists of connecting via wiring.
  • the horizontal wiring is constituted by an inner wiring that is directly connected to the vertical wiring on one surface of the wiring substrate.
  • ⁇ A solder resist is applied to the outside of the wiring substrate having the outer wiring, and a support plate is bonded thereon.
  • the support plate is formed of a conductive or insulating material capable of imparting rigidity to the wiring substrate and maintaining flatness, and the wiring substrate is formed of a polyimide material or a glass epoxy material.
  • the method for manufacturing an electronic component for wiring according to the present invention includes forming a via wiring penetrating the wiring base material and connecting the via wiring to the inner side and the outer side of the wiring base material.
  • a wiring and an outer wiring are formed, and a horizontal wiring is constituted by the inner wiring, the via wiring, and the outer wiring.
  • a vertical wiring connected to the inner wiring and extending vertically therefrom is formed.
  • a solder resist is applied to the outer wiring formation side of the wiring substrate except for the opening position for external connection.
  • the wiring substrate coated with the solder resist is bonded to a support plate using an adhesive that can be peeled off by moisture.
  • a horizontal wiring is formed on a wiring substrate surface, a vertical wiring connected to the horizontal wiring and extending vertically therefrom is formed, and the horizontal wiring and the vertical wiring are arranged.
  • the formed wiring substrate is bonded to the support plate using an adhesive that can be peeled off with water.
  • a metal laminate composed of at least three metal layers composed of a lower layer metal for horizontal wiring, an upper layer metal for horizontal wiring, and a metal for vertical wiring is formed.
  • a lower wiring metal pattern for horizontal wiring is formed, and a metal laminated material on which the lower wiring metal pattern for horizontal wiring is formed is attached on a wiring substrate, and then a vertical wiring portion is formed by patterning.
  • the horizontal wiring upper layer metal using the vertical wiring portion as a mask, the horizontal wiring portion is formed of the patterned horizontal wiring lower layer metal and horizontal wiring upper layer metal.
  • the wiring substrate on which the vertical wiring portion and the horizontal wiring portion are formed is bonded to the support plate using an adhesive that can be peeled off with water.
  • Adhesion of the wiring substrate to the support plate is carried out by hanging or applying a required amount of liquid adhesive on the support plate, irradiating with ultraviolet UV, pressing and bonding, and heating. . Alternatively, it is applied in the form of a sheet and heated after being irradiated with ultraviolet rays UV.
  • a resist is applied to the inner wiring forming side of the wiring substrate, exposed and developed to form an opening for vertical wiring, and then the inner wiring is used as a current path for plating, and the inside of the opening is formed. Is filled with a plating metal.
  • This completed electronic component for wiring is used by being coupled to a substrate on which LSI or passive components are mounted. Ultimately, the supporting plate for the electronic component for wiring is peeled off to complete the electronic device package.
  • This peelable adhesive contains, for example, an epoxy resin having an ethylene glycol skeleton and an epoxy group at both ends, an epoxy resin having a propylene glycol skeleton and an epoxy group at both ends, and a cationic polymerization initiator If an adhesive is used, it can be easily removed with moisture. This adhesive has excellent heat resistance in addition to the feature that it can be easily peeled off by moisture. In the process of manufacturing the electronic component device, for example, solder reflow may be performed. However, the electronic component for wiring goes through this reflow temperature, and the adhesive can withstand the reflow temperature. Furthermore, if water is heated when the support plate is finally peeled off, the peeling time can be shortened.
  • the support plate can be peeled off with water, it is hardly stressed and can be reused, and the cost can be reduced in this aspect as compared to the conventional support plate that is disposable.
  • the support plate is attached in the final process of the electronic component for wiring with a liquid adhesive, so that it does not require special know-how such as electroforming, and the double-sided electrode package DFP or the wafer level chip size package.
  • the manufacturing process of electronic components for wiring for WLCSP or IC-embedded substrates can be simplified, and the support plate can be peeled off with water, eliminating the need for a dedicated peeling device, etc.
  • the package manufacturing process is simplified, which can contribute to cost reduction.
  • FIG. 2A and 2B are views showing a state in which an LSI chip is bonded and connected to a substrate, in which FIG. 3A shows a cross-sectional view and FIG. 2B shows a perspective view.
  • FIG. 3A shows a cross-sectional view
  • FIG. 2B shows a perspective view.
  • FIG. 3A shows a cross-sectional view
  • FIG. 2B shows a perspective view.
  • FIG. 3A shows a cross-sectional view
  • FIG. 2B shows a perspective view.
  • FIG. 1 is a diagram showing a first example of an electronic component for wiring embodying the present invention
  • FIGS. 1A and 1B are side sectional views of a single pattern for one electronic device package. And a perspective view respectively.
  • FIGS. 1A and 1B are side sectional views of a single pattern for one electronic device package. And a perspective view respectively.
  • FIGS. 1A and 1B are side sectional views of a single pattern for one electronic device package. And a perspective view respectively.
  • FIG. 1 is a diagram showing a first example of an electronic component for wiring embodying the present invention
  • FIGS. 1A and 1B are side sectional views of a single pattern for one electronic device package. And a perspective view respectively.
  • a horizontal wiring and a vertical wiring connected thereto are provided on the wiring board.
  • the horizontal wiring in the illustrated example is composed of an inner wiring formed on the inner side of the wiring board, an outer wiring formed on the opposite side, and a via wiring that penetrates the wiring board and connects the inner wiring and the outer wiring. ing.
  • the side to which the vertical wiring is connected is referred to as the inner side of the wiring board, and the side to which the opposite support plate is connected is referred to as the outer side.
  • the support plate side is the outside.
  • These inner wiring, via wiring, and outer wiring constitute a horizontal wiring for rewiring from a vertical wiring position to an arbitrary position outside the wiring board.
  • An epoxy resin A, propylene glycol having an ethylene glycol skeleton that is easily peeled off by warm water and having an epoxy group at both ends is coated on the outside of the wiring board having such outer wiring.
  • the support plate is bonded using an adhesive containing an epoxy resin B having a skeleton and epoxy groups at both ends and a cationic polymerization initiator C.
  • polyethylene glycol or polypropylene glycol D having a molecular weight of 200 to 10,000 may be added.
  • the component ratio of A, B, C, and D is not particularly limited, but when component A is 100 parts by weight, B is 10 to 70 parts by weight and D is 10 to 80 parts by weight.
  • the photocationic initiator C is 0.1 to 10 parts by weight based on the total of A and B.
  • the temperature of water to be touched when the adhesive is peeled is 30 to 85 ° C., particularly preferably 40 to 80 ° C.
  • the support plate is a material that can impart rigidity to the wiring board and maintain flatness
  • any material that is conductive or insulating, for example, a stainless plate with good flatness can be used.
  • Such a wiring board is used by being incorporated in an electronic device package. At that time, a large number of wiring boards as shown in the figure are assembled and connected to individual devices in the final manufacturing process or near the final process. It is separated by dividing into pieces. Therefore, when the electronic device package is assembled in a connected state, a support board having a certain degree of rigidity is required for the wiring board.
  • FIG. 2 is a diagram showing a state in which double-sided wiring is formed on the wiring board.
  • the wiring board that functions as a wiring substrate is, for example, a polyimide material or a glass epoxy material (a prepreg material made of glass fiber impregnated with an epoxy resin or the like).
  • a via wiring penetrating the wiring board is formed of, for example, copper Cu.
  • an inner wiring and an outer wiring connected to the via wiring are formed of, for example, copper Cu on the inner side and the outer side of the wiring board, respectively.
  • the inner wiring, the via wiring, and the outer wiring constitute a horizontal wiring.
  • a resist for forming a vertical wiring is applied, exposed and developed to form an opening for the vertical wiring.
  • the inner wiring is used as a current path for plating, the vertical wiring is plated, and the inside of the opening is plated with a metal (for example, copper Cu of the same material as the horizontal wiring) fill in.
  • a metal for example, copper Cu of the same material as the horizontal wiring
  • the resist for vertical wiring is removed.
  • the vertical wiring can be formed by lithography.
  • a mask for example, a resist mask, plastic or metal material
  • a conductive paste for example, copper paste is used in the opening. Then, it is also formed by plating around the vertical wiring for reinforcement and low resistance.
  • solder resist is applied to the outside of the wiring board, but openings are formed at positions where bump electrodes (see FIG. 33) are formed.
  • Solder resist is a heat-resistant coating material applied to a specific area on the surface of an electronic circuit board. Is.
  • a support plate is adhered and attached to the outside of the wiring board. For this reason, first, as shown in FIG. 7, a required amount of liquid adhesive is hung or applied on a support plate such as stainless steel SUS.
  • irradiation with ultraviolet rays UV is performed to develop the ability to peel with moisture.
  • the lamp used is a high-pressure mercury lamp or a metal halide lamp.
  • the irradiation dose at this time is 1500 to 4500 mj in terms of 365 nm.
  • the position of the wiring board on which the solder resist has been applied is aligned on the support plate onto which the adhesive has been dropped, and then pressed and bonded and heated.
  • the heating temperature for the purpose of curing the adhesive may be around 85 degrees.
  • the wiring board and the support plate are attached in the form of a sheet, irradiated with ultraviolet rays UV, and then heated.
  • FIG. 9 shows a state before pasting, and FIG.
  • the liquid adhesive is stretched over the entire surface between the support plate and the wiring board.
  • the solder resist layer provided on the wiring board has concavo-convex portions of several tens of ⁇ m or more due to openings for external electrodes. In order to absorb the irregularities, liquid is better.
  • a spherical spacer (for example, Sekisui Chemical Micropearl) may be placed in the adhesive solution.
  • the size of the spacer is about 10 ⁇ m to 100 ⁇ m.
  • the amount of added spacer is 0.01 to 5 parts by weight with respect to 100 parts by weight of the adhesive.
  • the first example of the electronic component for wiring is completed.
  • the used adhesive has the property of swelling with moisture after it has hardened. Specifically, when it touches moisture, it absorbs moisture and swells.
  • the electronic component for wiring is brought into contact with moisture in the process after being incorporated into the electronic device package, and is swollen so that the adhesive force is lost. At this time, if the temperature of the water is raised, the time until peeling becomes shorter.
  • the adhesive used for attaching the support plate to the outside of the wiring board does not come into contact with moisture during the process of manufacturing the component in order to peel off with moisture. For this reason, it is desirable to bond them at the end after processing of the horizontal wiring and the vertical wiring.
  • an adhesive may be applied or immersed in advance on both the front and back surfaces of the support plate, and heat dried after UV irradiation. This is because when the resin is sealed (see FIG. 31), if the sealing resin wraps around the side surface of the support plate, the adhesive is not exposed to the surface, and there is a possibility of not touching moisture during peeling, thus avoiding it. Because. That is, by covering the side surface and top surface of the support plate with an adhesive that can be easily peeled off, even if the sealing resin wraps around the side surface or part of the top surface of the support plate, a surface that is always in contact with water is ensured. This is to make it easier.
  • FIG. 11 is a diagram showing a second example of an electronic component for wiring embodying the present invention, and is a side sectional view of a single pattern for one electronic device package.
  • the second example of the wiring electronic component shown in the drawing includes the inner wiring on the inner side of the wiring board, but does not include the outer wiring on the outer side. It is different from the example. That is, the horizontal wiring is composed only of the inner wiring.
  • a vertical wiring is connected to the inner wiring, as in the first example.
  • a support plate is bonded to the outside of such a wiring board using an adhesive that can be easily peeled off with hot water.
  • a wiring substrate for example, a polyimide substrate with a copper foil
  • a lower metal layer is formed
  • the upper metal layer made of a different material (for example, nickel Ni for copper foil) is processed.
  • the upper metal layer only needs to be usable as an etching mask for the lower copper foil.
  • the combination of the lower metal and the upper metal is not limited to the exemplified combination of copper and nickel. And Au, Ag, Cr and Cu, Cr and Ni, etc. may be used in combination.
  • the upper metal layer is processed in the same manner as the vertical wiring formation process described below, by applying a resist on the lower metal layer (copper foil), exposing, developing, and forming a horizontal wiring pattern opening in the resist. Furthermore, the lower metal layer can be used as a current path for plating, and the opening can be filled with metal by plating. At this stage, openings for bump electrodes (see FIG. 39) may be provided in advance in the wiring board.
  • a resist for forming a vertical wiring is applied, exposed, and developed to form an opening for the vertical wiring.
  • the upper metal layer is used as a current path for plating, vertical wiring is plated, and the inside of the opening is filled with a plating metal (for example, nickel Ni, which is the same as the upper metal).
  • a plating metal for example, nickel Ni, which is the same as the upper metal.
  • the lower metal layer is etched using the upper metal layer pattern as a mask.
  • an etchant it is possible to etch only the lower metal layer without etching the metal for vertical wiring or the upper metal.
  • the patterns of both the lower metal layer and the upper metal layer are exactly the same pattern and overlap each other, and both form an inner wiring (horizontal wiring).
  • a support plate is adhered and attached to the outside of the wiring board. For this reason, first, as shown in FIG. 18, a required amount of liquid adhesive is dropped or applied onto a support plate such as stainless steel SUS.
  • FIG. 20 shows a state before pasting
  • FIG. 21 shows a state after pasting.
  • the liquid adhesive is stretched over the entire surface between the support plate and the wiring board.
  • a second example of the wiring electronic component is completed. This is the same as described above with reference to FIG.
  • the adhesive used here is the same as that described in the first example, and is an adhesive that can be easily peeled off with hot water.
  • FIG. 22 first, at least 3 made of a lower layer metal for horizontal wiring (for example, thin film copper), an upper layer metal for horizontal wiring (for example, thin film nickel), and a metal for vertical wiring (for example, thick film copper).
  • a metal laminate comprising the metal layers is formed.
  • This is, for example, a clad material formed by bonding three metal layers.
  • the clad material is a material in which different kinds of metals are bonded together by pressure welding.
  • Such a metal laminated material is not limited to a clad material, and any metal laminated material can be used as long as it is formed by integrally laminating three metal layers, for example, a metal laminated material laminated by plating. Is possible.
  • the lower layer metal for horizontal wiring can be used as an etching mask for the upper layer metal for horizontal wiring.
  • the combination of the lower layer metal and the upper layer metal for horizontal wiring may be a combination of materials having high selective etching properties such as Cu and Au, Ag, Cr and Cu, and Cr and Ni, in addition to the exemplified combination of copper and nickel. .
  • the metal for vertical wiring is different from the upper layer metal for horizontal wiring, there is no problem even if it is the same as the lower layer metal for horizontal wiring.
  • a conductive metal such as copper can be used.
  • FIG. 23 is a diagram showing formation of a lower layer metal pattern for horizontal wiring.
  • This lower layer metal pattern is formed by lithography.
  • the horizontal wiring upper layer metal for example, nickel
  • the horizontal wiring lower layer metal for example, copper
  • the upper wiring metal for horizontal wiring functions as an etching stopper, even if the vertical wiring metal and the lower wiring metal are formed of the same metal (for example, copper), the vertical wiring metal is etched. None happen.
  • the metal laminated material on which the lower layer metal pattern is formed is pasted onto the thin film tape functioning as the wiring substrate using an adhesive having a high adhesive strength.
  • the thin film tape functions as a protective film that covers the horizontal wiring portion (rewiring) in the finished product (electronic device package).
  • the bump electrode (see FIG. 39) formation position of the thin film tape may be opened in advance.
  • this opening may be performed before the last solder ball (bump electrode) attachment in the package manufacturing process.
  • the vertical wiring portion is patterned. Patterning of the vertical wiring portion is performed by lithography. Therefore, a resist for forming a vertical wiring portion is applied to the surface of the metal for vertical wiring, the pattern is exposed, developed, and further etched to remove the resist, thereby completing a wiring pattern for the metal for vertical wiring. . By selecting the etching solution, it is possible to etch only the metal for vertical wiring without etching the upper layer metal for horizontal wiring.
  • patterning of the upper layer metal of the horizontal wiring portion is performed.
  • the patterning of the upper layer metal in the horizontal wiring portion is performed by etching the entire upper layer metal using the vertical wiring portion as a mask.
  • the upper layer metal other than directly below the vertical wiring portion is deleted.
  • the horizontal wiring portion is formed by the lower layer metal patterned as described above and the upper layer metal immediately below the vertical wiring portion.
  • a support plate is adhered and pasted to the outside of the thin film tape (functioning as a wiring substrate).
  • a necessary amount of liquid adhesive is hung on or applied to a support plate such as stainless steel SUS, and then irradiated with ultraviolet rays UV. .
  • the position of the thin film tape is aligned on the support plate onto which the adhesive has been dropped, and the film is pressed and bonded and heated. Or it pastes in a sheet form and heats it after irradiating with ultraviolet UV.
  • FIG. 27 shows a state before pasting
  • FIG. 28 shows a state after pasting.
  • the liquid adhesive is stretched over the entire surface between the support plate and the wiring board. As a result, as shown in FIG.
  • the adhesive used here is the same as that described in the first example or the second example, and is an adhesive that can be easily peeled off with hot water. This support plate is peeled off and removed after the resin sealing step for manufacturing the electronic device package.
  • the wiring electronic component of the present invention as described above can be used by being incorporated into various electronic device packages.
  • Example 1 an example in which the electronic component for wiring of the first example is incorporated into an organic substrate type electronic device package is referred to as Example 1, and the electronic component for wiring of the second example is integrated into an electronic device package of single-sided wiring substrate type.
  • a built-in example will be described as a second embodiment.
  • the wiring electronic component of the present invention is, for example, a lead frame type electronic device package as disclosed in Patent Document 1, or a wafer level chip size package. It can be used by incorporating it into various types of electronic device packages.
  • FIG. 29 is a diagram showing a state in which an LSI chip is bonded and connected on a multilayer organic substrate.
  • the LSI chip is illustrated as being bonded to a multilayer organic substrate with a die bond material and connected to the uppermost wiring pattern (wiring layer) of the organic substrate by a bonding wire.
  • a bonding metal pad portion to be a bonding wire connection electrode is formed, and wiring to the pad portion is formed.
  • the metal pad portion inside the multilayer or single layer organic substrate and the LSI chip are connected by an Au bonding wire.
  • the LSI chip can be flip-chip bonded to the organic substrate (not shown).
  • Multi-layer or single-layer organic substrates are used to form a wiring pattern on each layer of a single-layer two-layer wiring structure or a substrate composed of a plurality of layers, and then bond these substrates together to connect the wiring patterns of each layer as necessary.
  • Through-holes are formed.
  • a conductor layer is formed inside the through hole, and the conductor layer is connected to a land which is an end face electrode portion formed on the outer surface.
  • FIG. 30 is a diagram showing a state in which the vertical wiring of the wiring electronic component shown in FIG. 1 is fixed and connected on the multilayer organic substrate to which the LSI chip is bonded and connected.
  • the vertical wiring is fixed and electrically connected to a predetermined position of the wiring pattern of the organic substrate by solder connection or connection with a conductive paste such as silver paste.
  • the entire electronic device package is integrally connected by a plate-like support plate.
  • FIG. 31 is a diagram showing a resin-sealed state. After the vertical wiring of the wiring electronic parts connected together is fixed, in this state, the upper surface of the organic substrate is transfer-molded to the lower surface of the wiring substrate, or liquid resin (the material is, for example, epoxy) Used for resin sealing.
  • liquid resin the material is, for example, epoxy
  • FIG. 32 is a diagram showing the state after the support plate is peeled off.
  • the entire configuration shown in FIG. 31 is submerged in water or warm water, By swelling, the adhesive force is lost and the support plate is self-peeled. At this time, if the temperature of the water is raised, the time until peeling becomes shorter.
  • Table 1 shows the composition of the adhesive used in Example 1.
  • This stage can be used as a finished product.
  • a wiring electronic component integrated with a support plate having a predetermined rigidity is formed, and after connecting the electronic component to the multilayer substrate on which the LSI chip is mounted, the support plate and the multilayer substrate are connected. After the resin is filled in between, the support plate that does not require rigidity is peeled off after the resin is solidified.
  • the solder resist of the wiring electronic component functions as a protective film for the finished product.
  • the outer wiring exposed in the opening provided in the solder resist can be used as the external electrode.
  • bump electrodes (external electrodes) for external connection are formed on the end surface electrode portions (lands) formed there. Can do. Thereafter, cutting for chip separation is further performed to complete the product.
  • FIGS. 34 to 39 the production of the electronic component for wiring (see FIG. 11) of the second example will be described by taking as an example a case where the electronic device package of the single-sided wiring board type is incorporated.
  • . 34A and 34B are diagrams showing a semiconductor chip (LSI chip) as an electronic component bonded and connected to a substrate, where FIG. 34A is a cross-sectional view and FIG. 34B is a perspective view.
  • the illustrated substrate is exemplified as a silicon substrate (semiconductor substrate) having a wiring layer (wiring pattern) formed on the upper surface.
  • a metal seed layer to be a wiring pattern is formed on the entire surface of the semiconductor substrate (for example, a sputtered layer or a nano metal material is coated).
  • the seed layer for example, gold, silver, copper, or palladium foil that enables copper plating can be used.
  • the wiring layer pattern is completed by applying a resist on the seed layer, exposing and developing the pattern, further etching, removing the resist.
  • a wiring layer is grown on the seed layer by plating.
  • the lithography process can be omitted by patterning the seed layer directly with nano metal particles. This direct patterning is a method in which nano metal particles such as copper are contained in an organic solvent and a desired pattern is drawn by an ink jet method which is practically used in a printer.
  • the semiconductor LSI chip is illustrated as being flip-chip bonded to the wiring layer on the substrate.
  • a bonding metal pad portion it is also possible to form a bonding metal pad portion to be a bonding wire connection electrode on the wiring layer on the substrate and connect it by a bonding wire.
  • the metal pad portion on the wiring layer and the semiconductor LSI chip are connected by, for example, an Au bonding wire.
  • FIG. 35 is a diagram showing a second example (see FIG. 11) of the above-described wiring electronic component placed on a substrate (see FIG. 34) on which a semiconductor LSI chip is mounted.
  • FIG. 35 is a diagram showing a second example (see FIG. 11) of the above-described wiring electronic component placed on a substrate (see FIG. 34) on which a semiconductor LSI chip is mounted.
  • the 1st example (refer FIG. 1) or the 3rd example (refer FIG. 28) of the electronic component for wiring is used similarly. be able to.
  • FIG. 36 is a diagram showing a state in which the wiring electronic components are connected to the semiconductor substrate on which the semiconductor LSI chip is mounted.
  • the substrate side is referred to as the back surface
  • the wiring electronic component side disposed thereon is referred to as the front surface.
  • the vertical wiring of the wiring electronic component is fixed and electrically connected to a predetermined position of the wiring layer formed on the upper surface of the substrate.
  • the metal pad portion is provided with a concave portion
  • the wiring electronic component side can be formed by a method of providing a convex portion and inserting / crimping or crimping.
  • FIG. 37 is a diagram showing a resin-sealed state. After the integrally connected vertical wiring is fixed at a predetermined position of the wiring layer, in this state, the upper surface of the substrate is transfer-molded to the lower surface of the support plate, or liquid resin (the material is, for example, epoxy) Is sealed with resin.
  • liquid resin the material is, for example, epoxy
  • FIG. 38 is a diagram showing the state after the support plate is peeled off.
  • the support plate is peeled off by submerging the entire configuration shown in FIG. 37 in water or warm water.
  • the composition of the adhesive used in Example 2 is shown in Table 2.
  • the wiring board exposed on the upper side of FIG. 38 (or the thin film tape shown in FIG. 28) functions as a protective film for the finished product.
  • the solder resist serves as a protective film.
  • FIG. 39 is a cross-sectional view showing a completed electronic device package. As shown in FIG. 39, on the front surface side, a hole is formed in the protective film (wiring substrate), and external connection electrodes (bump electrodes) connected to the horizontal wiring exposed through the openings are formed. With this horizontal wiring, an external connection electrode can be provided at a position different from the tip of the vertical wiring.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

　本発明は、両面電極パッケージDFPやウエハレベルチップサイズパッケージWLCSPの追加工程として構造形成される垂直配線や再配線を部品として集約させ、かつ、その際に、製造工程をより簡素化してコスト低減を実現する。配線用電子部品は、半導体チップを含む回路素子を配置し、該回路素子から垂直配線及び水平配線を介して外部電極に接続される電子デバイスパッケージに組み込んで用いられる。この配線用電子部品は、水平配線、及び該水平配線に接続されてそこから垂直方向に伸びる垂直配線を備えた配線基板と、水平配線及び垂直配線を備えている配線基板が水で剥離可能の接着剤を用いて接着されている支持板とから構成される。

Description

配線用電子部品及びその製造方法
　本発明は、半導体チップを含む回路素子を配置し、該回路素子から垂直配線及び水平配線を介して外部電極に接続される電子デバイスパッケージに組み込んで用いるための配線用電子部品及びその製造方法に関する。
　LSIを使ったエレクトニクス製品の小型化・高性能化に伴い、パッケージサイズの縮小化や高密度実装が強く要求されており、様々な実装パッケージ構造が提案されている。中でも高密度化のためにLSIを積層する両面電極パッケージ（以下DFPと略す）や基板内にICやLSIを実装するIC内蔵基板が近年提案されている。これらDFPやIC内蔵基板はLSIチップ搭載基板から離れて他方に電極を取り出したり、上方基板に接続のための垂直配線、あるいは配線のための水平配線も含めた構造が必要である。一般的にDFPの垂直配線は基板に予め作りこんだ構造や樹脂封止後に樹脂を開口してメッキで埋める方法、さらにはシリコン基板を貫通させ基板の両側に電極を取り出す構造が採られている。このように従来技術では垂直配線や再配線の形成は工程が複雑でコスト高になり易い構造になっている。
　特許文献１は、有機基板を用いたIC内蔵基板構造を開示する。このIC内蔵基板構造は、垂直配線として半田ボールや金属ポスト構造を挙げているが、上下の基板には製造工程の途中では支持板に相当する厚い金属層を設けており、上下の基板を接続後に厚い金属層を除去する工程が必要である。このためプロセスが複雑で大きなコスト要因となっている。
　このような問題点を解決するために、特許文献２は、両面電極パッケージDFPやウエハレベルチップサイズパッケージ（以下WLCSPと略す）の構造形成のための追加工程となる垂直配線や再配線を部品として集約させ、工程を簡素化した配線用電子部品を開示する。図４０（Ａ）及び（Ｂ）は、特許文献２に開示の配線用電子部品の側面断面図及び斜視図をそれぞれ示している。この配線用電子部品は、電鋳法を用いて、複数の垂直配線及びそれに接続される水平配線を導電性材料の支持板により一体に連結して構成される。電鋳法を用いて構成したことによって、配線用電子部品が電子デバイスパッケージに組み込まれた後の工程において、水平配線や垂直配線のような配線部と支持板の剥がしが、熱や圧力で容易に行うことができる。これによって、複数個の垂直配線と水平配線が所定の位置で配線される。
　一般的に、半導体製造プロセスは、LSIを作りこむ前工程と、それをパッケージングする後工程に分かれるが、後工程メーカで前工程もカバーできる専業メーカは少ない。従来のウエハレベルチップサイズパッケージ（WLCSP）のような電子デバイスパッケージの製造は、ウエハ上で再配線や垂直配線メッキ等の処理をするプロセス、すなわち前工程に近い設備を必要とし、従来の後工程設備だけではできなかったが、特許文献２に開示のような配線用電子部品を用いることにより、その製造を、専門メーカに任せることでコスト低減も実現することができる。この部品化によりWLCSPなどは前工程に近い設備が必要な工程をオフラインで部品に集約することができ、これによって、後工程メーカも大きな投資の必要なく参入できることになる。しかし、特許文献２に開示のような配線用電子部品は、電鋳とかメッキのようなコスト的に高価なプロセスを必要とする。また電鋳による場合、支持板を剥離するときに専用の装置を必要とし、この面でも工程が増えコスト増の要因となっている。
特許第４１８２１４０号公報 特開２００９－２４６１０４号公報
　本発明は、係る問題点を解決するために、両面電極パッケージDFPやウエハレベルチップサイズパッケージWLCSPの追加工程として構造形成される垂直配線や再配線を部品として集約させ、かつ、その際に、製造工程をより簡素化してコスト低減を実現することを目的としている。
　本発明の配線用電子部品は、半導体チップを含む回路素子を配置し、該回路素子から垂直配線及び水平配線を介して外部電極に接続される電子デバイスパッケージに組み込んで用いられる。この配線用電子部品は、水平配線、及び該水平配線に接続されてそこから垂直方向に伸びる垂直配線を備えた配線基材と、水平配線及び垂直配線を備えている配線基材が水で剥離可能の接着剤を用いて接着されている支持板とから構成される。
　水平配線は、配線基材の一方の面上で垂直配線に直接接続される内側配線と、その反対面上に形成された外側配線と、該配線基材を貫通して内側配線と外側配線を接続するビア配線により構成される。或いは、水平配線は配線基材の一方の面上で垂直配線に直接接続される内側配線により構成される。
　外側配線を備えた配線基材の外側には、ソルダーレジストを塗布し、さらにその上に、支持板が接着される。支持板は配線基材に剛性を付与して平坦性を維持することのできる導電性或いは絶縁性の材料によって形成され、かつ、配線基材はポリイミド材或いはガラスエポキシ材によって形成される。
　また、本発明の配線用電子部品の製造方法は、配線基材に、これを貫通するビア配線を形成し、かつ、この配線基材の内側及び外側のそれぞれに、ビア配線に接続される内側配線及び外側配線を形成して、この内側配線、ビア配線、及び外側配線により水平配線を構成する。内側配線に接続されてそこから垂直方向に伸びる垂直配線を形成する。配線基材の外側配線形成側に、外部接続用の開口位置を除いて、ソルダーレジストを塗布する。該ソルダーレジストを塗布した配線基材を、水分で剥離可能の接着剤を用いて支持板に接着する。
　また、本発明の配線用電子部品の製造方法は、配線基材面上に水平配線を形成し、水平配線に接続されてそこから垂直方向に伸びる垂直配線を形成し、水平配線及び垂直配線を形成した配線基材を、水で剥離可能の接着剤を用いて支持板に接着する。
　また、本発明の配線用電子部品の製造方法は、水平配線用下層金属と、水平配線用上層金属と、垂直配線用金属から成る少なくとも３層の金属層からなる金属積層材を形成する。水平配線用下層金属パターンを形成し、かつ、この水平配線用下層金属パターンを形成した金属積層材を、配線基材の上に貼り付けた後、パターニングを行うことにより垂直配線部を形成する。垂直配線部をマスクとして、水平配線用上層金属のパターニングを行うことにより、パターニングした水平配線用下層金属及び水平配線用上層金属により水平配線部を形成する。この垂直配線部及び水平配線部を形成した配線基材を、水で剥離可能の接着剤を用いて支持板に接着する。
　配線基材の支持板への接着は、液体状の接着剤を支持板の上に必要量を垂らすか或いは塗布して、紫外線ＵＶの照射を行なった後に押し付けて貼り合わせて加熱することにより行う。あるいはシート状にして貼付け、紫外線ＵＶの照射を行なった後加熱して行なう。垂直配線は、配線基材の内側配線形成側にレジストを塗布し、露光、現像して、垂直配線用の開口を形成した後、内側配線をメッキのための電流パスとして利用して、開口内をメッキ金属によって埋めることにより形成される。
　この完成した配線用電子部品はLSIあるいは受動部品が搭載された基板に結合して使用するが、最終的には配線用電子部品の支持板は剥離されて、電子デバイスパッケージが完成する。この剥離可能な接着剤は、例えば、エチレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂、プロピレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂、及び、カチオン重合開始剤を含有する接着剤を用いれば、水分で容易に剥離できる。この接着剤は水分で容易に剥離することができる特長に加え、耐熱性に優れている。電子部品装置を製造する過程で、例えば半田リフローを行なう場合があるが、配線用電子部品はこのリフロー温度を経ることになり、この接着剤はリフロー温度にも耐えることができる。さらに最後に支持板を剥離するときに水を加熱すれば剥離時間を短縮することもできる。
　また支持板は水で剥離できるためストレスがほとんど掛からず、再利用が可能となり、従来の支持板は使い捨てであったのに比べ、この面でもコスト低減が可能となる。
　本発明によれば、液状接着剤により配線用電子部品の最終工程で支持板を貼り付けるため、電鋳のような特別なノウハウを必要とすることなく、両面電極パッケージDFPやウエハレベルチップサイズパッケージWLCSP或いはIC内蔵基板のための配線用電子部品の製造工程が簡素化でき、さらに、支持板は水で剥離できるため、専用の剥離装置等が不要となることによって、この部品を使用した電子デバイスパッケージの製造工程が簡潔化され、コスト低減に寄与できる。
本発明を具体化する配線用電子部品の第１の例を示す図であり、（Ａ）及び（Ｂ）は１個の電子デバイスパッケージのための単体パターンの側面断面図及び斜視図をそれぞれ示している。 配線基板に両面配線を形成した状態で示す図である。 垂直配線を形成するためのレジストの塗布及び垂直配線用の開口の形成を説明する図である。 開口内をメッキ金属によって埋めた状態で示す図である。 垂直配線のためのレジストを除去した状態で示す図である。 配線基板外側へのソルダーレジストの塗布を説明する図である。 支持板の上への接着剤滴下を示す図である。 紫外線ＵＶの照射を説明する図である。 支持板の上に配線基板を貼り付ける前の状態を示す図である。 支持板の上に配線基板を貼り付けた後の状態を示す図である。 本発明を具体化する配線用電子部品の第２の例を示す図であり、１個の電子デバイスパッケージのための単体パターンの側面断面図である。 下層金属層付の配線基板を示す図である。 上層金属層の加工を説明する図である。 垂直配線を形成するためのレジストの塗布、及び垂直配線用の開口の形成を説明する図である。 垂直配線のメッキを行なって開口内をメッキ金属で埋めた状態で示す図である。 垂直配線のためのレジストを除去した状態で示す図である。 下層金属層のエッチングを説明する図である。 支持板の上への接着剤滴下を説明する図である。 紫外線ＵＶの照射を説明する図である。 支持板の上に配線基板を貼り付ける前の状態を示す図である。 支持板の上に配線基板を貼り付けた後の状態を示す図である。 ３層の金属層を積層した金属積層材を例示する図である。 水平配線用下層金属パターン形成を示す図である。 金属積層材を、薄膜テープの上に貼り付けた状態で示す図である。 垂直配線部のパターニングを行った状態で示す断面図である。 水平配線用上層金属パターン形成を示す図である。 支持板の上に配線基板を貼り付ける前の状態を示す図である。 完成した配線用電子部品の第３の例を示す断面図である。 多層有機基板上にLSIチップを接着しかつ接続した状態で示す図である。 多層有機基板上に配線用電子部品の垂直配線を固定し、接続した状態で示す図である。 樹脂封止した状態で示す図である。 支持板を剥離した後の状態で示す図である。 有機基板の裏面側及びおもて面側に形成した外部接続用のバンプ電極を示す図である。 基板上にLSIチップを接着し、かつ接続した状態で示す図であり、（Ａ）は断面図を、（Ｂ）は斜視図を示している。 配線用電子部品の第２の例を半導体LSIチップを装着した基板上に配置した状態で示す図である。 配線用電子部品を、半導体LSIチップを装着した半導体基板上に接続した状態で示す図である。 樹脂封止した状態で示す図である。 支持板を剥離した後の状態で示す図である。 完成した電子デバイスパッケージを示す断面図である。 （Ａ）及び（Ｂ）は、特許文献２に開示の配線用電子部品を示す側面断面図及び斜視図である。
　以下、例示に基づき本発明を説明する。図１は、本発明を具体化する配線用電子部品の第１の例を示す図であり、図１（Ａ）及び（Ｂ）は１個の電子デバイスパッケージのための単体パターンの側面断面図及び斜視図をそれぞれ示している。なお、単体パターンとして例示したが、実際の製造においては、多数個連結した状態で組み立てられて、最終或いは最終近くのプロセスで、個々に切り分ける個片化が行われる。図示のように、配線基板上に水平配線と、これに接続された垂直配線を備えている。図示の例の水平配線は、配線基板の内側に形成された内側配線と、その反対側に形成された外側配線と、配線基板を貫通して内側配線と外側配線を接続するビア配線により構成されている。このように、本明細書において、垂直配線が接続される側を、配線基板の内側と言い、その反対側の支持板が接続される側を外側と言う。配線用電子部品が電子デバイスパッケージに組み込まれた際には、例えば図３０に示されるように、支持板側が外側となる。これら内側配線、ビア配線、及び外側配線により、垂直配線位置から配線基板外側の任意の位置にまで再配線する水平配線が構成されている。このような外側配線を備えた配線基板の外側には、ソルダーレジストを塗布し、さらにその上に、温水で剥離容易なエチレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂Ａ、プロピレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂Ｂ、及び、カチオン重合開始剤Ｃを含有する接着剤を用いて、支持板が接着されている。更に、分子量が２００から１０，０００のポリエチレングリコールもしくはポリプロピレングリコールＤを加えても良い。上記Ａ，Ｂ，Ｃ、Ｄの成分比は特に限定されるものではないが、成分Ａを１００重量部とするとＢが１０～７０重量部、Ｄが１０～８０重量部である。光カチオン開始剤ＣはＡとＢの合計に対し０．１から１０重量部である。本接着剤を剥離させる時に触れさせる水の温度は、３０～８５℃、特に好ましくは、４０から８０℃である。
　支持板は、配線基板に剛性を付与して、平坦性を維持することのできる材料であれば、導電性、絶縁性のいずれの材料、例えば、平坦度の良いステンレス板などを用いることができる。このような配線基板は、電子デバイスパッケージに組み込んで用いられるが、その際、図示のような配線基板が多数個連結した状態で組み込まれ、製造の最終或いは最終近くのプロセスで、個々のデバイスに切り分ける個片化によって分離される。それ故に、多数個連結した状態で電子デバイスパッケージに組み込まれる際には、配線基板にある程度の剛性を備えた支持板が必要となる。
　次に、図１に示すような配線用電子部品の製造について、図２～図１０を参照して、説明する。図２は、配線基板に両面配線を形成した状態で示す図である。配線基材として機能する配線基板は、例えば、ポリイミド材、或いはガラスエポキシ材（ガラス繊維にエポキシ樹脂などを含浸させた材料のプリプレグ材）である。この配線基板には、これを貫通するビア配線を、例えば銅Ｃｕによって形成する。また、この配線基板の内側及び外側のそれぞれに、ビア配線に接続される内側配線及び外側配線を、例えば銅Ｃｕにより形成する。この内側配線、ビア配線、及び外側配線により、水平配線が構成される。
　次に、図３に示すように、垂直配線を形成するためのレジストを塗布し、露光、現像して、垂直配線用の開口を形成する。
　次に、図４に示すように、内側配線をメッキのための電流パスとして利用し、垂直配線のメッキを行なって、開口内をメッキ金属（例えば、水平配線と同材質の銅Ｃｕ）によって、埋める。
　次に、図５に示すように、垂直配線のためのレジストを除去する。このように、垂直配線は、リソグラフィによって形成することができる。或いは、垂直配線は、垂直配線部を開口したマスク（例えばレジストマスクやプラスチック或いは金属の材質を用いたもの）を、図２の上に配置して開口内を導電性ペースト、例えば銅ペーストを用いて充填し、しかる後に補強と低抵抗化のために垂直配線周りをメッキすることでも形成される。
　次に、図６に示すように、配線基板外側に、ソルダーレジストを塗布するが、バンプ電極（図３３参照）が形成される位置に開口を形成する。ソルダーレジストは、電子回路基板表面の特定領域に施す耐熱性被覆材料であり、例えば、半田塗布の際にこの部分に半田が付着しないようにカバーする樹脂として用いられているような周知の材料のものである。
　次に、配線基板外側に支持板を接着して貼り付ける。このため、まず、図７に示すように、液体状の接着剤をステンレスSUS等の支持板の上に必要量を垂らすか、あるいは塗布する。
　次に、図８に示すように、水分で剥離する性能を発現させるための紫外線ＵＶの照射を行なう。使用するランプは高圧水銀灯又はメタルハライドランプである。このときの照射量は３６５ｎｍ換算で１５００から４５００ｍｊである。次に、接着剤を滴下した支持板の上に、ソルダーレジスト塗布済みの配線基板の位置を合わせて、押し付けて貼り合わせ加熱する。接着剤の硬化を目的とする加熱温度は８５度前後で良い。あるいはシート状にして配線基板と支持板を貼付け、紫外線ＵＶの照射を行なった後加熱する。図９は、貼り付ける前の状態を示し、図１０は、貼り付けた後の状態を示している。貼り付けた後、液体状の接着剤は、支持板と配線基板の間の全面に延伸される。配線基板に設けたソルダーレジスト層には、外部電極用の開口による数１０μ以上の凹凸部が存在する。その凹凸を吸収するためには液体の方が良い。また支持板と配線基板の平行度は重要であるため、接着剤液の中に球状のスペーサ（例えば、積水化学製ミクロパール）を入れても良い。スペーサの大きさは１０μｍから１００μｍくらいの大きさである。接着剤１００重量部に対し０．０１重量部から５重量部がスペーサの添加量である。
　これによって、図１０に示すように、配線用電子部品の第１の例が完成する。図１を参照して前述したのと同じものである。用いた接着剤は、固まった後は水分で膨潤する性質を持っている。具体的には水分に触れると吸湿し、膨潤する。配線用電子部品は、電子デバイスパッケージに組み込んだ後の工程で、水分に触れさせて、膨潤させることにより、接着力は失われ、水に漬けておくだけで自己剥離に至る。このとき水の温度を上げれば剥離までの時間が短くなる。このように、ここで、配線基板外側に支持板を貼り付けるために用いた接着剤は、水分で剥離するために部品製作の途中工程では水分に触れないことが望ましい。このため水平配線や垂直配線の加工後の最後に貼り合せることが望ましい。
　さらに剥離を容易にするために予め支持板の表裏両面に接着剤を塗布あるいは浸漬し、UV照射後に加熱乾燥したものを用いても良い。これは、樹脂封止時に（図３１参照）、支持板の側面に封止樹脂が周り込んだ場合、接着剤が表面に露出せず、剥離時に水分に触れない可能性が生じ、それを避けるためである。即ち、支持板の側面や上面も剥離容易な接着剤で覆っておくことにより、封止樹脂が支持板の側面や一部上面に周りこんでも、必ず水に触れる面が確保されて、剥離を容易にするためである。
　図１１は、本発明を具体化する配線用電子部品の第２の例を示す図であり、１個の電子デバイスパッケージのための単体パターンの側面断面図である。図示の配線用電子部品の第２の例は、第１の例と同様に、配線基板の内側に内側配線を備えているが、その外側には外側配線を備えていない点で、第１の例とは相違する。即ち、水平配線は、内側配線のみによって構成されている。内側配線には、第１の例と同様に、垂直配線が接続されている。このような配線基板の外側には、第１の例と同様に、温水で剥離容易な接着剤を用いて、支持板が接着されている。
　次に、図１１に示すような配線用電子部品の製造について、図１２～図２１を参照して、説明する。まず、図１２に例示のように、下層金属層を形成した配線基板（例えば、銅箔付ポリイミド基板）を用いる。
　次に、図１３に示すように、銅箔（下層金属層）の上に、それとは異なる材質の別の上層金属層（例えば、銅箔に対してはニッケルNi）を加工する。この上層金属層は、後述するように、下層の銅箔のエッチング用マスクとして使用できるものであれば良く、下層金属と上層金属の組み合わせは、例示した銅とニッケルの組み合わせ以外にも、例えばＣｕとＡｕ，ＡｇやＣｒとＣｕ、ＣｒとＮｉ等選択エッチング性の高い材料の組合せであれば良い。
　上層金属層の加工は、以下の垂直配線形成プロセスと同様にして、下層金属層（銅箔）の上にレジストを塗布し、露光し、現像してレジストに水平配線パターンの開口を形成し、さらに下層金属層をメッキのための電流パスとして利用し、メッキにより開口内を金属により埋めることにより行うことができる。この段階で、配線基板に、バンプ電極（図３９参照）のための開口を予めしておいても良い。
　次に、図１４に示すように、垂直配線を形成するためのレジストを塗布し、露光し、現像して、垂直配線用の開口を形成する。
　次に、図１５に示すように、上層金属層をメッキのための電流パスとして利用し、垂直配線のメッキを行なって、開口内をメッキ金属（例えば、上層金属と同一のニッケルNi）で埋める。
　次に、図１６に示すように、垂直配線のためのレジストを除去する。
　次に、図１７に示すように、上層金属層パターンをマスクとして下層金属層のエッチングを行なう。エッチング液を選択することにより、垂直配線用金属或いは上層金属をエッチングすることなく、下層金属層のみをエッチングすることが可能である。結果的に、下層金属層と上層金属層の両方のパターンは、全く同じパターンとなり、重なる形となり、この両者により内側配線（水平配線）が構成される。
　次に、配線基板外側に支持板を接着して貼り付ける。このため、まず、図１８に示すように、液体状の接着剤をステンレスSUS等の支持板の上に必要量を垂らすか、あるいは塗布する。
　次に、図１９に示すように、紫外線ＵＶの照射を行なう。
　次に、図２０に示すように、接着剤を滴下した支持板の上に、図１７に示すように形成された配線基板の位置を合わせて、押し付けて貼り合わせて加熱する。あるいはシート状にして貼付け、紫外線ＵＶの照射を行なった後加熱する。図２０は、貼り付ける前の状態を示し、図２１は、貼り付けた後の状態を示している。液体状の接着剤は、支持板と配線基板の間の全面に延伸される。
　これによって、図２１に示すように、配線用電子部品の第２の例が完成する。これは、図１１を参照して前述したのと同じものである。ここで用いた接着剤は、第１の例において説明したのと同じものであり、温水で剥離容易な接着剤である。
　次に、本発明を具体化する配線用電子部品の第３の例の製造について、図２２～図２８を参照して、順次説明する。図２２に示すように、まず、水平配線用下層金属（例えば、薄膜銅）と、水平配線用上層金属（例えば、薄膜ニッケル）と、垂直配線用金属（例えば、厚膜銅）から成る少なくとも３層の金属層からなる金属積層材を形成する。これは、例えば、３層の金属層を貼り合わせて形成したクラッド材である。クラッド材とは、周知のように、異なる種類の金属を圧接加工により張り合わせた材料のことである。このような金属積層材は、クラッド材に限らず、例えば、メッキによって積層した金属積層材のように、３層の金属層を一体に積層したものであれば、どのような金属積層材も使用可能である。水平配線用下層金属及び水平配線用上層金属は導電性を有する必要があることに加えて、水平配線用下層金属は水平配線用上層金属のエッチング用マスクとして使用できるものであれば、水平配線用下層金属と水平配線用上層金属の組み合わせは、例示した銅とニッケルの組み合わせ以外にも、例えばＣｕとＡｕ，ＡｇやＣｒとＣｕ、ＣｒとＮｉ等選択エッチング性の高い材料の組合せであれば良い。また、垂直配線用金属としては、水平配線用上層金属とは異なる材質であれば、水平配線用下層金属と同一であっても問題はなく、例えば銅などの導電性金属が使用可能である。また、水平配線用下層金属と水平配線用上層金属は、いずれも単一金属層により形成する必要は必ずしも無く、いずれかの表面にＡｕやＡｇ等といった導電性の良い金属を形成することも可能である。
　図２３は、水平配線用下層金属パターン形成を示す図である。この下層金属パターン形成は、リソグラフィにより行う。この際、水平配線用上層金属（例えば、ニッケル）は、水平配線用下層金属（例えば、銅）とは異なるエッチングレートの金属から選ばれる。エッチング液を選択することにより、水平配線用上層金属をエッチングすることなく、水平配線用下層金属のみをエッチングすることが可能である。さらに、水平配線用上層金属は、エッチングストッパのように機能するので、垂直配線用金属と水平配線用下層金属が同一金属（例えば、銅）で形成されていても、垂直配線用金属がエッチングされることはない。
　次に、図２４に示すように、下層金属パターンを形成した金属積層材を、配線基材として機能する薄膜テープの上に、接着強度の大きな接着剤を用いて貼り付ける。薄膜テープは、完成製品（電子デバイスパッケージ）において水平配線部（再配線）を覆う保護膜として機能する。
　また、この段階で、薄膜テープのバンプ電極（図３９参照）形成位置を予め開口しておいても良い。あるいは、図３９に示すように、この開口はパッケージ製造工程の最後の半田ボール（バンプ電極）付けの前に行なっても良い。
　次に、図２５に示すように、垂直配線部のパターニングを行う。垂直配線部のパターニングは、リソグラフィによって行う。このため、垂直配線用金属の表面に、垂直配線部形成用のレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して、垂直配線用金属の配線パターンを完成させる。エッチング液を選択することにより、水平配線用上層金属をエッチングすることなく、垂直配線用金属のみをエッチングすることが可能である。
　次に、図２６に示すように、水平配線部上層金属のパターニングを行う。水平配線部上層金属のパターニングは、垂直配線部をマスクとして、上層金属の全面エッチングにより行なう。これによって垂直配線部の直下以外の上層金属は削除される。水平配線部は、上述したようにパターニングした下層金属と、垂直配線部直下の上層金属により形成される。
　次に、薄膜テープ（配線基材として機能）外側に支持板を接着して貼り付ける。このため、上述の第１の例及び第２の例と同様に、液体状の接着剤をステンレスSUS等の支持板の上に必要量を垂らすか、あるいは塗布した後、紫外線ＵＶの照射を行なう。この接着剤を滴下した支持板の上に、薄膜テープの位置を合わせて、押し付けて貼り合わせ加熱する。あるいはシート状にして貼付け、紫外線ＵＶの照射を行なった後加熱する。図２７は、貼り付ける前の状態を示し、図２８は、貼り付けた後の状態を示している。液体状の接着剤は、支持板と配線基板の間の全面に延伸される。これによって、図２８に示すように、配線用電子部品の第３の例が完成する。ここで用いた接着剤は、第１の例或いは第２の例において説明したのと同じものであり、温水で剥離容易な接着剤である。この支持板は、電子デバイスパッケージ製造のための樹脂封止工程後に、剥離して除去する。
　以上説明したような本発明の配線用電子部品は、種々の電子デバイスパッケージに組み込んで使用することができる。以下、第１の例の配線用電子部品を有機基板タイプの電子デバイスパッケージに組み込んだ例を実施例１として、また、第２の例の配線用電子部品を片面配線基板タイプの電子デバイスパッケージに組み込んだ例を実施例２として説明する。これら実施例１及び実施例２以外にも、本発明の配線用電子部品は、例えば、特許文献１に開示されているようなリードフレームタイプの電子デバイスパッケージとか、或いはウエハレベルチップサイズパッケージ等の種々のタイプの電子デバイスパッケージに組み込んで使用することができる。
　図２９～図３３を参照して、第１の例の配線用電子部品（図１参照）を、有機基板タイプの電子デバイスパッケージに組み込んだ場合を例として、その製造について説明する。図２９は、多層有機基板上にLSIチップを接着しかつ接続した状態で示す図である。LSIチップは、多層有機基板上にダイボンド材により接着して、有機基板の最上層の配線パターン（配線層）とはボンディングワイヤにより接続するものとして例示している。多層または単層有機基板の最上層の配線パターンに、ボンディングワイヤ接続電極となるボンディング用金属パッド部が形成されると共に、該パッド部への配線が形成される。この多層または単層有機基板の内側の金属パッド部と、LSIチップは、Ａｕボンディングワイヤにより接続される。或いは、LSIチップは、有機基板に対してフリップチップボンド接続することもできる（図示省略）。
　多層または単層有機基板は、単層２層配線構造や複数層から成る基板の各層に、それぞれ配線パターンを形成した後これらの基板を貼り合わせ、必要に応じて各層の配線パターンを接続するためのスルーホールを形成したものである。このスルーホールの内部には導体層が形成され、この導体層が外側面に形成された端面電極部であるランドと接続されている。
　図３０は、LSIチップを接着しかつ接続した多層有機基板上に、図１に示した配線用電子部品の垂直配線を固定し、接続した状態で示す図である。垂直配線は、有機基板の配線パターンの所定の位置に、半田接続或いは銀ペースト等の導電性ペーストによる接続等により、固定されかつ電気的に接続される。垂直配線が有機基板の配線パターン上の所定の位置に配置した接続電極用金属パッド部に固定された段階では、電子デバイスパッケージ全体が、板状の支持板により一体に連結されている。
　図３１は、樹脂封止した状態で示す図である。一体に連結されている配線用電子部品の垂直配線が固定された後、この状態で、有機基板の上面は、配線基板の下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
　図３２は、支持板を剥離した後の状態で示す図である。上述したように、本発明の配線用電子部品の支持板は、温水で容易に剥離可能の接着剤を用いて貼り付けられているので、図３１に示す構成全体を、水あるいは温水に沈め、膨潤させることにより、接着力は失われ、支持板は自己剥離する。このとき水の温度を上げれば剥離までの時間が短くなる。実施例１に用いた接着剤の組成を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　この段階の構成により、完成製品として使用可能である。このように、所定の剛性を有する支持板により一体になった配線用電子部品を形成し、そして、この電子部品を、LSIチップが搭載された多層基板に接続した後、支持板と多層基板の間に樹脂を充填して、樹脂が固化した後に、剛性を必要としなくなった支持板が剥がされる。配線用電子部品のソルダーレジストは、完成製品の保護膜として機能する。ソルダーレジストに設けられている開口において露出した外側配線を外部電極として用いることができる。
　この後、図３３に示すように、有機基板の裏面側およびおもて面側においては、そこに形成された端面電極部（ランド）に外部接続用のバンプ電極（外部電極）を形成することができる。この後、さらに、チップ個片化のための切断を行って、製品として完成させる。
　次に、図３４～図３９を参照して、第２の例の配線用電子部品（図１１参照）を、片面配線基板タイプの電子デバイスパッケージに組み込んだ場合を例として、その製造について説明する。図３４は、基板上に、電子部品として半導体チップ（LSIチップ）を接着し、かつ接続した状態で示す図であり、（Ａ）は断面図を、（Ｂ）は斜視図を示している。例示の基板は、上面に配線層（配線パターン）を形成したシリコン基板（半導体基板）として例示している。
　半導体基板上に配線層を形成するために、半導体基板の全面に、配線パターンとなるべき金属のシード層を形成する（例えばスパッタ層あるいはナノ金属材料を塗膜）。このシード層としては、例えば、銅メッキを可能とする金、銀、銅、パラジューム箔を用いることができる。配線層のパターンはシード層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して完成させる。このシード層の上にメッキにより配線層を成長させる。或いは、ナノ金属粒子で直接シード層をパターニングにしてリソグラフィ工程を省略することもできる。この直接パターニングは、有機溶媒中に銅等のナノ金属粒子を含有させて、それをプリンターで実用されているインクジェット法で所望のパターンを描く方法である。
　半導体LSIチップは、基板上の配線層とはフリップチップボンド接続するものとして例示している。このフリップチップボンド接続に代えて、基板上の配線層に、ボンディングワイヤ接続電極となるボンディング用金属パッド部を形成して、ボンディングワイヤにより接続することも可能である。この場合、配線層上の金属パッド部と半導体LSIチップは、例えば、Ａｕボンディングワイヤにより接続される。
　図３５は、上述の配線用電子部品の第２の例（図１１参照）を、半導体LSIチップを装着した基板（図３４参照）上に配置した状態で示す図である。なお、ここでは、配線用電子部品の第２の例を用いるものとして説明するが、配線用電子部品の第１の例（図１参照）或いは第３の例（図２８参照）も同様に用いることができる。
　図３６は、配線用電子部品を、半導体LSIチップを装着した半導体基板上に接続した状態で示す図である。なお、図示したように、基板側を裏面として、その上に配置される配線用電子部品側をおもて面と称する。基板上面に形成した配線層の所定の位置には、配線用電子部品の垂直配線が固定され、かつ電気的に接続される。垂直配線を固定及び接続する手法としては、（１）超音波による接合、（２）銀ペースト等の導電性ペーストによる接続、（３）半田接続、（４）半導体基板側に設けた接続電極用金属パッド部に凹部を設ける一方、配線用電子部品側は凸部を設けて挿入圧着あるいは挿入してカシメる方法、により行うことができる。
　図３７は、樹脂封止した状態で示す図である。一体に連結されている垂直配線が配線層の所定の位置に固定された後、この状態で、基板の上面は、支持板の下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
　図３８は、支持板を剥離した後の状態で示す図である。例えば、実施例１について上述したように、図３７に示す構成全体を水あるいは温水に沈めることにより、支持板を剥離する。実施例２に用いた接着剤の組成を表２に示す。これにより図３８の上側に露出した配線基板（或いは図２８に示す薄膜テープ）は、完成製品の保護膜として機能する。配線用電子部品の第１の例（図１参照）を用いた場合には、ソルダーレジストが保護膜となる。
Figure JPOXMLDOC01-appb-T000002
　図３９は、完成した電子デバイスパッケージを示す断面図である。図３９に示すように、おもて面側においては、保護膜（配線基板）に穴を空け、開口により露出した水平配線と接続される外部接続用電極（バンプ電極）を形成する。この水平配線により、垂直配線先端とは異なる位置に外部接続用電極を設けることができる。
 

Claims (19)

  1. 半導体チップを含む回路素子を配置し、該回路素子から垂直配線及び水平配線を介して外部電極に接続される電子デバイスパッケージに組み込んで用いるための配線用電子部品において、
    　前記水平配線、及び該水平配線に接続されてそこから垂直方向に伸びる前記垂直配線を備えた配線基材と、
    　前記水平配線及び垂直配線を備えている前記配線基材が水で剥離可能の接着剤を用いて接着されている支持板と、
    から成る配線用電子部品。
  2. 前記接着剤は、エチレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂、プロピレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂、及び、カチオン重合開始剤を含有する請求項１に記載の配線用電子部品。
  3. 前記エチレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂をＡ、前記プロピレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂をＢ、及び、前記カチオン重合開始剤をＣとして、成分Ａを１００重量部とすると成分Ｂが１０～７０重量部、成分ＣはＡとＢの合計に対し０．１から１０重量部含有する請求項２に記載の配線用電子部品。
  4. 前記水平配線は、前記配線基材の一方の面上で前記垂直配線に直接接続される内側配線と、その反対面上に形成された外側配線と、該配線基材を貫通して前記内側配線と前記外側配線を接続するビア配線により構成されている請求項２に記載の配線用電子部品。
  5. 前記外側配線を備えた前記配線基材の外側には、ソルダーレジストを塗布し、さらにその上に、前記支持板が接着されている請求項２に記載の配線用電子部品。
  6. 前記接着剤は、膜厚が必要な箇所で一定となるように球状のスペーサを混入させた請求項２に記載の配線用電子部品。
  7. 前記支持板は前記配線基材に剛性を付与して平坦性を維持することのできる導電性或いは絶縁性の材料によって形成され、かつ、前記配線基材はポリイミド材或いはガラスエポキシ材によって形成される請求項１に記載の配線用電子部品。
  8. 前記接着剤は、前記支持板の側面及び表裏両面に塗布されている請求項１に記載の配線用電子部品。
  9. 半導体チップを含む回路素子を配置し、該回路素子から垂直配線及び水平配線を介して外部電極に接続される電子デバイスパッケージに組み込んで用いるための配線用電子部品の製造方法において、
    　配線基材に、これを貫通するビア配線を形成し、かつ、この配線基材の内側及び外側のそれぞれに、前記ビア配線に接続される内側配線及び外側配線を形成して、この内側配線、ビア配線、及び外側配線により前記水平配線を構成し、
    　前記内側配線に接続されてそこから垂直方向に伸びる前記垂直配線を形成し、
    　前記配線基材の最外側配線形成側に、外部接続用の開口位置を除いて、ソルダーレジストを塗布し、
    　該ソルダーレジストを塗布した前記配線基材を、水で剥離可能の接着剤を用いて支持板に接着する、
    ことから成る配線用電子部品の製造方法。
  10. 前記配線基材の前記支持板への接着は、エチレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂、プロピレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂、及び、カチオン重合開始剤を含有する液体状の前記接着剤を支持板の上に必要量を垂らすか或いは塗布して、紫外線ＵＶの照射を行なった後に押し付けて貼り合わせるか或いは貼り付けた後に紫外線ＵＶの照射を行ない、加熱することにより行う請求項９に記載の配線用電子部品の製造方法。
  11. 前記垂直配線は、前記配線基材の内側配線形成側にレジストを塗布し、露光、現像して、垂直配線用の開口を形成した後、前記内側配線をメッキのための電流パスとして利用して、開口内をメッキ金属によって埋めることにより形成される請求項９に記載の配線用電子部品の製造方法。
  12. さらに、配線層、及び該配線層に接続されたLSIチップ接続領域及び垂直配線接続領域を上面に有し、かつ、前記LSIチップ接続領域との間で配線したLSIチップを上面に装着した基板を備え、かつ、この基板上の前記垂直配線接続領域に前記垂直配線を固定して電気的に接続し、樹脂封止した後、水あるいは温水に沈めて前記接着剤を膨潤させて前記支持板を剥離することにより構成される電子デバイスパッケージに組み込んで用いられる請求項９に記載の配線用電子部品の製造方法。
  13. 半導体チップを含む回路素子を配置し、該回路素子から垂直配線及び水平配線を介して外部電極に接続される電子デバイスパッケージに組み込んで用いるための配線用電子部品の製造方法において、
    　配線基材面上に前記水平配線を形成し、
    　前記水平配線に接続されてそこから垂直方向に伸びる前記垂直配線を形成し、
    　前記水平配線及び前記垂直配線を形成した前記配線基材を、水分で剥離可能の接着剤を用いて支持板に接着する、
    ことから成る配線用電子部品の製造方法。
  14. 前記水平配線の形成のために、前記配線基材に下層金属層を形成し、
    　該下層金属層の上に、それとは異なる材質の上層金属層を形成した後、該上層金属層を水平配線パターンに加工し、
    　前記垂直配線を形成した後、前記上層金属層をエッチング用マスクとして使用して、前記下層金属層のエッチングを行なうことにより、同一パターンの下層金属層と上層金属層の両者により前記水平配線を構成する請求項１３に記載の配線用電子部品の製造方法。
  15. 前記配線基材の前記支持板への接着は、エチレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂、プロピレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂、及び、カチオン重合開始剤を含有する液体状の前記接着剤を支持板の上に必要量を垂らすか或いは塗布して、紫外線ＵＶの照射を行なった後に押し付けて貼り合わせるか或いは貼り付けた後に紫外線ＵＶの照射を行ない、加熱することにより行う請求項１３に記載の配線用電子部品の製造方法。
  16. さらに、配線層、及び該配線層に接続されたLSIチップ接続領域及び垂直配線接続領域を上面に有し、かつ、前記LSIチップ接続領域との間で配線したLSIチップを上面に装着した基板を備え、かつ、この基板上の前記垂直配線接続領域に前記垂直配線を固定して電気的に接続し、樹脂封止した後、水あるいは温水に沈めて前記接着剤を膨潤させて前記支持板を剥離することにより構成される電子デバイスパッケージに組み込んで用いられる請求項１３に記載の配線用電子部品の製造方法。
  17. 半導体チップを含む回路素子を配置し、該回路素子から垂直配線及び水平配線を介して外部電極に接続される電子デバイスパッケージに組み込んで用いるための配線用電子部品の製造方法において、
    　水平配線用下層金属と、水平配線用上層金属と、垂直配線用金属から成る少なくとも３層の金属層からなる金属積層材を形成し、
    　水平配線用下層金属パターンを形成し、かつ、この水平配線用下層金属パターンを形成した金属積層材を、配線基材の上に貼り付けた後、パターニングを行うことにより垂直配線部を形成し、
    　垂直配線部をマスクとして、水平配線用上層金属のパターニングを行うことにより、パターニングした水平配線用下層金属及び水平配線用上層金属により水平配線部を形成し、
    　前記垂直配線部及び水平配線部を形成した前記配線基材を、水で剥離可能の接着剤を用いて支持板に接着する、
    ことから成る配線用電子部品の製造方法。
  18. 前記配線基材の前記支持板への接着は、エチレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂、プロピレングリコール骨格を有し両末端にエポキシ基を有するエポキシ樹脂、及び、カチオン重合開始剤を含有する液体状の前記接着剤を支持板の上に必要量を垂らすか或いは塗布して、紫外線ＵＶの照射を行なった後に押し付けて貼り合わせるか或いは貼り付けた後に紫外線ＵＶの照射を行ない、加熱することにより行う請求項１７に記載の配線用電子部品の製造方法。
  19. さらに、配線層、及び該配線層に接続されたLSIチップ接続領域及び垂直配線接続領域を上面に有し、かつ、前記LSIチップ接続領域との間で配線したLSIチップを上面に装着した基板を備え、かつ、この基板上の前記垂直配線接続領域に前記垂直配線を固定して電気的に接続し、樹脂封止した後、水あるいは温水に沈めて前記接着剤を膨潤させて前記支持板を剥離することにより構成される電子デバイスパッケージに組み込んで用いられる請求項１７に記載の配線用電子部品の製造方法。
     
PCT/JP2010/070920 2009-12-22 2010-11-24 配線用電子部品及びその製造方法 WO2011077886A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/518,145 US8952261B2 (en) 2009-12-22 2010-11-24 Interconnect-use electronic component and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009290235A JP5665020B2 (ja) 2009-12-22 2009-12-22 配線用電子部品の製造方法
JP2009-290235 2009-12-22

Publications (1)

Publication Number Publication Date
WO2011077886A1 true WO2011077886A1 (ja) 2011-06-30

Family

ID=44195425

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/070920 WO2011077886A1 (ja) 2009-12-22 2010-11-24 配線用電子部品及びその製造方法

Country Status (5)

Country Link
US (1) US8952261B2 (ja)
JP (1) JP5665020B2 (ja)
KR (1) KR20120096024A (ja)
TW (1) TW201145466A (ja)
WO (1) WO2011077886A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066184A (zh) * 2011-10-24 2013-04-24 新光电气工业株式会社 配线基板、发光装置、以及配线基板的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601467B1 (en) 2015-09-03 2017-03-21 Invensas Corporation Microelectronic package with horizontal and vertical interconnections
US9806052B2 (en) * 2015-09-15 2017-10-31 Qualcomm Incorporated Semiconductor package interconnect
KR101792381B1 (ko) * 2016-01-04 2017-11-01 삼성전기주식회사 전자부품 및 그 제조방법
TWI618157B (zh) * 2016-11-02 2018-03-11 Shinkawa Kk Electronic component mounting device
CN110027902B (zh) * 2018-01-12 2021-02-12 神讯电脑(昆山)有限公司 触控面板真空吸附装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214645A (ja) * 2002-12-17 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006237521A (ja) * 2005-02-28 2006-09-07 Seiko Epson Corp 半導体装置の製造方法及び電子機器
JP2006237634A (ja) * 2006-04-21 2006-09-07 Semiconductor Energy Lab Co Ltd 剥離方法
WO2009123048A1 (ja) * 2008-03-31 2009-10-08 国立大学法人九州工業大学 配線用電子部品及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3787680T2 (de) 1986-07-09 1994-03-10 Lintec Corp Klebestreifen zum Kleben von Plättchen.
JPS63153814A (ja) * 1986-07-09 1988-06-27 F S K Kk ウエハ貼着用粘着シ−ト
JPH04182140A (ja) 1990-11-16 1992-06-29 Seiko Epson Corp インクジェット記録装置
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US6881975B2 (en) 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
JP5690466B2 (ja) * 2008-01-31 2015-03-25 インヴェンサス・コーポレイション 半導体チップパッケージの製造方法
JP5512992B2 (ja) * 2009-03-27 2014-06-04 国立大学法人 鹿児島大学 ヒートシンク一体化パッケージ及びその製造方法
US8597983B2 (en) * 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214645A (ja) * 2002-12-17 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006237521A (ja) * 2005-02-28 2006-09-07 Seiko Epson Corp 半導体装置の製造方法及び電子機器
JP2006237634A (ja) * 2006-04-21 2006-09-07 Semiconductor Energy Lab Co Ltd 剥離方法
WO2009123048A1 (ja) * 2008-03-31 2009-10-08 国立大学法人九州工業大学 配線用電子部品及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066184A (zh) * 2011-10-24 2013-04-24 新光电气工业株式会社 配线基板、发光装置、以及配线基板的制造方法
CN103066184B (zh) * 2011-10-24 2017-03-29 新光电气工业株式会社 配线基板、发光装置、以及配线基板的制造方法

Also Published As

Publication number Publication date
KR20120096024A (ko) 2012-08-29
US8952261B2 (en) 2015-02-10
JP2011134747A (ja) 2011-07-07
JP5665020B2 (ja) 2015-02-04
US20120261169A1 (en) 2012-10-18
TW201145466A (en) 2011-12-16

Similar Documents

Publication Publication Date Title
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4073945B1 (ja) 多層配線基板の製造方法
JP5665020B2 (ja) 配線用電子部品の製造方法
CN101944519A (zh) 具备密封层的半导体器件及半导体器件的制造方法
JP2010245280A (ja) 配線基板の製造方法及び配線基板
JP2009158770A (ja) 配線基板の製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP7148278B2 (ja) 配線基板及びその製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP5436837B2 (ja) 半導体装置内蔵基板の製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
CN104465575A (zh) 半导体封装及其制造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP6715618B2 (ja) プリント配線板
JP2009260165A (ja) 半導体装置
TW200840450A (en) Multilayer wiring board and method of manufacturing the same
JP2014131034A (ja) パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板
CN107770946A (zh) 印刷布线板及其制造方法
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2005175020A (ja) 配線基板、電子回路素子およびその製造方法、並びに表示装置
JP5491722B2 (ja) 半導体装置パッケージ構造及びその製造方法
CN1996582A (zh) 包含多层内连线结构的载板及其制造、回收以及应用方法
JP5982414B2 (ja) 半導体装置パッケージ構造及びその製造方法
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10839121

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127016108

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13518145

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10839121

Country of ref document: EP

Kind code of ref document: A1