[go: up one dir, main page]

CN1977384A - 用于封装集成电路器件的方法和设备 - Google Patents

用于封装集成电路器件的方法和设备 Download PDF

Info

Publication number
CN1977384A
CN1977384A CNA2004800251998A CN200480025199A CN1977384A CN 1977384 A CN1977384 A CN 1977384A CN A2004800251998 A CNA2004800251998 A CN A2004800251998A CN 200480025199 A CN200480025199 A CN 200480025199A CN 1977384 A CN1977384 A CN 1977384A
Authority
CN
China
Prior art keywords
integrated circuit
circuit device
integrally packaged
packaged optronic
optronic integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800251998A
Other languages
English (en)
Other versions
CN100587962C (zh
Inventor
吉尔·齐伯尔
尤利娅·阿克森托恩
沃格·奥加涅相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera Technologies Hungary Kft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera Technologies Hungary Kft filed Critical Tessera Technologies Hungary Kft
Publication of CN1977384A publication Critical patent/CN1977384A/zh
Application granted granted Critical
Publication of CN100587962C publication Critical patent/CN100587962C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

一种集成封装的集成电路器件，包括：集成电路管芯，其包含具有第一和第二大体平坦的表面和边缘表面的结晶衬底以及形成在第一大体平坦的表面上的半导体电路；形成在半导体电路和第一大体平坦的表面上的至少一个芯片级封装层；形成在第二大体平坦的表面和边缘表面上的绝缘层；以及直接形成在覆盖在第二大体平坦的表面上的绝缘层上的至少一个导电体，该至少一个导电体通过直接形成在第一大体平坦的表面上的至少一个焊盘连接到电路。

Description

用于封装集成电路器件的方法和设备
技术领域
本发明涉及用于制造集成电路器件的方法和设备以及由此产生的集成电路器件，尤其涉及集成封装(integrally packaged)的管芯。
背景技术
众所周知，在所有集成电路器件的制造过程中的必要步骤是“封装”并且包括对处在集成电路中央的硅芯片以及硅芯片上的预定位置与外部电端子之间的电互连的机械和环境保护。
目前，采用三种主要技术用于封装半导体：引线键合、卷带自动键合(TAB)和倒装芯片。
引线键合利用热能和超声能以将金键合引线焊接在芯片上的键合焊盘与封装上的接触之间。
卷带自动键合(TAB)采用铜箔带取代键合引线。配置铜箔带用于每一个具体的管芯和封装组合并包括与其相适合的铜迹线图形。可以单独地或成组地将单个引线连接到芯片上的各个键合焊盘上。
倒装芯片为具有形成在键合焊盘顶部上的焊料球、由此允许“倒装”管芯使电路侧向下并直接焊接到衬底上的集成电路管芯。不需要引线键合且可以实现相当可观的封装体空间节省。
上述技术各自具有一定的限制。引线键合和TAB键合都易于形成坏的键合且使管芯经受相对较高的温度和机械压力。从封装尺寸的观点考虑，引线键合和TAB技术都存在问题，制造的集成电路器件的管芯对封装的面积比的范围从大约10％到60％。
倒装芯片不提供封装而仅提供互连。互连会遇到焊料球以及热膨胀不匹配的一致性的问题，这将可利用的衬底限制为硅或热膨胀特性与硅相似的材料。
用于半导体的光电封装(optronic package)是公知的。用于成像的常规光电封装采用陶瓷外壳，将透明窗密封安装到该陶瓷外壳上。用于低水平的成像、发光、以及包括光检测的辐射检测的光电封装采用透明塑料外壳(clear plastic enclosure)。
常规的半导体封装术语学将术语芯片级封装定义为包括任何封装与管芯的比小于或等于1.2∶1的封装工艺。此外，封装层通常为封闭的半导体或集成电路提供保护。
在申请人已公开的PCT申请WO 95/19645中描述了用于制造其中包括具有辐射透明保护层的集成封装管芯的集成电路器件的方法和设备。
发明内容
本发明旨在提供极为紧凑的光电集成电路器件及其设备和制造技术。
因此，根据本发明的优选实施例，提供一种集成封装的光电集成电路器件，该器件包括：集成电路管芯；形成在半导体电路和第一大体平坦的表面上的至少一个芯片级封装层；以及覆盖在第二大体平坦的表面上的至少一个导电体，该至少一个导电体通过直接形成在第一大体平坦的表面上的至少一个焊盘连接到电路。所述集成电路管芯包括具有第一和第二大体平坦的表面和边缘表面的结晶衬底以及形成在第一大体平坦的表面上的光电半导体电路。
根据本发明的另一优选实施例，还提供一种集成封装的光电集成电路器件，该器件包括：集成电路管芯，该集成电路管芯包括具有第一和第二大体平坦的表面和边缘表面的结晶衬底以及形成在第一大体平坦的表面上的光电半导体电路；形成在半导体电路和第一大体平坦的表面上的至少一个芯片级封装层；以及覆盖在边缘表面中的至少一个上的至少一个导电体，该至少一个导电体通过直接形成在第一大体平坦的表面上的至少一个焊盘连接到电路。
根据本发明的优选实施例，至少一个芯片级封装层由玻璃、石英和蓝宝石中的至少一种形成。
根据本发明的优选实施例，集成封装的光电集成电路器件还包括形成在第二大体平坦的表面和边缘表面上并且位于至少一个导电体下面的绝缘层。根据本发明的另一优选实施例，该绝缘层包括机械保形层(mechanically conforming layer)。
根据本发明的再一优选实施例，至少一个导电体经由大体平行于至少一个焊盘的平面并且与该平面接触电接合延伸的导电体的一部分连接到该至少一个焊盘。或者，至少一个导电体经由与至少一个焊盘的边缘接触电接合延伸的导电体的一部分连接到该至少一个焊盘。
根据本发明的另一优选实施例，通过键合层将至少一个芯片级封装层附着到第一大体平坦的表面上。根据本发明又一优选实施例，键合层具有光谱过滤器的功能性。
根据本发明的优选实施例，集成封装的光电集成电路器件还包括与辐射透明保护表面相关的至少一个光谱过滤器。优选地，辐射透明保护表面包括顶表面和边缘表面中的至少一个。根据本发明的另一优选实施例，集成封装的光电集成电路器件还包括彩色阵列滤光器(color array filter)。根据本发明的再一优选实施例，集成封装的光电集成电路器件还包括整体形成在其透明保护表面上的至少一个透镜。根据本发明的又一优选实施例，至少一个芯片级封装层包括至少一个透镜。根据本发明的另一优选实施例，至少一个透镜相对于光电半导体电路保持精确固定的距离。
根据本发明的又一优选实施例，集成封装的光电集成电路器件还包括形成在其透明保护表面上的光耦合凸起。根据本发明的再一优选实施例，集成封装的光电集成电路器件还包括整体形成在其透明保护表面上的波导和其他的光学元件。
根据本发明的另一优选实施例，集成封装的光电集成电路器件还包括形成在其透明保护表面上的光栅。根据本发明的再一优选实施例，集成封装的光电集成电路器件还包括与其集成的偏光器。
根据本发明的又一优选实施例，集成封装的光电集成电路器件还包括形成在集成电路管芯上的不同元件之间的沟槽。根据本发明的另一优选实施例，集成封装的光电集成电路器件还包括形成在结晶衬底与至少一个封装层之间的至少一个间隙。
根据本发明的又一优选实施例，至少一个导电体经由大体平行于至少一个焊盘的平面并且与该平面接触电接合延伸的导电体的一部分连接到该至少一个焊盘。或者，根据本发明的优选实施例，至少一个导电体经由与至少一个焊盘的边缘接触电接合延伸的导电体的一部分连接到该至少一个焊盘。
根据本发明的另一优选实施例，集成封装的光电集成电路器件还包括与辐射透明保护表面相关的至少一个光谱过滤器。根据本发明的再一优选实施例，集成封装的光电集成电路器件还包括彩色阵列滤光器。根据本发明的又一优选实施例，集成封装的光电集成电路器件还包括整体形成在其透明保护表面上的至少一个透镜。根据本发明的另一优选实施例，集成封装的光电集成电路器件还包括形成在其透明保护表面上的光耦合凸起。根据本发明的又一优选实施例，集成封装的光电集成电路器件还包括整体形成在其透明保护表面上的波导和其他的光学元件。根据本发明的再一优选实施例，集成封装的光电集成电路器件还包括形成在其透明保护表面上的光栅。根据本发明的又一优选实施例，集成封装的光电集成电路器件还包括与其集成的偏光器。
根据本发明的另一优选实施例，提供一种制造集成封装的光电集成电路器件的方法，该方法包括：提供形成在晶片上的具有第一和第二大体平坦的表面和形成在第一大体平坦的表面上的光电半导体电路的多个集成电路管芯；在半导体电路和第一大体平坦的表面上形成至少一个芯片级封装层；沿着限定在第二大体平坦的表面中的切割线将集成电路管芯彼此分离，以便限定管芯的边缘表面同时管芯保持附着到封装层；形成覆盖在第二大体平坦的表面上的至少一个导电体，该至少一个导电体通过直接形成在第一大体平坦的表面上的至少一个焊盘连接到电路；并且随后切割晶片，以限定多个封装的光电集成电路器件。
根据本发明的另一优选实施例，还提供一种制造集成封装的光电集成电路器件的方法，该方法包括：提供形成在晶片上的具有第一和第二大体平坦的表面和形成在所述第一大体平坦的表面上的光电半导体电路的多个集成电路管芯；在半导体电路和第一大体平坦的表面上形成至少一个芯片级封装层；沿着限定在第二大体平坦的表面中的切割线将集成电路管芯彼此分离，以便限定管芯的边缘表面同时管芯保持附着到封装层；形成覆盖在边缘表面中的至少一个上的至少一个导电体，该至少一个导电体通过直接形成在第一大体平坦的表面上的至少一个焊盘连接到电路；并且随后切割晶片，以限定多个封装的光电集成电路器件。
根据本发明的优选实施例，制造集成封装的光电集成电路器件的方法还包括：在第二大体平坦的表面和边缘表面上且在至少一个导电体的下面形成绝缘层。根据本发明的另一优选实施例，绝缘层包括机械保形层。
根据本发明的再一优选实施例，形成至少一个导电体包括形成该至少一个导电体与至少一个焊盘的边缘接触电接合的部分。或者，所述形成至少一个导电体包括形成所述至少一个导电体大体与至少一个焊盘的平面平行并与该平面接触电接合的部分。根据本发明的又一优选实施例，形成至少一个芯片级封装层包括利用键合层将至少一个芯片级封装层附着到第一大体平坦的表面。优选地，键合层具有光谱过滤器的功能性。根据本发明的再一优选实施例，形成芯片级封装层还包括在芯片级封装层的辐射透明保护表面上形成至少一个光谱过滤器。根据本发明的又一优选实施例，形成芯片级封装层还包括在芯片级封装层上形成彩色阵列滤光器。
根据本发明的另一优选实施例，形成芯片级封装层还包括在芯片级封装层的辐射透明保护表面上整体形成至少一个透镜。根据本发明的再一优选实施例，形成至少一个透镜包括使该至少一个透镜相对于光电半导体电路保持精确固定的距离。
根据发明的另一优选实施例，形成芯片级封装层还包括在芯片级封装层的辐射透明保护表面上形成光耦合凸起。根据本发明的又一优选实施例，形成芯片级封装层还包括在芯片级封装层的辐射透明保护表面上形成波导和其他的光学元件。
根据本发明的再一优选实施例，形成芯片级封装层还包括在芯片级封装层的辐射透明保护表面上形成光栅。根据本发明的另一优选实施例，形成芯片级封装层还包括在其上整体形成偏光器。
根据本发明的再一优选实施例，制造集成封装的光电集成电路器件的方法还包括在形成芯片级封装层之前在半导体电路和第一大体平坦的表面上插入隔离元件。
根据本发明的另一优选实施例，制造集成封装的光电集成电路器件的方法还包括在第二大体平坦的表面和边缘表面上且在至少一个导电体的下面形成绝缘层。根据本发明的另一优选实施例，绝缘层包括机械保形层。
根据本发明的再一优选实施例，形成至少一个导电体包括使该至少一个导电体的一部分与至少一个焊盘的平面平行并与该平面接触电接合延伸。根据本发明的又一优选实施例，形成至少一个导电体包括使该至少一个导电体的一部分延伸以与至少一个焊盘的边缘接触电接合。
根据本发明的另一优选实施例，形成至少一个芯片级封装层包括利用键合层将该至少一个芯片级封装层附着到第一大体平坦的表面。根据本发明的再一优选实施例，键合层具有光谱过滤器的功能性。
根据本发明的另一优选实施例，制造集成封装的光电集成电路器件的方法还包括在集成电路管芯的不同元件之间形成沟槽。
附图简述
结合附图将从下面的详细说明中更加全面地理解和认识本发明，其中：
图1A和1B分别是根据本发明优选实施例构造和实施的集成封装的光电集成电路器件的简化示意图和简化剖面图，该剖面图是沿图1A中的线IB-IB截取的；
图1C和1D分别是根据本发明另一优选实施例构造和实施的集成封装的光电集成电路器件的简化示意图和简化剖面图，该剖面图是沿着图1C中的线ID-ID截取的；
图2A和2B是将透明保护覆盖板附着到包含根据本发明优选实施例的多个集成电路管芯的晶片的简化示意图；
图3A、3B、3C、3D、3E、3F、3G、3H、3I和3J是在根据本发明优选实施例的集成封装的光电集成电路器件制造中的各个阶段的剖面图；
图4是由图3J的晶片制造的集成封装的光电集成电路器件的部分切除的详细示意图；
图5和6一起提供用于执行本发明方法的设备的简化方框示意图；
图7A、7B和7C是根据本发明再一优选实施例构造和实施并包含光谱过滤器和/或防反射涂层的集成封装的光电集成电路器件的三个可选实施例的简化示意图；
图8和9是根据本发明另一优选实施例构造和实施的具有整体形成在其透明保护表面上的波导和其他光学元件的集成封装的光电集成电路器件的两个可选实施例的简化示意图；
图10A是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将光栅与该集成封装的光电集成电路器件集成在一起；
图10B是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将至少一个透镜与该集成封装的光电集成电路器件集成在一起；
图10C是根据本发明再一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将透镜与该集成封装的光电集成电路器件以离其有源表面的固定距离集成在一起；
图10D是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将至少一个透镜与该集成封装的光电集成电路器件集成在一起；
图11A和11B分别是根据本发明优选实施例构造和实施的集成封装的光电集成电路器件的简化示意图和简化剖面图，该剖面图是沿图11A中的线XIB-XIB截取的；
图11C和11D分别是根据本发明另一优选实施例构造和实施的集成封装的光电集成电路器件的简化示意图和简化剖面图，该剖面图是沿图11C中的线XID-XID截取的；
图12A和12B是将透明保护覆盖板附着到包含根据本发明优选实施例的多个集成电路管芯的晶片的简化示意图；
图13A、13B、13C、13D、13E、13F、13G、13H、13I和13J是在根据本发明优选实施例的集成封装的光电集成电路器件制造中的各个阶段的剖面图；
图14是由图13J的晶片制造的集成封装的光电集成电路器件的部分切除的详细示意图；
图15和16一起提供用于执行本发明方法的设备的简化方框示意图；
图17A、17B和17C是根据本发明再一优选实施例构造和实施并包含光谱过滤器和/或防反射涂层的集成封装的光电集成电路器件的三个可选实施例的简化示意图；
图18和19是根据本发明另一优选实施例构造和实施的具有整体形成在其透明保护表面上的波导和其他光学元件的集成封装的光电集成电路器件的两个可选实施例的简化示意图；
图20A是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将光栅与该集成封装的光电集成电路器件集成在一起；
图20B是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将至少一个透镜与该集成封装的光电集成电路器件集成在一起；
图20C是根据本发明再一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将透镜与该集成封装的光电集成电路器件以离其有源表面的固定距离集成在一起；
图20D是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将至少一个透镜与该集成封装的光电集成电路器件集成在一起；
图21A和21B分别是根据本发明优选实施例构造和实施的集成封装的光电集成电路器件的简化示意图和简化剖面图，该剖面图是沿图21A中的线XXIB-XXIB截取的；
图21C和21D分别是根据本发明另一优选实施例构造和实施的集成封装的光电集成电路器件的简化示意图和简化剖面图，该剖面图是沿图21C中的线XXID-XXID截取的；
图22A和22B是将透明保护绝缘覆盖板附着到包含根据本发明优选实施例的多个集成电路管芯的晶片的简化示意图；
图23A、23B、23C、23D、23E、23F、23G、23H、23I、23J、23K和23L是在根据本发明优选实施例的集成封装的光电集成电路器件制造中的各个阶段的剖面图；
图24是由图23L的晶片制造的集成封装的光电集成电路器件的部分切除的详细示意图；
图25和26一起提供用于执行本发明方法的设备的简化方框示意图；
图27A、27B和27C是根据本发明再一优选实施例构造和实施并包含光谱过滤器和/或防反射涂层的集成封装的光电集成电路器件的三个可选实施例的简化示意图；
图28和29是根据本发明另一优选实施例构造和实施的具有整体形成在其透明保护表面上的波导和其他光学元件的集成封装的光电集成电路器件的两个可选实施例的简化示意图；
图30A是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将光栅与该集成封装的光电集成电路器件集成在一起；
图30B是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将至少一个透镜与该集成封装的光电集成电路器件集成在一起；
图30C是根据本发明再一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将透镜与该集成封装的光电集成电路器件以离其有源表面的固定距离集成在一起；
图30D是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将至少一个透镜与该集成封装的光电集成电路器件集成在一起；
图31A和31B分别是根据本发明优选实施例构造和实施的集成封装的光电集成电路器件的简化示意图和简化剖面图，该剖面图是沿图31A中的线XXXIB-XXXIB截取的；
图31C和31D分别是根据本发明另一优选实施例构造和实施的集成封装的光电集成电路器件的简化示意图和简化剖面图，该剖面图是沿图31C中的线XXXID-XXXID截取的；
图32A和32B是将透明保护绝缘覆盖板附着到包含根据本发明优选实施例的多个集成电路管芯的晶片的简化示意图；
图33A、33B、33C、33D、33E、33F、33G、33H、33I、33J、33K和33L是在根据本发明优选实施例的集成封装的光电集成电路器件制造中的各个阶段的剖面图；
图34是由图33L的晶片制造的集成封装的光电集成电路器件的部分切除的详细示意图；
图35和36一起提供用于执行本发明方法的设备的简化方框示意图；
图37A、37B和37C是根据本发明再一优选实施例构造和实施并包含光谱过滤器和/或防反射涂层的集成封装的光电集成电路器件的三个可选实施例的简化示意图；
图38和39是根据本发明另一优选实施例构造和实施的具有整体形成在其透明保护表面上的波导和其他光学元件的集成封装的光电集成电路器件的两个可选实施例的简化示意图；
图40A是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将光栅与该集成封装的光电集成电路器件集成在一起；
图40B是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将至少一个透镜与该集成封装的光电集成电路器件集成在一起；
图40C是根据本发明再一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将透镜与该集成封装的光电集成电路器件以离其有源表面的固定距离集成在一起；
图40D是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的实施例的简化示意图，其中将至少一个透镜与该集成封装的光电集成电路器件集成在一起；以及
图41A和41B是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的简化示意图，其中在集成电路器件上的不同元件之间产生沟槽。
优选实施例的详细说明
现在参考图1A-3J，其示出根据本发明优选实施例的集成电路器件，优选为光电集成电路器件，及其制造。如图1A和1B所示，集成电路器件包括相对较薄且紧凑、不受环境影响并且在机械上得到加强的集成电路封装10，优选为光电集成电路封装，该封装具有沿着其边缘表面14电镀的多个导电体12。
本发明的特定特征是导体12电连接到焊盘16，并且优选直接形成在覆盖在管芯20上的绝缘层18和19上，而不存在介于其间的封装层，例如玻璃层。绝缘层18和19可以各自包括诸如电介质层和/或钝化层的一层或多层，并且在材料和/或厚度上彼此不同，或选择地可以相同。作为另一个选择，可以排除绝缘层18和19。图1A-10C的实施例的特征还都在于：导体12的平面部分位于焊盘16的平面部分上且导电接触，如图1B中清晰地示出。该结构的特定特征是：焊盘16的厚度与在其中仅对于焊盘的横截面积形成连接的实施例相比没有那么重要。
根据本发明的优选实施例，导体12在边缘表面14上延伸到封装10的平面22上。该接触设置允许将封装10平面安装到电路板上。值得注意的是，在光电实施例中，集成电路封装10可以包括下述元件中的一个或多个(未示出)：整体形成的二向色滤光片、滤色镜、防反射涂层、偏光器、光栅、集成波导和光耦合凸起。在非光电实施例中，通常不存在上述元件。如图1A和1B所示，光电集成电路封装10还可以包括接触凸起，例如形成在导电体12上的焊料球23，然而在形成在焊料掩模24中的孔径处，不需要焊料球23。
作为另一个选择，如图1C和1D所示，导体12没有超出边缘表面14延伸到平面22上或仅在有限的程度上延伸到平面22上，由此限定外围接触。在这种情况下，焊料掩模24通常不延伸到平面22上或者可以完全排除。
作为另外的选择，焊料理球23可以由适用于ACF接合的接触来替换，或可以包括球栅阵列(BGA)接触。
绝缘层18和19可以作为机械保形层来操作，该机械保形层适合于补偿导体12、焊料球23和管芯20的热膨胀系数之间的差。
如图1A和1B所示，优选的光电集成电路封装10还优选包括辐射透明保护覆盖板26和键合层28，例如环氧树脂层，优选为辐射透明环氧树脂层，所述键合层28用于将覆盖板26附着到管芯20，如下文所述。
应该认识到下文中所述的方法提供光电集成电路封装10，其处于定义为芯片级封装的范围内，通常面积不比芯片尺寸大20％。还应该认识到下文中所述的方法提供光电集成电路封装10，其中在晶片级执行封装工艺直到将晶片式封装切割成单独的封装管芯。
图2A和2B是将透明保护覆盖板附着到包括多个根据本发明的集成电路管芯的晶片的简化示意图。如图2A和2B所示，硅晶片30包括多个成品管芯20，其具有通过常规技术形成在其上的有源表面，并且在有源表面处将所述硅晶片30键合到覆盖板26上，由此限定键合的晶片31。
根据本发明的优选实施例，如图3A所示，晶片30包括多个成品管芯20，其具有通过常规技术形成在其上的有源表面，并且经由键合层28在有源表面处将所述硅晶片30键合到覆盖板26上。覆盖板26通常包括玻璃、石英、蓝宝石或任何其他适合的辐射透明衬底。如图3A所示，电焊盘16形成在硅晶片30的有源表面上。
覆盖板26可以是彩色的或带色彩的，以便作为光谱过滤器操作。或者，可以在覆盖板26的至少一个表面上形成二向色或彩色光谱过滤器。
本发明的特定特征是覆盖板26和键合层28对于用于光电应用的光谱区域中的辐射优选是透明的。或者，键合层28还可以用作光谱过滤器并且为了该目的可以结合适当的染料。
应该认识到，当根据本发明使用晶片时，可以省略硅晶片30的常规制造中的某些步骤。这些步骤包括在焊盘上提供通路开口、晶片背面研磨和晶片背面金属涂敷。
硅晶片30可以通过常规光刻技术在其中任何适当的位置处形成有整体的滤色器阵列。在图3A的键合步骤之前，通过常规技术在覆盖板26上形成和构造滤光器，使得滤光器平面位于覆盖板26与键合层28之间。
在上述键合步骤之后，优选地将硅晶片30从通常在400至1000微米范围内的原始厚度L1向下研磨到通常在10-250微米范围内的所降低的厚度L2，如图3B所示。利用通过将覆盖板26键合到其上所提供的附加机械强度能够允许晶片厚度的这一减小。作为另一选择，可以将硅晶片30几乎全部除去。当使用绝缘体上硅(SOI)制造技术时，这是有益的。
在可选择地减小晶片厚度之后，利用光刻工艺沿着其背面根据分割单独管芯20的预定切割线来蚀刻晶片。由此产生被蚀刻的沟槽32，其完全贯穿通常在10-250微米范围内的硅衬底的厚度延伸。在图3C中示出被蚀刻的晶片。
通常通过利用SF6、C4F8或其它适当的干法蚀刻气体的干法蚀刻工艺来实现前述蚀刻。或者，在常规硅蚀刻溶液例如2.5％的氢氟酸、50％的硝酸、10％的醋酸和37.5％的水的混合物中进行蚀刻，从而向下穿过任何场氧化层对硅进行蚀刻以暴露焊盘16，如图3C所示。作为另一选择，蚀刻溶液可以包括KOH或任何其它适当的材料。
硅蚀刻的结果是多个分离的管芯20，其中的每一个包括厚度为大约10-250微米的硅。
如图3D所示，优选地被蚀刻的沟槽32涂敷有电介质材料，例如环氧树脂、氧化硅、二氧化硅、焊料掩模，或任何其它适当的电介质材料，例如氮化硅、氮氧化硅、聚酰亚胺、BCBTM、聚对二甲苯、聚萘(polynaphthalenes)、碳氟化合物或丙烯酸盐/脂。最终的绝缘层18和19优选通过旋涂形成，或者可以通过任何适当的方法形成，例如喷涂、幕式淋涂(curtain coating)、液相淀积、物理汽相淀积、化学汽相淀积、低压化学汽相淀积、等离子体增强化学汽相淀积、快速热化学汽相淀积或大气压化学汽相淀积。
在绝缘层18和19形成之后，如图3E所示，通过任何适当的方法在每对相邻的管芯20之间的绝缘层19中形成开口36。开口36延伸穿过绝缘层19，由此暴露焊盘16。
如图3F所示，在多个分离管芯20上穿过开口36形成导电层38，以覆盖焊盘16的暴露部分以及限定绝缘层18和19的电介质材料。优选地导电层38由铝形成，或者由任何适当的导电材料或者诸如铝、铜、钛、钛钨合金或铬等材料组合物形成。
图3G示出通常利用常规光刻技术的导电层38的构图，以限定电接触管芯20上的一个或多个焊盘16的边缘并被适当电镀的多个导体12。
图3H示出晶片涂敷有保护材料层，优选为焊料掩模24或诸如聚对二甲苯、BCBTM或聚酰胺的其它保护材料，对其进行构图以便在其中限定与导体12相通的孔，通过该孔形成与导体12电接触的焊料球23(图3I)。
根据本发明的优选实施例，如图3J所示，然后沿着线40切割晶片，以提供单独的集成电路封装，每一个与图1A和1B的集成电路封装10相似。
现在参考图4，其是由图3J的晶片制造的集成封装的光电集成电路器件的部分切除的详细示意图。如图4所示，集成电路封装包括通过键合层28结合到管芯20的覆盖板26。焊盘16的表面与直接形成在电介质绝缘层18和19上的导体12电接触，如上所述。应该认识到，绝缘层18和19可以各自包括多层。
现在参考图5和6，图5和6共同示出用于制造根据本发明优选实施例的集成电路器件的设备。常规的晶片制造设备180提供晶片30。通过结合设备182，利用键合层28将每一个单独晶片30在限定有源表面一侧键合到形成覆盖板26的保护层，例如玻璃层，所述键合设备优选具有用于旋转晶片30、覆盖板26和键合层28从而获得粘合材料的均匀分布的设备。
通过研磨设备184，例如可以在市场上从日本的Disco Ltd.买到的型号为BFG 841的研磨设备，使键合的晶片31(图2B和3A)在其非有源表面侧变薄。然后优选通过光刻，例如通过利用常规旋涂光刻胶，在其非有源表面侧对键合的晶片31(图3B)进行蚀刻，所述常规旋涂光刻胶可以在市场上从Hoechst买到，商标名称为AZ 4562。
优选地利用诸如Suss MicrTech AG的型号为MA200的适当UV曝光系统185通过光刻掩模186来对光刻胶进行掩模曝光。
然后在显影槽(未示出)中使光刻胶显影，并将其烘焙，然后通常通过利用SF6、C4F8或其它适当的干法蚀刻气体的干法蚀刻工艺来对键合的晶片进行硅蚀刻。用于此目的的在市场上可以买到的设备包括由英国的Surface Technology Systems制造的干法蚀刻机188。
或者，利用处在温控槽(未示出)中的硅蚀刻溶液来实现蚀刻。用于此目的的在市场上可以买到的设备包括均由美国的Wafab Inc.制造的Chemkleen槽和WHRV循环器。适合的湿法蚀刻的常规硅蚀刻溶液为可以在市场上从英国的Micro-Image Technology Ltd.买到的Isoform硅蚀刻剂。
在执行蚀刻和光刻胶剥离之后，对晶片进行常规漂洗。最终的蚀刻晶片显示在图3C中。
晶片30中的被蚀刻的沟槽32优选涂敷有电介质材料，例如环氧树脂、氧化硅、二氧化硅、焊锡掩模，或任何其它适当的电介质材料，例如氮化硅、氮氧化硅、聚酰亚胺、BCBTM、聚对二甲苯、聚萘、碳氟化合物或丙烯酸盐/脂。最终的绝缘层18和19优选通过如步骤190所示的旋涂形成，或者可以通过任何适当的方法形成，例如喷涂、幕式淋涂、液相淀积、物理汽相淀积、化学汽相淀积、低压化学汽相淀积、等离子体增强化学汽相淀积、快速热化学汽相淀积或大气压化学汽相淀积。最终涂敷的键合晶片显示在图3D中。
在绝缘层18和19形成之后，如图3E所示，通过任何适当的方法在每对相邻的管芯20之间的绝缘层19中形成开口36。开口36延伸穿过绝缘层19，由此暴露焊盘16。通过常规光刻技术形成开口在步骤192示出并且通常采用掩模194。在常规显影(未示出)之后，可选择地在含有染色处理溶液198的槽196中对晶片进行防腐处理，如将其公开内容并入在此作为参考的下述美国专利：2,507,956、2,851,385和2,796,370中的任何一篇所描述的那样。
采用通过真空淀积技术操作的导电层淀积设备200，例如由列支敦士登的Balzers AG制造的溅射机器，来在晶片30的每个管芯20的一个或多个表面上制造导电层38(图3F)。
优选地通过利用常规电淀积光刻胶，来执行导体12的构造，如图3G所示，所述常规电淀积光刻胶在市场上可以从DuPont买到、商标名称为Primecoat，或者可以从Shipley买到、商标名称为Eagle。在光刻胶槽组件202中将光刻胶施加在晶片上，所述光刻胶槽组件在市场上可以从DuPont或Shipley买到。
优选地通过UV曝光系统204利用用来限定适当的蚀刻图形的掩模205来光构造光刻胶。然后在显影槽206中使光刻胶显影，然后在处于蚀刻槽210中的金属蚀刻溶液208中对其进行蚀刻，由此提供诸如在图1A和1B中所示的导体结构。
然后，优选地通过在市场上可以从日本的Okuno买到的无电镀设备212来对图3G所示的暴露出的导体条进行镀敷。
在导体条镀敷之后，利用如参考标记214所示的焊料掩模涂敷晶片以限定焊料球23的位置(图3H)，然后以常规方法形成所述焊料球23，如参考标记215所示(图3I)。或者，可以不需要焊料球23。
然后通过切割刀216将晶片切割成单独的预封装集成电路器件(图3J)。优选地，切割刀216为厚度为2-12mil的金刚石树脂型刀(diamond resinoid blade)。最终的管芯大体如图1A和1B所示。
现在参考图7A-7C，其示出根据本发明优选实施例构造和实施的光电集成电路器件的三个可选优选实施例，该光电集成电路器件包括相对较薄且紧凑、不受环境影响并且在机械上得到加强的光电集成电路封装310，该封装具有直接镀敷在一个或多个绝缘层313上的多个导电体312而没有介于其间的封装层。优选地将焊锡掩模314形成在所示的导体312和绝缘层313上。
图7A示出二向色滤光器和/或偏光器和/或防反射涂层和/或IR涂层和/或滤色器，例如在辐射透明保护层317的至少一个面朝外部的表面316的至少一部分上形成的RGB或掩模滤光器315。面朝外部的表面316可选择地包括辐射透明保护层317的顶表面或边缘表面。图7B示出涂层318，其可以与形成在辐射透明保护层317的面朝内部的表面319的至少一部分上的涂层315相同。图7C示出在辐射透明保护层317的相应表面316和319中的每一个的至少一部分上的涂层315和318。在图7A-7C所示的三个实施例中，光电元件形成在常规厚度通常为10-250微米的硅衬底322的表面320上。表面320面向透明保护层317。辐射透明环氧树脂层328用于将保护层317附着到硅衬底322上，如上所述。
现在参考图8。图8的实施例可以与图7A的相同，其具有或不具有涂层，而且与图7A的进一步区别在于：它具有形成在辐射透明保护层392上的光耦合凸起390。示出波导394经由凸起390光耦合到辐射透明保护层392。优选地凸起390由略微保形的透明有机材料形成，使得其上的机械压力使其产生轻微的形变并且能够使易消散的光波穿过与其限定的界面。
现在参考图9。图9的实施例可以与图7A的相同，其具有或不具有涂层，并且与图7A的区别在于：它具有通过常规集成光学技术形成在辐射透明保护层402上的波导400和其他可能的光学元件(未示出)。该设置允许经由辐射透明保护层402在形成在硅衬底404上的光电元件与波导400之间进行光通信。
现在参考图10A。图10A的实施例可以与图7A的相同，其具有或不具有涂层，并且与图7A的区别在于：它具有在其面朝外部的表面444上形成有光栅442的辐射透明保护层440。
现在参考图10B。图10B的实施例可以与图7A的相同，其具有或不具有涂层，并且与图7A的区别在于：它具有衬底，该衬底形成有至少一个透镜，并且优选形成有附着到辐射透明保护层464的面朝外部的表面462上的微透镜阵列460。应该认识到，可以在将辐射透明保护层附着到衬底之前，或在工艺中的任何随后一点，将至少一个透镜附着到辐射透明保护层464。
现在参考图10C。图10C的实施例可以与图7A的相同，其具有或不具有涂层，并且与图7A的区别在于：它具有衬底，该衬底形成有相对于硅衬底474的有源表面472保持精确固定距离X的至少一个透镜470。优选地通过固定在透镜470与辐射透明保护层480的面朝外部的表面478之间的中间光透射层476的精确加工，可以将该精确固定距离确定在1-10微米的精度。或者，可以排除中间层476。作为另一个选择，透镜470与有源表面472之间的距离不需要精确固定。
现在参考图10D。图10D的实施例可以与图7A的相同，其具有或不具有涂层，并且与图7A的区别在于：它具有包含可以包括至少一个透镜的位于外侧的表面492的辐射透明保护层490。
现在参考图11A-13J，其示出根据本发明优选实施例的集成电路器件，优选为光电集成电路器件，及其制造。如图11A和11B所示，集成电路器件包括相对较薄且紧凑、不受环境影响并且在机械上得到加强的集成电路封装510，优选为光电集成电路封装，该封装具有沿着其边缘表面514电镀的多个导电体512。
本发明的特定特征是导体512电连接到焊盘516，并且优选直接形成在覆盖在管芯520上的绝缘层518和519上，而不存在介于其间的封装层，例如玻璃层。绝缘层518和519可以各自包括诸如电介质层和/或钝化层的一层或多层，并且在材料和/或厚度上彼此不同，或选择地可以相同。作为另一个选择，可以排除绝缘层518和519。图11A-20C的实施例的特征还都在于：导体512的平面部分覆盖在焊盘516的平面部分上且导电接触，如图11B中清晰地示出。
根据本发明的优选实施例，导体512在边缘表面514上延伸到封装510的平面522上。该接触设置允许将封装510平面安装到电路板上。值得注意的是，在光电实施例中，集成电路封装510可以包括下述元件中的一个或多个(未示出)：整体形成的二向色滤光片、滤色镜、防反射涂层、偏光器、光栅、集成波导和光耦合凸起。在非光电实施例中，通常不存在上述元件。如图11A和11B所示，光电集成电路封装510还可以包括接触凸起，例如形成在导电体512上的焊料球523，然而在形成在焊料掩模524中的孔径处，不需要焊料球523。
作为另一个选择，如图11C和11D所示，导体512没有超出边缘表面514延伸到平面522上或仅在有限的程度上延伸到平面522上，由此限定外围接触。在这种情况下，焊料掩模524通常不延伸到平面522上或者可以完全排除。
作为另外的选择，焊料理球523可以由适用于ACF接合的接触来替换，或可以包括球栅阵列(BGA)接触。
绝缘层518和519可以作为机械保形层来操作，该机械保形层适合于补偿导体512、焊料球523和管芯520的热膨胀系数之间的差。
如图11A和11B所示，优选的光电集成电路封装510还优选包括辐射透明保护覆盖板526。
图11A和11B所示的光电集成电路封装510还包括形成在管芯520与辐射透明保护覆盖板526之间的至少一个空腔527。通过在将管芯520附着到覆盖板526时，在管芯520与覆盖板526之间与至少一个诸如环氧树脂层的键合层528一起安装至少一个隔离物529，来形成空腔527，如下文所述。或者，可以通过在将管芯520附着到覆盖板526时，在管芯520与覆盖板526之间插入至少一个隔离物529，来形成空腔527，如下文所述。应该认识到可以通过研磨或任何其它适当的方法来提供任何适当厚度的隔离元件529，使得限定空腔527以在覆盖板526与管芯520之间产生特定的固定距离。
应该认识到下文中所述的方法提供光电集成电路封装510，其处于定义为芯片级封装的范围内，通常面积不比芯片尺寸大20％。还应该认识到下文中所述的方法提供光电集成电路封装510，其中在晶片级执行封装工艺直到将晶片式封装切割成单独的封装管芯。
图12A和12B是将透明保护覆盖板附着到包括多个根据本发明的集成电路管芯的晶片的简化示意图。如图12A和12B所示，硅晶片530包括多个成品管芯520，其具有通过常规技术形成在其上的有源表面，并且在有源表面处将所述硅晶片530键合到覆盖板526上，由此限定键合的晶片531。
根据本发明的优选实施例，如图13A所示，晶片530包括多个成品管芯520，其具有通过常规技术形成在其上的有源表面，并且在有源表面处将所述硅晶片530键合到覆盖板526上，由此限定键合的晶片531。通过借助于诸如环氧树脂层的至少一个键合层528在晶片530与覆盖板526之间安装隔离物529，来在晶片530与覆盖板526之间形成空腔527。
覆盖板526通常包括玻璃、石英、蓝宝石或任何其他适合的辐射透明衬底。如图13A所示，电焊盘516形成在硅晶片530的有源表面上。
覆盖板526可以是彩色的或带色彩的，以便作为光谱过滤器操作。或者，可以在覆盖板526的至少一个表面上形成二向色或彩色光谱过滤器。
本发明的特定特征是覆盖板526和键合层528对于用于光电应用的光谱区域中的辐射优选是透明的。或者，键合层528还可以用作光谱过滤器并且为了该目的可以结合适当的染料。
应该认识到，当根据本发明使用晶片时，可以省略硅晶片530的常规制造中的某些步骤。这些步骤包括在焊盘上提供通路开口、晶片背面研磨和晶片背面金属涂敷。
硅晶片530可以通过常规光刻技术在其中任何适当的位置处形成有整体的滤色器阵列。在图13A的键合步骤之前，通过常规技术在覆盖板526上形成和构造滤光器，使得滤光器平面位于覆盖板526与至少一个空腔527之间。
在上述键合步骤之后，优选地将硅晶片530从通常在400至1000微米范围内的原始厚度L1向下研磨到通常在10-250微米范围内的所降低的厚度L2，如图13B所示。利用通过将覆盖板526键合到其上所提供的附加机械强度能够允许晶片厚度的这一减小。
在可选择地减小晶片厚度之后，利用光刻工艺沿着其背面根据分割单独管芯520的预定切割线来蚀刻晶片。由此产生被蚀刻的沟槽532，其完全贯穿通常在10-250微米范围内的硅衬底的厚度延伸。在图13C中示出被蚀刻的晶片。
通常通过利用SF6、C4F8或其它适当的干法蚀刻气体的干法蚀刻工艺来实现前述蚀刻。或者，在常规硅蚀刻溶液例如2.5％的氢氟酸、50％的硝酸、10％的醋酸和37.5％的水的混合物中进行蚀刻，从而向下穿过任何场氧化层对硅进行蚀刻以暴露焊盘516，如图13C所示。硅蚀刻的结果是多个分离的管芯520，其中的每一个包括厚度为大约10-250微米的硅。
如图13D所示，优选地被蚀刻的沟槽532涂敷有电介质材料，例如环氧树脂、氧化硅、焊料掩模，或任何其它适当的电介质材料，例如氮化硅、氮氧化硅、聚酰亚胺、BCBTM、聚对二甲苯、聚萘、碳氟化合物或丙烯酸盐/脂。最终的绝缘层518和519优选通过旋涂形成，或者可以通过任何适当的方法形成，例如喷涂、幕式淋涂、液相淀积、物理汽相淀积、化学汽相淀积、低压化学汽相淀积、等离子体增强化学汽相淀积、快速热化学汽相淀积或大气压化学汽相淀积。
在绝缘层518和519形成之后，如图13E所示，通过任何适当的方法在每对相邻的管芯520之间的绝缘层519中形成开口536。开口536延伸穿过绝缘层519，由此暴露焊盘516。
如图13F所示，在多个分离管芯520上穿过开口536形成导电层538，以覆盖焊盘516的暴露部分以及限定绝缘层518和519的电介质材料。优选地导电层538由铝形成，或者由任何适当的导电材料或者诸如铝、铜、钛、钛钨合金或铬等材料组合物形成。
图13G示出通常利用常规光刻技术的导电层538的构图，以限定电接触管芯520上的一个或多个焊盘516的边缘并被适当电镀的多个导体512。
图13H示出晶片涂敷有保护材料层，优选为焊料掩模524或诸如聚对二甲苯、BCBTM或聚酰胺的其它保护材料，对其进行构图以便在其中限定与导体512相通的孔，通过该孔形成与导体512电接触的焊料球523(图13I)。
根据本发明的优选实施例，如图13J所示，然后沿着线540切割晶片，以提供单独的集成电路封装，每一个与图11A和11B的集成电路封装510相似。
现在参考图14，其是由图13J的晶片制造的集成封装的光电集成电路器件的部分切除的详细示意图。如图14所示，集成电路封装包括通过隔离物529和键合层528结合到管芯520并且限定至少一个空腔527的覆盖板526。焊盘516的表面与优选直接形成在电介质绝缘层518和519上的导体512电接触，如上所述。应该认识到，绝缘层518和519可以各自包括多层。
现在参考图15和16，图15和16共同示出用于制造根据本发明优选实施例的集成电路器件的设备。常规的晶片制造设备680提供晶片530。利用键合设备682，通过利用键合层528的隔离物529将每一个单独晶片530在限定有源表面一侧对准然后键合到形成覆盖板526的保护层，例如玻璃层，所述键合设备优选具有用于旋转晶片530、覆盖板526、隔离物529和键合层528从而获得粘合材料的均匀分布的设备。
通过研磨设备684，例如可以在市场上从日本的Disco Ltd.买到的型号为BFG 841的研磨设备，使键合的晶片531(图12B和13A)在其非有源表面侧变薄。然后优选通过光刻，例如通过利用常规旋涂光刻胶，在其非有源表面侧对键合的晶片531(图13B)进行蚀刻，所述常规旋涂光刻胶可以在市场上从Hoechst买到，商标名称为AZ4562。
优选地利用诸如Suss MicrTech AG的型号为MA200的适当UV曝光系统685通过光刻掩模686来对光刻胶进行掩模曝光。
然后在显影槽(未示出)中使光刻胶显影，并将其烘焙，然后通常通过利用SF6、C4F8或其它适当的干法蚀刻气体的干法蚀刻工艺来对键合的晶片进行硅蚀刻。用于此目的的在市场上可以买到的设备包括由英国的Surface Technology Systems制造的干法蚀刻机688。
或者，利用处在温控槽(未示出)中的硅蚀刻溶液来实现蚀刻。用于此目的的在市场上可以买到的设备包括均由美国的Wafab Inc.制造的Chemkleen槽和WHRV循环器。适合的湿法蚀刻的常规硅蚀刻溶液为可以在市场上从英国的Micro-Image Technology Ltd.买到的Isoform硅蚀刻剂。
在执行蚀刻和光刻胶剥离之后，对键合的晶片进行常规漂洗。最终的蚀刻晶片显示在图13C中。
晶片530中的被蚀刻的沟槽532优选涂敷有电介质材料，例如环氧树脂、氧化硅、焊锡掩模，或任何其它适当的电介质材料，例如氮化硅、氮氧化硅、聚酰亚胺、BCBTM、聚对二甲苯、聚萘、碳氟化合物或丙烯酸盐/脂。最终的绝缘层518和519优选通过如步骤690所示的旋涂形成，或者可以通过任何适当的方法形成，例如喷涂、幕式淋涂、液相淀积、物理汽相淀积、化学汽相淀积、低压化学汽相淀积、等离子体增强化学汽相淀积、快速热化学汽相淀积或大气压化学汽相淀积。最终涂敷的键合晶片显示在图13D中。
在绝缘层518和519形成之后，如图13E所示，通过任何适当的方法在每对相邻的管芯520之间的绝缘层519中形成开口536。开口536延伸穿过绝缘层519，由此暴露焊盘516。通过常规光刻技术形成开口在步骤692示出并且通常采用掩模694。在常规显影(未示出)之后，可选择地在含有染色处理溶液698的槽696中对键合的晶片进行防腐处理，如将其公开内容并入在此作为参考的下述美国专利：2,507,956、2,851,385和2,796,370中的任何一篇所描述的那样。
采用通过真空淀积技术操作的导电层淀积设备700，例如由列支敦士登的Balzers AG制造的溅射机器，来在晶片530的每个管芯520的一个或多个表面上制造导电层538(图13F)。
优选地通过利用常规电淀积光刻胶，来执行导体512的构造，如图13G所示，所述常规电淀积光刻胶在市场上可以从DuPont买到、商标名称为Primecoat，或者可以从Shipley买到、商标名称为Eagle。在光刻胶槽组件702中将光刻胶施加在晶片上，所述光刻胶槽组件在市场上可以从DuPont或Shipley买到。
优选地通过UV曝光系统704利用用来限定适当的蚀刻图形的掩模705来光构造光刻胶。然后在显影槽706中使光刻胶显影，然后在处于蚀刻槽710中的金属蚀刻溶液708中对其进行蚀刻，由此提供诸如在图11A和11B中所示的导体结构。
然后，优选地通过在市场上可以从日本的Okuno买到的无电镀设备712来对图13G所示的暴露出的导体条进行镀敷。
在导体条镀敷之后，利用如参考标记714所示的焊料掩模涂敷晶片以限定焊料球523的位置(图13H)，然后以常规方法形成所述焊料球523，如参考标记715所示(图13I)。或者，可以不需要焊料球523。
然后通过切割刀716将键合的晶片切割成单独的预封装集成电路器件(图13J)。优选地，切割刀716为厚度为2-12mil的金刚石树脂型刀。最终的管芯大体如图11A和11B所示。
现在参考图17A-17C，其示出根据本发明优选实施例构造和实施的光电集成电路器件的三个可选优选实施例，该光电集成电路器件包括相对较薄且紧凑、不受环境影响并且在机械上得到加强的光电集成电路封装810，该封装具有直接镀敷在一个或多个绝缘层813上的多个导电体812而没有介于其间的封装层。优选地将焊锡掩模814形成在所示的导体812和绝缘层813上。
图17A示出二向色滤光器和/或偏光器和/或防反射涂层和/或IR涂层和/或滤色器，例如在辐射透明保护层817的至少一个面朝外部的表面816的至少一部分上形成的RGB或掩模滤光器815。面朝外部的表面816可选择地包括辐射透明保护层817的顶表面或边缘表面。图17B示出涂层818，其可以与形成在辐射透明保护层817的面朝内部的表面819的至少一部分上的涂层815相同。图17C示出在辐射透明保护层817的相应表面816和819中的每一个的至少一部分上的涂层815和818。在图17A-17C所示的三个实施例中，光电元件形成在常规厚度通常为10-250微米的硅衬底822的表面820上。表面820面向透明保护层817。诸如环氧树脂层的键合层828用于将保护层817附着到硅衬底822上，如上所述。
如图17A、17B和17C所示，光电集成电路封装810还包括形成在硅衬底822与辐射透明保护层817之间的至少一个空腔827。通过在将硅衬底822附着到辐射透明保护层817时，在硅衬底822与辐射透明保护层817之间与至少一个诸如环氧树脂层的键合层828一起安装至少一个隔离物829，来形成空腔827，如下文所述。或者，可以通过在将硅衬底822附着到辐射透明保护层817时，在硅衬底822与辐射透明保护层817之间插入至少一个隔离物829，来形成空腔827，如下文所述。应该认识到可以通过研磨或任何其它适当的方法来提供任何适当厚度的隔离元件829，使得限定空腔827以在辐射透明保护层817与硅衬底822之间产生特定的固定距离。
现在参考图18。图18的实施例可以与图17A的相同，其具有或不具有涂层，而且与图17A的进一步区别在于：它具有形成在辐射透明保护层892上的光耦合凸起890。示出波导894经由凸起890光耦合到辐射透明保护层892。优选地凸起890由略微保形的透明有机材料形成，使得其上的机械压力使其产生轻微的形变并且能够使易消散的光波穿过与其限定的界面。
现在参考图19。图19的实施例可以与图17A的相同，其具有或不具有涂层，并且与图17A的区别在于：它具有通过常规集成光学技术形成在辐射透明保护层902上的波导900和其他可能的光学元件(未示出)。该设置允许经由辐射透明保护层902在形成在硅衬底904上的光电元件与波导900之间进行光通信。
现在参考图20A。图20A的实施例可以与图17A的相同，其具有或不具有涂层，并且与图17A的区别在于：它具有在其面朝外部的表面944上形成有光栅942的辐射透明保护层940。
现在参考图20B。图20B的实施例可以与图17A的相同，其具有或不具有涂层，并且与图17A的区别在于：它具有衬底，该衬底形成有至少一个透镜，并且优选形成有附着到辐射透明保护层964的面朝外部的表面962上的微透镜阵列960。应该认识到，可以在将辐射透明保护层附着到衬底之前，或在工艺中的任何随后一点，将至少一个透镜附着到辐射透明保护层964。作为另一个选择，辐射透明保护层964的面朝外部的表面962可以包括至少一个透镜。
现在参考图20C。图20C的实施例可以与图17A的相同，其具有或不具有涂层，并且与图17A的区别在于：它具有衬底，该衬底形成有相对于硅衬底974的有源表面972，优选相对于光电半导体电路，保持精确固定距离X的至少一个透镜970。优选地通过隔离物529和/或固定在透镜970与辐射透明保护层980的面朝外部的表面978之间的中间光透射层976的精确加工，可以将该精确固定距离确定在1-10微米的精度。或者，可以排除中间层976。作为另一个选择，透镜970与有源表面972之间的距离不需要精确固定。
现在参考图20D。图20D的实施例可以与图17A的相同，其具有或不具有涂层，并且与图17A的区别在于：它具有包含可以包括至少一个透镜的位于外侧的表面992的辐射透明保护层990。
现在参考图21A-23J，其示出根据本发明优选实施例的集成电路器件，优选为光电集成电路器件，及其制造。如图21A和21B所示，集成电路器件包括相对较薄且紧凑、不受环境影响并且在机械上得到加强的集成电路封装1010，优选为光电集成电路封装，该封装具有沿着其边缘表面1014电镀的多个导电体1012。
本发明的特定特征是导体1012电连接到其边缘处的焊盘1016，并且优选直接形成在覆盖在管芯1020上的绝缘层1018和1019上，而不存在介于其间的封装层，例如玻璃层。绝缘层1018和1019可以各自包括诸如电介质层和/或钝化层的一层或多层，并且在材料和/或厚度上彼此不同，或选择地可以相同。作为另一个选择，可以排除绝缘层1018和1019。图21A-30C的实施例的特征还都在于：导体1012的部分与焊盘1016的边缘导电接触，如图21B中清晰地示出。
根据本发明的优选实施例，导体1012在边缘表面1014上延伸到封装1010的平面1022上。该接触设置允许将封装1010平面安装到电路板上。值得注意的是，在光电实施例中，集成电路封装1010可以包括下述元件中的一个或多个(未示出)：整体形成的二向色滤光片、滤色镜、防反射涂层、偏光器、光栅、集成波导和光耦合凸起。在非光电实施例中，通常不存在上述元件。如图21A和21B所示，光电集成电路封装1010还可以包括接触凸起，例如形成在导电体1012上的焊料球1023，然而在形成在焊料掩模1024中的孔径处，不需要焊料球1023。
作为另一个选择，如图21C和21D所示，导体1012没有超出边缘表面1014延伸到平面1022上或仅在有限的程度上延伸到平面1022上，由此限定外围接触。在这种情况下，焊料掩模1024通常不延伸到平面1022上或者可以完全排除。
作为另外的选择，焊料理球1023可以由适用于ACF接合的接触来替换，或可以包括球栅阵列(BGA)接触。
绝缘层1018和1019可以作为机械保形层来操作，该机械保形层适合于补偿导体1012、焊料球1023和管芯1020的热膨胀系数之间的差。
图21A和21B所示的集成电路封装1010，优选为光电集成电路封装，还优选包括辐射透明保护绝缘覆盖板1026和键合层1028，例如环氧树脂层，优选为辐射透明环氧树脂层，所述键合层1028用于将覆盖板1026附着到管芯1020，如下文所述。
应该认识到下文中所述的方法提供光电集成电路封装1010，其处于定义为芯片级封装的范围内，通常面积不比芯片尺寸大20％。还应该认识到下文中所述的方法提供光电集成电路封装1010，其中在晶片级执行封装工艺直到将晶片式封装切割成单独的封装管芯。
图22A和22B是将透明保护绝缘覆盖板附着到包括多个根据本发明的集成电路管芯的晶片的简化示意图。如图22A和22B所示，硅晶片1030包括多个成品管芯1020，其具有通过常规技术形成在其上的有源表面，并且在有源表面处将所述硅晶片1030键合到覆盖板1026上，由此限定键合的晶片1031。
根据本发明的优选实施例，如图23A所示，晶片1030包括多个成品管芯1020，其具有通过常规技术形成在其上的有源表面，并且经键合层1028在有源表面处将所述硅晶片1030键合到覆盖板1026上。绝缘覆盖板1026通常包括玻璃、石英、蓝宝石或任何其他适合的辐射透明衬底。如图23A所示，电焊盘1016形成在硅晶片1030的有源表面上。
覆盖板1026可以是彩色的或带色彩的，以便作为光谱过滤器操作。或者，可以在覆盖板1026的至少一个表面上形成二向色或彩色光谱过滤器。
本发明的特定特征是覆盖板1026和键合层1028对于用于光电应用的光谱区域中的辐射优选是透明的。或者，键合层1028还可以用作光谱过滤器并且为了该目的可以结合适当的染料。
应该认识到，当根据本发明使用晶片时，可以省略硅晶片1030的常规制造中的某些步骤。这些步骤包括在焊盘上提供通路开口、晶片背面研磨和晶片背面金属涂敷。
硅晶片1030可以通过常规光刻技术在其中任何适当的位置处形成有整体的滤色器阵列。在图23A的键合步骤之前，通过常规技术在覆盖板1026上形成和构造滤光器，使得滤光器平面位于覆盖板1026与键合层1028之间。
在上述键合步骤之后，优选地将硅晶片1030从通常在400至1000微米范围内的原始厚度L1向下研磨到通常在10-250微米范围内的所降低的厚度L2，如图23B所示。利用通过将覆盖板1026键合到其上所提供的附加机械强度能够允许晶片厚度的这一减小。作为另一选择，可以将硅晶片1030几乎全部除去。当使用绝缘体上硅(SOI)制造技术时，这是有益的。
在可选择地减小晶片厚度之后，利用光刻工艺沿着其背面根据分割单独管芯1020的预定切割线来蚀刻晶片。由此产生被蚀刻的沟槽1032，其完全贯穿通常在10-250微米范围内的硅衬底的厚度延伸。在图23C中示出被蚀刻的键合晶片。
通常通过利用SF6、C4F8或其它适当的干法蚀刻气体的干法蚀刻工艺来实现前述蚀刻。或者，在常规硅蚀刻溶液例如2.5％的氢氟酸、50％的硝酸、10％的醋酸和37.5％的水的混合物中进行蚀刻，从而向下穿过任何场氧化层对硅进行蚀刻以暴露焊盘1016，如图23C所示。硅蚀刻的结果是多个分离的管芯1020，其中的每一个包括厚度为大约10-250微米的硅。
如图23D所示，优选地被蚀刻的沟槽1032填充有限定绝缘层1019的绝缘材料，例如环氧树脂、焊料掩模，或任何其它适当的电介质材料，例如聚酰亚胺、BCBTM、聚氨基甲酸脂、聚萘、碳氟化合物或丙烯酸盐/脂。在形成绝缘层1019之后，如图23E所示，研磨键合的晶片1031的表面以限定平面。然后在其上形成绝缘层1018，如图23F中所示。
然后通过任何适当的方法，在被填充的沟槽1032处对键合的晶片1031进行刻槽，以在每一对相邻的管芯1020之间限定凹槽1036。凹槽1036延伸穿过绝缘层1018和1019，穿过焊盘1016由此暴露焊盘1016的边缘并穿过键合层1028，如图23G中所示。凹槽1036可以部分延伸到保护层1026中。
如图23H所示，在多个分离管芯1020上穿过开口1036形成导电层1038，以覆盖焊盘1016的暴露部分以及限定绝缘层1018和1019的电介质材料。优选地导电层1038由铝形成，或者由任何适当的导电材料或者诸如铝、铜、钛、钛钨合金或铬等材料组合物形成。
图23I示出通常利用常规光刻技术的导电层1038的构图，以限定电接触管芯1020上的一个或多个焊盘1016的边缘并被适当电镀的多个导体1012。
图23J示出键合晶片涂敷有保护材料层，优选为焊料掩模1024或诸如聚对二甲苯、BCBTM或聚酰胺的其它保护材料，对其进行构图以便在其中限定与导体1012相通的孔，通过该孔形成与导体1012电接触的焊料球1023，如图23K所示。
根据本发明的优选实施例，如图23L所示，然后沿着线1040切割键合晶片，以提供单独的集成电路封装，与图21A和21B的集成电路封装1010相似。
现在参考图24，其是由图23L的键合晶片制造的集成封装的光电集成电路器件的部分切除的详细示意图。如图24所示，集成电路封装包括通过键合层1028结合到管芯1020的绝缘覆盖板1026。焊盘1016的边缘与直接形成在电介质绝缘层1018和1019上的导体1012电接触，如上所述。应该认识到，绝缘层1018和1019可以各自包括多层。
现在参考图25和26，图25和26共同示出用于制造根据本发明优选实施例的集成电路器件的设备。常规的晶片制造设备1180提供晶片1030。利用键合设备1182，通过键合层1028将每一个单独晶片1030在限定有源表面一侧键合到形成覆盖板1026的保护层，例如玻璃层，所述键合设备优选具有用于旋转晶片1030、覆盖板1026和键合层1028从而获得粘合材料的均匀分布的设备。
通过研磨设备1184，例如可以在市场上从日本的Disco Ltd.买到的型号为BFG 841的研磨设备，使键合的晶片1031(图22B和23A)在其非有源表面侧变薄。然后优选通过光刻，例如通过利用常规旋涂光刻胶，在其非有源表面侧对键合的晶片1031(图23B)进行蚀刻，所述常规旋涂光刻胶可以在市场上从Hoechst买到，商标名称为AZ4562。
优选地利用诸如Suss MicrTech AG的型号为MA200的适当UV曝光系统1185通过光刻掩模1186来对光刻胶进行掩模曝光。
然后在显影槽(未示出)中使光刻胶显影，并将其烘焙，然后通常通过利用SF6、C4F8或其它适当的干法蚀刻气体的干法蚀刻工艺来对键合的晶片进行硅蚀刻。用于此目的的在市场上可以买到的设备包括由英国的Surface Technology Systems制造的干法蚀刻机1188。
或者，利用处在温控槽(未示出)中的硅蚀刻溶液来实现蚀刻。用于此目的的在市场上可以买到的设备包括均由美国的Wafab Inc.制造的Chemkleen槽和WHRV循环器。适合的湿法蚀刻的常规硅蚀刻溶液为可以在市场上从英国的Micro-Image Technology Ltd.买到的Isoform硅蚀刻剂。
优选地晶片1030中的被蚀刻的沟槽1032填充有绝缘材料1189(图23D)，例如环氧树脂、焊料掩模，或任何其它适当的电介质材料，例如聚酰亚胺、BCBTM、聚氨基甲酸脂、聚萘、碳氟化合物或丙烯酸盐/脂。利用分配器1190来填充沟槽1032，以获得被填充的沟槽1191。或者，可以使用任何其它适当的填充方法，例如旋涂、喷涂或幕式淋涂。随后，如步骤1192中所示，再一次通过诸如可以在市场上从日本的Disco Ltd.买到的型号为BFG 841的研磨设备1184(图23E)研磨键合晶片1031以限定平面。
如步骤1194中所示，诸如可以在市场上从日本的Disco Ltd.买到的型号为641或341的刻槽设备1195部分切除夹在其中的键合晶片(图23G)。
在刻槽之后，可选择地在含有染色处理溶液1198的槽1196中对键合晶片进行防腐处理，如将其公开内容并入在此作为参考的下述美国专利：2,507,956、2,851,385和2,796,370中的任何一篇所描述的那样。
采用通过真空淀积技术操作的导电层淀积设备1200，例如由列支敦士登的Balzers AG制造的溅射机器，来在晶片1030的每个管芯1020的一个或多个表面上制造导电层1038(图23H)。
优选地通过利用常规电淀积光刻胶，来执行导体1012的构造，如图23I所示，所述常规电淀积光刻胶在市场上可以从DuPont买到、商标名称为Primecoat，或者可以从Shipley买到、商标名称为Eagle。在光刻胶槽组件1202中将光刻胶施加在键合晶片上，所述光刻胶槽组件在市场上可以从DuPont或Shipley买到。
优选地通过UV曝光系统1204利用用来限定适当的蚀刻图形的掩模1205来光构造光刻胶。然后在显影槽1206中使光刻胶显影，然后在处于蚀刻槽1210中的金属蚀刻溶液1208中对其进行蚀刻，由此提供诸如在图21A和21B中所示的导体结构。
然后，优选地通过在市场上可以从日本的Okuno买到的无电镀设备1212来对图23I所示的暴露出的导体条进行镀敷。
在导体条镀敷之后，利用如参考标记1014所示的焊料掩模涂敷晶片以限定焊料球1023的位置(图23J)，然后以常规方法形成所述焊料球1023，如参考标记1215所示(图23K)。或者，可以不需要焊料球1023。
然后通过切割刀1216将键合的晶片切割成单独的预封装集成电路器件(图23L)。优选地，切割刀1216为厚度为2-12mil的金刚石树脂型刀。最终的管芯大体如图21A和21B所示。
现在参考图27A-27C，其示出根据本发明优选实施例构造和实施的光电集成电路器件的三个可选优选实施例，该光电集成电路器件包括相对较薄且紧凑、不受环境影响并且在机械上得到加强的光电集成电路封装1310，该封装具有直接镀敷在一个或多个绝缘层1313上的多个导电体1312而没有介于其间的封装层。优选地将焊锡掩模1314形成在所示的导体1312和绝缘层1313上。
图27A示出二向色滤光器和/或偏光器和/或防反射涂层和/或IR涂层和/或滤色器，例如在辐射透明保护层1317的至少一个面朝外部的表面1316的至少一部分上形成的RGB或掩模滤光器1315。面朝外部的表面1316可选择地包括辐射透明保护层1317的顶表面或边缘表面。图27B示出涂层1318，其可以与形成在辐射透明保护层1317的面朝内部的表面1319的至少一部分上的涂层1315相同。图27C示出在辐射透明保护层1317的相应表面1316和1319中的每一个的至少一部分上的涂层1315和1318。在图27A-27C所示的三个实施例中，光电元件形成在常规厚度通常为10-250微米的硅衬底1322的表面1320上。表面1320面向透明保护层1317。诸如环氧树脂层的辐射透明键合层1328用于将保护层1317附着到硅衬底1322上，如上所述。
现在参考图28。图28的实施例可以与图27A的相同，其具有或不具有涂层，而且与图27A的进一步区别在于：它具有形成在辐射透明保护层1392上的光耦合凸起1390。示出波导1394经由凸起1390光耦合到辐射透明保护层1392。优选地凸起1390由略微保形的透明有机材料形成，使得其上的机械压力使其产生轻微的形变并且能够使易消散的光波穿过与其限定的界面。
现在参考图29。图29的实施例可以与图27A的相同，其具有或不具有涂层，并且与图27A的区别在于：它具有通过常规集成光学技术形成在辐射透明保护层1402上的波导1400和其他可能的光学元件(未示出)。该设置允许经由辐射透明保护层1402在形成在硅衬底1404上的光电元件与波导1400之间进行光通信。
现在参考图30A。图30A的实施例可以与图27A的相同，其具有或不具有涂层，并且与图27A的区别在于：它具有在其面朝外部的表面1444上形成有光栅1442的辐射透明保护层1440。
现在参考图30B。图30B的实施例可以与图27A的相同，其具有或不具有涂层，并且与图27A的区别在于：它具有衬底，该衬底形成有至少一个透镜，并且优选形成有附着到辐射透明保护层1464的面朝外部的表面1462上的微透镜阵列1460。应该认识到，可以在将辐射透明保护层附着到衬底之前，或在工艺中的任何随后一点，将至少一个透镜附着到辐射透明保护层1464。作为另一个选择，辐射透明保护层1464的面朝外部的表面1462可以包括至少一个透镜。
现在参考图30C。图30C的实施例可以与图27A的相同，其具有或不具有涂层，并且与图27A的区别在于：它具有衬底，该衬底形成有相对于硅衬底1474的有源表面1472，保持精确固定距离X的至少一个透镜1470。优选地通过固定在透镜1470与辐射透明保护层1480的面朝外部的表面1478之间的中间光透射层1476的精确加工，可以将该精确固定距离确定在1-10微米的精度。或者，可以排除中间层1476。作为另一个选择，透镜1470与有源表面1472之间的距离不需要精确固定。
现在参考图30D。图30D的实施例可以与图27A的相同，其具有或不具有涂层，并且与图27A的区别在于：它具有包含可以包括至少一个透镜的位于外侧的表面1492的辐射透明保护层1490。
现在参考图31A-33J，其示出根据本发明优选实施例的集成电路器件，优选为光电集成电路器件，及其制造。如图31A和31B所示，集成电路器件包括相对较薄且紧凑、不受环境影响并且在机械上得到加强的集成电路封装1510，优选为光电集成电路封装，该封装具有沿着其边缘表面1514电镀的多个导电体1512。
本发明的特定特征是导体1512电连接到其边缘处的焊盘1516，并且直接形成在覆盖在管芯1520上的绝缘层1518和1519上，而不存在介于其间的封装层，例如玻璃层。绝缘层1518和1519可以各自包括一层或多层，并且在材料和/或厚度上彼此不同，或选择地可以相同。作为另一个选择，可以排除绝缘层1518和1519。图31A-40C的实施例的特征还都在于：导体1512的部分与焊盘1516的边缘导电接触，如图31B中清晰地示出。
根据本发明的优选实施例，导体1512在边缘表面1514上延伸到封装1510的平面1522上。该接触设置允许将封装1510平面安装到电路板上。值得注意的是，在光电实施例中，集成电路封装1510可以包括下述元件中的一个或多个(未示出)：整体形成的二向色滤光片、滤色镜、防反射涂层、偏光器、光栅、集成波导和光耦合凸起。在非光电实施例中，通常不存在上述元件。如图31A和31B所示，光电集成电路封装1510还可以包括接触凸起，例如形成在导电体1512上的焊料球1523，然而在形成在焊料掩模1524中的孔径处，不需要焊料球1523。
作为另一个选择，如图31C和31D所示，导体1512没有超出边缘表面1514延伸到平面1522上或仅在有限的程度上延伸到平面1522上，由此限定外围接触。在这种情况下，焊料掩模1524通常不延伸到平面1522上或者可以完全排除。
作为另外的选择，焊料理球1523可以由适用于ACF接合的接触来替换，或可以包括球栅阵列(BGA)接触。
绝缘层1518和1519可以作为机械保形层来操作，该机械保形层适合于补偿导体1512、焊料球1523和管芯1520的热膨胀系数之间的差。
图31A和31B所示的优选的光电集成电路封装1510，还优选包括辐射透明保护绝缘覆盖板1526。
如图31A和31B所示，光电集成电路封装1510还包括形成在管芯1520与辐射透明保护绝缘覆盖板1526之间的至少一个空腔1527。通过在将管芯1520附着到覆盖板1526时，在管芯1520与覆盖板1526之间与至少一个诸如环氧树脂层的键合层1528一起安装至少一个隔离物1529，来形成空腔1527，如下文所述。或者，可以通过在将管芯1520附着到覆盖板1526时，在管芯1520与覆盖板1526之间插入至少一个可附着的隔离物1529，来形成空腔1527，如下文所述。应该认识到可以通过研磨或任何其它适当的方法来提供任何适当厚度的隔离元件1529，使得限定空腔1527以在覆盖板1526与管芯1520之间产生特定的固定距离。
应该认识到下文中所述的方法提供光电集成电路封装1510，其处于定义为芯片级封装的范围内，通常面积不比芯片尺寸大20％。还应该认识到下文中所述的方法提供光电集成电路封装1510，其中在晶片级执行封装工艺直到将晶片式封装切割成单独的封装管芯。
图32A和32B是将透明保护绝缘覆盖板附着到包括多个根据本发明的集成电路管芯的晶片的简化示意图。如图32A和32B所示，硅晶片1530包括多个成品管芯1520，其具有通过常规技术形成在其上的有源表面，并且在有源表面处将所述硅晶片1530键合到覆盖板1526上，由此限定键合的晶片1531。根据本发明的优选实施例，如图33A所示，晶片1530包括多个成品管芯，其具有通过常规技术形成在其上的有源表面，并且经诸如环氧树脂层的键合层1028在有源表面处将所述硅晶片1530键合到覆盖板1526上。通过借助于诸如环氧树脂层的至少一个键合层1528在晶片1530与覆盖板1526之间安装隔离物1529，来在晶片1530与覆盖板1526之间形成空腔1527。
绝缘覆盖板1526通常包括玻璃、石英、蓝宝石或任何其他适合的辐射透明衬底。如图33A所示，电焊盘1516形成在硅晶片1530的有源表面上。
覆盖板1526可以是彩色的或带色彩的，以便作为光谱过滤器操作。或者，可以在覆盖板1526的至少一个表面上形成二向色或彩色光谱过滤器。
本发明的特定特征是覆盖板1526和诸如环氧树脂层的键合层1528对于用于光电应用的光谱区域中的辐射优选是透明的。
应该认识到，当根据本发明使用晶片时，可以省略硅晶片1530的常规制造中的某些步骤。这些步骤包括在焊盘上提供通路开口、晶片背面研磨和晶片背面金属涂敷。
硅晶片1530可以通过常规光刻技术在其中任何适当的位置处形成有整体的滤色器阵列。在图33A的键合步骤之前，通过常规技术在覆盖板1526上形成和构造滤光器，使得滤光器平面位于覆盖板1526与至少一个空腔1527之间。
在上述键合步骤之后，优选地将硅晶片1530从通常在400至1000微米范围内的原始厚度L1向下研磨到通常在10-250微米范围内的所降低的厚度L2，如图33B所示。利用通过将覆盖板1526键合到其上所提供的附加机械强度能够允许晶片厚度的这一减小。
在可选择地减小晶片厚度之后，利用光刻工艺沿着其背面根据分割单独管芯1520的预定切割线来蚀刻晶片。由此产生被蚀刻的沟槽1532，其完全贯穿通常在10-250微米范围内的硅衬底的厚度延伸。在图33C中示出被蚀刻的键合晶片。
通常通过利用SF6、C4F8或其它适当的干法蚀刻气体的干法蚀刻工艺来实现前述蚀刻。或者，在常规硅蚀刻溶液例如2.5％的氢氟酸、50％的硝酸、10％的醋酸和37.5％的水的混合物中进行蚀刻，从而向下穿过任何场氧化层对硅进行蚀刻以暴露焊盘1516，如图33C所示。硅蚀刻的结果是多个分离的管芯1520，其中的每一个包括厚度为大约10-250微米的硅。
如图33D所示，优选地被蚀刻的沟槽1532填充有限定绝缘层1519的绝缘材料，例如环氧树脂、焊料掩模，或任何其它适当的电介质材料，例如聚酰亚胺、BCBTM、聚氨基甲酸脂、聚萘、碳氟化合物或丙烯酸盐/脂。在形成绝缘层1519之后，如图33E所示，研磨键合的晶片1531的表面以限定平面。然后在其上形成绝缘层1518，如图33F中所示。
然后通过任何适当的方法，在被填充的沟槽1532处对键合晶片1531进行刻槽，以在每一对相邻的管芯1520之间限定凹槽1536。凹槽1536延伸穿过绝缘层1518和1519，穿过焊盘1516由此暴露焊盘1516的边缘并穿过键合层1528，如图33G中所示。凹槽1536可以部分延伸到保护层1526中。
如图33H所示，在多个分离管芯1520上穿过开口1536形成导电层1538，以覆盖焊盘1516的暴露部分以及限定绝缘层1518和1519的电介质材料。优选地导电层1538由铝形成，或者由任何适当的导电材料或者诸如铝、铜、钛、钛钨合金或铬等材料组合物形成。
图33I示出通常利用常规光刻技术的导电层1538的构图，以限定电接触管芯1520上的一个或多个焊盘1516的边缘并被适当电镀的多个导体1512。
图33J示出键合晶片涂敷有保护材料层，优选为焊料掩模1524或诸如聚对二甲苯、BCBTM或聚酰胺的其它保护材料，对其进行构图以便在其中限定与导体1512相通的孔，通过该孔形成与导体1512电接触的焊料球1523，如图33K所示。
根据本发明的优选实施例，如图33L所示，然后沿着线1540切割键合晶片，以提供单独的集成电路封装，与图31A和31B的集成电路封装1510相似。
现在参考图34，其是由图33L的键合晶片制造的集成封装的光电集成电路器件的部分切除的详细示意图。如图34所示，集成电路封装包括通过隔离物1529和键合层1528结合到管芯1520并限定至少一个空腔1527的绝缘覆盖板1526。焊盘1516的边缘与直接形成在电介质绝缘层1518和1519上的导体1512电接触，如上所述。应该认识到，绝缘层1518和1519可以各自包括多层。
现在参考图35和36，图35和36共同示出用于制造根据本发明优选实施例的集成电路器件的设备。常规的晶片制造设备680提供晶片1530。利用键合设备1682，通过键合层1528将每一个单独晶片1530在限定有源表面一侧对准然后键合到形成覆盖板1526的保护层，例如玻璃层，所述键合设备优选具有用于旋转晶片1530、覆盖板1526和键合层1528从而获得粘合材料的均匀分布的设备。
通过研磨设备1684，例如可以在市场上从日本的Disco Ltd.买到的型号为BFG 841的研磨设备，使键合晶片(图32B和33A)在其非有源表面侧变薄。然后优选通过光刻，例如通过利用常规旋涂光刻胶，在其非有源表面侧对键合晶片(图33B)进行蚀刻，所述常规旋涂光刻胶可以在市场上从Hoechst买到，商标名称为AZ 4562。
优选地利用诸如Suss MicrTech AG的型号为MA200的适当UV曝光系统1685通过光刻掩模1686来对光刻胶进行掩模曝光。
然后在显影槽(未示出)中使光刻胶显影，并将其烘焙，然后通常通过利用SF6、C4F8或其它适当的干法蚀刻气体的干法蚀刻工艺来对键合的晶片进行硅蚀刻。用于此目的的在市场上可以买到的设备包括由英国的Surface Technology Systems制造的干法蚀刻机1688。
或者，利用处在温控槽(未示出)中的硅蚀刻溶液来实现蚀刻。用于此目的的在市场上可以买到的设备包括均由美国的Wafab Inc.制造的Chemkleen槽和WHRV循环器。适合的湿法蚀刻的常规硅蚀刻溶液为可以在市场上从英国的Micro-Image Technology Ltd.买到的Isoform硅蚀刻剂。优选地晶片1530中的被蚀刻的沟槽1532填充有绝缘材料1689(图33D)，例如环氧树脂、焊料掩模，或任何其它适当的电介质材料，例如聚酰亚胺、BCBTM、聚氨基甲酸脂、聚萘、碳氟化合物或丙烯酸盐/脂。利用分配器1690来填充沟槽1532，以获得被填充的沟槽1691。或者，可以使用任何其它适当的填充方法，例如旋涂、喷涂或幕式淋涂。随后，如步骤1692中所示，再一次通过诸如可以在市场上从日本的Disco Ltd.买到的型号为BFG 841的研磨设备1684(图33E)研磨键合晶片1531以限定平面。
如步骤1694中所示，诸如可以在市场上从日本的Disco Ltd.买到的型号为641或341的刻槽设备1695部分切除夹在其中的键合晶片(图33G)。
在刻槽之后，可选择地在含有染色处理溶液1698的槽1696中对键合晶片进行防腐处理，如将其公开内容并入在此作为参考的下述美国专利：2,507,956、2,851,385和2,796,370中的任何一篇所描述的那样。
采用通过真空淀积技术操作的导电层淀积设备1700，例如由列支敦士登的Balzers AG制造的溅射机器，来在晶片1530的每个管芯1520的一个或多个表面上制造导电层1538(图33H)。
优选地通过利用常规电淀积光刻胶，来执行导体1512的构造，如图33I所示，所述常规电淀积光刻胶在市场上可以从DuPont买到、商标名称为Primecoat，或者可以从Shipley买到、商标名称为Eagle。在光刻胶槽组件1702中将光刻胶施加在键合晶片上，所述光刻胶槽组件在市场上可以从DuPont或Shipley买到。
优选地通过UV曝光系统1704利用用来限定适当的蚀刻图形的掩模1705来光构造光刻胶。然后在显影槽1706中使光刻胶显影，然后在处于蚀刻槽1710中的金属蚀刻溶液1708中对其进行蚀刻，由此提供诸如在图31A和31B中所示的导体结构。
然后，优选地通过在市场上可以从日本的Okuno买到的无电镀设备1712来对图33I所示的暴露出的导体条进行镀敷。
在导体条镀敷之后，利用如参考标记1714所示的焊料掩模涂敷晶片以限定焊料球1523的位置(图33J)，然后以常规方法形成所述焊料球1523，如参考标记1715所示(图33K)。或者，可以不需要焊料球1523。
然后通过切割刀1716将键合的晶片切割成单独的预封装集成电路器件(图33L)。优选地，切割刀1716为厚度为2-12mil的金刚石树脂型刀。最终的管芯大体如图31A和31B所示。现在参考图37A-37C，其示出根据本发明优选实施例构造和实施的光电集成电路器件的三个可选优选实施例，该光电集成电路器件包括相对较薄且紧凑、不受环境影响并且在机械上得到加强的光电集成电路封装1810，该封装具有直接镀敷在一个或多个绝缘层1813上的多个导电体1812而没有介于其间的封装层。优选地将焊锡掩模1814形成在所示的导体1812和绝缘层1813上。图37A示出二向色滤光器和/或偏光器和/或防反射涂层和/或IR涂层和/或滤色器，例如在辐射透明保护层1817的至少一个面朝外部的表面1816的至少一部分上形成的RGB或掩模滤光器1815。面朝外部的表面1816可选择地包括辐射透明保护层1817的顶表面或边缘表面。图37B示出涂层1818，其可以与形成在辐射透明保护层1817的面朝内部的表面1819的至少一部分上的涂层1815相同。图37C示出在辐射透明保护层1817的相应表面1816和1819中的每一个的至少一部分上的涂层1815和1818。在图37A-37C所示的三个实施例中，光电元件形成在常规厚度通常为10-250微米的硅衬底1822的表面1820上。表面1820面向透明保护层1817。诸如环氧树脂层的辐射透明键合层1828用于将保护层1817附着到硅衬底1822上，如上所述。
如图37A、37B和37C所示，光电集成电路封装1810还包括形成在硅衬底1822与辐射透明保护层1817之间的至少一个空腔827。通过在将硅衬底1822附着到辐射透明保护层1817时，在硅衬底1822与辐射透明保护层1817之间与至少一个诸如环氧树脂层的键合层1828一起安装至少一个隔离物1829，来形成空腔1827，如下文所述。或者，可以通过在将硅衬底1822附着到辐射透明保护层1817时，在硅衬底1822与辐射透明保护层1817之间插入至少一个隔离物1829，来形成空腔1827，如下文所述。应该认识到可以通过研磨或任何其它适当的方法来提供任何适当厚度的隔离元件1829，使得限定空腔1827以在辐射透明保护层1817与硅衬底1822之间产生特定的固定距离。
现在参考图38。图38的实施例可以与图37A的相同，其具有或不具有涂层，而且与图37A的进一步区别在于：它具有形成在辐射透明保护层1892上的光耦合凸起1890。示出波导1894经由凸起1890光耦合到辐射透明保护层1892。优选地凸起1890由略微保形的透明有机材料形成，使得其上的机械压力使其产生轻微的形变并且能够使易消散的光波穿过与其限定的界面。
现在参考图39。图39的实施例可以与图37A的相同，其具有或不具有涂层，并且与图37A的区别在于：它具有通过常规集成光学技术形成在辐射透明保护层1902上的波导1900和其他可能的光学元件(未示出)。该设置允许经由辐射透明保护层1902在形成在硅衬底1904上的光电元件与波导1900之间进行光通信。
现在参考图40A。图40A的实施例可以与图37A的相同，其具有或不具有涂层，并且与图37A的区别在于：它具有在其面朝外部的表面1944上形成有光栅1942的辐射透明保护层1940。
现在参考图40B。图40B的实施例可以与图37A的相同，其具有或不具有涂层，并且与图37A的区别在于：它具有衬底，该衬底形成有至少一个透镜，并且优选形成有附着到辐射透明保护层1964的面朝外部的表面1962上的微透镜阵列1960。应该认识到，可以在将辐射透明保护层附着到衬底之前，或在工艺中的任何随后一点，将至少一个透镜附着到辐射透明保护层1964。作为另一个选择，辐射透明保护层1964的面朝外部的表面1962可以包括至少一个透镜。
现在参考图40C。图40C的实施例可以与图37A的相同，其具有或不具有涂层，并且与图37A的区别在于：它具有衬底，该衬底形成有相对于硅衬底1974的有源表面1972，优选相对于光电半导体电路，保持精确固定距离X的至少一个透镜1970。优选地通过隔离物1529和/或固定在透镜1970与辐射透明保护层1980的面朝外部的表面1978之间的中间光透射层1976的精确加工，可以将该精确固定距离确定在1-10微米的精度。或者，可以排除中间层1976。作为另一个选择，透镜1970与有源表面1972之间的距离不需要精确固定。
现在参考图40D。图40D的实施例可以与图37A的相同，其具有或不具有涂层，并且与图37A的区别在于：它具有包含可以包括至少一个透镜的位于外侧的表面1992的辐射透明保护层1990。
现在参考图41A和41B，其是根据本发明又一优选实施例构造和实施的集成封装的光电集成电路器件的简化示意图，其中在集成电路管芯上的不同元件之间产生沟槽2040或2041(分别在图41A和41B中)。
为了减小硅衬底上的不同元件之间的串扰，需要在这些元件之间形成物理隔离。可以通过完全除去在这些元件之间产生沟槽的硅，来进行该隔离。该沟槽可以由任何适当的材料填充，例如环氧树脂2042或2142(分别在图41A和41B中)。这种隔离的例子是集成电路的模拟(无线电)与数字(微处理器)部分之间的隔离。
本领域技术人员应该认识到，本发明不限于在上文中具体示出和说明的内容。当然，本发明的范围包括上述各种特征的组合和次组合(subcombination)以及本领域技术人员在阅读前述说明书后所想到的而在现有技术中没有的各种变形和修改。

Claims (53)

1、一种集成封装的光电集成电路器件，包括：
集成电路管芯，其包含：
具有第一和第二大体平坦的表面和边缘表面的结晶衬底；和
形成在所述第一大体平坦的表面上的光电半导体电路；
形成在所述半导体电路和所述第一大体平坦的表面上的至少一个芯片级封装层；以及
覆盖在所述第二大体平坦的表面上的至少一个导电体，所述至少一个导电体通过直接形成在所述第一大体平坦的表面上的至少一个焊盘连接到所述电路。
2、一种集成封装的光电集成电路器件，包括：
集成电路管芯，其包含：
具有第一和第二大体平坦的表面和边缘表面的结晶衬底；和
形成在所述第一大体平坦的表面上的光电半导体电路；
形成在所述半导体电路和所述第一大体平坦的表面上的至少一个芯片级封装层；以及
覆盖在所述边缘表面中的至少一个上的至少一个导电体，所述至少一个导电体通过直接形成在所述第一大体平坦的表面上的至少一个焊盘连接到所述电路。
3、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且其中所述至少一个芯片级封装层由玻璃、石英和蓝宝石中的至少一种形成。
4、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且还包括形成在所述第二大体平坦的表面和所述边缘表面上并且位于所述至少一个导电体下方的绝缘层。
5、根据权利要求4所述的集成封装的光电集成电路器件，并且其中所述绝缘层包括机械适应层。
6、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且其中所述至少一个导电体经由大体平行于所述至少一个焊盘的平面并与该平面接触电接合延伸的所述导电体的一部分连接到所述至少一个焊盘。
7、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且其中所述至少一个导电体经由与所述至少一个焊盘的边缘接触电接合延伸的所述导电体的一部分连接到所述至少一个焊盘。
8、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且其中通过键合层将所述至少一个芯片级封装层附着到所述第一大体平坦的表面。
9、根据权利要求8所述的集成封装的光电集成电路器件，并且其中所述键合层具有光谱过滤器的功能性。
10、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且还包括与辐射透明保护表面的至少一部分相关联的至少一个光谱过滤器。
11、根据权利要求10所述的集成封装的光电集成电路器件，并且其中所述辐射透明保护表面包括顶表面和边缘表面中的至少一个。
12、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且还包含彩色阵列滤光器。
13、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且还包括整体形成在其透明保护表面上的至少一个透镜。
14、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且其中所述至少一个芯片级封装层包括至少一个透镜。
15、根据权利要求13或权利要求14所述的集成封装的光电集成电路器件，并且其中使所述至少一个透镜相对于所述光电半导体电路保持精确固定的距离。
16、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且还包括形成在其透明保护表面上的光耦合凸起。
17、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且还包括形成在其透明保护表面上的波导和其他光学元件。
18、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且还包括形成到其透明保护表面上的光栅。
19、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且还包含与其集成的偏光器。
20、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且还包含形成在所述集成电路管芯上的不同元件之间的沟槽。
21、根据权利要求1或权利要求2所述的集成封装的光电集成电路器件，并且其中所述结晶衬底和所述至少一个封装层在其间限定至少一个间隙。
22、根据权利要求21所述的集成封装的光电集成电路器件，并且其中所述至少一个导电体经由大体平行于所述至少一个焊盘的平面并与该平面接触电接合延伸的所述导电体的一部分连接到所述至少一个焊盘。
23、根据权利要求21所述的集成封装的光电集成电路器件，并且其中所述至少一个导电体经由与所述至少一个焊盘的边缘接触电接合延伸的所述导电体的一部分连接到所述至少一个焊盘。
24、根据权利要求21所述的集成封装的光电集成电路器件，并且还包括与辐射透明保护表面相关联的至少一个光谱过滤器。
25、根据权利要求21所述的集成封装的光电集成电路器件，并且还包含彩色阵列滤光器。
26、根据权利要求21所述的集成封装的光电集成电路器件，并且还具有整体形成在其透明保护表面上的至少一个透镜。
27、根据权利要求21所述的集成封装的光电集成电路器件，并且还包括形成在其透明保护表面上的光耦合凸起。
28、根据权利要求21所述的集成封装的光电集成电路器件，并且还包括整体形成在其透明保护表面上的波导和其他光学元件。
29、根据权利要求21所述的集成封装的光电集成电路器件，并且还包括形成到其透明保护表面上的光栅。
30、根据权利要求21所述的集成封装的光电集成电路器件，并且还包含与其集成的偏光器。
31、根据权利要求21所述的集成封装的光电集成电路器件，并且还包含形成在所述集成电路管芯上的不同元件之间的沟槽。
32、一种制造集成封装的光电集成电路器件的方法，包括：
提供形成在晶片上的具有第一和第二大体平坦的表面以及形成在所述第一大体平坦表面上的光电半导体电路的多个集成电路管芯；
在所述半导体电路和所述第一大体平坦的表面上形成至少一个芯片级封装层；
沿着限定在所述第二大体平坦的表面中的切割线使所述集成电路管芯彼此分离，以便限定所述管芯的边缘表面同时所述管芯保持附着到所述封装层；
形成覆盖在所述第二大体平坦的表面上的至少一个导电体，所述至少一个导电体通过直接形成在所述第一大体平坦的表面上的至少一个焊盘连接到所述电路；并且
随后切割所述晶片以限定多个封装的光电集成电路器件。
33、一种制造集成封装的光电集成电路器件的方法，包括：
提供形成在晶片上的具有第一和第二大体平坦的表面以及形成在所述第一大体平坦的表面上的光电半导体电路的多个集成电路管芯；
在所述半导体电路和所述第一大体平坦的表面上形成至少一个芯片级封装层；
沿着限定在所述第二大体平坦的表面中的切割线使所述集成电路管芯彼此分离，以便限定所述管芯的边缘表面同时所述管芯保持附着到所述封装层；
形成覆盖在所述边缘表面中的至少一个上的至少一个导电体，所述至少一个导电体通过直接形成在所述第一大体平坦的表面上的至少一个焊盘连接到所述电路；并且
随后切割所述晶片以限定多个封装的光电集成电路器件。
34、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且其中所述至少一个芯片级封装层由玻璃、石英和蓝宝石中的至少一种形成。
35、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且还包括在所述第二大体平坦的表面和所述边缘表面上且在所述至少一个导电体下面形成绝缘层。
36、根据权利要求35所述的制造集成封装的光电集成电路器件的方法，并且其中所述绝缘层包括机械保形层。
37、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，其中所述形成至少一个导电体包括形成所述至少一个导电体大体平行于所述至少一个焊盘的平面并与该平面接触电接合的部分。
38、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，其中所述形成至少一个导电体包括形成所述至少一个导电体与所述至少一个焊盘的边缘接触电接合的部分。
39、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，其中所述形成至少一个芯片级封装层包括利用键合层将所述至少一个芯片级封装层附着到所述第一大体平坦的表面。
40、根据权利要求39所述的制造集成封装的光电集成电路器件的方法，并且其中所述键合层具有光谱过滤器的功能性。
41、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且其中所述形成所述芯片级封装层还包括在所述芯片级封装层的辐射透明保护表面的至少一部分上形成至少一个光谱过滤器。
42、根据权利要求41所述的制造集成封装的光电集成电路器件的方法，并且其中所述辐射透明保护表面包括顶表面和边缘表面中的至少一个。
43、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且其中所述形成所述芯片级封装层还包括在所述芯片级封装层上形成彩色阵列滤光器。
44、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且其中所述形成所述芯片级封装层还包括在所述芯片级封装层的辐射透明保护表面上整体形成至少一个透镜。
45、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且其中所述形成至少一个芯片级封装层包括形成至少一个透镜。
46、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且还包括在所述芯片级封装层的辐射透明保护表面上整体形成至少一个透镜。
47、根据权利要求44-46中任何一项所述的制造集成封装的光电集成电路器件的方法，并且其中所述形成所述至少一个透镜包括使所述至少一个透镜相对于所述光电半导体电路保持精确固定的距离。
48、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且其中所述形成所述芯片级封装层还包括在所述芯片级封装层的辐射透明保护表面上形成光耦合凸起。
49、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且其中所述形成所述芯片级封装层还包括在所述芯片级封装层的辐射透明保护表面上形成波导和其他光学元件。
50、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且其中所述形成所述芯片级封装层还包括在所述芯片级封装层的辐射透明保护表面上形成光栅。
51、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且其中所述形成所述芯片级封装层还包括在其上整体形成偏光器。
52、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且还包括在所述集成电路管芯上的不同元件之间形成沟槽。
53、根据权利要求32或权利要求33所述的制造集成封装的光电集成电路器件的方法，并且还包括在所述形成所述芯片级封装层之前，在所述半导体电路和所述第一大体平坦的表面上插入隔离物元件。
CN200480025199A 2003-07-03 2004-07-01 用于封装集成电路器件的方法和设备 Expired - Fee Related CN100587962C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US48503603P 2003-07-03 2003-07-03
US60/485,036 2003-07-03

Publications (2)

Publication Number Publication Date
CN1977384A true CN1977384A (zh) 2007-06-06
CN100587962C CN100587962C (zh) 2010-02-03

Family

ID=33564042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480025199A Expired - Fee Related CN100587962C (zh) 2003-07-03 2004-07-01 用于封装集成电路器件的方法和设备

Country Status (6)

Country Link
US (3) US7192796B2 (zh)
JP (1) JP2007528120A (zh)
KR (1) KR101078621B1 (zh)
CN (1) CN100587962C (zh)
TW (1) TWI351079B (zh)
WO (1) WO2005004195A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740593A (zh) * 2008-11-11 2010-06-16 东部高科股份有限公司 图像传感器及其制造方法
CN102431958A (zh) * 2011-12-05 2012-05-02 中国电子科技集团公司第五十五研究所 一种针对玻璃-硅-玻璃三明治结构防水圆片级封装方法

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7329914B2 (en) * 2004-07-01 2008-02-12 Macronix International Co., Ltd. Charge trapping memory device with two separated non-conductive charge trapping inserts and method for making the same
JP4322181B2 (ja) * 2004-07-29 2009-08-26 三洋電機株式会社 半導体装置の製造方法
KR100676493B1 (ko) * 2004-10-08 2007-02-01 디엔제이 클럽 인코 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
KR100608420B1 (ko) * 2004-11-01 2006-08-02 동부일렉트로닉스 주식회사 이미지 센서 칩 패키지 및 그 제조방법
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7589406B2 (en) * 2005-06-27 2009-09-15 Micron Technology, Inc. Stacked semiconductor component
US7419853B2 (en) * 2005-08-11 2008-09-02 Hymite A/S Method of fabrication for chip scale package for a micro component
KR101247138B1 (ko) * 2005-09-14 2013-03-29 하테체 베타일리궁스 게엠베하 플립-칩 모듈 및 플립-칩 모듈의 제조 방법
DE102005044216A1 (de) * 2005-09-15 2007-03-29 Smartrac Technology Ltd. Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
US7358615B2 (en) * 2005-09-30 2008-04-15 Intel Corporation Microelectronic package having multiple conductive paths through an opening in a support substrate
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
JP5010244B2 (ja) 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2007165696A (ja) 2005-12-15 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7498646B2 (en) * 2006-07-19 2009-03-03 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
CN100423249C (zh) * 2006-10-17 2008-10-01 晶方半导体科技（苏州）有限公司 “n”形电连接晶圆级芯片尺寸封装结构及其制造方法
US7759166B2 (en) * 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
CN100423250C (zh) * 2006-10-17 2008-10-01 晶方半导体科技（苏州）有限公司 双层引线封装结构及其制造方法
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US8604605B2 (en) * 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US7576425B2 (en) 2007-01-25 2009-08-18 Xintec, Inc. Conducting layer in chip package module
US8076744B2 (en) 2007-01-25 2011-12-13 Chien-Hung Liu Photosensitizing chip package and manufacturing method thereof
CN101246893A (zh) * 2007-02-13 2008-08-20 精材科技股份有限公司 具有高传导面积的集成电路封装体及其制作方法
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
JP5301108B2 (ja) 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
JP5123575B2 (ja) * 2007-06-14 2013-01-23 株式会社フジクラ 配線基板及びその製造方法
US20090001597A1 (en) * 2007-06-27 2009-01-01 Texas Instruments Incorporated Semiconductor device having an interconnect electrically connecting a front and backside thereof and a method of manufacture therefor
DE102007030284B4 (de) * 2007-06-29 2009-12-31 Schott Ag Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt
WO2009017758A2 (en) 2007-07-27 2009-02-05 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
JP2009032929A (ja) 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
EP2186131A2 (en) 2007-08-03 2010-05-19 Tessera Technologies Hungary Kft. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
WO2009114670A2 (en) 2008-03-12 2009-09-17 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
US20090321861A1 (en) * 2008-06-26 2009-12-31 Micron Technology, Inc. Microelectronic imagers with stacked lens assemblies and processes for wafer-level packaging of microelectronic imagers
US8344503B2 (en) 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
US7935571B2 (en) 2008-11-25 2011-05-03 Freescale Semiconductor, Inc. Through substrate vias for back-side interconnections on very thin semiconductor wafers
KR20120068985A (ko) 2009-03-13 2012-06-27 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US20120091572A1 (en) * 2009-06-22 2012-04-19 Mitsubishi Electric Corporation Semiconductor package and implementation structure of semiconductor package
CN102473697B (zh) 2009-06-26 2016-08-10 伊文萨思公司 曲折配置的堆叠裸片的电互连
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
KR101060936B1 (ko) * 2010-01-19 2011-08-30 삼성전기주식회사 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법
US8796798B2 (en) * 2010-01-27 2014-08-05 Ricoh Company, Ltd. Imaging module, fabricating method therefor, and imaging device
US8796137B2 (en) 2010-06-24 2014-08-05 Stats Chippac, Ltd. Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect
DE102011013821B4 (de) * 2011-03-14 2024-05-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
WO2013108252A1 (en) 2012-01-16 2013-07-25 Maradin Technologies Ltd. Multi-purpose optical cap and apparatus and methods useful in conjunction therewith
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8921759B2 (en) 2012-07-26 2014-12-30 Optiz, Inc. Integrated image sensor package with liquid crystal lens
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
JP2013077839A (ja) * 2013-01-11 2013-04-25 Toppan Printing Co Ltd 固体撮像装置
US9190443B2 (en) 2013-03-12 2015-11-17 Optiz Inc. Low profile image sensor
US9219091B2 (en) 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US9496247B2 (en) 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9667900B2 (en) 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US9985063B2 (en) 2014-04-22 2018-05-29 Optiz, Inc. Imaging device with photo detectors and color filters arranged by color transmission characteristics and absorption coefficients
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
US20160141280A1 (en) * 2014-11-14 2016-05-19 Omnivision Technologies, Inc. Device-Embedded Image Sensor, And Wafer-Level Method For Fabricating Same
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
TW201742200A (zh) * 2015-12-29 2017-12-01 精材科技股份有限公司 晶片封裝體及其製造方法
EP3211672B1 (en) 2016-02-24 2022-05-04 ams AG Chip-scale package for an optical sensor semiconductor device with filter and method of producing a chip-scale package
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
KR102443830B1 (ko) * 2016-10-03 2022-09-16 텔레다인 플리어, 엘엘시 전기 배선을 경로 설정하는 방법 및 그 구조물
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
JP6968553B2 (ja) 2017-03-09 2021-11-17 キヤノン株式会社 電子部品及びその製造方法
JP2018200980A (ja) 2017-05-29 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像装置および固体撮像素子、並びに電子機器
CN108511409B (zh) * 2018-04-19 2021-03-02 苏州晶方半导体科技股份有限公司 半导体芯片的晶圆级封装方法及其封装结构
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device
DE102021205436A1 (de) 2021-05-28 2022-12-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zum Bearbeiten eines Wafers

Family Cites Families (182)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2507956A (en) 1947-11-01 1950-05-16 Lithographic Technical Foundat Process of coating aluminum
BE516894A (zh) 1952-04-03
US2796370A (en) 1955-03-04 1957-06-18 Charles W Ostrander Composition and method for producing corrosion resistant protective coating on aluminum and aluminum alloys
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US3761782A (en) * 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
US3981023A (en) 1974-09-16 1976-09-14 Northern Electric Company Limited Integral lens light emitting diode
US4279690A (en) 1975-10-28 1981-07-21 Texas Instruments Incorporated High-radiance emitters with integral microlens
GB1597712A (en) 1977-01-17 1981-09-09 Plessey Co Ltd Display devices
JPS55102282A (en) 1979-01-29 1980-08-05 Matsushita Electric Ind Co Ltd Light emitting diode and method of fabricating the same
US4551629A (en) 1980-09-16 1985-11-05 Irvine Sensors Corporation Detector array module-structure and fabrication
EP0161246B1 (en) 1983-11-07 1990-01-31 Irvine Sensors Corporation Detector array module-structure and fabrication
US4774630A (en) 1985-09-30 1988-09-27 Microelectronics Center Of North Carolina Apparatus for mounting a semiconductor chip and making electrical connections thereto
JPS62136865A (ja) 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPH0740609B2 (ja) 1985-12-20 1995-05-01 セイコー電子工業株式会社 半導体装置の製造方法
US6379998B1 (en) 1986-03-12 2002-04-30 Hitachi, Ltd. Semiconductor device and method for fabricating the same
US4862197A (en) 1986-08-28 1989-08-29 Hewlett-Packard Co. Process for manufacturing thermal ink jet printhead and integrated circuit (IC) structures produced thereby
US4764846A (en) 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
US4806106A (en) 1987-04-09 1989-02-21 Hewlett-Packard Company Interconnect lead frame for thermal ink jet printhead and methods of manufacture
US4862249A (en) 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4797179A (en) 1987-06-09 1989-01-10 Lytel Corporation Fabrication of integral lenses on LED devices
US4827376A (en) 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
JPH088332B2 (ja) 1987-10-20 1996-01-29 アーヴィン・センサーズ・コーポレーション 高密度電子モジュール及びその製造方法
US4794092A (en) 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process
JPH0752779B2 (ja) 1987-12-09 1995-06-05 日立電線株式会社 発光ダイオードアレイ
US4984358A (en) 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
GB8911607D0 (en) 1989-05-19 1989-07-05 Emi Plc Thorn A method of encapsulation for electronic devices and devices so encapsulated
US5104820A (en) 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5124543A (en) 1989-08-09 1992-06-23 Ricoh Company, Ltd. Light emitting element, image sensor and light receiving element with linearly varying waveguide index
US5504035A (en) 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
FR2658951B1 (fr) 1990-02-23 1992-05-07 Bonis Maurice Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.
US5070297A (en) 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
JPH0448674A (ja) 1990-06-14 1992-02-18 Rohm Co Ltd 半導体レーザ
EP0643461B1 (en) 1990-08-24 1997-10-29 Nec Corporation Method for fabricating an optical semiconductor device
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5118924A (en) 1990-10-01 1992-06-02 Eastman Kodak Company Static control overlayers on opto-electronic devices
US5126286A (en) 1990-10-05 1992-06-30 Micron Technology, Inc. Method of manufacturing edge connected semiconductor die
US5072520A (en) 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5220838A (en) 1991-03-28 1993-06-22 The Foxboro Company Overpressure-protected, differential pressure sensor and method of making the same
JPH04334056A (ja) 1991-05-09 1992-11-20 Toshiba Corp 固体撮像装置の製造方法
US5438305A (en) 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
US5198963A (en) 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US5266833A (en) 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
US5285352A (en) 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP2721093B2 (ja) 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
AU4782293A (en) 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5335210A (en) 1992-10-28 1994-08-02 The Charles Stark Draper Laboratory Inc. Integrated liquid crystal acoustic transducer
CA2153485A1 (en) 1993-01-08 1994-07-21 Robert Meade Low-loss integrated circuits
US5448014A (en) 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
JP2518508B2 (ja) 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
US5390844A (en) 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5398863A (en) 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
JPH09506712A (ja) * 1993-12-13 1997-06-30 ハネウエル・インコーポレーテッド 赤外線デバイス用集積シリコン真空マイクロパッケージ
US5473190A (en) 1993-12-14 1995-12-05 Intel Corporation Tab tape
US5642261A (en) 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
US5455386A (en) 1994-01-14 1995-10-03 Olin Corporation Chamfered electronic package component
IL108359A (en) 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US5986746A (en) 1994-02-18 1999-11-16 Imedge Technology Inc. Topographical object detection system
KR0147401B1 (ko) 1994-02-23 1998-08-01 구본준 고체촬상소자 및 그 제조방법
US5576680A (en) 1994-03-01 1996-11-19 Amer-Soi Structure and fabrication process of inductors on semiconductor chip
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
GB2288286A (en) 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5500540A (en) 1994-04-15 1996-03-19 Photonics Research Incorporated Wafer scale optoelectronic package
US5486720A (en) 1994-05-26 1996-01-23 Analog Devices, Inc. EMF shielding of an integrated circuit package
US5578874A (en) 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
US5891761A (en) 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5675180A (en) 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5657206A (en) 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US6080596A (en) 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
GB2290913B (en) 1994-06-30 1998-03-11 Plessey Semiconductors Ltd Multi-chip module inductor structure
US5830782A (en) 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US6228686B1 (en) * 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5706174A (en) 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5798286A (en) 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US5546654A (en) 1994-08-29 1996-08-20 General Electric Company Vacuum fixture and method for fabricating electronic assemblies
US5491302A (en) 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6169328B1 (en) * 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
DE69523010T2 (de) * 1994-10-04 2002-07-04 Nec Corp., Tokio/Tokyo Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
US5530288A (en) 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
KR0147259B1 (ko) 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US5557501A (en) 1994-11-18 1996-09-17 Tessera, Inc. Compliant thermal connectors and assemblies incorporating the same
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US5675310A (en) 1994-12-05 1997-10-07 General Electric Company Thin film resistors on organic surfaces
JP2872056B2 (ja) 1994-12-06 1999-03-17 日本電気株式会社 弾性表面波デバイス
DE9420371U1 (de) 1994-12-20 1995-02-23 Fa. J. Eberspächer, 73730 Esslingen Abgasreinigungsvorrichtung mit einem Partikelfilter für kohlenstoffhaltige Verbrennungsgase
US5633785A (en) 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US5608262A (en) 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US5629239A (en) 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
JPH08335653A (ja) 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5612570A (en) 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
US5677200A (en) 1995-05-12 1997-10-14 Lg Semicond Co., Ltd. Color charge-coupled device and method of manufacturing the same
US5610431A (en) 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
JP3613838B2 (ja) 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
KR0151258B1 (ko) 1995-06-22 1998-10-01 문정환 씨씨디 영상센서 및 그 제조방법
US5629241A (en) 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
US5837562A (en) 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
US6229427B1 (en) * 1995-07-13 2001-05-08 Kulite Semiconductor Products Inc. Covered sealed pressure transducers and method for making same
KR970015606A (ko) * 1995-09-01 1997-04-28 윤덕용 폴리올레핀 중합용 메탈로센 담지촉매의 제조방법
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US5567657A (en) 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US6072236A (en) 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US5859475A (en) 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5965933A (en) 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
JP2783259B2 (ja) 1996-07-18 1998-08-06 日本電気株式会社 半導体パッケージとその製造方法
US5798557A (en) 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US6235141B1 (en) 1996-09-27 2001-05-22 Digital Optics Corporation Method of mass producing and packaging integrated optical subsystems
JP3584635B2 (ja) * 1996-10-04 2004-11-04 株式会社デンソー 半導体装置及びその製造方法
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054764A (en) * 1996-12-20 2000-04-25 Texas Instruments Incorporated Integrated circuit with tightly coupled passive components
US5900674A (en) 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5938452A (en) 1996-12-23 1999-08-17 General Electric Company Flexible interface structures for electronic devices
US5857858A (en) 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
US5895972A (en) * 1996-12-31 1999-04-20 Intel Corporation Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug
DE19700734B4 (de) 1997-01-11 2006-06-01 Robert Bosch Gmbh Verfahren zur Herstellung von Sensoren sowie nicht-vereinzelter Waferstapel
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
EP0860876A3 (de) 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
US6049972A (en) * 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US5817541A (en) 1997-03-20 1998-10-06 Raytheon Company Methods of fabricating an HDMI decal chip scale package
US5993981A (en) 1997-04-18 1999-11-30 Raytheon Company Broadband protective optical window coating
US6037659A (en) * 1997-04-28 2000-03-14 Hewlett-Packard Company Composite thermal interface pad
TW342142U (en) 1997-05-13 1998-10-01 Caesar Technology Inc A super slim IC structure
US6049470A (en) * 1997-05-30 2000-04-11 Dalsa, Inc. Package with reticulated bond shelf
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US5869353A (en) 1997-11-17 1999-02-09 Dense-Pac Microsystems, Inc. Modular panel stacking process
US6011330A (en) * 1997-12-18 2000-01-04 Sarnoff Corporation Miniature power supply
US5888884A (en) 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6624505B2 (en) 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US6982475B1 (en) * 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
JPH11326366A (ja) 1998-05-13 1999-11-26 Murata Mfg Co Ltd 半導体電子部品装置及びその製造方法
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same
US6366629B1 (en) * 1998-11-03 2002-04-02 Tektronix, Inc. Method of estimating timing phase and rate offsets in digital data
US6310386B1 (en) * 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration
US6429036B1 (en) * 1999-01-14 2002-08-06 Micron Technology, Inc. Backside illumination of CMOS image sensor
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6194774B1 (en) * 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
FR2791811B1 (fr) * 1999-03-31 2002-06-14 Sofradir Composant electrique ou electronique encapsule de maniere etanche
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6238949B1 (en) * 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
TW428306B (en) 1999-07-01 2001-04-01 Viking Tech Corp Packaging method for thin-film passive device on silicon
KR100298828B1 (ko) * 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US6348131B1 (en) * 1999-11-12 2002-02-19 Fort James Corporation Multi-ply embossed absorbent paper products
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US6265763B1 (en) 2000-03-14 2001-07-24 Siliconware Precision Industries Co., Ltd. Multi-chip integrated circuit package structure for central pad chip
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6214644B1 (en) * 2000-06-30 2001-04-10 Amkor Technology, Inc. Flip-chip micromachine package fabrication method
JP3405329B2 (ja) * 2000-07-19 2003-05-12 株式会社村田製作所 表面波装置
US6710456B1 (en) * 2000-08-31 2004-03-23 Micron Technology, Inc. Composite interposer for BGA packages
US6342406B1 (en) * 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
US6849916B1 (en) * 2000-11-15 2005-02-01 Amkor Technology, Inc. Flip chip on glass sensor package
US6762868B2 (en) * 2000-11-16 2004-07-13 Texas Instruments Incorporated Electro-optical package with drop-in aperture
TW454287B (en) 2000-12-06 2001-09-11 Siliconware Precision Industries Co Ltd Multi-media chip package and its manufacture
US6550664B2 (en) * 2000-12-09 2003-04-22 Agilent Technologies, Inc. Mounting film bulk acoustic resonators in microwave packages using flip chip bonding technology
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
US20030119308A1 (en) * 2001-12-20 2003-06-26 Geefay Frank S. Sloped via contacts
US6607941B2 (en) * 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
TWI268581B (en) 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
JP4037197B2 (ja) * 2002-07-17 2008-01-23 富士フイルム株式会社 半導体撮像装置実装構造体の製造方法
US6713856B2 (en) * 2002-09-03 2004-03-30 Ultratera Corporation Stacked chip package with enhanced thermal conductivity
EP1543564A2 (en) * 2002-09-17 2005-06-22 Koninklijke Philips Electronics N.V. Camera device, method of manufacturing a camera device, wafer scale package
US7033664B2 (en) * 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2004241673A (ja) * 2003-02-07 2004-08-26 Seiko Epson Corp 半導体装置、電子機器および半導体装置の製造方法
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US7298030B2 (en) * 2003-09-26 2007-11-20 Tessera, Inc. Structure and method of making sealed capped chips
US20060081983A1 (en) * 2004-10-14 2006-04-20 Giles Humpston Wafer level microelectronic packaging with double isolation
KR100608420B1 (ko) * 2004-11-01 2006-08-02 동부일렉트로닉스 주식회사 이미지 센서 칩 패키지 및 그 제조방법
US7485956B2 (en) * 2005-08-16 2009-02-03 Tessera, Inc. Microelectronic package optionally having differing cover and device thermal expansivities

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740593A (zh) * 2008-11-11 2010-06-16 东部高科股份有限公司 图像传感器及其制造方法
CN102431958A (zh) * 2011-12-05 2012-05-02 中国电子科技集团公司第五十五研究所 一种针对玻璃-硅-玻璃三明治结构防水圆片级封装方法
CN102431958B (zh) * 2011-12-05 2014-05-21 中国电子科技集团公司第五十五研究所 一种针对玻璃-硅-玻璃三明治结构防水圆片级封装方法

Also Published As

Publication number Publication date
WO2005004195A3 (en) 2007-01-25
KR20060026953A (ko) 2006-03-24
CN100587962C (zh) 2010-02-03
KR101078621B1 (ko) 2011-11-01
WO2005004195A2 (en) 2005-01-13
US20080017879A1 (en) 2008-01-24
TW200514212A (en) 2005-04-16
US7479398B2 (en) 2009-01-20
US7495341B2 (en) 2009-02-24
US7192796B2 (en) 2007-03-20
TWI351079B (en) 2011-10-21
US20070138498A1 (en) 2007-06-21
JP2007528120A (ja) 2007-10-04
US20050104179A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
CN1977384A (zh) 用于封装集成电路器件的方法和设备
CN101055857A (zh) 半导体器件及其制造方法
CN1227721C (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1275312C (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1264207C (zh) 半导体器件及其制造方法
CN1738027A (zh) 半导体芯片及其制造方法、半导体装置及其制造方法
CN1154176C (zh) 电子部件和半导体装置及其制造方法、电路基板及电子设备
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN1877989A (zh) 半导体装置、半导体装置的制造方法、电子器件、电路基板及电子设备
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1875481A (zh) 半导体装置及其制造方法
CN101048868A (zh) 具有三维层叠结构的半导体器件的制造方法
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1145206C (zh) 膜载带、半导体组装体、半导体装置及其制造方法、安装基板
CN1185709C (zh) 半导体装置及其制造方法
CN1830095A (zh) 背面入射型光检测部件及其制造方法
CN1893078A (zh) 电子基板、电子基板的制造方法、及电子设备
CN1871708A (zh) 固体图像传感器及其制造方法
CN1638076A (zh) 半导体芯片及其制造方法、和半导体装置
CN101055866A (zh) 光学装置用模块和光学装置用模块的制造方法
CN1251327C (zh) 半导体集成电路、信号传输装置、光电装置和电子仪器
CN1549336A (zh) 布线基板、有布线基板的半导体装置及其制造和安装方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1531027A (zh) 半导体器件的制造方法、半导体器件、电路基板和电子设备
CN1119345A (zh) 半导体装置及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FOTONATION IRELAND LTD.

Free format text: FORMER OWNER: TESSERA TECHNOLOGIES HUNGARY K.

Effective date: 20110216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: BUDAPEST, HUNGARY TO: GALWAY, IRELAND

TR01 Transfer of patent right

Effective date of registration: 20110216

Address after: Ireland Galway

Patentee after: Tessera Technologies Ireland L.

Address before: Budapest

Patentee before: Tessera Technologies Hungary K.

C56 Change in the name or address of the patentee

Owner name: DIGITAL OPTICAL EUROPE GMBH

Free format text: FORMER NAME: TESSERA TECHNOLOGY IRELAND CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Ireland Galway

Patentee after: Digitaloptics Corporation Europe Limited

Address before: Ireland Galway

Patentee before: Tessera Technologies Ireland L.

ASS Succession or assignment of patent right

Owner name: EVENSARCE CO., LTD.

Free format text: FORMER OWNER: DIGITAL OPTICAL EUROPE CO., LTD.

Effective date: 20130425

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130425

Address after: American California

Patentee after: Tessera Inc.

Address before: Ireland Galway

Patentee before: Digitaloptics Corporation Europe Limited

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100203

Termination date: 20170701

CF01 Termination of patent right due to non-payment of annual fee