[go: up one dir, main page]

CN1531027A - 半导体器件的制造方法、半导体器件、电路基板和电子设备 - Google Patents

半导体器件的制造方法、半导体器件、电路基板和电子设备 Download PDF

Info

Publication number
CN1531027A
CN1531027A CNA2004100287559A CN200410028755A CN1531027A CN 1531027 A CN1531027 A CN 1531027A CN A2004100287559 A CNA2004100287559 A CN A2004100287559A CN 200410028755 A CN200410028755 A CN 200410028755A CN 1531027 A CN1531027 A CN 1531027A
Authority
CN
China
Prior art keywords
electrode
semiconductor device
insulating layer
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100287559A
Other languages
English (en)
Other versions
CN1321437C (zh
Inventor
Ҳ
宫泽郁也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003072337A external-priority patent/JP2004281793A/ja
Priority claimed from JP2003076111A external-priority patent/JP3951944B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1531027A publication Critical patent/CN1531027A/zh
Application granted granted Critical
Publication of CN1321437C publication Critical patent/CN1321437C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/22—Illumination; Arrangements for improving the visibility of characters on dials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/56—Cameras or camera modules comprising electronic image sensors; Control thereof provided with illuminating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件的制造方法，具有贯通半导体基板的电极。它包括：从形成集成电路的半导体基板的有源面向上述半导体基板的内部形成凹部的工序；在上述凹部的内面形成第一绝缘层的工序；在上述第一绝缘层的内侧填充导电材料来形成电极的工序；蚀刻上述半导体基板的反面使上述第一绝缘层的前端部露出的工序；在上述半导体基板的反面形成第二绝缘层的工序；去除上述电极前端部的上述第一绝缘层和上述第二绝缘层以使上述电极的前端部露出的工序。

Description

半导体器件的制造方法、 半导体器件、电路基板和电子设备
技术领域
本发明涉及半导体器件的制造方法、半导体器件、电路基板和电子设备，尤其涉及适合于三维安装的半导体芯片及其制造方法。
背景技术
便携电话机、笔记本型个人计算机、PDA(个人数字助理)等便携型电子设备，要求小型化和轻量化。
随之而来的是上述电子设备的半导体芯片的安装空间极度受限，半导体芯片的高密度安装成为课题。因此，提出例如特开2002-25948号公报所示的三维安装技术。三维安装技术是将半导体芯片彼此层叠、通过用布线连接各半导体芯片之间实现半导体芯片的高密度安装的技术。
这里，图20是层叠的半导体芯片的侧剖面图，图21是图20的A部的放大图。
如图20所示，用于三维安装技术的各半导体芯片202上形成多个电极234。电极234从半导体芯片202的有源面210a上形成的电极焊盘(pad未示出)开始至半导体芯片202的反面210b贯通半导体芯片202地形成。该电极234中，填充半导体芯片202的贯通孔的内部的部分叫柱塞(plug)部，在半导体芯片202的表面突出的部分叫柱体(post)部。为防止信号线和地的短路，如图21所示，在半导体芯片的贯通孔232的内面形成绝缘膜222。
另一方面，如图21所示，电极234的柱体部235的上端面形成焊剂层240。并且层叠配置各半导体芯片202a、202b，使下层的半导体芯片202b的电极234的柱体部235上面，配置在上层半导体芯片202a的电极234的柱塞部236的下面。这里，通过回流使焊剂层240溶解，同时相互加压各半导体芯片202a，202b。由此，在焊剂层240和电极234的接触部形成焊剂合金，将二者机械和电结合。这样，布线连接各半导体芯片202a，202b。
但是，通过回流溶解的焊剂层240沿着上层半导体芯片202a的电极234的柱塞部36的外周向上方变形，有可能与上层半导体芯片202a的反面210b对接。焊剂层240上连接信号线，半导体芯片202a的反面210b连接地，因此出现使得信号线与地产生短路的问题。
层叠前的半导体芯片202a中，电极234的柱塞部236的下面露出在大气中。因此，经过从半导体芯片202a的形成开始到层叠为止的长时间时，有时电极234的柱塞部236的下面会氧化，降低湿润性。并且，氧化电极234的状态下层叠半导体芯片202a时，在焊剂层240和电极234的结合部难以形成焊剂合金，出现产生电极彼此导通不良的问题。由此，降低三维安装的半导体器件的成品率。
发明内容
本发明为解决上述问题而作出，目的是可提供防止信号线与地短路、而且可防止层叠时电极彼此导通不良的半导体器件的制造方法、半导体器件、电路基板和电子设备。
本发明的第一形式是具有贯通半导体基板的电极的半导体器件的制造方法，包括：从形成集成电路的半导体基板的有源面向上述半导体基板的内部形成凹部的工序；在上述凹部的内面形成第一绝缘层的工序；在上述第一绝缘层的内侧填充导电材料来形成电极的工序；蚀刻上述述半导体基板的反面使上述第一绝缘层的前端部露出的工序；在上述半导体基板的反面形成第二绝缘层的工序；去除上述电极前端部的上述第一绝缘层和上述第二绝缘层以使上述电极的前端部露出的工序。
根据该形式，可在半导体基板的反面露出电极前端部，并且在其周边部形成第二绝缘膜。由此，层叠半导体器件时即便电极间的结合部件变形，可防止该结合部件和半导体基板的反面短路。因此可防止信号线和地短路。
希望具有在蚀刻上述半导体基板的反面之前经硬化性粘接剂将上述半导体基板的加强部件安装在上述半导体基板的有源面上的工序。
通过安装加强部件，在加工半导体基板的反面时可防止基板中产生割裂。通过经硬化性粘接剂安装加强部件，可吸收半导体基板反面的凹凸并且稳固地安装加强部件。
希望具有在形成上述电极之前在上述第一绝缘层的内侧形成防止上述导电材料扩散到上述半导体基板的阻挡层的工序；去除上述电极前端部的上述第一绝缘层和上述第二绝缘层的同时，去除上述电极前端部的上述阻挡层，使上述电极前端部露出的工序。
这样，与上述第一绝缘层和上述第二绝缘层的去除同时去除上述阻挡层，因此可简化制造工序。
形成上述第二绝缘层的工序中最好通过CVD法形成构成上述第二绝缘层的氧化硅或氮化硅的覆盖膜。另外，形成上述第二绝缘层的工序中最好通过旋涂法涂布作为上述第二绝缘层的原材料的液态的SOG或聚酰胺。
希望形成上述电极的工序还具有在上述第一绝缘层的内侧的上述凹部底面形成有第一导电材料构成的电极前端部的工序和接着上述电极前端部在上述第一绝缘层内侧形成由第二导电材料构成的电极主体的工序，使上述电极露出的工序是去除上述电极前端部的前端面上形成的上述第一绝缘层以使上述电极前端部露出，上述第一导电材料比上述第二导电材料难以氧化。
这样，可将由比电极主体难以氧化的导电材料构成电极前端部形成在电极主体的前端部。从而，防止半导体器件的电极因氧化而湿润性降低。因此，在从半导体器件的形成开始经过长时间后层叠该半导体器件的情况下，也可进行电极彼此的结合，因此可避免电极彼此的导通不良。
希望形成上述电极前端部的工序通过液体喷出装置向上述第一绝缘层的内侧的上述凹部底面上喷出包含上述第一导电材料的液体，烧制上述喷出的液体。
这样，可向凹部底面喷出规定量的液体，可高精度地形成电极前端部。
本发明的第二形式是具有贯通半导体基板的电极的半导体器件的制造方法，包括：  从形成集成电路的半导体基板的有源面向上述半导体基板的内部形成凹部的工序；在上述凹部的内面形成第一绝缘层的工序；在上述第一绝缘层的内侧的上述凹部底面形成由第一导电材料构成的电极前端部的工序；接着上述电极前端部在上述第一绝缘层的内侧形成由第二导电材料构成的电极主体的工序；蚀刻上述述半导体基板的反面使上述第一绝缘层的前端部露出的工序；去除上述电极前端部的前端面上形成的上述第一绝缘层以使上述电极前端部露出的工序，使用比上述第二导电材料难以氧化的材料作为上述第一导电材料。
根据该形式，可在电极主体的前端部形成由比电极主体难以氧化的导电材料构成的电极前端部。由此，防止半导体器件的电极因氧化而湿润性降低。因此，在从半导体器件的形成开始经过长时间后层叠该半导体器件的情况下，也可进行电极彼此的结合，因此可避免电极彼此的导通不良。
希望形成上述电极前端部的工序通过液体喷出装置向上述第一绝缘层的内侧的上述凹部底面上喷出包含上述第一导电材料的液体，烧制上述喷出的液体。
这样，可向凹部底面喷出规定量的液体，可高精度地形成电极前端部。
希望具有蚀刻上述述半导体基板的反面工序后在上述半导体基板的反面上形成第二绝缘层的工序，在去除上述电极前端部的前端面上形成的上述第一绝缘层的工序中也去除上述电极前端部的前端面上形成的上述第二绝缘层以使上述电极前端部露出。
这样，可在半导体基板的反面露出电极前端部，并且在其周边部形成第二绝缘膜。由此，层叠半导体器件时即便电极间的结合部件变形，可防止该结合部件和半导体基板的反面短路。因此可防止信号线和地短路。
本发明的第三形式是一种半导体器件，包括：形成集成电路的半导体基板；在从上述半导体基板的有源面向上述半导体基板的反面形成的贯通孔内部经第一绝缘层形成的电极；在上述半导体基板的反面至少在上述电极的周边形成的第二绝缘层。
这样，层叠多个半导体器件时即便电极间的结合部件变形，可防止该结合部件和半导体基板的反面短路。因此可防止信号线和地短路。
上述半导体基板的反面侧的上述电极的前端部可从上述第二绝缘层的表面突出地形成。
这样，层叠多个半导体器件时可确保半导体器件彼此的间隔，因此可容易地在各半导体器件的间隙中填充密封材料(underfill)等。
上述半导体基板的反面侧的上述电极的前端部可与上述第二绝缘层的表面大致形成在同一面上。
这样，层叠多个半导体器件时在相邻半导体器件中不产生应力集中，可防止半导体器件的破损并且进行三维安装。
最好上述第二绝缘层由氧化硅、氮化硅或聚酰胺构成。
本发明的第四形式是一种半导体器件，包括：形成集成电路的半导体基板；在从上述半导体基板的有源面向上述半导体基板的反面形成的贯通孔内部经第一绝缘层形成的电极主体；在上述半导体基板的反面侧的上述电极主体的前端部形成、由比上述电极主体的构成材料难以氧化的导电材料构成的电极前端部。
这样，防止半导体器件的电极因氧化而湿润性降低。因此，在从半导体器件的形成开始经过长时间后层叠该半导体器件的情况下，也可进行电极彼此的结合，因此可避免电极彼此的导通不良。
较好地，上述电极前端部的构成材料是金或银。
这样，由于金或银难以氧化，因此可避免电极彼此的导通不良。金或银容易与电极间的结合部件之间形成合金，因此可按任意厚度形成电极前端部。
在上述半导体基板的反面，至少在上述电极前端部的周边形成第二绝缘层。
这样，层叠多个半导体器件时即便电极间的结合部件变形，可防止该结合部件和半导体基板的反面短路。因此可防止信号线和地短路。
较好地，上述电极前端部的前端面从上述第二绝缘层的表面突出地形成。
根据该结构，层叠多个半导体器件时可确保半导体器件彼此的间隔，因此可容易地在各半导体器件的间隙中填充密封材料(underfill)等。
或者，上述电极前端部的前端面与上述第二绝缘层的表面大致形成在同一面上。
根据该结构，层叠多个半导体器件时在相邻半导体器件中不产生应力集中，可防止半导体器件的破损并且进行三维安装。
本发明的第五形式是一种半导体器件，使用上述半导体器件制造方法制造。
这样，借此可提供也具有上述效果的半导体器件。
本发明的第六形式是半导体器件，层叠多个上述半导体器件，上下相邻的上述半导体器件的上述电极经焊剂或焊料电连接，或者上下相邻的一个上述半导体器件的上述电极前端部与另一个上述半导体器件的上述电极主体经焊剂或、电连接。
这样，层叠多个半导体器件时即便焊剂或焊料变形，也可防止焊剂或焊料与半导体器件的反面短路。因此，可防止信号线与地短路。
本发明的第七形式是一种电路基板，安装上述半导体器件。
这样，可提供具有上述效果的电路基板。
本发明的第八形式是一种电子设备，具有上述半导体器件。
这样，可提供具有上述效果的电子设备。
附图说明
图1是第一实施例的半导体芯片的电极部分的侧剖面图；
图2A~2C是第一实施例的半导体芯片的制造方法的说明图；
图3A~3B是第一实施例的半导体芯片的制造方法的说明图；
图4A~4B是第一实施例的半导体芯片的制造方法的说明图；
图5A~5B是第一实施例的半导体芯片的制造方法的说明图；
图6A~6B是第一实施例的半导体芯片的制造方法的说明图；
图7是第一实施例的半导体器件的层叠状态的说明图；
图8A~8B是再布线的说明图；
图9是再布线的说明图；
图10是电路基板的说明图；
图11是第二实施例的半导体芯片的电极部分的侧剖面图；
图12是第三实施例的半导体芯片的电极部分的侧剖面图；
图13A~13B是第三实施例的半导体芯片的制造方法的说明图；
图14A~14B是第三实施例的半导体芯片的制造方法的说明图；
图15A~15B是第三实施例的半导体芯片的制造方法的说明图；
图16A~16B是第三实施例的半导体芯片的制造方法的说明图；
图17是第三实施例的半导体器件的层叠状态的说明图；
图18是第四实施例的半导体芯片的电极部分的侧剖面图；
图19是作为电子设备的一个例子的便携电话的立体图；
图20是已有技术的半导体器件的整体的侧剖面图；
图21是已有技术的半导体器件的层叠状态的说明图。
具体实施方式
下面参考附图说明本发明的实施例。
下面说明中使用的各附图中，为了将各部件设为可识别出的大小，可适当变更各部件的比例尺。
(第一实施例)
首先使用图1说明作为本发明的半导体器件的第一实施例的半导体芯片。
图1是本实施例的半导体芯片的电极部分的侧剖面图。
本实施例的半导体芯片2，具有：形成有集成电路的半导体基板10；在从半导体基板10的有源面10a开始到半导体基板10的反面10b形成的贯通孔H4内部，介有作为第一绝缘层的绝缘膜22地形成的电极34；和在半导体基板10的反面10b形成的作为第二绝缘层的绝缘膜26。
(半导体器件)
图1所示的半导体芯片2中，在由Si(硅)等形成的半导体基板10的表面10a上形成晶体管、存储器元件、其他电子元件构成的集成电路(未示出)。该半导体基板10的有源面10a上形成SiO2(氧化硅)等构成的绝缘膜12。另外，该绝缘膜12的表面上形成硼磷硅酸玻璃(下面叫BPSG)等构成的层间绝缘膜14。
该层间绝缘膜14的表面的规定部分上形成电极焊盘16。该电极焊盘16顺序层叠Ti(钛)等构成的第一层16a、TiN(氮化钛)等构成的第二层16b、AlCu(铝/铜)等构成的第三层16c和TiN等构成的第四层(间隙层)16d来形成。电极焊盘16的构成材料可根据电极焊盘16需要的电特性、物理特性和化学特性适当变更。即，可仅使用作为集成电路的电极一般使用的Al形成电极焊盘16，也可仅使用电阻低的Cu形成电极焊盘16。
该电极焊盘16在平面视图中在半导体芯片2的周边部并置形成。电极焊盘16有在半导体芯片2的周边部并置形成的情况和在中央部并置形成的情况。在周边部形成的情况下，沿着半导体芯片2的至少一边(多数情况下是2边或4边)并置形成。并且，电极焊盘16在未示出的位置上电连接上述集成电路。请注意在电极焊盘16的下方不形成集成电路。
为覆盖该电极焊盘16，在层间绝缘膜14的表面上形成钝化膜18。钝化膜18由SiO2(氧化硅)、SiN(氮化硅)、聚酰胺树脂等构成，例如形成为1微米左右的厚度。
并且，在电极焊盘16的中央部形成钝化膜18的开口部H1和电极焊盘16的开口部H2。开口部H2的直径小于开口部H1的直径，设定为例如60微米左右。电极焊盘16的第四层16d打开与开口部H1相同直径的开口。另一方面，钝化膜18的表面以及开口部1H和开口部H2的内面形成由SiO2(氧化硅)等构成的绝缘膜20。
并且，在电极焊盘16的中央部形成贯通绝缘膜20、层间绝缘膜14、绝缘膜12和半导体基板10的孔部H3。孔部H3的直径小于开口部H2的直径，例如形成为30微米左右。孔部H3不限定平面看上去的圆形，可形成为平面看上去的矩形。通过开口部H1、开口部H2和孔部H3形成从半导体基板的有源面向反面贯通的贯通孔H4。
在该贯通孔4H的内面和绝缘膜20的表面上形成作为第一绝缘层的绝缘膜22。该绝缘膜22防止电流泄漏的产生、氧化和水分等的侵蚀等，形成为1微米左右的厚度。绝缘膜22从半导体基板10的反面10b突出地形成。另一方面，电极焊盘16的第三层16c的表面上形成的绝缘膜20和绝缘膜22沿着开口部H2的周缘去除一部分。
由此露出的电极焊盘16的第三层16c的表面和剩余的绝缘膜22的表面上形成底膜24。该底膜24由在绝缘膜22等表面上形成的阻挡层(阻挡金属)和阻挡层表面上形成的屏蔽层(屏蔽电极)构成。阻挡高才生防止后述的电极34的构成材料扩散但基板10上，由TiW(钛钨)、TiN(氮化钛)、TaN(氮化钽)等构成。另一方面，屏蔽层为通过电镀处理形成后述的电极34是的电极，由Cu，Au，Ag等构成。
并且，该底膜24内侧形成电极34。该电极34由Cu、W等的电阻低的导电材料构成。如果由多晶硅(多晶硅)中掺杂B，P等杂质而形成的导电材料形成电极34，则不需要防止对基板10的扩散，因此不需要上述的阻挡层。并且，通过在贯通孔H4中形成电极34形成电极34的柱塞部36。柱塞部36和电极焊盘16在图1的P部经底膜24电连接。柱塞部36的下端部露出到外部。另一方面，在钝化膜18的上方也向开口部H1的周缘部延伸电极34，使得形成电极34的柱体部35。该柱体部35不限于平面看上去的圆形，可以是平面看上去的矩形。
另一方面，半导体基板10的反面10b上形成作为第二绝缘层的绝缘膜26。绝缘膜26由SiO2(氧化硅)、SiN(氮化硅)等的无机物、PI(聚酰胺)等的有机物构成。绝缘膜26除电极34的柱塞部36的下端面外都形成在半导体基板10的反面10b的整个面上。可仅在半导体基板10的反面10b的电极34的前端部的周围选择形成绝缘膜26。
第一实施例中，基板10的反面侧的电极34的柱塞部36的前端面从绝缘膜26的表面突出地形成。柱塞部36的突出高度例如设为10微米～20微米左右。由此，层叠多个半导体芯片时，可确保半导体芯片彼此的间隔，因此可容易地在各半导体芯片的间隙中填充密封材料等。通过调整柱塞部36的突出高度可调整层叠的半导体芯片彼此的间隔。在替代层叠后填充密封材料等而在层叠前在半导体芯片2的反面10b上涂布热硬化树脂等的情况下，也可避开突出的柱塞部36涂布热硬化树脂等，因此可确实进行半导体芯片的布线连接。
另一方面，电极34的柱体部35的上面形成焊剂层40。该焊剂层40可由一般的PbSn合金等形成，但由AgSn合金等无铅的焊剂材料形成在环境方面等是有利的。替代软焊料的焊剂层40，可形成SnAg合金等构成的硬焊料(熔融金属)层、Ag膏等构成的金属膏层。该硬焊料层、金属膏层也由无铅的材料形成在环境方面也是有利的。本实施例的半导体芯片2如上构成。
(制造方法)
接着使用图2A~图6B说明本实施例的半导体芯片的制造方法。
图2A~图6B是本实施例的半导体芯片的制造方法的说明图。下面以对半导体基板的多数半导体芯片形成区域同时进行处理的情况为例进行说明，但对各个半导体芯片可如下所示进行处理。
首先如图2A所示，在半导体基板10的表面上形成绝缘膜12和层间绝缘膜14。然后，在层间绝缘膜14的表面上形成电极焊盘16。具体说，首先在层间绝缘膜14的整个面上顺序形成装第一层到第四层的覆盖膜。各覆盖膜的形成通过溅射法等进行。接着在其表面上涂布抗蚀剂等。再通过光刻技术在抗蚀剂上布图电极焊盘16的最终形状。然后，以布图的抗蚀剂为掩膜进行蚀刻，将电极焊盘形成为规定形状(例如矩形形状)。之后，电极焊盘16的表面上形成钝化膜18。
接着对钝化膜18形成开口部H1。其具体顺序首先在钝化膜的整个面上涂布抗蚀剂等。抗蚀剂可以是光刻抗蚀剂、电子线抗蚀剂、X射线抗蚀剂等中的任何一种，可以是正型或负型中的任何一种。抗蚀剂的涂布通过旋涂法、浸渍法、喷射法等进行。涂布抗蚀剂后进行预烘烤。并且，使用形成开口部H1的图案的掩膜对抗蚀剂进行曝光处理，再进行显影处理，使得在抗蚀剂中布图开口部H1的形状。抗蚀剂布图后进行后烘烤。
并且，以布图的抗蚀剂为掩膜蚀刻钝化膜18。本实施例中，电极焊盘16的第四层也与钝化膜18一起被蚀刻。在蚀刻中也可使用湿蚀刻，但采用干蚀刻更好。干蚀刻可以是反应性离子蚀刻(RIE：反应离子蚀刻)。在钝化膜18中形成开口部H1后，通过剥离液剥离钝化膜18上的抗蚀剂。通过以上如图2A所示在钝化膜18中形成开口部H1，露出电极焊盘16。
接着如图2B所示，对电极焊盘16形成开口部H2。其具体顺序首先在露出的电极焊盘16和钝化膜18的整个面上涂布抗蚀剂，布图开口部H2的形状。接着以布图的抗蚀剂为掩膜干蚀刻电极焊盘16。可在干蚀刻中使用RIE。之后，如果剥离抗蚀剂，则如图2B所示，在电极焊盘16中形成开口部H2。
接着如图2C所示，在基板10的上方的整个面上形成绝缘膜20。该绝缘膜20通过干蚀刻在基板10中穿孔孔部H3时用作掩膜。绝缘膜20的膜厚通过基板10中穿孔的孔部H3的深度设定为例如2微米左右。本实施例中，使用SiO2作为绝缘膜20，但如果取与Si的选择比，则可使用光刻抗蚀剂。绝缘膜20上使用PECVD(等离子体加强化学气相沉积)形成的正硅酸四乙烷(Si(OC2H5)4，下面叫TEOS)，即可使用PE-TEOS、作为使用偶氮的热CVD法的03-TEOS、使用CVD形成的氧化硅等。
接着在绝缘膜20上布图孔部H3的形状。其具体顺序首先在绝缘膜20的整个面上涂布抗蚀剂等，布图孔部H3的形状。接着以布图的抗蚀剂为掩膜干蚀刻绝缘膜20、层间绝缘膜14和绝缘膜12。之后，如果剥离抗蚀剂，则在绝缘膜20等上布图孔部H3的形状，露出基板10。
接着通过高速干蚀刻在基板10上穿孔孔部H3。作为干蚀刻，可使用RIE、ICP(导电性耦合等离子体)。此时，如上所述，可替代绝缘膜20，将抗蚀剂用作掩膜。孔部H3的深度根据最终形成的半导体芯片的厚度适当变更。即，将半导体芯片蚀刻为最终厚度后，设定孔部H3的深度以使得孔部H3内部形成的电极前端部露出到基板10的反面。通过以上，如图2C所示，在基板10上形成孔部H3。然后，通过开口部H1、开口部H2和孔部H3从基板10的有源面向内部形成凹部H0。
接着如图3A所示，在凹部H0的内面和绝缘膜20的表面上形成作为第一绝缘层的绝缘膜22。该绝缘膜22例如由PE-TEOS或O3-TEOS等形成，通过例如等离子体TEOS等形成为表面膜厚为1微米左右。
接着对绝缘膜22和绝缘膜20实施各向异性蚀刻，露出电极焊盘16的一部分。本实施例中，沿着开口部H2的周边露出电极焊盘16的表面的一部分。其具体顺序是首先在绝缘膜22的整个面上涂布抗蚀剂等，布图露出的部分。接着，将布图的抗蚀剂作为掩膜各向异性蚀刻绝缘膜22和绝缘膜20。该各向异性蚀刻中最好使用RIE等的干蚀刻。通过以上得到图3A所示状态。
接着如图3B所示，在露出的电极焊盘16的表面和剩余的绝缘膜22的表面上形成底膜24。作为底膜24，首先形成阻挡层，在其上形成屏蔽层。阻挡层和屏蔽层使用例如真空蒸镀、溅射、离子镀等的PVD(物理气相沉积)法、CVd法、IMP(离子金属等离子体)法、无电解电镀法等形成。
接着如图4A所示，形成电极34。其具体的顺序是首先在基板10的上方的整个面上涂布抗蚀剂32。作为抗蚀剂32，可采用电镀用液体抗蚀剂或干膜等。也可使用蚀刻半导体器件中一般设计的Al电极时使用的抗蚀剂或具有绝缘性的树脂抗蚀剂，但以对后述的工序中使用的电镀液和蚀刻液具有耐蚀性为前提。
抗蚀剂32的涂布通过旋涂法、浸渍法、喷涂法等进行。这里，抗蚀剂32的厚度设定为与应形成的电极34的柱体部35的高度加上焊剂层40的厚度所得高度相同。涂布抗蚀剂32后进行预烘烤。
接着将应形成电极34的柱体部35的平面形状布图在抗蚀剂中。具体说，通过使用形成规定图案的掩膜进行曝光处理和显影处理，布图抗蚀剂32。这里，如果柱体部35的平面形状为矩形，则抗蚀剂32中布图矩形形状的开口部。开口部的大小对应半导体芯片的电极34的间距等设定，但例如形成为边长120微米的四方形或边长80微米的四方形大小。设定开口部的大小，以便布图后不产生抗蚀剂32的倒下。
以上说明了形成抗蚀剂32来包围电极34的柱体部35的方法。但是，并非必须形成抗蚀剂32来包围柱体部35的整个外周。例如，仅在图4A的纸面的左右方向相邻形成电极34的情况下，在纸面的纵深方向上可不形成抗蚀剂32。这样，抗蚀剂32沿着柱体部35的外形形状的至少一部分形成。
以上说明了使用光刻技术形成抗蚀剂32的方法。但是，该方法形成抗蚀剂32时，在整个面上涂布抗蚀剂时其一部分进入孔部H3，即便进行显影处理也担心在孔部H3内残留残渣。因此，最好是通过使用例如干膜或通过使用丝网印刷等的印刷法在布图的状态下形成抗蚀剂32。通过使用喷墨装置等的液滴喷出装置，仅在抗蚀剂32的形成位置上喷出抗蚀剂的液滴，可在布图状态下形成抗蚀剂32。这样，抗蚀剂可不进入孔部H3内而形成抗蚀剂32。
接着以该抗蚀剂32为掩膜向凹部H0填充电极材料，形成电极34。电极材料的填充通过电镀处理或CVD法等进行。电镀处理中使用例如电化学镀(ECP)法。作为电镀处理的电极，使用构成底膜24的屏蔽层。将杯式电镀装置用作电镀装置。杯式电镀装置是以从杯形状的容器喷出电镀液来电镀为特征的装置。由此，在凹部H0内部填充电极材料形成柱塞部36。抗蚀剂32上形成的开口部中也填充电极材料，形成柱体部35。
接着，电极34上面形成焊剂层40。焊剂层40的形成通过焊剂电镀法、丝网印刷等的印刷法等进行。作为焊剂电镀电极，使用构成底膜24的屏蔽层。作为电镀装置使用杯式电镀装置。另一方面，可替代焊剂层40而形成SnAg等构成的硬焊料层。硬焊料层也可通过电镀法、印刷法等形成。通过以上得到如图4A所示的状态。
接着如图4B所示，使用剥离液剥离(去除)抗蚀剂32。剥离液可使用偶氮水等。接着去除基板10的上方露出的底膜24。其具体顺序首先在基板10上方的整个面上涂布抗蚀剂等，布图电极34的柱体部35的形状。接着，以布图的抗蚀剂为掩膜，干蚀刻底膜24。替代焊剂层40来形成硬焊料层的情况下，可将该硬焊料层作为掩膜蚀刻底膜24。此时，由于不需要光刻，可简化制造工序。
接着如图5A所示，上下反转基板10在基板10下方安装加强部件50。作为加强部件50可采用保护膜等，但采用玻璃等的硬质材料较好。由此，加工基板10的反面10b时，可防止基板10产生割裂等。加强部件50经粘接剂52安装在基板10上。作为粘接剂52希望使用热硬化性粘接剂或光硬化性粘接剂等的硬化性粘接剂。由此，可吸收基板10的有源面10a的凹凸并且牢固地安装加强部件50。另外，将紫外线硬化性粘接剂等的光硬化粘接剂用作粘接剂52的情况下，作为加强部件50采用玻璃等的透光性材料较好。此时，通过从加强部件50的外侧照射光可简单地硬化粘接剂52。
接着如图5B所示，蚀刻基板10的反面10b的整个面，使绝缘膜22的前端部露出，在基板10的反面10b外侧配置电极34的前端部。该蚀刻中可使用湿蚀刻或干蚀刻之一。如果粗研磨基板10的反面10b后进行蚀刻露出绝缘膜22的前端部，则可缩短制造时间。与基板10的蚀刻同时可蚀刻去除绝缘膜22和底膜24。
接着如图6A所示，在基板10的反面10b的整个面上形成作为第二绝缘层的绝缘膜26。作为绝缘膜26形成SiO2、SiN等覆盖膜的情况下，通过CVD法形成较好。作为绝缘膜26形成PI等的覆盖膜的情况下，较好是通过旋涂法涂布液态覆盖膜材料并干燥、烧制而形成。可使用SOG形成绝缘膜26。SOG(spin On Glass)是在涂布后在400℃左右的温度下烘烤成为SiO2的液体，为了平坦化的目的而用于LSI的层间绝缘膜。具体说，是以硅氧烷结合为基本构造的聚合物，乙醇等用作溶剂。涂布该SOG的情况下也使用旋涂法。
替代在基板10的反面10b的整个面上形成绝缘膜26，可仅在基板10的反面10b的电极34的周边选择地形成绝缘膜26。此时，使用喷墨装置等的液滴喷出装置将绝缘膜的材料液体仅喷出到电极34的周边，干燥烧制而形成绝缘膜26。
接着如图6B所示，露出电极34的前端部。具体说，去除覆盖电极34的前端部的绝缘膜26、绝缘膜22和底膜24，露出电极34的前端部。绝缘膜26、绝缘膜22和底膜24的去除通过CMP(化学机械研磨)研磨等进行。CMP通过兼具研磨布对基板的机械研磨和向那里提供的研磨液产生的化学作用进行基板的研磨。通过研磨去除绝缘膜26、绝缘膜22和底膜24时，可研磨电极34的前端部。此时，由于完全去除底膜24，因此可防止半导体芯片层叠时的电极间的导通不良。
之后，通过溶剂等溶解粘接剂52，从基板10取下加强部件50。接着，通过在基板10的反面10b上贴附切割带(未示出)来切割基板10，可分离为单个的半导体芯片。照射CO2激光、YAG激光可切断基板10。通过以上得到图1的状态，完成本实施例的半导体芯片2。
(层叠结构)
层叠以上形成的半导体芯片2来形成三维安装的半导体器件。
图7是层叠本实施例的半导体芯片的状态的侧剖面图，是与图13的A部相当的部分的放大图。
各半导体芯片2a，2b配置成在下层半导体芯片2b的电极34的柱体部的上面放置上层半导体芯片2a的电极34的柱塞部的下端面。并且，通过插入焊剂层40彼此结合各半导体芯片2a，2b的电极34。具体说，通过回流溶解焊剂层40并且相互加压各半导体芯片2a，2b。由此，在焊剂层40和电极34的结合部形成焊剂合金，二者机械和电学结合。通过以上布线连接各半导体芯片2a，2b。根据需要在层叠的各半导体芯片彼此的间隙中填充密封材料。
但是，溶解的焊剂层40沿着上层半导体芯片2a的电极的柱塞部36的外周向上方变形，因此有时对接上层的半导体芯片2a的反面10b。焊剂层40上连接信号线，半导体芯片2a的反面10b上连接地，因此需要防止二者短路。关于这一点，在本实施例中，由于在半导体芯片2a的反面10b上形成绝缘膜26，可防止层叠半导体芯片时焊剂层40和半导体芯片2a的反面10b短路。
因此，可防止信号线和地短路并且进行三维安装。
近年来，由于要求半导体器件小型化和轻量化，大幅度蚀刻半导体基板的反面，将半导体芯片形成得非常薄。因此，加工反面蚀刻后的半导体基板时，有时半导体基板割裂等而破损。因此，在反面蚀刻后的半导体基板上仅实施必要的最小限度的加工。这样，不会想到在半导体基板的反面形成绝缘膜。但是，最近，开发出在蚀刻半导体基板的反面之前，通过在半导体基板的有源面上安装加强部件而自由加工反面蚀刻后的半导体基板的技术。该加强部件的安装技术可吸收半导体基板的有源面的凹凸并且安装加强部件，在半导体基板加工后自由取下加强部件。由此，以致于想到了当初在半导体基板的反面形成绝缘膜的本发明。
(再配置布线)
为了将如上所述层叠的半导体器件安装在电路基板上，希望进行再布线。首先简单说明再布线。
图8A和图8B是半导体芯片的再布线的说明图。
图8A所示的半导体芯片61的表面上沿着其对边形成多个电极62，因此相邻的电极彼此的间距变窄。将这样的半导体芯片61安装在电路基板上时，担心相邻的电极彼此短路。因此，为加宽电极彼此的间距，进行将沿着半导体芯片61的对边形成的多个电极62引出到中央部的再布线。
图8B是进行再布线的半导体芯片的平面图。半导体芯片61的表面中央部按矩阵状排列形成圆形的多个电极焊盘63。各电极焊盘63通过再布线64连接1个或多个电极62。由此，狭窄间距的电极62引出到中央部，宽间距化。
图9是图8B的A-A线的侧剖面图。。如上所述层叠形成的半导体器件上下反转，成为最下层的半导体芯片61的底面中央部上形成焊料抗蚀剂65。并且从电极62的柱体部向焊料抗蚀剂65的表面形成再布线64。再布线64的焊料抗蚀剂65侧的端部上形成电极焊盘63，该电极焊盘的表面上形成凸块78。凸块78例如是焊剂凸块，通过印刷法等形成。在半导体芯片61的整个底面上成型加强用的树脂66等。
(电路基板)
图10是电路基板的立体图。
图10中，层叠半导体芯片形成的半导体器件1安装在电路基板1000上。具体说，半导体器件1的最下层的半导体芯片上形成的凸块通过回流、FCB(倒片焊接)等相对电路基板1000的表面上形成的电极焊盘进行安装。与电路基板之间夹入各向异性导电膜等来安装半导体器件1。
(第二实施例)
接着使用图11说明作为本发明的第二实施例的半导体芯片。
图11是本实施例的半导体芯片的电极部分的侧剖面图。第二实施例的半导体芯片3与第一实施例的不同点仅仅是在半导体芯片3的反面侧的电极34的前端部与作为第二绝缘层的绝缘膜26的表面大致形成在同一面上。其他与上述第一实施例同样构成，因此省略详细说明。
第二实施例的半导体芯片3中，电极34的柱塞部36的下端面与半导体芯片3的反面10b上形成的绝缘膜26的表面大致形成在同一面上。为制造第二实施例的半导体芯片3，在图2C中穿孔孔部H3时形成比第一实施例浅的孔部H3。其结果是图5B中蚀刻基板10的反面10b时绝缘膜22的突出量比第一实施例小。图6A中在基板10的反面10b上形成绝缘膜26时，绝缘膜26形成得比第一实施例厚。并且图6B中通过研磨露出电极34的前端部时，研磨绝缘膜26的表面并且露出电极34的前端。由此，如图11所示，电极34的柱塞部36的下端面与半导体芯片3的反面10b上形成的绝缘膜26的表面大致在同一平面上露出。
第二实施例的半导体芯片中也与第一实施例同样在半导体芯片3的反面10b上形成绝缘膜26。
因此，如图7所示，层叠各半导体芯片时，可防止焊剂层40和上层的半导体芯片的反面10b的短路。因此，可防止信号线和地的短路并进行三维安装。
但是第一实施例中，电极34的柱塞部36的下端从绝缘膜26的表面突出形成。该半导体芯片层叠时相互加压半导体芯片时，仅上层半导体芯片的柱塞部对接下层半导体芯片，因此有时下层半导体芯片产生应力集中。这样，恐怕有下层半导体芯片割裂等破损。针对这个问题，第二实施例中，电极34的柱塞部36的下端与绝缘膜26的表面几乎在同一面上形成。由此，半导体芯片层叠时即便相互加压半导体芯片，在下层半导体芯片中不会产生应力集中，可防止下层半导体芯片的破损并且进行三维安装。即便不像第一实施例那样突出形成柱塞部36也可防止信号线与地的短路，正如上所述。
(第三实施例)
接着使用图12说明作为本发明的半导体器件的第三实施例的半导体芯片。
图12是本实施例的半导体芯片的电极部分的侧剖面图。本图中与图1相同结构的部分加上相同符号并省略说明。
本实施例的半导体器件中，基本结构与图1所示的第一实施例同样，但本实施例的半导体芯片100，其特征在于：在从半导体基板10的有源面10a向半导体基板10的反面10b形成的贯通孔H4内部，具有经作为第一绝缘层的绝缘膜22形成的电极主体37；和在半导体基板10的反面10b中在电极34的前端部形成、由比电极主体37的构成材料难以氧化的导电材料构成的电极前端部38。
即，在底膜24的内侧形成电极34，但该电极34由电极主体37和电极前端部38构成。此时，电极主体37与第一实施例所示的电极34具有相同结构。
另一方面，基板10的反面侧的电极主体37的柱塞部36的前端部上形成电极前端部38。该电极前端部38由比电极主体37的构成材料难以氧化的导电材料构成，例如由离子化倾向小的金属构成。具体说，由Au、Ag、Pt(白金)、Pd(钯)等形成电极前端部38。该电极前端部38覆盖柱塞部36的整个前端部形成。由此，可防止柱塞部36的前端面氧化。电极前端部可覆盖柱塞部的前端面的一部分形成。此时，在电极前端部的形成部分中可防止柱塞部的氧化，因此半导体芯片层叠时可结合电极彼此。因此，可避免电极彼此的导通不良。
电极前端部38的构成材料为Pt或Pd的情况下，半导体芯片2层叠时在后述的焊剂层40之间搬移形成化仅，因此需要将电极前端部38形成得很薄。此时，可防止电极主体37的柱塞部36的氧化，半导体芯片2层叠时电极前端部38的构成材料扩散到焊剂层40内，可在电极主体37和焊剂层40之间形成合金。针对这一点，电极前端部38的构成材料为Au或Ag时，半导体芯片2层叠时在与焊剂层40之间容易形成合金，因此可按任意厚度形成电极前端部38。
本实施例中，上述电极前端部38的前端面从绝缘膜26的表面突出形成。电极前端部38的突出高度设为例如10微米～20微米左右。由此，层叠多个半导体芯片时，可确保半导体芯片彼此的间隔，因此在各半导体芯片的间隙中容易填充密封材料等。通过调整电极前端部38的突出高度可调整层叠的半导体芯片彼此的间隔。在替代层叠后填充密封材料等而在层叠前在半导体芯片2的反面10b上涂布热硬化树脂等的情况下，也可避开突出的电极前端部38涂布热硬化树脂等，因此可确实进行半导体芯片的布线连接。
(制造方法)
接着使用图13A~图16B说明本实施例的半导体芯片的制造方法。
图13A~图16B是本实施例的半导体芯片的制造方法的说明图。各图中与图1相同的结构附加相同符号。
本实施例的制造方法中，形成电极前端部38之前的处理是与第一实施例的图2A~图3B的处理相同的，因此省略了。
首先如图3B所示，在露出的电极焊盘16的表面上，在剩余的绝缘膜22的表面上形成底膜24后，如图13A所示，在绝缘膜22和底膜24的内侧的凹部H0的底面上形成电极前端部38。
其具体顺序是首先通过作为液滴喷出装置的喷墨装置将包含电极前端部38的构成材料的液体向凹部H0的底面喷出。该液体及将作为电极前端部38的构成材料的Au、Ag等微粒子分散在乙醇类、有机酯类等的溶剂中的胶体状物质。该液体预先调整为通过喷墨装置可喷出的粘度来使用。喷墨装置是可从液滴喷出头喷出规定量的液滴来形成的。作为液滴喷出方式，可以是通过压电体元件的体积变化而喷出流体的压电喷射方式，可以是将电热变换体用作能量产生元件的方式。
接着干燥并烧制喷出的液体，形成电极前端部38。
即，通过高温干燥蒸发液体中的溶剂，烧制液体中的金属微粒子形成电极前端部38。这样通过使用喷墨装置喷出液体可向凹部H0底面正确地喷出规定量的液体。因此可高精度形成电极前端部38。
接着如图13B所示，在基板10上方形成抗蚀剂32，作为形成电极主体的掩膜。
其具体顺序是首先在基板10的上方的整个面上涂布抗蚀剂32。作为抗蚀剂32，可采用电镀用液体抗蚀剂或干膜等。也可使用蚀刻半导体器件中一般设计的Al电极时使用的抗蚀剂或具有绝缘性的树脂抗蚀剂，但以对后述的工序中使用的电镀液和蚀刻液具有耐蚀性为前提。
抗蚀剂32的涂布通过旋涂法、浸渍法、喷涂法等进行。这里，抗蚀剂32的厚度设定为与应形成的电极主体的柱体部的高度加上焊剂层的厚度所得高度相同。涂布抗蚀剂32后进行预烘烤。
接着将应形成电极的柱体部的平面形状布图在抗蚀剂中。
具体说，通过使用形成规定图案的掩膜进行曝光处理和显影处理，布图抗蚀剂32。这里，如果柱体部的平面形状为矩形，则抗蚀剂32中布图矩形形状的开口部。开口部的大小对应半导体芯片的电极的间距等设定，但例如形成为边长120微米的四方形或边长80微米的四方形大小。设定开口部的大小，以便布图后不产生抗蚀剂32的倒下。
以上说明了形成抗蚀剂32来包围电极主体的柱体部的方法。但是，并非必须形成抗蚀剂32来包围柱体部的整个外周。例如，仅在图13B的纸面的左右方向相邻形成电极的情况下，在纸面的纵深方向上可不形成抗蚀剂32。这样，抗蚀剂32沿着柱体部的外形形状的至少一部分形成。
以上说明了使用光刻技术形成抗蚀剂32的方法。但是，该方法形成抗蚀剂32时，在整个面上涂布抗蚀剂时其一部分进入孔部H3，即便进行显影处理也担心在孔部H3内残留残渣。因此，最好是通过使用例如干膜或通过使用丝网印刷等的印刷法在布图的状态下形成抗蚀剂32。通过使用喷墨装置，仅在抗蚀剂32的形成位置上喷出抗蚀剂的液滴，可在布图状态下形成抗蚀剂32。这样，抗蚀剂可不进入孔部H3内而形成抗蚀剂32。
接着如图14A所示，通过以抗蚀剂32为掩膜向凹部H0填充电极主体37的构成材料，形成电极主体37。电极材料的填充通过电镀处理或CVD法等进行。电镀处理中使用例如电化学镀(ECP)法。作为电镀处理的电极，使用构成底膜24的屏蔽层。将杯式电镀装置用作电镀装置。杯式电镀装置是以从杯形状的容器喷出电镀液来电镀为特征的装置。由此，在凹部H0内部填充电极材料形成电极主体37的柱塞部36。抗蚀剂32上形成的开口部中也填充电极材料，形成电极主体37的柱体部35。
接着，电极主体37的柱体部35上面形成焊剂层40。焊剂层40的形成通过焊剂电镀法、丝网印刷等的印刷法等进行。作为焊剂电镀电极，可使用构成底膜24的屏蔽层。作为电镀装置使用杯式电镀装置。另一方面，可替代焊剂层40而形成SnAg等构成的硬焊料层。硬焊料层也可通过电镀法、印刷法等形成。通过以上得到如图14A所示的状态。
接着如图14B所示，使用剥离液剥离(去除)抗蚀剂32。剥离液可使用偶氮水等。接着去除基板10的上方露出的底膜24。
其具体顺序首先在基板10上方的整个面上涂布抗蚀剂等，布图电极主体37的柱体部35的形状。接着，以布图的抗蚀剂为掩膜，干蚀刻底膜24。替代焊剂层40来形成硬焊料层的情况下，可将该硬焊料层作为掩膜蚀刻底膜24。此时，由于不需要光刻，可简化制造工序。
接着如图15A所示，上下反转基板10在基板10下方安装加强部件50。作为加强部件50可采用保护膜等，但采用玻璃等的硬质材料较好。由此，加工基板10的反面10b时，可防止基板10产生割裂等。加强部件50经粘接剂52等安装在基板10上。作为粘接剂52希望使用热硬化性粘接剂或光硬化性粘接剂等的硬化性粘接剂。由此，可吸收基板10的有源面10a的凹凸并且牢固地安装加强部件50。另外，将紫外线硬化性粘接剂等的光硬化粘接剂用作粘接剂52的情况下，作为加强部件50采用玻璃等的透光性材料较好。此时，通过从加强部件50的外侧照射光可简单地硬化粘接剂52。
接着如图15B所示，蚀刻基板10的反面10b的整个面，使绝缘膜22的前端部露出，在基板10的反面10b外侧配置电极前端部38的前端面。该蚀刻中可使用湿蚀刻或干蚀刻之一。如果粗研磨基板10的反面10b后进行蚀刻露出绝缘膜22的前端部，则可缩短制造时间。与基板10的蚀刻同时可蚀刻去除绝缘膜22和底膜24。
接着如图16A所示，在基板10的反面10b的整个面上形成作为第二绝缘层的绝缘膜26。作为绝缘膜26形成SiO2、SiN等覆盖膜的情况下，通过CVD法形成较好。作为绝缘膜26形成PI等的覆盖膜的情况下，较好是通过旋涂法涂布液态覆盖膜材料并干燥、烧制而形成。可使用SOG形成绝缘膜26。SOG是在涂布后在400℃左右的温度下烘烤成为SiO2的液体，为了平坦化的目的而用于LSI的层间绝缘膜。具体说，是以硅氧烷结合为基本构造的聚合物，乙醇等用作溶剂。涂布该SOG的情况下也使用旋涂法。
替代在基板10的反面10b的整个面上形成绝缘膜26，可仅在基板10的反面10b的电极前端部38的周边选择地形成绝缘膜26。此时，使用喷墨装置等将绝缘膜的材料液体仅喷出到电极前端部38的周边，干燥烧制而形成绝缘膜26。
接着如图16B所示，露出电极前端部38的前端面。
具体说，去除覆盖电极前端部38的前端面的绝缘膜26、绝缘膜22和底膜24，露出电极前端部38的前端面。绝缘膜26、绝缘膜22和底膜24的去除通过CMP研磨等进行。CMP通过兼具研磨布对基板的机械研磨和向那里提供的研磨液产生的化学作用进行基板的研磨。通过研磨去除绝缘膜26、绝缘膜22和底膜24时，可研磨电极前端部38的前端面。此时，由于完全去除底膜24，因此可防止半导体芯片层叠时的电极间的导通不良。
之后，通过溶剂等溶解粘接剂52，从基板10取下加强部件50。接着，通过在基板10的反面10b上贴附切割带(未示出)来切割基板10，可分离为单个的半导体芯片。照射CO2激光、YAG激光可切断基板10。通过以上得到图12所示的状态，完成本实施例的半导体芯片100。
(层叠结构)
层叠以上形成的半导体芯片100来形成三维安装的半导体器件。
图17是层叠本实施例的半导体芯片的状态的侧剖面图，是与图14的A部相当的部分的放大图。各半导体芯片100a，100b配置成在下层半导体芯片100b的电极主体37的柱体部的上面放置上层半导体芯片100a的电极前端部38。并且，通过插入焊剂层40彼此结合各半导体芯片100a，100b的电极34。具体说，通过回流溶解焊剂层40并且相互加压各半导体芯片100a，100b。由此，在焊剂层40和电极前端部38的结合部形成焊剂合金，二者机械和电学结合。通过以上布线连接各半导体芯片100a，100b。根据需要在层叠的各半导体芯片彼此的间隙中填充密封材料。
但是，溶解的焊剂层40沿着上层半导体芯片100a的电极前端部38的外周向上方变形，因此有时对接上层的半导体芯片100a的反面10b。焊剂层40上连接信号线，半导体芯片100a的反面10b上连接地，因此需要防止二者短路。关于这一点，在本实施例中，由于在半导体芯片100a的反面10b上形成绝缘膜26，可防止层叠半导体芯片时焊剂层40和半导体芯片100a的反面10b短路。因此，可防止信号线和地短路并且进行三维安装。
本实施例中，在半导体芯片100a的反面侧的电极主体37的前端部形成比电极主体37的构成材料难以氧化的导电材料构成的电极前端部38。由此，防止半导体芯片100a的电极34因氧化而湿润性降低。这样，在从半导体芯片2a的形成开始经过长时间后层叠半导体芯片100a的情况下，也可在焊剂层40和电极前端部38之间形成焊剂合金，进行电极34彼此的结合，可避免电极34彼此的导通不良。期结果是可提高三维安装的半导体器件的成品率。
以上说明了第三实施例，但本实施例的半导体器件当然可适用于第一实施例所示的再配置布线和电路基板。
(第四实施例)
接着使用图18说明作为本发明的半导体器件的第四实施例的半导体芯片。
图18是本实施例的半导体芯片的电极部分的侧剖面图。
本实施例的半导体芯片101尤其与第三实施例不同的仅仅是半导体芯片101反面侧的电极前端部38的前端面与作为第二绝缘层的绝缘膜26的表面大致形成在同一面上。其他为与第三实施例相同的结构，省略详细说明。
第四实施例的半导体芯片101中，电极前端部38的前端面与半导体芯片101的反面10b上形成的绝缘膜26的表面大致形成在同一面上。为制造第四实施例的半导体芯片101，在图2C中穿孔孔部H3时形成比第三实施例浅的孔部H3。其结果是图15B中蚀刻基板10的反面10b时绝缘膜22的突出量比第三实施例小。图16A中在基板10的反面10b上形成绝缘膜26时，绝缘膜26形成得比第三实施例厚。并且图16B中通过研磨露出电极前端部38的前端面时，研磨绝缘膜26的表面并且露出电极前端部38的前端。由此，如图18所示，电极前端部38的前端面与半导体芯片101的反面10b上形成的绝缘膜26的表面大致在同一平面上露出。
第四实施例的半导体芯片中也与第三实施例同样在半导体芯片101的反面侧的电极主体37的前端部形成比电极主体37的构成材料难以氧化的导电材料构成的电极前端部38。因此，可防止半导体芯片101的电极34氧化。在半导体芯片101的反面10b上形成绝缘膜26。因此，如图17所示，层叠各半导体芯片时，可防止焊剂层40和上层的半导体芯片的反面10b的短路。
但是第三实施例中，电极前端部38的前端面从绝缘膜26的表面突出形成。该半导体芯片层叠时相互加压半导体芯片时，仅上层半导体芯片的电极前端部38对接下层半导体芯片，因此有时下层半导体芯片产生应力集中。这样，恐怕有下层半导体芯片割裂等破损。针对这个问题，第四实施例中，电极前端部38的前端面与绝缘膜26的表面几乎在同一面上形成。由此，半导体芯片层叠时即便相互加压半导体芯片，在下层半导体芯片中不会产生应力集中，可防止下层半导体芯片的破损并且进行三维安装。即便不像第三实施例那样突出形成电极前端部38的前端面也可防止信号线与地的短路，正如上所述。
(电子设备)
接着使用图19说明包括上述半导体器件的电子设备。
图19是便携电话的立体图。
上述半导体器件配置在便携电话30的框体内部。
上述半导体器件可适用于便携电话以外的种种电子设备。例如，可适用于包括液晶投影仪、对应多媒体的个人计算机(PC)和工程工作站(EWS)、寻呼机、文字处理器、电视、取景器型或监视器正视型的录像带记录器、电子记事本、电子台式计算机、车导航装置、POS终端、触摸屏的装置等的电子设备。
上述实施例的半导体芯片置换为电子元件，可制造电子部件。作为利用这种电子元件制造的电子部件，可举出例如光元件、电阻器、电容器、线圈、振荡器、滤波器、温度传感器、热度计、电位器和保险丝等。
本发明的技术范围不限定于上述实施例，在不背离本发明的宗旨的范围中，包含对上述实施例的各种变更。即，实施例所举出的具体材料、层结构等只不过是一个例子，可进行适当变更。

Claims (33)

1.一种半导体器件的制造方法，具有贯通半导体基板的电极，包括：
从形成有集成电路的半导体基板的有源面至上述半导体基板的内部形成凹部的工序；
在上述凹部的内面形成第一绝缘层的工序；
在上述第一绝缘层的内侧填充导电材料来形成电极的工序；
蚀刻上述半导体基板的反面使上述第一绝缘层的前端部露出的工序；
在上述半导体基板的反面形成第二绝缘层的工序；和
去除上述电极前端部的上述第一绝缘层和上述第二绝缘层以使上述电极的前端部露出的工序。
2.根据权利要求1所述的半导体器件的制造方法，还包括：
在蚀刻上述半导体基板的反面之前，经硬化性粘接剂将上述半导体基板的加强部件安装在上述半导体基板的有源面上的工序。
3.根据权利要求1所述的半导体器件的制造方法，还包括：
在形成上述电极之前，在上述第一绝缘层的内侧形成防止上述导电材料扩散到上述半导体基板的阻挡层的工序；和
去除上述电极前端部的上述第一绝缘层和上述第二绝缘层的同时，去除上述电极前端部的上述阻挡层，使上述电极前端部露出的工序。
4.根据权利要求1所述的半导体器件的制造方法，在形成上述第二绝缘层的工序中，通过CVD法形成构成上述第二绝缘层的氧化硅或氮化硅的覆盖膜。
5.根据权利要求1所述的半导体器件的制造方法，在形成上述第二绝缘层的工序中，通过旋涂法涂布作为上述第二绝缘层的原材料的液态的SOG或聚酰胺。
6.根据权利要求1所述的半导体器件的制造方法，形成上述电极的工序还具有：在上述第一绝缘层的内侧的上述凹部底面形成由第一导电材料构成的电极前端部的工序；和接着上述电极前端部在上述第一绝缘层内侧形成由第二导电材料构成的电极主体的工序，
使上述电极露出的工序是去除上述电极前端部的前端面上形成的上述第一绝缘层以使上述电极前端部露出的工序，
上述第一导电材料比上述第二导电材料难以氧化。
7.根据权利要求6所述的半导体器件的制造方法，形成上述电极前端部的工序是，通过液体喷出装置向上述第一绝缘层的内侧的上述凹部底面喷出包含上述第一导电材料的液体，并烧制上述喷出的液体。
8.一种半导体器件的制造方法，具有贯通半导体基板的电极，包括：
从形成集成电路的半导体基板的有源面开始至上述半导体基板的内部形成凹部的工序；
在上述凹部的内面形成第一绝缘层的工序；
在上述第一绝缘层的内侧的上述凹部底面形成由第一导电材料构成的电极前端部的工序；
接着上述电极前端部在上述第一绝缘层的内侧形成由第二导电材料构成的电极主体的工序；
蚀刻上述述半导体基板的反面使上述第一绝缘层的前端部露出的工序；
去除上述电极前端部的前端面上形成的上述第一绝缘层以使上述电极前端部露出的工序，
使用比上述第二导电材料难以氧化的材料作为上述第一导电材料。
9.根据权利要求8所述的半导体器件的制造方法，形成上述电极前端部的工序是，通过液体喷出装置向上述第一绝缘层的内侧的上述凹部底面喷出包含上述第一导电材料的液体，并烧制上述喷出的液体。
10.根据权利要求8所述的半导体器件的制造方法，在蚀刻上述述半导体基板的反面工序后，具有在上述半导体基板的反面上形成第二绝缘层的工序，
在去除上述电极前端部的前端面上形成的上述第一绝缘层的工序中，也去除上述电极前端部的前端面上形成的上述第二绝缘层，以使上述电极前端部露出。
11.一种半导体器件，使用权利要求1所述的半导体器件的制造方法制造。
12.一种半导体器件，层叠多个权利要求11所述的半导体器件，经焊剂或焊料电连接上下相邻的上述半导体器件的上述电极。
13.一种半导体器件，包括：
形成有集成电路的半导体基板；
在从上述半导体基板的有源面开始至上述半导体基板的反面形成的贯通孔内部，介有第一绝缘层地形成的电极；和
在上述半导体基板的反面，至少在上述电极的周边形成的第二绝缘层。
14.根据权利要求13所述的半导体器件，在上述半导体基板的反面侧的上述电极的前端面，从上述第二绝缘层的表面突出地形成。
15.根据权利要求13所述的半导体器件，在上述半导体基板的反面侧的上述电极的前端面，与上述第二绝缘层的表面大致形成在同一面上。
16.根据权利要求13所述的半导体器件，上述第二绝缘层由氧化硅、氮化硅或聚酰胺构成。
17.一种半导体器件，层叠多个权利要求13所述的半导体器件，经焊剂或焊料电连接上下相邻的上述半导体器件的上述电极。
18.一种半导体器件，使用权利要求8所述的半导体器件的制造方法制造。
19.一种半导体器件，层叠多个权利要求18所述的半导体器件，经焊剂或焊料电连接上下相邻的上述半导体器件的上述电极前端部和另一上述半导体器件的上述电极主体。
20.一种半导体器件，包括：
形成有集成电路的半导体基板；
在从上述半导体基板的有源面开始至上述半导体基板的反面形成的贯通孔内部，介有第一绝缘层地形成的电极主体；和
在上述半导体基板的反面侧的上述电极主体的前端部形成、由比上述电极主体的构成材料难以氧化的导电材料构成的电极前端部。
21.根据权利要求20所述的半导体器件，上述电极前端部的构成材料是金或银。
22.根据权利要求20所述的半导体器件，在上述半导体器件的反面，至少在上述电极前端部的周边形成第二绝缘层。
23.根据权利要求22所述的半导体器件，上述电极前端部的前端面从上述第二绝缘层的表面突出地形成。
24.根据权利要求22所述的半导体器件，上述电极前端部的前端面与上述第二绝缘层的表面大致形成在同一面上。
25.一种半导体器件，层叠有多个权利要求20所述的半导体器件，经焊剂或焊料电连接上下相邻的一方上述半导体器件的上述电极前端部和另一上述半导体器件的上述电极主体。
26.一种电路基板，安装权利要求12所述的半导体器件。
27.一种电路基板，安装权利要求13所述的半导体器件。
28.一种电路基板，安装权利要求19所述的半导体器件。
29.一种电路基板，安装权利要求25所述的半导体器件。
30.一种电子设备，具有权利要求12所述的半导体器件。
31.一种电子设备，具有权利要求13所述的半导体器件。
32.一种电子设备，具有权利要求19所述的半导体器件。
33.一种电子设备，具有权利要求25所述的半导体器件。
CNB2004100287559A 2003-03-17 2004-03-15 半导体器件的制造方法、半导体器件、电路基板和电子设备 Expired - Lifetime CN1321437C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003072337A JP2004281793A (ja) 2003-03-17 2003-03-17 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP2003072337 2003-03-17
JP2003076111A JP3951944B2 (ja) 2003-03-19 2003-03-19 半導体装置の製造方法
JP2003076111 2003-03-19

Publications (2)

Publication Number Publication Date
CN1531027A true CN1531027A (zh) 2004-09-22
CN1321437C CN1321437C (zh) 2007-06-13

Family

ID=33455413

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100287559A Expired - Lifetime CN1321437C (zh) 2003-03-17 2004-03-15 半导体器件的制造方法、半导体器件、电路基板和电子设备

Country Status (5)

Country Link
US (1) US7214615B2 (zh)
KR (1) KR100636449B1 (zh)
CN (1) CN1321437C (zh)
DE (1) DE102004012845B4 (zh)
TW (1) TWI239629B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524753B2 (en) * 2005-06-17 2009-04-28 Shinko Electric Industries Co., Ltd. Semiconductor device having through electrode and method of manufacturing the same
CN100511617C (zh) * 2006-09-21 2009-07-08 日月光半导体制造股份有限公司 立体式封装结构及其制造方法
CN101299902B (zh) * 2007-04-30 2010-04-07 欣兴电子股份有限公司 线路板的线路结构及其线路工艺
CN102190279A (zh) * 2010-03-03 2011-09-21 株式会社东芝 半导体装置
CN101609828B (zh) * 2008-06-17 2012-04-25 瑞萨电子株式会社 半导体器件以及半导体器件的制造方法
CN102479808A (zh) * 2010-11-26 2012-05-30 三星电子株式会社 半导体器件及其制造方法
CN102522369A (zh) * 2007-08-16 2012-06-27 美光科技公司 穿衬底互连件的形成方法
CN102655136A (zh) * 2011-02-11 2012-09-05 海力士半导体有限公司 半导体芯片及其制造方法
CN105990166A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶圆键合方法

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
TWI303864B (en) 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR100651124B1 (ko) * 2004-11-08 2006-12-06 삼성전자주식회사 Ｗｂｇａ형 반도체 패키지 및 그 제조방법
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
JP4170313B2 (ja) * 2005-05-24 2008-10-22 シャープ株式会社 半導体装置の製造方法
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP2007035911A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
KR100884238B1 (ko) * 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
JP2007335636A (ja) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp 半導体装置
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
JP4312786B2 (ja) * 2006-11-02 2009-08-12 Ｏｋｉセミコンダクタ株式会社 半導体チップの製造方法
JP2008235555A (ja) * 2007-03-20 2008-10-02 Shinko Electric Ind Co Ltd 電子装置の製造方法及び基板及び半導体装置
KR100843240B1 (ko) * 2007-03-23 2008-07-03 삼성전자주식회사 웨이퍼 레벨 스택을 위한 반도체 소자 및 웨이퍼 레벨스택을 위한 반도체 소자의 관통전극 형성방법
KR101387701B1 (ko) * 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
JP2009055004A (ja) * 2007-08-24 2009-03-12 Honda Motor Co Ltd 貫通配線構造
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
KR20090047776A (ko) * 2007-11-08 2009-05-13 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7928011B2 (en) * 2008-01-04 2011-04-19 Qimonda Ag Method for structuring a substrate using a metal mask layer formed using a galvanization process
DE102009018603B9 (de) 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
TWI389291B (zh) * 2008-05-13 2013-03-11 Ind Tech Res Inst 三維堆疊晶粒封裝結構
TWI420648B (zh) * 2008-05-13 2013-12-21 Ind Tech Res Inst 三維堆疊晶粒封裝結構的製造方法
KR20100021856A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치
KR101002680B1 (ko) * 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20100045857A (ko) * 2008-10-24 2010-05-04 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
US20100171197A1 (en) * 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
JP5885904B2 (ja) * 2009-08-07 2016-03-16 東京エレクトロン株式会社 半導体装置の製造方法
KR101069288B1 (ko) * 2009-08-10 2011-10-05 주식회사 하이닉스반도체 반도체 패키지
US8399987B2 (en) * 2009-12-04 2013-03-19 Samsung Electronics Co., Ltd. Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers
EP2378548A1 (en) 2010-04-19 2011-10-19 Nanda Technologies GmbH Methods of processing and inspecting semiconductor substrates
KR101204187B1 (ko) 2010-11-02 2012-11-23 삼성전기주식회사 소성 접합을 이용한 파워 모듈 및 그 제조 방법
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US8525168B2 (en) * 2011-07-11 2013-09-03 International Business Machines Corporation Integrated circuit (IC) test probe
FR2978610A1 (fr) * 2011-07-28 2013-02-01 St Microelectronics Crolles 2 Procede de realisation d'une liaison electriquement conductrice traversante et dispositif integre correspondant
US9484259B2 (en) 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US9082832B2 (en) 2011-09-21 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US8558389B2 (en) 2011-12-08 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming guard ring around conductive TSV through semiconductor wafer
US8809191B2 (en) 2011-12-13 2014-08-19 Stats Chippac, Ltd. Semiconductor device and method of forming UBM structure on back surface of TSV semiconductor wafer
US8742591B2 (en) * 2011-12-21 2014-06-03 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer in notches around conductive TSV for stress relief
US8940637B2 (en) 2012-07-05 2015-01-27 Globalfoundries Singapore Pte. Ltd. Method for forming through silicon via with wafer backside protection
US8952542B2 (en) * 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9076655B2 (en) 2013-01-16 2015-07-07 Stats Chippac, Ltd. Semiconductor device and method of forming through-silicon-via with sacrificial layer
US20140225248A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
KR20140104778A (ko) * 2013-02-21 2014-08-29 삼성전자주식회사 관통전극을 갖는 반도체 소자의 제조방법
KR101507228B1 (ko) * 2013-06-20 2015-03-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9484325B2 (en) * 2013-10-09 2016-11-01 Invensas Corporation Interconnections for a substrate associated with a backside reveal
US9299624B2 (en) * 2014-01-21 2016-03-29 United Microelectronics Corp. Stacked semiconductor structure and manufacturing method for the same
US10163705B2 (en) 2014-04-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Profile of through via protrusion in 3DIC interconnect
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10204893B2 (en) * 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US11508619B2 (en) 2018-01-26 2022-11-22 Agency For Science, Technology And Research Electrical connection structure and method of forming the same
CN108260038B (zh) * 2018-03-23 2024-02-13 苏州登堡电子科技有限公司 簧式振壁传声装置
JP7202784B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
CN110556301B (zh) 2018-05-30 2024-10-29 住友电工光电子器件创新株式会社 半导体器件及其制造方法
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988045B2 (ja) 1991-09-13 1999-12-06 富士通株式会社 ベアチップの構造およびベアチップの実装構造
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
WO1996019829A1 (en) * 1994-12-22 1996-06-27 Pace Benedict G Device for superheating steam
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
WO1998019337A1 (en) * 1996-10-29 1998-05-07 Trusi Technologies, Llc Integrated circuits and methods for their fabrication
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JP3397689B2 (ja) 1998-06-01 2003-04-21 株式会社東芝 マルチチップ半導体装置およびその製造方法
JP4040819B2 (ja) 1999-02-03 2008-01-30 株式会社東芝 ウェーハの分割方法及び半導体装置の製造方法
JP4547728B2 (ja) 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
JP3792954B2 (ja) * 1999-08-10 2006-07-05 株式会社東芝 半導体装置の製造方法
JP2002025948A (ja) 2000-07-10 2002-01-25 Canon Inc ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法
JP4110390B2 (ja) 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
JP2004228392A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp 半導体装置の製造方法および半導体モジュールの製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524753B2 (en) * 2005-06-17 2009-04-28 Shinko Electric Industries Co., Ltd. Semiconductor device having through electrode and method of manufacturing the same
CN100511617C (zh) * 2006-09-21 2009-07-08 日月光半导体制造股份有限公司 立体式封装结构及其制造方法
CN101299902B (zh) * 2007-04-30 2010-04-07 欣兴电子股份有限公司 线路板的线路结构及其线路工艺
CN102522369B (zh) * 2007-08-16 2014-12-24 美光科技公司 穿衬底互连件的形成方法
US10685882B2 (en) 2007-08-16 2020-06-16 Micron Technology, Inc. Methods of forming through substrate interconnects
US9685375B2 (en) 2007-08-16 2017-06-20 Micron Technology, Inc. Methods of forming through substrate interconnects
CN102522369A (zh) * 2007-08-16 2012-06-27 美光科技公司 穿衬底互连件的形成方法
US8927410B2 (en) 2007-08-16 2015-01-06 Micron Technology, Inc. Methods of forming through substrate interconnects
CN101609828B (zh) * 2008-06-17 2012-04-25 瑞萨电子株式会社 半导体器件以及半导体器件的制造方法
CN102190279B (zh) * 2010-03-03 2014-07-09 株式会社东芝 半导体装置
CN102190279A (zh) * 2010-03-03 2011-09-21 株式会社东芝 半导体装置
CN102479808B (zh) * 2010-11-26 2016-08-03 三星电子株式会社 半导体器件及其制造方法
CN102479808A (zh) * 2010-11-26 2012-05-30 三星电子株式会社 半导体器件及其制造方法
CN102655136A (zh) * 2011-02-11 2012-09-05 海力士半导体有限公司 半导体芯片及其制造方法
CN102655136B (zh) * 2011-02-11 2016-06-08 海力士半导体有限公司 半导体芯片及其制造方法
CN105990166A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶圆键合方法

Also Published As

Publication number Publication date
CN1321437C (zh) 2007-06-13
KR100636449B1 (ko) 2006-10-18
TW200427052A (en) 2004-12-01
TWI239629B (en) 2005-09-11
US20040238927A1 (en) 2004-12-02
DE102004012845B4 (de) 2021-05-06
DE102004012845A1 (de) 2005-01-13
US7214615B2 (en) 2007-05-08
KR20040082297A (ko) 2004-09-24

Similar Documents

Publication Publication Date Title
CN1531027A (zh) 半导体器件的制造方法、半导体器件、电路基板和电子设备
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1227721C (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1327263A (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1185709C (zh) 半导体装置及其制造方法
CN1812089A (zh) 半导体装置及其制造方法、电路基板、以及电子仪器
CN1210792C (zh) 半导体器件及其制造方法
CN1581483A (zh) 半导体装置及其制造方法、电路基板及电子机器
CN1893078A (zh) 电子基板、电子基板的制造方法、及电子设备
CN1534770A (zh) 半导体装置、电路基板以及电子设备
CN1303659C (zh) 半导体装置和层叠型半导体装置及其制造方法
CN1174409A (zh) 半导体器件及其制造方法
CN1671273A (zh) 具有通孔互连的装置及其制造方法
CN1917149A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1518105A (zh) 半导体芯片、半导体晶片及半导体装置及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1601727A (zh) 中间芯片模块、半导体器件、电路基板、电子设备
CN1812075A (zh) 半导体装置的制造方法、半导体装置、及叠层半导体装置
CN1738027A (zh) 半导体芯片及其制造方法、半导体装置及其制造方法
CN1976014A (zh) 半导体器件及其制造方法
CN1901163A (zh) 连续电镀制作线路组件的方法及线路组件结构
CN1585123A (zh) 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺
CN1190843C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: SEIKO EPSON CORP.

Effective date: 20120419

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120419

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070613