CN1956177A - 芯片结构、芯片封装结构及其工艺 - Google Patents
芯片结构、芯片封装结构及其工艺 Download PDFInfo
- Publication number
- CN1956177A CN1956177A CN 200510114618 CN200510114618A CN1956177A CN 1956177 A CN1956177 A CN 1956177A CN 200510114618 CN200510114618 CN 200510114618 CN 200510114618 A CN200510114618 A CN 200510114618A CN 1956177 A CN1956177 A CN 1956177A
- Authority
- CN
- China
- Prior art keywords
- chip
- opening
- elastic
- layer
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims description 33
- 239000010410 layer Substances 0.000 claims abstract description 171
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000011241 protective layer Substances 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 19
- 238000003466 welding Methods 0.000 claims abstract description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 62
- 239000010931 gold Substances 0.000 claims description 62
- 229910052737 gold Inorganic materials 0.000 claims description 62
- 239000002245 particle Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 29
- 239000000084 colloidal system Substances 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000003292 glue Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 239000002861 polymer material Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000004642 Polyimide Substances 0.000 abstract description 4
- 229920001721 polyimide Polymers 0.000 abstract description 4
- 229920000642 polymer Polymers 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 description 34
- 230000001070 adhesive effect Effects 0.000 description 34
- 238000010586 diagram Methods 0.000 description 11
- 238000012858 packaging process Methods 0.000 description 11
- 239000008187 granular material Substances 0.000 description 9
- 230000005496 eutectics Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000012536 packaging technology Methods 0.000 description 5
- 230000008602 contraction Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
一种芯片结构，包括芯片、保护层、弹性层以及金属层，而凸块还可设置于金属层上，用以电连接芯片的焊垫。保护层与弹性层覆盖于芯片的主动表面，且保护层与弹性层分别具有开口，用以显露焊垫的上表面。其中，弹性层可增加凸块热压接合于基板的接点的电特性，而弹性层的材质例如是聚酰亚胺或其它高分子聚合物。此外，本芯片结构还可设置多个弹性粒状物于凸块底部，以增加凸块的接合可靠性。
Description
技术领域
本发明涉及一种半导体工艺及结构，且特别涉及一种芯片封装工艺及其结构。
背景技术
在芯片封装技术中，薄膜封装(Tape Carrier Package，TCP)是近几年主要的液晶显示器驱动芯片(IC)的封装方式，但是由于卷带材料与结构特性的限制，当利用较细小的内引脚接合芯片时，卷带的制造与后续芯片接合工艺都非常困难，所以在未来讲求轻、薄、短、小的需求下，覆晶薄膜(Chip on Film，COF)以及晶粒与玻璃基板接合封装(Chip on Glass，COG)应运而生。目前COF的封装方式有利用各向异性导电胶(AnisotropicConductive Film，ACF)垂直导通接合、利用凸块热压产生共晶结合以及利用非导电胶(Non-Conductive Polymer，NCP/NCF)热压固化后产生的收缩接合。
请参照图1，其为公知的利用各向异性导电胶垂直导通接合的封装结构的示意图。各向异性导电胶100主要的功能是提供金凸块110与接点120垂直方向的电气导通，其利用导电粒子102在压合后变形产生导电的效果，至于水平方向胶体104则具绝缘效果，而金凸块110与接点120之间必须压到足够数量的导电粒子102，以得到较低的接触阻抗。目前导电粒子102的粒径可小到约3～5微米，其散乱分布在胶体104中，因而高密度的导电粒子102很有可能聚集在金凸块110间的区域中而造成桥接短路，或是因导电粒子102不均匀分布而导致开路或接触阻抗不同。因此，导电粒子102的分布均匀性以及密度将影响金凸块110与接点120接合后的电特性。
接着，请参照图2，其为公知的利用共晶结合的封装结构的示意图。共晶结合主要是利用均匀的加热与加压使金凸块110与锡块122因共晶而结合。由于共晶结合的强度高与可靠性高，且不会产生桥接短路的问题，因而可应用在微小接点间距的封装结构中。
接着，请参照图3，其为公知的利用非导电胶收缩接合的封装结构的示意图。非导电胶130通过本身热压固化后产生的收缩力，以使金凸块110与接点120之间维持一定的接触应力并导通，但非导电胶130在高温的环境中会产生热涨现象，使得金凸块110与接点120之间的接触应力明显下降，而接触阻抗也随之上升。因此，非导电胶130热涨冷缩的特性将直接影响金凸块110与接点120接合后的电特性。
鉴于上述情况，如何在现有的芯片封装技术中，提高金凸块与接点之间的接合可靠性，以避免桥接短路或胶体热涨冷缩等问题而影响金凸块与接点接合后的电特性，乃是当务之急。
发明内容
本发明的目的就是提供一种芯片结构及其凸块工艺，具有应力缓冲的弹性层及/或弹性粒状物于凸块的底部，以提高凸块的接合可靠性。
本发明的另一目的是提供一种芯片封装结构及其工艺，具有应力缓冲的弹性层及/或弹性粒状物于凸块的底部，以提高凸块与接点接合后的电特性及可靠性。
本发明提出一种芯片结构，包括芯片、保护层、弹性层以及金属层。芯片具有主动表面，且芯片具有至少一个焊垫，其设置于主动表面。保护层覆盖主动表面，且保护层具有至少一个第一开口，其对应暴露焊垫的表面。此外，弹性层覆盖保护层，且弹性层具有至少一个第二开口，其对应暴露第一开口。另外，金属层至少覆盖焊垫的该表面。
依照本发明的一实施例所述，弹性层的材质例如为高分子聚合材料，而金属层还可对应连接金凸块或焊料凸块，且金凸块或焊料凸块的顶部突出于第二开口之外。其中，金属层的材质例如选自金、钛、钨、铬、铜及其合金。
依照本发明的一实施例所述，芯片结构还可包括至少一个挡块，其设置于弹性层的第二开口周围。此外，芯片结构还包括多个弹性粒状物，突出于弹性层的第二开口周围，且金属层还覆盖这些弹性粒状物。其中，弹性粒状物例如设置于弹性层的第二开口与挡块之间。
本发明另提出一种芯片结构，包括芯片、保护层、多个弹性粒状物以及金属层。芯片具有主动表面，且芯片具有至少一个焊垫，其设置于主动表面。保护层覆盖主动表面，且保护层具有至少一个开口，其对应暴露焊垫的表面。此外，多个弹性粒状物设置于开口周围，且金属层至少覆盖焊垫的表面及这些弹性粒状物。其中，芯片结构还可包括至少一个挡块，其设置于保护层的开口及这些弹性粒状物的外围。
依照本发明的一实施例所述，弹性层的材质例如为高分子聚合材料，而金属层还可对应连接金凸块或焊料凸块，且金凸块或焊料凸块的顶部突出于开口之外。其中，金属层的材质例如选自金、钛、钨、铬、铜及其合金。
依照本发明的一实施例所述，金凸块的顶部具有凹陷部以及凸起表面，凹陷部对应位于开口上方，而凸起表面的形状对应这些弹性粒状物的形状。
本发明提出一种凸块工艺，包括下列步骤：首先，提供晶片，该晶片包括多个芯片以及保护层，而每一芯片具有至少一个焊垫，其暴露于保护层的第一开口中。形成弹性层于保护层上，弹性层具有至少一个第二开口，其对应暴露第一开口。形成金属层于第一开口以及第二开口中，该金属层至少覆盖焊垫。之后，形成凸块于金属层上。此外，形成弹性层的步骤中，还可包括形成至少一个挡块于弹性层的第二开口周围。
本发明另提出一种凸块工艺，包括下列步骤：首先，提供晶片，该晶片包括多个芯片以及保护层，而每一芯片具有至少一个焊垫，其暴露于保护层的开口中。形成多个弹性粒状物于保护层的开口周围。形成金属层于开口中，该金属层至少覆盖焊垫及这些弹性粒状物。之后，形成凸块于金属层上。此外，本凸块制成还可包括形成至少一个挡块于保护层的开口及这些弹性粒状物的外围。
本发明提出一种芯片封装结构，包括基板、芯片、金属层、至少一个凸块以及胶体。基板具有至少一个接点，而芯片设置于基板上，且芯片具有至少一个焊垫以及弹性层，该弹性层具有开口，其暴露焊垫的表面。此外，金属层至少覆盖焊垫的该表面，而凸块设置于金属层上，且热压连接接点。另外，胶体包覆凸块。其中，胶体例如为各向异性导电胶，其具有多个导电粒子，电连接于凸块与接点之间。弹性层的材质例如为高分子聚合材料，而金属层的材质例如选自金、钛、钨、铬、铜及其合金。
依照本发明的一实施例所述，芯片封装结构还可包括至少一个挡块，其设置于弹性层的开口周围。此外，芯片封装结构还可包括多个弹性粒状物，突出于弹性层的开口周围，且金属层还覆盖这些弹性粒状物。其中，弹性粒状物例如设置于弹性层的开口与挡块之间。
本发明另提出一种芯片封装结构，包括基板、芯片、多个弹性粒状物、金属层、至少一个凸块以及胶体。基板具有至少一个接点，而芯片设置于基板上，且芯片具有至少一个焊垫以及保护层，该保护层具有开口，其暴露焊垫的表面。此外，多个弹性粒状物设置于开口周围，而金属层至少覆盖焊垫的该表面与这些弹性粒状物。另外，凸块设置于金属层上，且热压连接接点。再者，胶体包覆凸块。其中，胶体例如为各向异性导电胶，其具有多个导电粒子，电连接于凸块与接点之间。弹性粒状物的材质例如为高分子聚合材料，而金属层的材质例如选自金、钛、钨、铬、铜及其合金。
依照本发明的一实施例所述，芯片封装结构还包括至少一个挡块，其设置于保护层的开口及这些弹性粒状物的外围。
本发明提出一种芯片封装工艺，包括下列步骤：首先，提供基板，而基板具有至少一个接点。提供芯片，而芯片对应具有凸块以及弹性层，其中凸块位于弹性层的开口中。形成胶体于基板上，该胶体覆盖接点。之后，热压接合凸块以及接点，并固化胶体。其中，提供芯片的步骤中，还包括形成至少一个挡块于弹性层的开口周围。
本发明另提出一种芯片封装工艺，包括下列步骤：首先，提供基板，而基板具有至少一个接点。提供芯片，而芯片对应具有凸块以及弹性层，其中凸块位于该弹性层的开口中，而开口的周围具有多个弹性粒状物，位于凸块底部。形成胶体于基板上，而胶体覆盖接点。之后，热压接合凸块以及接点，并固化胶体。其中，提供芯片的步骤中，还包括形成至少一个挡块于开口及这些弹性粒状物的外围。
本发明因采用具有弹性层及/或弹性粒状物的芯片结构及其凸块工艺，以使凸块与接点热压接合后的电特性，可通过弹性层及/或弹性粒状物的应力缓冲而获得改善，以维持较佳的接触应力，并提高凸块的接合可靠性。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为公知的利用各向异性导电胶垂直导通接合的封装结构的示意图。
图2为公知的利用共晶结合的封装结构的示意图。
图3为公知的利用非导电胶收缩接合的封装结构的示意图。
图4及图5为本发明第一实施例的一种具有弹性层的凸块结构的剖面示意图。
图6及图7为本发明另一实施例的一种具有弹性层的凸块结构的剖面示意图。
图8为本发明一实施例的一种具有弹性粒状物的凸块结构的剖面示意图。
图9为本发明另一实施例的一种具有弹性粒状物的凸块结构的剖面示意图。
图10及图11分别为弹性粒状物设置于开口周围的俯视示意图。
图12A～图12I分别为本发明一实施例的一种具有弹性层的凸块工艺的流程示意图。
图13A～图13D分别为本发明一实施例的一种利用各向异性导电胶垂直导通的芯片封装工艺的流程示意图。
图14为本发明另一实施例的一种利用非导电胶收缩接合的芯片封装结构的示意图。
图15A～图15H分别为本发明一实施例的一种具有弹性粒状物的凸块工艺的流程示意图。
图16A～图16D分别为本发明一实施例的一种利用各向异性导电胶垂直导通的芯片封装工艺的流程示意图。
图17为本发明另一实施例的一种利用非导电胶收缩接合的芯片封装结构的示意图。
主要元件标记说明
10： 热压头
100：各向异性导电胶
102：导电粒子
104：胶体
110：金凸块
120：接点
122：锡块
130：非导电胶
200：芯片结构
210：芯片
212：焊垫
214：主动表面
220：保护层
216：开口
230：弹性层
232、270：挡块
234：弹性粒状物
240：金属层
250：凸块
252：凹陷部
254：突起表面
260：焊料凸块
300、500：晶片
310、510：芯片
312、512：焊垫
320、520：保护层
322、522：第一开口
330：弹性层
332：第二开口
334：挡块
340、540：金属层
342、542：光刻胶
340a、540a：金属层
350、550：金凸块
400、600：基板
402、602：接点
410、610：各向异性导电胶
412、612：导电粒子
414、614：胶体
420、620：非导电胶
530：弹性粒状物
具体实施方式
请参照图4及图5，其为本发明第一实施例的一种具有弹性层的凸块结构的剖面示意图。图4的芯片结构200主要包括芯片210、保护层220、弹性层230以及金属层240，而凸块250还可设置于金属层240上，用以电连接芯片210的焊垫212。芯片210具有主动表面214，而保护层220与弹性层230分别覆盖芯片210的主动表面214，且保护层220与弹性层230分别具有开口216，用以显露焊垫212的上表面。此外，金属层240除了覆盖焊垫212的上表面之外，还可阶梯覆盖开口216的内壁以及弹性层230的上表面。在本实施例中，金属层240的材质可选自金、钛、钨、铬、铜及其合金，而焊垫212的材质例如是铜或铝。金属层240可增加焊垫212与凸块250的接合强度，以抵抗热应力作用所产生的破坏。
承上所述，在金凸块的应用上，弹性层230可增加金凸块250热压接合于基板的接点(图中未表示)的电特性，而弹性层230的材质例如是聚酰亚胺(polyimide)或其它高分子聚合物。有关弹性层230在芯片封装技术上的应用，将于后续工艺中详细说明。另外，金凸块250的高度可控制在10～15微米，金凸块250的顶部可形成与开口216尺寸相当的凹陷部252，且凹陷部252的周围表面相对突起，可使金凸块250与基板的接点热压之后因形变而接合，以提高接合的可靠性。
再者，请参照图5，弹性层230的上表面还可设置一个或多个挡块232，邻近于凸块250的周围，挡块232的目的是防止各向异性导电胶的导电粒子(图中未表示)桥接导通于两相邻的金凸块250之间。有关挡块在芯片封装技术上的应用，将于后续工艺中详细说明。
上述弹性层230以及挡块232亦可同时或分开应用在焊料凸块上，如图6及图7所示。图6的芯片结构200主要包括芯片210、保护层220、弹性层230以及金属层240，而焊料凸块260可设置于金属层240上，以电连接芯片210的焊垫212。其中，焊料凸块260的材质例如是锡铅合金或无铅焊料，而焊料凸块260的熔点较低，因此可通过高温回焊作业而焊接于基板的接点(图中未表示)上。弹性层230的材质例如是聚酰亚胺(polyimide)或其它高分子聚合物，可弹性缓冲芯片210受热应力的破坏，以提高接合的可靠性。此外，在图7的芯片结构200中还可包括一个或多个挡块270，位于弹性层230的上表面，且邻近于焊料凸块260的周围，用以增加芯片210抵抗热应力的强度。
请参照图8，其为本发明一实施例的一种具有弹性粒状物的凸块结构的剖面示意图。在本实施例中，相同的构件以相同的标记表示，至于芯片210、保护层220、弹性层230以及金属层240的设置请参照图5的说明，在此不再详述。与第一实施例不同的是，凸块250的底部还具有多个弹性粒状物234，分布于弹性层230的开口周围，其材质例如与弹性层230的材质相同，还可增加凸块250热压接合于基板的接点(图中未表示)的电特性。其中，弹性粒状物234被金属层240覆盖，而凸块250的顶部对应于弹性粒状物234具有突起表面254，其形状相当于弹性粒状物234的形状。也由于凸块250顶部形状的改变，可使凸块250与基板的接点热压之后的变形量增加，进而提高接合的可靠性。
再者，请参照图9的芯片结构，凸块250的底部同样具有多个弹性粒状物234，但弹性粒状物234直接设置于保护层220的开口216周围，而非如图8所示设置于弹性层230的开口周围。同样的原理，凸块250顶部形状因弹性粒状物234而改变，可使凸块250与基板的接点热压之后的变形量增加，进而提高接合的可靠性。
请参照图10及图11，其分别为弹性粒状物设置于开口周围的俯视示意图。应用纳米级曝光显影的技术，上述保护层220或弹性层230的上表面可形成纳米微结构，其分布于开口216的周围，而这些点状分布并整齐排列的纳米微结构即为上述弹性粒状物234，如图10所示。另外，图11所示的纳米微结构(即弹性粒状物234)则是以交错排列的方式分布于开口216的周围。当然，其它的实施方式或排列的方式亦可应用在弹性粒状物234的制造上，不能因制造不同而限制本发明的保护范围。
请参照图12A～图12I，其分别为本发明一实施例的一种具有弹性层的凸块工艺的流程示意图。首先，请参照图12A，提供晶片300，而晶片300具有多个芯片310以及保护层320，而每一芯片310具有至少一个焊垫312，其暴露于保护层320的第一开口322中。接着，请参照图12B，形成弹性层330于保护层320上，弹性层330具有至少一个第二开口332，其对应暴露第一开口322。接着，请参照图12C，溅镀或蒸镀金属层340，而金属层340除了覆盖焊垫312的上表面之外，还可向外覆盖弹性层330的上表面。
之后，请参照图12D～图12G的电镀金凸块的工艺，先旋涂光刻胶342于弹性层330上，而光刻胶342经过曝光显影之后形成适当的开口344，以暴露焊垫312上方的金属层340，之后以金属层340作为电镀种子层进行电镀，以使金凸块350成长于光刻胶开口344中。最后，以溶剂将光刻胶342移除，即可得到金凸块350。此外，在图12H中，以蚀刻液移除弹性层330表面的部分金属层340，而仅保留凸块350底部的金属层340a。在本实施例中，虽以电镀的方式形成金凸块350或其它焊料凸块，但其它的凸块制造技术亦可应用，不以此为限。
最后，请参照图12I，还可将至少一个挡块334设置于凸块350的周围，而挡块334的形状以及排列方式可适当变化，在此不再详述。有关后续的芯片封装工艺以及结构，请参照图13A～图13D的说明。
图13A～图13D分别为本发明一实施例的一种利用各向异性导电胶垂直导通的芯片封装工艺的流程示意图。首先，请参照图13A，提供基板400，并涂布各向异性导电胶410于基板400的接点402上，而各向异性导电胶410的导电粒子412均匀分布在胶体414中。接着，请参照图13B～图13C，以热压头(bonding head)10吸取芯片310的背面，使芯片310的主动表面朝向基板400，并将芯片310上的金凸块350对应于基板400的接点402，以进行热压接合的步骤。其中，热压头10下降并施予压力于芯片310上，以使金凸块350与接点402压合，而导电粒子412在压合后变形以产生垂直导电的效果。也由于金凸块350的顶部具有凹陷部352，可捕捉更多的导电粒子412于其中，因而金凸块350与接点402之间的接触阻抗可降低。此外，芯片310的金凸块350周围还可通过设置多个挡块332来防止导电粒子412桥接导通的问题，使得芯片封装结构的可靠性明显提高。
最后，请参照图13D，当完成整个芯片封装工艺，并固化各向异性导电胶410之后，由于弹性层330设置于金凸块350的底部可增加金凸块350热压接合于接点402的接合性，在遇到环境温度变化时，虽然胶体414本身会热涨冷缩，使得金凸块350与接点402间的间距产生些微变化，但弹性层330也可随环境温度变化而产生反作用力，以抵消胶体414的膨胀力或收缩力。因此，芯片封装结构的可靠性明显提高。
再者，请参照图14，其为本发明另一实施例的一种利用非导电胶收缩接合的芯片封装结构的示意图。上述图13A～图13D的工艺中，若以非导电胶420取代各向异性导电胶410时即可得到图14的芯片封装结构。由于金凸块350热压于接点402上，并可施予超声波震荡使金凸块350的顶部变形而接合，同时弹性层330也可随环境温度变化而产生反作用力，以抵消非导电胶420的膨胀力。因此，芯片封装结构的可靠性明显提高。
请参照图15A～图15H，其分别为本发明一实施例的一种具有弹性粒状物的凸块工艺的流程示意图。首先，请参照图15A，提供晶片500，而晶片500具有多个芯片510以及保护层520，而每一芯片510具有至少一个焊垫512，其暴露于保护层520的开口522中。接着，请参照图15B，形成多个弹性粒状物530于保护层520的开口522周围。接着，请参照图15C，溅镀或蒸镀金属层540，而金属层540除了覆盖焊垫512的上表面之外，还可向外覆盖弹性粒状物530以及保护层520的上表面。
之后，请参照图15D～图15F的电镀金凸块的工艺，先旋涂光刻胶542于金属层540上，而光刻胶542经过曝光显影之后形成适当的开口544，以暴露焊垫512上方的金属层540，之后以金属层540作为电镀种子层进行电镀，以使金凸块550成长于开口544中。最后，以溶剂将光刻胶542移除，即可得到金凸块550。此外，在图15G中，以蚀刻液移除保护层520表面的一部分金属层540，而仅保留凸块550底部的金属层540a。在本实施例中，虽以电镀的方式形成凸块550，但其它的凸块制造技术亦可应用，不以此为限。
最后，请参照图15H，还可将至少一个挡块532设置于凸块550的周围，而挡块532的形状以及排列方式可适当变化，在此不再详述。有关后续的芯片封装工艺以及结构，请参照图16A～图16D的说明。
图16A～图16D分别为本发明一实施例的一种利用各向异性导电胶垂直导通的芯片封装工艺的流程示意图。首先，请参照图16A，提供基板600，并涂布各向异性导电胶610于基板600的接点602上，而各向异性导电胶610的导电粒子612均匀分布在胶体614中。接着，请参照图16B～图16C，以热压头(bonding head)10吸取芯片510的背面，使芯片510的金凸块550朝向基板600，并将芯片510上的金凸块550对应于基板600的接点602，以进行热压接合的步骤。其中，热压头10下降并施予压力于芯片510上，以使金凸块550与接点602压合，而导电粒子612在压合后变形以产生垂直导电的效果。也由于金凸块550的顶部具有凹陷部552以及突出表面554，可捕捉更多的导电粒子612于其中，且金凸块550的顶面的变形量也因弹性粒状物530的设置而增加，因而金凸块550与接点602之间的接触阻抗可降低。此外，芯片510的金凸块550周围还可通过设置多个挡块532来防止导电粒子612桥接导通的问题，使得芯片封装结构的可靠性明显提高。
最后，请参照图16D，当完成整个芯片封装工艺，并固化各向异性导电胶610之后，由于弹性粒状物530设置于金凸块550的底部可增加金凸块550热压接合于接点602的接合性，在遇到环境温度变化时，虽然胶体614本身会热涨冷缩，使得金凸块550与接点602间的间距产生些微变化，但弹性粒状物530也可随环境温度变化而产生反作用力，以抵消胶体614的膨胀力或收缩力。因此，芯片封装结构的可靠性明显提高。
再者，请参照图17，其为本发明另一实施例的一种利用非导电胶收缩接合的芯片封装结构的示意图。上述图16A～图16D的工艺中，若以非导电胶620取代各向异性导电胶610时即可得到图17的芯片封装结构。由于金凸块550热压于接点上，并可施予超声波震荡使金凸块550的顶部变形而接合，同时弹性粒状物530也可随环境温度变化而产生反作用力，以抵消非导电胶620的膨胀力。因此，芯片封装结构的可靠性明显提高。
综上所述，本发明可应用在液晶显示器驱动芯片的封装技术上，其采用具有弹性层及/或弹性粒状物的芯片结构及其凸块工艺，以使凸块与接点热压接合后的电特性，可通过弹性层及/或弹性粒状物的应力缓冲而获得改善，以维持较佳的接触应力，并提高凸块的接合可靠性。再者，芯片封装结构还可设置挡块来防止高密度的导电粒子聚集在凸块间的区域中而造成桥接短路，尤其是相邻金凸块之间的间距朝微小化发展时，公知桥接导通的现象将更为明显，故挡块的功效使得芯片封装结构的可靠性明显提高。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。
Claims (20)
1.一种芯片结构，其特征是包括：
芯片，具有主动表面，该芯片具有至少一个焊垫，设置于该主动表面；
保护层，覆盖该主动表面，该保护层具有至少一个第一开口，对应暴露该焊垫的表面；
弹性层，覆盖该保护层，该弹性层具有至少一个第二开口，对应暴露该第一开口；以及
金属层，至少覆盖该焊垫的该表面及部分该弹性层。
2.根据权利要求1所述的芯片结构，其特征是还包括金凸块，其底部连接该金属层，而顶部突出于该第二开口之外。
3.根据权利要求2所述的芯片结构，其特征是该金凸块的顶部具有凹陷部，对应位于该第二开口上方。
4.根据权利要求1所述的芯片结构，其特征是该金属层的材质选自金、钛、钨、铬、铜及其合金。
5.根据权利要求1所述的芯片结构，其特征是还包括焊料凸块，其底部连接该金属层，而顶部突出于该第二开口之外。
6.根据权利要求1所述的芯片结构，其特征是该弹性层的材质为高分子聚合材料。
7.根据权利要求1所述的芯片结构，其特征是还包括至少一个挡块，设置于该弹性层的该第二开口周围。
8.根据权利要求1所述的芯片结构，其特征是还包括多个弹性粒状物，突出于该弹性层的该第二开口周围，且该金属层还覆盖上述这些弹性粒状物。
9.一种凸块工艺，其特征是包括：
提供晶片，该晶片包括多个芯片以及保护层，而每一上述这些芯片具有至少一个焊垫，其暴露于该保护层的第一开口中；
形成弹性层于该保护层上，该弹性层具有至少一个第二开口，其对应暴露该第一开口；
形成金属层于该第一开口以及该第二开口中，该金属层至少覆盖该焊垫及部分该弹性层；以及
形成凸块于该金属层上。
10.根据权利要求9所述的凸块工艺，其特征是形成该凸块的方式包括：
于该弹性层上形成光刻胶，该光刻胶具有至少一个光刻胶开口，其对应暴露该第二开口以及该金属层；
进行电镀，以形成该凸块于该光刻胶开口中；以及
去除该光刻胶。
11.根据权利要求9所述的凸块工艺，其特征是形成该弹性层的方式包括涂布，并图案化该弹性层以形成该第二开口。
12.根据权利要求9所述的凸块工艺，其特征是形成该弹性层的步骤中，还包括形成至少一个挡块于该弹性层的该第二开口周围。
13.根据权利要求9所述的凸块工艺，其特征是形成该弹性层的步骤中，还包括形成多个弹性粒状物于该弹性层的该第二开口周围，且于形成该金属层的步骤中，该金属层还覆盖上述这些弹性粒状物。
14.一种芯片封装结构，其特征是包括：
基板，具有至少一个接点；
芯片，设置于该基板上，该芯片具有至少一个焊垫以及弹性层，该弹性层具有开口，其暴露该焊垫的表面；
金属层，至少覆盖该焊垫的该表面及部分该弹性层；
至少一个凸块，设置于该金属层上，且热压连接该接点；以及
胶体，包覆该凸块。
15.根据权利要求14所述的芯片封装结构，其特征是该胶体为各向异性导电胶，其具有多个导电粒子，电连接于该凸块与该接点之间。
16.根据权利要求14所述的芯片封装结构，其特征是该胶体为非导电胶。
17.根据权利要求14所述的芯片封装结构，其特征是该凸块的材质包括金，且该凸块的高度介于10～15微米之间。
18.根据权利要求14所述的芯片封装结构，其特征是该弹性层的材质为高分子聚合材料。
19.根据权利要求14所述的芯片封装结构，其特征是还包括至少一个挡块，设置于该弹性层的该开口周围。
20.根据权利要求14所述的芯片封装结构，其特征是还包括多个弹性粒状物，突出于该弹性层的该开口周围，且该金属层还覆盖上述这些弹性粒状物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510114618 CN100492627C (zh) | 2005-10-24 | 2005-10-24 | 芯片结构、芯片封装结构及其工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510114618 CN100492627C (zh) | 2005-10-24 | 2005-10-24 | 芯片结构、芯片封装结构及其工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1956177A true CN1956177A (zh) | 2007-05-02 |
| CN100492627C CN100492627C (zh) | 2009-05-27 |
Family
ID=38063400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510114618 Expired - Fee Related CN100492627C (zh) | 2005-10-24 | 2005-10-24 | 芯片结构、芯片封装结构及其工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100492627C (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593023A (zh) * | 2012-02-22 | 2012-07-18 | 苏州晶方半导体科技股份有限公司 | 凸块封装结构及凸块封装方法 |
| CN102835194A (zh) * | 2010-04-08 | 2012-12-19 | 英特尔公司 | 解除键合互连结构 |
| CN102931145A (zh) * | 2011-08-09 | 2013-02-13 | 中芯国际集成电路制造(上海)有限公司 | 接垫结构的形成方法 |
| CN105934816A (zh) * | 2014-02-03 | 2016-09-07 | 迪睿合株式会社 | 连接体 |
| CN106170852A (zh) * | 2014-02-27 | 2016-11-30 | 迪睿合株式会社 | 连接体、连接体的制造方法及检查方法 |
| CN107644810A (zh) * | 2016-07-20 | 2018-01-30 | 全球能源互联网研究院 | 一种压接式igbt/frd芯片的正面电极加工方法 |
| CN111554582A (zh) * | 2020-06-11 | 2020-08-18 | 厦门通富微电子有限公司 | 一种芯片封装方法和芯片封装器件 |
| CN113851437A (zh) * | 2020-06-28 | 2021-12-28 | 京东方科技集团股份有限公司 | 倒装芯片和芯片封装结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844317A (en) * | 1995-12-21 | 1998-12-01 | International Business Machines Corporation | Consolidated chip design for wire bond and flip-chip package technologies |
| JPH11340265A (ja) * | 1998-05-22 | 1999-12-10 | Sony Corp | 半導体装置及びその製造方法 |
| JP2003203940A (ja) * | 2001-10-25 | 2003-07-18 | Seiko Epson Corp | 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器 |
| TW558821B (en) * | 2002-05-29 | 2003-10-21 | Via Tech Inc | Under bump buffer metallurgy structure |
| CN1309067C (zh) * | 2003-09-24 | 2007-04-04 | 财团法人工业技术研究院 | 弹性凸块结构及其制造方法 |
| JP2005301056A (ja) * | 2004-04-14 | 2005-10-27 | Hitachi Displays Ltd | 表示装置とその製造方法 |
-
2005
- 2005-10-24 CN CN 200510114618 patent/CN100492627C/zh not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102835194A (zh) * | 2010-04-08 | 2012-12-19 | 英特尔公司 | 解除键合互连结构 |
| US9269686B2 (en) | 2010-04-08 | 2016-02-23 | Intel Corporation | Debond interconnect structures |
| US9461010B2 (en) | 2010-04-08 | 2016-10-04 | Intel Corporation | Debond interconnect structures |
| CN102931145A (zh) * | 2011-08-09 | 2013-02-13 | 中芯国际集成电路制造(上海)有限公司 | 接垫结构的形成方法 |
| CN102593023A (zh) * | 2012-02-22 | 2012-07-18 | 苏州晶方半导体科技股份有限公司 | 凸块封装结构及凸块封装方法 |
| CN105934816A (zh) * | 2014-02-03 | 2016-09-07 | 迪睿合株式会社 | 连接体 |
| CN106170852A (zh) * | 2014-02-27 | 2016-11-30 | 迪睿合株式会社 | 连接体、连接体的制造方法及检查方法 |
| CN107644810A (zh) * | 2016-07-20 | 2018-01-30 | 全球能源互联网研究院 | 一种压接式igbt/frd芯片的正面电极加工方法 |
| CN107644810B (zh) * | 2016-07-20 | 2024-05-31 | 全球能源互联网研究院 | 一种压接式igbt/frd芯片的正面电极加工方法 |
| CN111554582A (zh) * | 2020-06-11 | 2020-08-18 | 厦门通富微电子有限公司 | 一种芯片封装方法和芯片封装器件 |
| CN111554582B (zh) * | 2020-06-11 | 2022-07-15 | 厦门通富微电子有限公司 | 一种芯片封装方法和芯片封装器件 |
| CN113851437A (zh) * | 2020-06-28 | 2021-12-28 | 京东方科技集团股份有限公司 | 倒装芯片和芯片封装结构 |
| WO2022001465A1 (zh) * | 2020-06-28 | 2022-01-06 | 京东方科技集团股份有限公司 | 倒装芯片和芯片封装结构 |
| US20220367328A1 (en) * | 2020-06-28 | 2022-11-17 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Flip chip and chip packaging structure |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100492627C (zh) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1235286C (zh) | 一种电子装置与制作此装置的方法 | |
| CN1185698C (zh) | 半导体装置及其制造方法、电路板以及电子设备 | |
| CN1340851A (zh) | 电子器件及其制造方法 | |
| CN100573840C (zh) | 安装体及其制造方法 | |
| CN1909216A (zh) | 以金属盖部件为特征的半导体封装 | |
| CN101221946A (zh) | 半导体封装、及系统级封装模块的制造方法 | |
| CN1411045A (zh) | 半导体装置 | |
| CN1750257A (zh) | 焊锡接垫上销子封装的组件、封装、基板结构及封装方法 | |
| CN1812077A (zh) | 集成电路封装结构及底部填充胶工艺 | |
| CN1194059A (zh) | 用于粘合电子器件的可变形基片部件 | |
| JP2006295127A (ja) | フリップチップパッケージ構造及びその製作方法 | |
| US7423348B2 (en) | Chip structure and chip package structure | |
| CN1575096A (zh) | 电子电路装置及其制造方法 | |
| CN1943029A (zh) | 半导体器件及其制造方法 | |
| CN1155997C (zh) | 各向异性导电膜、半导体芯片的安装方法和半导体装置 | |
| CN100352023C (zh) | 半导体装置的制造方法以及半导体装置的制造装置 | |
| CN1956177A (zh) | 芯片结构、芯片封装结构及其工艺 | |
| KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
| CN2704863Y (zh) | 半导体器件的安装结构、电光装置及电子设备 | |
| CN102194707A (zh) | 制造半导体结构的方法 | |
| CN1909224A (zh) | 半导体装置和电子模块以及电子模块的制造方法 | |
| CN1193418C (zh) | 半导体装置及其制造方法、电路衬底以及电子仪器 | |
| CN1949487A (zh) | 可防止密封材料溢流的膜上倒装片封装结构 | |
| CN1674242A (zh) | 半导体芯片、半导体装置、半导体装置的制造方法 | |
| CN1229856C (zh) | 将集成电路连接到基片上的方法及相应电路配置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090527 Termination date: 20151024 |
|
| EXPY | Termination of patent right or utility model |