CN111554582A - 一种芯片封装方法和芯片封装器件 - Google Patents
一种芯片封装方法和芯片封装器件 Download PDFInfo
- Publication number
- CN111554582A CN111554582A CN202010532022.8A CN202010532022A CN111554582A CN 111554582 A CN111554582 A CN 111554582A CN 202010532022 A CN202010532022 A CN 202010532022A CN 111554582 A CN111554582 A CN 111554582A
- Authority
- CN
- China
- Prior art keywords
- metal
- metal bump
- conductive
- insulating layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 215
- 239000002184 metal Substances 0.000 claims abstract description 215
- 239000000853 adhesive Substances 0.000 claims abstract description 37
- 230000001070 adhesive effect Effects 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000011347 resin Substances 0.000 claims abstract description 35
- 229920005989 resin Polymers 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000002245 particle Substances 0.000 claims description 41
- 238000002161 passivation Methods 0.000 claims description 20
- 238000009713 electroplating Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 120
- 238000010586 diagram Methods 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000002105 nanoparticle Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- -1 polytetrafluoroethylene Polymers 0.000 description 4
- 230000032798 delamination Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
- H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
- H01L2021/60045—Pre-treatment step of the bump connectors prior to bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60277—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本申请公开了一种芯片封装方法和芯片封装器件，属于封装技术领域。本申请公开的芯片封装方法先在芯片功能面上的焊盘位置处形成金属凸块，然后在金属凸块的外围形成绝缘层，且绝缘层远离功能面的表面低于金属凸块的远离功能面的表面，再利用导电胶将金属凸块远离焊盘的一侧表面与衬底表面的导电部电连接。电连接之后，导电胶中的至少部分树脂材料和绝缘层包裹金属凸块的侧壁，从而降低金属凸块的侧壁与其他金属凸块或者芯片封装器件之外的其他器件横向导通的几率，降低芯片封装器件内部发生短路的几率，提高芯片封装器件内部电连接的可靠性。
Description
技术领域
本申请涉及封装技术领域，特别是涉及一种芯片封装方法和芯片封装器件。
背景技术
在芯片封装工艺流程中，金属凸块结构的制作是其中一个关键制程，金属凸块用于实现芯片封装器件中的芯片与衬底之间的电性连接。具体封装工艺过程包括：在芯片的焊盘位置处利用电镀工艺形成金属凸块；然后通过芯片倒装的方式利用金属凸块将芯片与衬底表面的导电部电连接。
上述封装工艺过程中，金属凸块的侧壁可能与其他金属凸块或者芯片封装器件之外的其他器件横向导通，甚至出现短路，从而降低芯片封装器件内部电连接的可靠性。
发明内容
本申请主要解决的技术问题是提供一种芯片封装方法和芯片封装器件，能够降低芯片上的金属凸块与其他金属凸块或者芯片封装器件之外的其他器件横向导通的几率。
为解决上述技术问题，本申请采用的一个技术方案是：
提供一种芯片封装方法，包括：在芯片功能面上的每个焊盘位置处分别形成金属凸块；在所述金属凸块的外围形成绝缘层，所述绝缘层的远离所述功能面的表面低于所述金属凸块的远离所述功能面的表面；利用导电胶将所述金属凸块远离所述焊盘的一侧表面与衬底表面的导电部电连接，且所述导电胶中的至少部分树脂材料和所述绝缘层包裹所述金属凸块的侧壁。
其中，所述金属凸块远离所述焊盘的一侧表面平整。
其中，所述芯片的功能面上设置有第一钝化层，所述第一钝化层对应所述焊盘的位置设置有第一通孔；所述在芯片功能面上的每个焊盘位置处分别形成金属凸块包括：利用电镀的方式在所述第一钝化层的每个所述第一通孔位置处分别形成第一金属层；利用沉积的方式在所述第一金属层的侧壁以及远离所述焊盘的一侧表面形成第二金属层，所述第二金属层远离所述焊盘一侧表面平整，其中，所述第一金属层和所述第二金属层形成所述金属凸块。
其中，所述绝缘层为有机绝缘层，所述有机绝缘层的高度大于所述金属凸块高度的一半，且小于所述金属凸块的高度。
其中，所述利用导电胶将所述金属凸块远离所述焊盘的一侧表面与衬底表面的导电部电连接的步骤包括：在所述衬底表面的所述导电部位置处设置所述导电胶，所述导电胶包括所述树脂材料和导电颗粒，所述导电颗粒分散于所述树脂材料中；将所述金属凸块远离所述焊盘的一侧表面与所述导电部对准贴合，设置键合温度以及在所述芯片的非功能面施加键合压力，以使所述有机绝缘层受热流动至所述衬底表面并挤压所述导电胶，以及使所述导电颗粒、所述金属凸块与所述导电部电连接，并使所述有机绝缘层及部分所述树脂材料包裹所述金属凸块的侧壁。
其中，所述有机绝缘层的粘度系数小于所述导电胶的粘度系数。
其中，所述导电颗粒的直径为1微米-5微米，所述导电颗粒的直径标准差0.5微米-0.8微米，且每个所述金属凸块位置处的所述导电颗粒的数量小于或等于18。
其中，所述将所述金属凸块远离所述焊盘的一侧表面与所述导电部对准贴合，设置键合温度以及在所述芯片的非功能面施加键合压力的步骤之后，还包括：逐渐释放所述键合压力以及逐渐降低所述键合温度，直至所述有机绝缘层和所述导电胶的固化度在预设范围之内。
为解决上述技术问题，本申请采用的另一个技术方案是：
提供一种芯片封装器件，包括：衬底，所述衬底表面设置有导电部；芯片，所述芯片的功能面上设置有焊盘，所述焊盘与所述导电部一一对应；金属凸块，设置于所述焊盘位置处；绝缘层，设置于所述金属凸块的外围，且所述绝缘层的高度小于所述金属凸块的高度；导电胶，设置于所述金属凸块远离所述焊盘的一侧表面与所述导电部之间，将所述金属凸块与所述导电部电连接；且所述导电胶中的至少部分树脂材料和所述绝缘层包裹所述金属凸块的侧壁。
其中，所述金属凸块远离所述焊盘的一侧表面平整。
本申请的有益效果是：区别于现有技术的情况，本申请提供的芯片封装方法先在芯片功能面上的焊盘位置处形成金属凸块，然后在金属凸块的外围形成绝缘层，且绝缘层远离功能面的表面低于金属凸块的远离功能面的表面，再利用导电胶将金属凸块远离焊盘的一侧表面与衬底表面的导电部电连接。电连接之后，导电胶中的至少部分树脂材料和绝缘层包裹金属凸块的侧壁，从而降低金属凸块的侧壁与其他金属凸块或者芯片封装器件之外的其他器件横向导通的几率，降低芯片封装器件内部发生短路的几率，提高芯片封装器件内部电连接的可靠性。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请芯片封装方法一实施方式的流程示意图；
图2a为图1中步骤S11对应的一实施方式的结构示意图；
图2b为图1中步骤S12对应的一实施方式的结构示意图；
图2c为图1中步骤S13对应的一实施方式的结构示意图；
图3为图1中步骤S11包括的步骤一实施方式的流程示意图；
图4为图3中步骤S21对应的一实施方式的结构示意图；
图5为本申请显芯片封装方法另一实施方式的流程示意图；
图6a为图5中步骤S31对应的一实施方式的结构示意图；
图6b为图5中步骤S32对应的一实施方式的结构示意图；
图6c为图5中步骤S33对应的一实施方式的结构示意图；
图7为图5中步骤S34对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参阅图1，图1为本申请芯片封装方法一实施方式的流程示意图，该方法包括如下步骤：
S11，在芯片功能面上的每个焊盘位置处分别形成金属凸块。
具体地，请参阅图2a，图2a为图1中步骤S11对应的一实施方式的结构示意图。本实施方式中，芯片11的功能面上设置有第一钝化层14，第一钝化层14的材质为氧化硅层、氮化硅等绝缘材质，第一钝化层14对应焊盘111的位置设置有第一通孔(未标示)，第一通孔的尺寸小于或等于焊盘111的尺寸。本实施方式首先在芯片11的功能面上的每个焊盘111位置处分别形成金属凸块12，金属凸块12位于第一钝化层14的第一通孔位置处。具体可以先在芯片11功能面上形成图形化的光阻涂层，在光阻涂层上对应于焊盘111位置处设置通孔，暴露出焊盘111的表面，然后在光阻涂层的通孔位置处形成金属凸块12，再去除光阻涂层。图2a示意性画出芯片11的功能面上的一个焊盘211的情况。
如果采用一次电镀的工艺形成金属凸块，则由于电镀工艺的特征，金属凸块远离焊盘111的一侧表面呈凹陷状，当后续金属凸块与衬底上的导电部电连接时，该凹陷区使得金属凸块与导电部之间的接触面积较小，可能导致断路的电性问题，也可能导致电连接的界面处出现气泡、分层甚至断裂的机械问题。本申请优选对表面凹陷的金属凸块进一步处理，得到远离焊盘111的一侧表面A平整的金属凸块12。例如可以采用研磨的方式使金属凸块12远离焊盘111的一侧表面A平整。又例如，可以采用多层金属层堆叠的方式使金属凸块12远离焊盘111的一侧表面A平整，具体过程在后续进行描述。
S12，在金属凸块的外围形成绝缘层，绝缘层的远离功能面的表面低于金属凸块的远离功能面的表面。
具体地，请结合图2a参阅图2b，图2b为图1中步骤S12对应的一实施方式的结构示意图。形成表面平整的金属凸块12之后，在金属凸块12的外围形成绝缘层15，绝缘层15的远离芯片11的功能面的表面低于金属凸块12的远离功能面的表面。优选地，绝缘层15为有机绝缘层，绝缘层15远离芯片11的功能面的一侧表面与功能面之间的间距h1小于金属凸块12的高度h2，同时大于金属凸块12的高度h2的一半，即0.5h2<h1<h2。其中，有机绝缘层的材质可以为聚酰亚胺、聚四氟乙烯或者聚碳酸酯等。
S13，利用导电胶将金属凸块远离焊盘的一侧表面与衬底表面的导电部电连接，且导电胶中的至少部分树脂材料和绝缘层包裹金属凸块的侧壁。
具体地，请结合图2b参阅图2c，图2c为图1中步骤S13对应的一实施方式的结构示意图。在表面平整的金属凸块12外围形成绝缘层15之后，先将芯片11整体翻转，再利用导电胶13将金属凸块12远离焊盘111的一侧表面A与衬底200表面的导电部100电连接。其中，导电胶13包含树脂材料131和导电颗粒132(例如银系导电颗粒、金系导电颗粒、铜系导电颗粒等)，导电颗粒132分散于树脂材料131中。在电连接过程中，导电颗粒132可以通过隧道效应与周围的金属凸块12与导电部100之间形成电的通路，实现电连接。在电连接过程中，至少部分树脂材料131流动至金属凸块12侧壁，和绝缘层15一起包裹金属凸块12和导电部100的侧壁。
本实施方式导电胶13中的至少部分树脂材料131和绝缘层15包裹金属凸块12和导电部100的侧壁，从而降低金属凸块12的侧壁与其他金属凸块或者芯片封装器件之外的其他器件横向导通的几率，降低芯片封装器件内部发生短路的几率，提高芯片封装器件内部电连接的可靠性。
在上述实施方式中，为了使金属凸块12远离焊盘111的一侧表面A平整，可采用如下步骤形成金属凸块12，具体请参阅图3，图3为图1中步骤S11包括的步骤一实施方式的流程示意图。
S21，利用电镀的方式在第一钝化层的每个第一通孔位置处分别形成第一金属层。
具体地，请参阅图4，图4为图3中步骤S21对应的一实施方式的结构示意图。首先利用电镀的方式在第一钝化层14的每个第一通孔处置处分别形成第一金属层121。其中，第一金属层121的厚度大于第一钝化层14的厚度，便于后续与衬底上的导电部电连接。在利用电镀工艺形成第一金属层121之前，还可以在第一钝化层14的第一通孔内溅射形成凸块下金属层和电镀种子层(图未示)，例如以钛钨合金层作为凸块下金属层，提高第一金属层121与焊盘111之间的粘附力，例如以金层作为电镀种子层，以提高电镀工艺形成的第一金属层121的品质。
S22，利用沉积的方式在第一金属层的侧壁以及远离焊盘的一侧表面形成第二金属层，第二金属层远离焊盘一侧表面平整，其中，第一金属层和第二金属层形成金属凸块。
具体地，请继续参阅图2a。电镀形成第一金属层121之后，由于电镀工艺的特征，第一金属层121远离焊盘111的一侧表面存在凹陷区。为了形成表面平整的金属凸块，利用沉积的方式在第一金属层121的侧壁以及远离焊盘111的一侧表面形成第二金属层122，第一金属层121和第二金属层122形成金属凸块12。例如，可采用化学气相沉积、原子层沉积等工艺形成第二金属层122，再利用光刻工艺加上刻蚀工艺去除第一钝化层14表面的第二金属层122，保留第一金属层121的侧壁以及远离焊盘111的一侧表面的第二金属层122。因为沉积工艺形成的第二金属层122表面平整，于是金属凸块12远离焊盘111的一侧表面A也平整。
在其他实施方式中，也可以依次形成更多的金属层来形成金属凸块，例如先形成铜层，再形成镍层，再形成金层，铜、镍、金三层组合形成金属凸块，形成工艺与上述步骤S21-S22类似，此处不再赘述。
本实施方式中金属凸块12远离焊盘111的一侧表面A平整，不存在凹陷区，当金属凸块12与衬底200上的导电部100电连接时，金属凸块12与导电部100之间的接触面积相比存在凹陷区时明显增大，从而提高金属凸块12与导电部100的电连接处的连接可靠性，降低金属凸块12与衬底200上的导电部100的电连接处出现断路的几率，同时还能够提高金属凸块12与导电部100之间的机械连接强度，降低连接处出现气泡、分层或者断裂的几率。
在另一实施方式中，请参阅图5，图5为本申请芯片封装方法另一实施方式的流程示意图，该方法包括如下步骤：
S31，在芯片功能面上的每个焊盘位置处分别形成金属凸块。
具体地，请参阅图6a，图6a为图5中步骤S31对应的一实施方式的结构示意图。本实施方式中，芯片31的功能面上设置有第一钝化层34，第一钝化层34的材质为氧化硅层、氮化硅等绝缘材质，第一钝化层34对应焊盘311的位置设置有第一通孔(未标示)，第一通孔的尺寸小于或等于焊盘311的尺寸。本实施方式首先在芯片31的功能面上的每个焊盘311位置处分别形成金属凸块32，金属凸块32位于第一钝化层34上的第一通孔位置处，如上述实施方式所述，可以利用电镀工艺配合研磨工艺或者沉积工艺在焊盘311位置处形成金属凸块32，使其远离焊盘311的一侧表面D平整。图6a示意性画出芯片31的功能面上的两个焊盘311的情况。
S32，在金属凸块的外围形成绝缘层，绝缘层的远离功能面的表面低于金属凸块的远离功能面的表面。
具体地，请结合图6a参阅图6b，图6b为图5中步骤S32对应的一实施方式的结构示意图。形成表面平整的金属凸块32之后，在金属凸块32的外围形成绝缘层35，绝缘层35的远离芯片31的功能面的表面低于金属凸块32的远离功能面的表面。优选地，绝缘层35为有机绝缘层，其远离芯片31的功能面的一侧表面至功能面的间距h3小于金属凸块32的高度h4，同时大于金属凸块32的高度h4的一半，即0.5h4<h3<h4。其中，有机绝缘层的材质可以为聚酰亚胺、聚四氟乙烯或者聚碳酸酯等。
S33，在衬底表面的导电部位置处设置导电胶，导电胶包括树脂材料和导电颗粒，导电颗粒分散于树脂材料中。
具体地，请结合图6b参阅图6c，图6c为图5中步骤S33对应的一实施方式的结构示意图。在金属凸块32的外围形成绝缘层35的同时，在衬底200表面的导电部100位置处设置导电胶33，导电胶33包括树脂材料331和导电颗粒332，导电颗粒332分散于树脂材料331中。
其中绝缘层35的粘度系数为η1，导电胶33的粘度系数为η2，树脂材料331的粘度系数为η0，三者满足下列关系式：
η1＜η2，
其中，r为导电颗粒的半径，κ为导电颗粒的电导率，ε为介电常数，ζ为Zeta电位，Ф为导电颗粒的体积分数。
其中，导电颗粒332的直径为1微米-5微米，例如1微米、3微米、5微米等，也就是说导电颗粒332的直径远小于金属凸块32的直径，后续可利用隧道效应使多颗导电颗粒332分布于金属凸块32与导电部100之间，形成电的通路。
S34，将金属凸块远离焊盘的一侧表面与导电部对准贴合，设置键合温度以及在芯片的非功能面施加键合压力，以使有机绝缘层受热流动至衬底表面并挤压导电胶，以及使导电颗粒、金属凸块与导电部电连接，并使有机绝缘层及部分树脂材料包裹金属凸块的侧壁。
具体地，请结合图6c参阅图7，图7为图5中步骤S34对应的一实施方式的结构示意图。设置导电胶33之后，将芯片31翻转，将金属凸块32远离焊盘311的一侧表面D与导电部100对准贴合，设置键合温度以及在芯片31的非功能面施加键合压力，以使绝缘层35受热流动至衬底200表面并挤压导电胶33，以及使导电颗粒332、金属凸块32与导电部100电连接，并使绝缘层35及部分树脂材料331包裹金属凸块32和导电部100的侧壁。优选将键合压力设置为1000-1200μN(例如1000μN、1128μN、1200μN等)，将健合温度设置为145-165℃(例如145℃、156℃、165℃等)，将施加健合压力的时间设置为5-10s(例如5s、8s、10s等)。
本实施方式中，树脂材料331包括聚乙烯(PE)、聚氯乙烯(PVC)、聚苯乙烯(PS)和聚丙烯(PP)中至少一种，导电颗粒332包括金纳米颗粒和设置有有机涂层的铜纳米颗粒中至少一种，有机涂层可以保护铜纳米颗粒以避免氧化，失去导电作用。在后续挤压作用下，铜纳米颗粒外围的有机涂层被挤破，以使得铜纳米颗粒与周围的金属凸块32和导电部100接触。
由于有机绝缘层35的粘度系数η1小于导电胶33的粘度系数η2，导电胶33由导电颗粒332分散于树脂材料331中形成，存在电荷粘滞效应，施加键合温度之后，有机绝缘层35率先受热膨胀，具备流动性，向下流动至衬底200表面。之后，导电胶33也受热而具备了流动性，受到有机绝缘层35的挤压，为缓冲应力，将导电颗粒332和部分树脂材料331保持在金属凸块32与导电部100之间，使导电颗粒332、金属凸块32与导电部100电连接。优选地，每个金属凸块32位置处的导电颗粒332的数量小于等于18，此时连接电阻较低，电阻率较高。其余部分的树脂材料331则流动至金属凸块32的侧壁，与有机绝缘层35一起包裹金属凸块32和导电部100的侧壁。
本实施方式利用导电胶33将金属凸块32与导电部100电连接时，预先设置在金属凸块32外围的绝缘层35受热膨胀而挤压导电胶33，能够提高金属凸块32对导电颗粒332的捕捉能力，使得导电颗粒332分布于金属凸块32与导电部100之间，形成电连接，提高电连接的可靠性。而且金属凸块32远离焊盘311的一侧表面平整，不存在凹陷区，金属凸块32与导电部100之间的接触面积较大，从而进一步提高金属凸块32与导电部100的电连接处的连接可靠性，同时还能够提高金属凸块32与导电部100之间的机械连接强度。进一步地，绝缘层35和部分树脂材料331包裹金属凸块32的外围，能够防止金属凸块32出现横向导通的情况，进一进提高电连接的可靠性。
在另一实施方式中，上述步骤S34之后，即将金属凸块远离焊盘的一侧表面与导电部对准贴合，设置键合温度以及在芯片的非功能面施加键合压力的步骤之后，还可以包括如下步骤：
逐渐释放键合压力以及逐渐降低键合温度，直至绝缘层35和导电胶33的固化度在预设范围之内，优选固化度在85％-92％之间，例如85％、88％、92％等。缓慢释放键合压力并将键合温度逐渐冷却至室温，可以防止骤然的压力及温度释放引起的有机物、树脂、金属凸块或者导电颗粒的弹性回复，从而导致金属凸块与导电部之间产生较大裂隙，进而导致较大的连接电阻。
本申请还提供由上述芯片封装方法形成的芯片封装器件，请继续参阅图7，图7也为本申请芯片封装器件一实施方式的结构示意图，该芯片封装器件包括：衬底200、芯片31、金属凸块32、绝缘层35和导电胶33。其中，衬底200表面设置有导电部100；芯片31的功能面上设置有焊盘311，焊盘311与导电部100一一对应；金属凸块32设置于焊盘311位置处；绝缘层35设置于金属凸块32的外围，且绝缘层35填充芯片31与衬底200之间的空间；导电胶33设置于金属凸块32远离焊盘311的一侧表面与导电部100之间，将金属凸块32与导电部100电连接，且导电胶33中的至少部分树脂材料331和绝缘层35包裹金属凸块32的侧壁。其中，芯片31的功能面上设置有第一钝化层34，其对应焊盘311位置处设置有第一通孔(未标示)，金属凸块32位于第一通孔位置处，且金属凸块32远离焊盘311的一侧表面平整。
进一步地，本实施方式中金属凸块32包括第一金属层321和第二金属层322，第一金属层321采用电镀工艺形成，与焊盘311一一对应，其远离焊盘311的一侧表面存在凹陷区，第二金属层322采用沉积工艺形成，其远离焊盘311的一侧表面平整，使得金属凸块32远离焊盘311的一侧表面也平整。
进一步地，本实施方式中导电胶33包括树脂材料331和导电颗粒332，导电颗粒332位于金属凸块32与导电部100之间，至少部分树脂材料331位于金属凸块32与导电部100之间，其余部分的树脂材料331位于绝缘层35与金属凸块32的侧壁之间，和绝缘层35一起包裹金属凸块32和导电部100的侧壁。其中，导电颗粒332包括金纳米颗粒和铜纳米颗粒中至少一种。
本实施方式中，金属凸块32远离焊盘311的一侧表面平整，不存在凹陷区，当金属凸块32与衬底200上的导电部100电连接时，金属凸块32与导电部100之间的接触面积相比存在凹陷区时明显增大，从而提高金属凸块32与导电部100的电连接处的连接可靠性，降低金属凸块32与导电部100的电连接处出现断路的几率，同时还能够提高金属凸块32与导电部100之间的机械连接强度，降低连接处出现气泡、分层或者断裂的几率。而且，金属凸块32外围包裹了绝缘层35和树脂材料331，能够防止金属凸块32出现横向导通的情况，进一进提高电连接的可靠性。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种芯片封装方法，其特征在于，包括：
在芯片功能面上的每个焊盘位置处分别形成金属凸块；
在所述金属凸块的外围形成绝缘层，所述绝缘层的远离所述功能面的表面低于所述金属凸块的远离所述功能面的表面；
利用导电胶将所述金属凸块远离所述焊盘的一侧表面与衬底表面的导电部电连接，且所述导电胶中的至少部分树脂材料和所述绝缘层包裹所述金属凸块的侧壁。
2.根据权利要求1所述的芯片封装方法，其特征在于，
所述金属凸块远离所述焊盘的一侧表面平整。
3.根据权利要求2所述的芯片封装方法，其特征在于，
所述芯片的功能面上设置有第一钝化层，所述第一钝化层对应所述焊盘的位置设置有第一通孔；
所述在芯片功能面上的每个焊盘位置处分别形成金属凸块的步骤包括：
利用电镀的方式在所述第一钝化层的每个所述第一通孔位置处分别形成第一金属层；
利用沉积的方式在所述第一金属层的侧壁以及远离所述焊盘的一侧表面形成第二金属层，所述第二金属层远离所述焊盘一侧表面平整，其中，所述第一金属层和所述第二金属层形成所述金属凸块。
4.根据权利要求1所述的芯片封装方法，其特征在于，
所述绝缘层为有机绝缘层，所述有机绝缘层的高度大于所述金属凸块高度的一半，且小于所述金属凸块的高度。
5.根据权利要求4所述的芯片封装方法，其特征在于，所述利用导电胶将所述金属凸块远离所述焊盘的一侧表面与衬底表面的导电部电连接的步骤包括：
在所述衬底表面的所述导电部位置处设置所述导电胶，所述导电胶包括所述树脂材料和导电颗粒，所述导电颗粒分散于所述树脂材料中；
将所述金属凸块远离所述焊盘的一侧表面与所述导电部对准贴合，设置键合温度以及在所述芯片的非功能面施加键合压力，以使所述有机绝缘层受热流动至所述衬底表面并挤压所述导电胶，以及使所述导电颗粒、所述金属凸块与所述导电部电连接，并使所述有机绝缘层及部分所述树脂材料包裹所述金属凸块的侧壁。
6.根据权利要求5所述的芯片封装方法，其特征在于，所述有机绝缘层的粘度系数小于所述导电胶的粘度系数。
7.根据权利要求5所述的芯片封装方法，其特征在于，
所述导电颗粒的直径为1微米-5微米，所述导电颗粒的直径的标准差为0.5微米-0.8微米，且每个所述金属凸块位置处的所述导电颗粒的数量小于或等于18。
8.根据权利要求5所述的芯片封装方法，其特征在于，所述将所述金属凸块远离所述焊盘的一侧表面与所述导电部对准贴合，设置键合温度以及在所述芯片的非功能面施加键合压力的步骤之后，还包括：
逐渐释放所述键合压力以及逐渐降低所述键合温度，直至所述有机绝缘层和所述导电胶的固化度在预设范围之内。
9.一种芯片封装器件，其特征在于，包括：
衬底，所述衬底表面设置有导电部；
芯片，所述芯片的功能面上设置有焊盘，所述焊盘与所述导电部一一对应；
金属凸块，设置于所述焊盘位置处；
绝缘层，设置于所述金属凸块的外围，且所述绝缘层填充所述芯片与所述衬底之间的空间；
导电胶，设置于所述金属凸块远离所述焊盘的一侧表面与所述导电部之间，将所述金属凸块与所述导电部电连接，且所述导电胶中的至少部分树脂材料和所述绝缘层包裹所述金属凸块的侧壁。
10.根据权利要求9所述的芯片封装器件，其特征在于，所述金属凸块远离所述焊盘的一侧表面平整。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010532022.8A CN111554582B (zh) | 2020-06-11 | 2020-06-11 | 一种芯片封装方法和芯片封装器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010532022.8A CN111554582B (zh) | 2020-06-11 | 2020-06-11 | 一种芯片封装方法和芯片封装器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111554582A true CN111554582A (zh) | 2020-08-18 |
| CN111554582B CN111554582B (zh) | 2022-07-15 |
Family
ID=72008702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010532022.8A Active CN111554582B (zh) | 2020-06-11 | 2020-06-11 | 一种芯片封装方法和芯片封装器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111554582B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115050658A (zh) * | 2022-04-25 | 2022-09-13 | 厦门通富微电子有限公司 | 覆晶薄膜的封装方法及覆晶薄膜 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6093964A (en) * | 1996-06-27 | 2000-07-25 | International Business Machines Corporation | Connection structure utilizing a metal bump and metal bump manufacturing method |
| CN1322010A (zh) * | 2000-05-01 | 2001-11-14 | 精工爱普生株式会社 | 凸起的形成方法、半导体器件及其制造方法、电路板及电子机器 |
| US20030124831A1 (en) * | 2001-12-27 | 2003-07-03 | Chung-Liang Hsiao | Method of forming a bump |
| US20040222520A1 (en) * | 2002-09-19 | 2004-11-11 | Yonggang Jin | Integrated circuit package with flat metal bump and manufacturing method therefor |
| TW200633089A (en) * | 2005-03-09 | 2006-09-16 | Phoenix Prec Technology Corp | Conductive bump structure of circuit board and method for fabricating the same |
| CN1921095A (zh) * | 2005-08-24 | 2007-02-28 | 三星电子株式会社 | 半导体芯片、显示屏板及其制造方法 |
| CN1956177A (zh) * | 2005-10-24 | 2007-05-02 | 财团法人工业技术研究院 | 芯片结构、芯片封装结构及其工艺 |
| CN101038441A (zh) * | 2006-03-14 | 2007-09-19 | 南茂科技股份有限公司 | 凸块制程 |
| CN101241865A (zh) * | 2007-02-05 | 2008-08-13 | 百慕达南茂科技股份有限公司 | 平顶凸块结构及其制造方法 |
| US20100109159A1 (en) * | 2008-11-03 | 2010-05-06 | Chih-Wen Ho | Bumped chip with displacement of gold bumps |
| CN102197478A (zh) * | 2008-08-21 | 2011-09-21 | 泰瑟拉互连材料公司 | 具有用键合层接合到其上的金属柱的微电子衬底 |
| CN203179867U (zh) * | 2012-11-08 | 2013-09-04 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
| CN103890939A (zh) * | 2011-10-28 | 2014-06-25 | 英特尔公司 | 包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3d互连结构 |
| CN104143543A (zh) * | 2013-05-06 | 2014-11-12 | 奇景光电股份有限公司 | 金属凸块结构 |
| CN107481986A (zh) * | 2016-06-07 | 2017-12-15 | 南茂科技股份有限公司 | 半导体元件 |
| CN110534440A (zh) * | 2019-07-25 | 2019-12-03 | 南通通富微电子有限公司 | 封装结构及其形成方法 |
-
2020
- 2020-06-11 CN CN202010532022.8A patent/CN111554582B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6093964A (en) * | 1996-06-27 | 2000-07-25 | International Business Machines Corporation | Connection structure utilizing a metal bump and metal bump manufacturing method |
| CN1322010A (zh) * | 2000-05-01 | 2001-11-14 | 精工爱普生株式会社 | 凸起的形成方法、半导体器件及其制造方法、电路板及电子机器 |
| US20030124831A1 (en) * | 2001-12-27 | 2003-07-03 | Chung-Liang Hsiao | Method of forming a bump |
| US20040222520A1 (en) * | 2002-09-19 | 2004-11-11 | Yonggang Jin | Integrated circuit package with flat metal bump and manufacturing method therefor |
| TW200633089A (en) * | 2005-03-09 | 2006-09-16 | Phoenix Prec Technology Corp | Conductive bump structure of circuit board and method for fabricating the same |
| CN1921095A (zh) * | 2005-08-24 | 2007-02-28 | 三星电子株式会社 | 半导体芯片、显示屏板及其制造方法 |
| CN1956177A (zh) * | 2005-10-24 | 2007-05-02 | 财团法人工业技术研究院 | 芯片结构、芯片封装结构及其工艺 |
| CN101038441A (zh) * | 2006-03-14 | 2007-09-19 | 南茂科技股份有限公司 | 凸块制程 |
| CN101241865A (zh) * | 2007-02-05 | 2008-08-13 | 百慕达南茂科技股份有限公司 | 平顶凸块结构及其制造方法 |
| CN102197478A (zh) * | 2008-08-21 | 2011-09-21 | 泰瑟拉互连材料公司 | 具有用键合层接合到其上的金属柱的微电子衬底 |
| US20100109159A1 (en) * | 2008-11-03 | 2010-05-06 | Chih-Wen Ho | Bumped chip with displacement of gold bumps |
| CN103890939A (zh) * | 2011-10-28 | 2014-06-25 | 英特尔公司 | 包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3d互连结构 |
| CN203179867U (zh) * | 2012-11-08 | 2013-09-04 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
| CN104143543A (zh) * | 2013-05-06 | 2014-11-12 | 奇景光电股份有限公司 | 金属凸块结构 |
| CN107481986A (zh) * | 2016-06-07 | 2017-12-15 | 南茂科技股份有限公司 | 半导体元件 |
| CN110534440A (zh) * | 2019-07-25 | 2019-12-03 | 南通通富微电子有限公司 | 封装结构及其形成方法 |
Non-Patent Citations (1)
| Title |
|---|
| 陶玉娟，刘培生，林仲珉: "铜柱互连技术专利衍进分析", 《电子元件与材料》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115050658A (zh) * | 2022-04-25 | 2022-09-13 | 厦门通富微电子有限公司 | 覆晶薄膜的封装方法及覆晶薄膜 |
| CN115050658B (zh) * | 2022-04-25 | 2025-05-30 | 厦门通富微电子有限公司 | 覆晶薄膜的封装方法及覆晶薄膜 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111554582B (zh) | 2022-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11978712B2 (en) | Method of forming semiconductor package transmission lines with micro-bump lines | |
| CN111640722B (zh) | 一种芯片封装方法和芯片封装器件 | |
| TWI668825B (zh) | 半導體封裝及其製造方法 | |
| TWI296832B (en) | Bump structures and methods for forming solder bumps | |
| US20080164575A1 (en) | Method for manufacturing a three-dimensional semiconductor device and a wafer used therein | |
| US9837289B2 (en) | Methods for forming package-on-package structures having buffer dams | |
| CN108417550B (zh) | 半导体装置及其制造方法 | |
| TWI798984B (zh) | 具有重分佈結構的半導體元件及其製備方法 | |
| CN102217063A (zh) | 用于功率器件的晶片级别芯片级封装的半导体管芯结构、使用其的封装及系统、以及其制造方法 | |
| KR20000063759A (ko) | 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법 | |
| WO2012107971A1 (ja) | 半導体装置及びその製造方法 | |
| US12362311B2 (en) | Anisotropic conductive film with carbon-based conductive regions having void space and related semiconductor device assemblies and methods | |
| CN118016657A (zh) | 半导体元件及其制备方法 | |
| CN111554582B (zh) | 一种芯片封装方法和芯片封装器件 | |
| KR20160128536A (ko) | 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법 | |
| KR101776584B1 (ko) | 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법 | |
| WO2015123952A1 (zh) | 半导体封装结构及其形成方法 | |
| US7239027B2 (en) | Bonding structure of device packaging | |
| TWI697078B (zh) | 封裝基板結構與其接合方法 | |
| WO2011148445A1 (ja) | 半導体装置及びその製造方法 | |
| CN116613157B (zh) | 芯片堆叠结构及其制作方法、电子设备 | |
| CN218827084U (zh) | 半导体封装装置 | |
| TWI332254B (en) | Flip chip device with acf connections | |
| CN116504752A (zh) | 芯片堆叠结构及其形成方法、芯片封装结构、电子设备 | |
| JP3929154B2 (ja) | 半導体装置の実装構造およびその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |