[go: up one dir, main page]

CN1783456A - 用于在集成电路区域上特别在晶体管的电极上制造接触垫的工艺 - Google Patents

用于在集成电路区域上特别在晶体管的电极上制造接触垫的工艺 Download PDF

Info

Publication number
CN1783456A
CN1783456A CNA2005101161054A CN200510116105A CN1783456A CN 1783456 A CN1783456 A CN 1783456A CN A2005101161054 A CNA2005101161054 A CN A2005101161054A CN 200510116105 A CN200510116105 A CN 200510116105A CN 1783456 A CN1783456 A CN 1783456A
Authority
CN
China
Prior art keywords
region
integrated circuit
process according
section
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101161054A
Other languages
English (en)
Other versions
CN100477156C (zh
Inventor
D·莱诺伯尔
P·克洛奈尔
R·塞鲁荻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Publication of CN1783456A publication Critical patent/CN1783456A/zh
Application granted granted Critical
Publication of CN100477156C publication Critical patent/CN100477156C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

所述区域(51)被局部修改以形成延伸直到所述区域表面的至少一部分的区段(510)，它由相对于所述区域的材料的可选择性去除的材料构成，所述区域由绝缘材料(7)覆盖，所述区段的表面处形成的孔口(90)形成于绝缘材料中，通过所述孔口将可选择性去除的材料从所述区段中去除以形成腔(520)代替所述区段，且所述腔和所述孔口用至少一种导电材料(91)填充。

Description

用于在集成电路区域上特别在晶体管的电极上制造接触垫的工艺
技术领域
本发明涉及集成电路，特别是它们的制造，且尤其涉及集成电路区域上接触垫的制造。
背景技术
当前，一般通过区域上部的硅化(silicidation)(即，形成金属硅化物)，随后在所述区域上沉积诸如二氧化硅的绝缘材料后，形成本领域熟练技术人员常称作“通路”的开口，并用将与硅化区接触的金属填充该通路，从而在集成电路的区域上制造接触垫，这些区域例如在晶体管的源极、漏极或栅极区上，还有在形成电阻器的多晶硅线上。因此，该通路允许在硅化半导体区域和集成电路的金属化平面之间形成电连接。
这种工艺具有许多缺点。其中，例如提到制造的复杂性和成本，以及硅化物层的电阻问题和金属硅化物和硅之间的界面问题。这是因为，如果该界面不正确，则会导致结的击穿，增加电阻，或甚至金属硅化物的松解。硅化区和填充通路的金属之间的界面必须正确地加以控制。所以，必需在打开通路后清洁接触件底部，以使获得劣质界面的危险最小。结果，这进一步增加复杂性和制造成本。
发明内容
本发明的目的在于消除这些缺点。
本发明的一个目的在于提供一种用于制造接触垫的工艺，它根本上不同于现有技术中当前使用的工艺。
本发明的另一个目的在于提供一种用于制造接触垫的工艺，它的实施非常简单，具有良好的生产率，同时特别免除了现有技术中实施的清洁接触件底部的步骤。
本发明的再一个目的在于提供一种接触垫，它具有很低的电阻并在任何情况下低于现有技术中通过硅化所获得的。
本发明的又一个目的在于减少接触电阻而不增加通路的孔径，以维持互连的集成密度。
根据本发明的一个方面，提供了一种用于在集成电路的至少一个区域上制造至少一个接触垫的工艺，其中所述区域被局部修改以形成延伸直到所述区域表面的至少一部分的区段，该区段由相对于所述区域的材料的可选择性去除的材料构成。所述区域由绝缘材料覆盖，且所述区段的表面处形成的孔口形成于绝缘材料中。通过所述孔口将可选择性去除的材料从所述区段中去除以形成腔代替所述区段。所述腔和所述孔口用例如金属材料的至少一种导电材料填充。因此，例如可以在所述区域上获得完全金属的接触垫。
根据本发明的这个方面，因此提供了在集成电路的半导体区域上同时制造金属化物质和用于将该金属化物质连接到集成电路的较高金属化平面的互连通路。其实施特别简单，且成本较低。由于存在导电材料和温度的较大选择，所以生产率良好。在这点上，可非限制性地展望用一种和相同金属以及用几种其它的不同金属或金属化合物还有用一种或多种金属氧化物(诸如氧化铟，诸如本领域熟练技术人员已知的ITO(氧化铟锡))填充腔和蚀刻孔口。
此外，根据实现本发明的一种方法，这里不存在打开通路后清洁接触件底部的问题，提供了可选择性去除一层可去除的材料的方法，因此所获得的界面是理想的。
此外，其上形成接触垫的区域的表面上的金属化层可具有很低的电阻，且在任何情况下都低于金属硅化物的电阻。
此外，可理想地确定该金属化层的厚度并可根据期望的应用方便地加以调整。
此外，制造必需在其上形成金属接触的组件的工艺中随后进行金属化。因此，热平衡较低。可在很小的深度上形成表面结，因为热平衡较低并因为结的金属化可在很小的厚度上进行。
此外，根据特别有利的实施例，腔的孔径大于孔口的孔径，这允许增加导电接触的面积(即，用导电材料填充的区段)，从而减少接触电阻同时不增加通路的尺寸，即孔口的尺寸。还因为在孔口的蚀刻之前进行腔的位置和大小的限定并因为在所述蚀刻后通过蚀刻的孔口进行腔的实际形成。
本发明特别应用于诸如晶体管的有源组件或者诸如多晶硅构成的电阻线的电阻器的无源组件的区域上的接触垫。因此，本发明可减少通达所有类型器件的电阻，特别是双极晶体管。
本发明还可应用于其上必需具有接触垫的集成电路的任何元件，不论无源还是有源。
所述区域的局部修改所形成的区段的厚度可具有任意厚度，本领域的熟练技术人员将知道如何根据预想的应用进行选择。这样，对区段是很小的表面区段尤其有利，它可通过实现根据本发明的工艺的方法而方便地成为可能。在这点上，所述表面区段的厚度例如小于50nm。
期望形成接触垫的所述区域的材料是例如单晶硅或多晶硅的硅基材料。在这种情况下，可选择性去除的材料可以是硅锗合金。
例如所述区段通过例如锗植入的掺杂物植入形成，这种植入例如可通过用保护层掩模，或相对于先存在的集成电路部件的自对准而局部化。在特定情况中，还可植入氧或氮。
所述孔口可通过化学或等离子体蚀刻形成于绝缘材料中。
根据一种实现方法，通过选择性蚀刻从所述区段中去除材料。
在特定情况下，使区域的整个表面金属化。换句话说，根据这种实现方法，所述区段在所述区域的整个表面上延伸。
所述区域可以是场效应晶体管的源极、漏极或栅极区，或者是双极晶体管的发射极、集电极或基极区。
当本发明应用于制造MOS晶体管时，根据一种实现方法，该制造包括：
(a)晶体管的栅极、源极和漏极区的形成，以及
(b)如以上定义的源极和漏极区上各金属接触垫的同时制造。其中形成源极和漏极区中的所述孔口的绝缘材料覆盖步骤a中获得的结构。
因此，根据实现本发明的一种方法，可以获得相对于MOS晶体管的源极和漏极区的自对准的金属化物质而没有短路下面结的问题。
也同时制造栅极区上的金属接触垫和金属化物质。
因此，在例如MOS晶体管的情况下，本发明值得注意的是，源极、漏极和栅极金属化物质和将这些金属化物质互连到集成电路的上金属化平面的通路同时并以自对准方式形成。
本发明的另一个方面也是集成电路，它包括具备通过以上限定的工艺获得的全金属接触垫的至少一个区域。
该区域可形成无源或有源组件的一部分。
该组件因此可以是由多晶硅线形成的电阻器或通过以上限定的制造工艺获得的晶体管。
附图说明
通过审查整体非限制性实施例和实现方法的详细描述并借助附图，将使本发明的其它优点和特点变得显而易见，其中：
图1到10示意性说明了实现根据本发明的工艺的一种方法的主要步骤；
图11示意性示出了集成电路内通过实现这种方法获得的晶体管；以及
图12示意性说明了根据本发明一个实施例的配备接触垫的集成电路的另一个组件。
具体实施方式
现在将更详细地描述实现根据本发明的工艺的一种方法的主要步骤。
图1中，活性区(acitve zone)1形成于诸如硅基片的基片SB上的两个隔离区2之间，所述隔离区可以是隔离槽。这些隔离槽例如可以是DTI(深槽隔离)型的深槽或STI(浅槽隔离)型的浅槽。
通过活性区1上本身已知的手段制造也可由多晶硅制成的原始栅极区4。
接着，制造源极和漏极区(图2)。例如，它们是通过在栅极周围形成间隔物3之前和之后分别进行掺杂物的两次植入40来制造的。根据电路IC上的晶体管是n型还是p型来选择掺杂物的性质。由于初始栅极4用作离子植入的掩模，所以获得与初始栅极区4和与由隔离区2限制的活性区1自对准的源极和漏极区。
掺杂物也被植入栅极。
如图3所示，这些各种植入使得能制造扩散源极区51、扩散漏极区61和扩散栅极区41。当然也应注意，在这种情况下，晶体管的栅极是通过栅极氧化物与基片1分开的隔离栅极，出于简化的目的未示出该氧化物。
例如，随后，在集成电路IC中进行锗植入400(图4)。因此，这是“全片(full sheet)”植入。
如图5所示，选择该植入400的能量，以便在各区41、51和61中形成表面区410、510和610。这些表面区410、510和610由相对于形成区域41、51和61的硅能被选择性去除的材料构成。更精确地，在该情况下，这些区段410、510和610由硅锗合金SiGe构成。
此外，可进行退火步骤，以使金属再结晶，因此更好地限定形成区域51、61和41的金属与源极区510、610和410中可选择性去除的金属之间的边界。例如，该退火可在800到900℃的温度下进行。
接着，通过已知手段，用一层绝缘材料7覆盖电路表面，所述层7例如由二氧化硅构成(图6)。同样通过已知手段获得的保护层8位于该层7顶上(图7)，层8中按已知方式形成孔口9，它们将形成未来连接通路的位置9。
接着，通过保护掩模中的孔口9各向异性地蚀刻绝缘材料7，以获得蚀刻孔口90，它们向下延伸到源极区510、漏极区610和栅极区410(图8)。
通过孔口90，区段510、610和410中的可选择性去除材料被选择性地去除(图9)，以获得扩散源极区52、漏极区62和栅极区42顶上的腔520、620和420。
这里应注意，腔的尺寸大于孔口的孔径。
可通过任何已知手段进行该选择性去除，例如借助诸如含40ml的70％HNO3+20ml的H2O2+5ml的0.5％HF的溶液的氧化化学试剂，或通过各向同性的等离子体蚀刻。
接着，通过已知方法沉积一种或多种导电材料，允许先前获得的腔被同时填充(图10)，从而获得源极区52、漏极区62和栅极区42，其中诸如金属化物质53、63和43以及这些金属化物质与集成电路表面之间的导电连接通路91的导电区位于这些区域顶上。
由于腔孔径大于孔口的孔径，所以金属化物质43、53、63的面积大于通路孔径，这允许减少接触电阻而不增加通路的横向尺寸，从而可以维持互连的集成密度。
在这点上，例如通过本身已知的化学气相沉积(CVD)，例如在500℃到600℃的温度范围内，或者通过本身已知的ALD(原子层沉积)，例如在200℃C到300℃的温度范围内，用钨(W)填充腔420、520和620以及蚀刻孔口90。
也可通过电化学沉积在室温下使用铜(Cu)、钴(Co)或镍(Ni)。特别是在铜的情况下，这优选在阻挡层之前沉积，该阻挡层例如通过化学气相沉积由氮化钛(TiN)制成或由钽(Ta)构成。
还可以通过例如在200℃到300℃温度范围内的ALD型沉积使用氮化钽(TaN)。
还可以通过例如在700℃到800℃之间的熔炉中的LPCVD(低压CVD)，或者通过例如在200℃到300℃温度范围内的ALD型沉积，使用高度掺杂的多晶硅。
还可以使用包括铝(Al)和例如5％的小百分比的硅的金属化合物。
还可以使用金属氧化物，诸如氧化铟，诸如被称作ITO(氧化铟锡)的一种金属氧化物。
例如通过化学机械抛光去除多余金属，并通过已知手段形成金属化平面(1evel)M0，以获得图11的集成电路。
因此，图11示出了根据本发明一个实施例的包括晶体管的集成电路IC。
集成电路包括基片SB，其中在基片的隔离区2之间形成了活性区1。晶体管T制造于基片SB的活性区1中和活性区1上。晶体管的电极(源极52、漏极62和栅极42)由导电接触垫覆盖，这些例如是完全金属的并由表面金属化物质52、63和43以及连接到金属化平面M0的金属通路91构成。
本发明不限于晶体管上自对准接触垫的制造，而是还可应用于无论是否自对准都必需形成接触垫的集成电路中的任何无源或有源组件。作为指示，图12示意性说明了例如根据上述实现方法形成电阻器的多晶硅线75，在其上制造完全金属的接触垫。
更精确地，安置在下面的绝缘材料70上的该多晶硅电阻线75局部予以提供完全金属的接触垫。如上所述，该接触垫包括金属表面区750和上绝缘材料7内形成的金属互连通路91。通路91使得能将电阻器75的金属化物质750电连接到集成电路的上金属化平面Mi。用以上的实现方法，例如通过由保护掩模局部化的锗植入，获得金属表面区。

Claims (17)

1.一种用于在集成电路的至少一个区域上制造至少一个接触垫的工艺，其特征在于，所述区域(51)被局部修改以形成延伸到所述区域表面的至少一部分的区段(510)，它由相对于所述区域的材料为可选择性去除的材料构成，所述区域由绝缘材料(7)覆盖，所述区段的表面处形成的孔口(90)形成于绝缘材料中，通过所述孔口将可选择性去除的材料从所述区段中去除以形成腔(520)代替所述区段，且所述腔和所述孔口用至少一种导电材料(91)填充。
2.如权利要求1所述的工艺，其特征在于，腔(520)的孔径大于孔口(90)的孔径。
3.如权利要求1或2所述的工艺，其特征在于，所述区段(510)是表面区段，其厚度小于50nm。
4.如以上任一项权利要求所述的工艺，其特征在于，所述区域的材料是例如单晶硅或多晶硅的硅基材料，且可选择性去除的材料是硅锗合金。
5.如以上任一项权利要求所述的工艺，其特征在于，所述区段(510)通过植入掺杂物例如植入锗形成。
6.如权利要求5所述的工艺，其特征在于，所述区段(510，750)通过局部或全部片锗植入形成。
7.如以上任一项权利要求所述的工艺，其特征在于，所述孔口(90)通过化学或等离子蚀刻形成。
8.如以上任一项权利要求所述的工艺，其特征在于，通过选择性蚀刻从所述区段(510)中去除材料。
9.如以上任一项权利要求所述的工艺，其特征在于，所述区段在所述区域的整个表面上延伸。
10.如以上任一项权利要求所述的工艺，其特征在于，所述区域属于集成电路的无源或有源电子组件。
11.如以上任一项权利要求所述的工艺，其特征在于，所述区域是场效应晶体管的源极、漏极或栅极区，或者是双极晶体管的发射极、集电极或基极区。
12.一种用于制造MOS晶体管的工艺，其特征在于，它包括(a)晶体管的栅极、源极和漏极区的形成，以及(b)如权利要求1到11中的一项所述的源极和漏极区上各接触垫的同时制造，其中形成源极和漏极区中的所述孔口的绝缘材料覆盖步骤a中获得的结构。
13.如权利要求12所述的工艺，其特征在于，也同时制造栅极区上的接触垫。
14.一种集成电路，它包括具备通过根据权利要求1到13中一项的工艺获得的接触垫的至少一个区域。
15.如权利要求14所述的集成电路，其特征在于，所述区域形成无源或有源组件的一部分。
16.如权利要求15所述的集成电路，其特征在于，所述组件是由多晶硅线形成的电阻器。
17.如权利要求15所述的集成电路，其特征在于，所述组件是通过根据权利要求12或13的工艺获得的晶体管。
CNB2005101161054A 2004-10-20 2005-10-18 用于在集成电路区域上特别在晶体管的电极上制造接触垫的工艺 Expired - Fee Related CN100477156C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0411123 2004-10-20
FR0411123 2004-10-20

Publications (2)

Publication Number Publication Date
CN1783456A true CN1783456A (zh) 2006-06-07
CN100477156C CN100477156C (zh) 2009-04-08

Family

ID=34950912

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101161054A Expired - Fee Related CN100477156C (zh) 2004-10-20 2005-10-18 用于在集成电路区域上特别在晶体管的电极上制造接触垫的工艺

Country Status (4)

Country Link
US (2) US7601634B2 (zh)
EP (1) EP1650796A3 (zh)
JP (1) JP2006121082A (zh)
CN (1) CN100477156C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101288159B (zh) * 2005-06-16 2010-10-06 Nxp股份有限公司 具有多晶硅电极的半导体器件
US7670896B2 (en) * 2006-11-16 2010-03-02 International Business Machines Corporation Method and structure for reducing floating body effects in MOSFET devices
FR2947384B1 (fr) 2009-06-25 2012-03-30 Commissariat Energie Atomique Procede de realisation d'un transistor a source et drain metalliques
US10381448B2 (en) * 2016-05-26 2019-08-13 Tokyo Electron Limited Wrap-around contact integration scheme
US9876030B1 (en) * 2016-08-24 2018-01-23 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
KR20220158145A (ko) * 2021-05-20 2022-11-30 삼성전자주식회사 이미지 센서 및 이의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106846A (ja) * 1981-12-18 1983-06-25 Nec Corp 半導体装置の製造方法
JPH05291506A (ja) * 1992-04-13 1993-11-05 Toshiba Corp 半導体集積回路装置及びその製造方法
JPH08130195A (ja) * 1994-11-01 1996-05-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3384158B2 (ja) * 1994-12-28 2003-03-10 ヤマハ株式会社 半導体装置の製造方法
JP2701803B2 (ja) * 1995-08-28 1998-01-21 日本電気株式会社 半導体装置の製造方法
JP3961044B2 (ja) * 1996-05-14 2007-08-15 シャープ株式会社 電子回路装置
JP2959514B2 (ja) * 1997-03-26 1999-10-06 日本電気株式会社 半導体装置及び半導体装置の製造方法
US6281131B1 (en) * 1998-02-27 2001-08-28 Micron Technology, Inc. Methods of forming electrical contacts
JP2000286397A (ja) * 1999-03-30 2000-10-13 Nec Corp 半導体装置の製造方法
JP2001127151A (ja) * 1999-10-26 2001-05-11 Fujitsu Ltd 半導体装置およびその製造方法
WO2003009353A1 (en) * 2001-07-18 2003-01-30 Infineon Technologies Ag Selective base etching
KR100434697B1 (ko) * 2001-09-05 2004-06-07 주식회사 하이닉스반도체 반도체소자의 제조방법
KR20040017037A (ko) * 2002-08-20 2004-02-26 삼성전자주식회사 반도체 콘택 구조 및 그 형성 방법
KR100953332B1 (ko) * 2002-12-31 2010-04-20 동부일렉트로닉스 주식회사 반도체 장치의 제조 방법
EP1503411A1 (fr) * 2003-07-30 2005-02-02 St Microelectronics S.A. Lignes conductrices enterrées dans des zones d'isolement
US7084025B2 (en) * 2004-07-07 2006-08-01 Chartered Semiconductor Manufacturing Ltd Selective oxide trimming to improve metal T-gate transistor
US7135724B2 (en) * 2004-09-29 2006-11-14 International Business Machines Corporation Structure and method for making strained channel field effect transistor using sacrificial spacer
US7074713B2 (en) * 2004-09-30 2006-07-11 Freescale Semiconductor, Inc. Plasma enhanced nitride layer

Also Published As

Publication number Publication date
EP1650796A2 (fr) 2006-04-26
EP1650796A3 (fr) 2010-12-08
US20100025773A1 (en) 2010-02-04
US7601634B2 (en) 2009-10-13
CN100477156C (zh) 2009-04-08
US20060091477A1 (en) 2006-05-04
US8299541B2 (en) 2012-10-30
JP2006121082A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
TWI750020B (zh) 半導體裝置及形成半導體裝置的方法
TWI777363B (zh) 半導體裝置及其製造方法
JP4188234B2 (ja) トレンチ・ゲート半導体デバイス及びその製造
JP6101688B2 (ja) モノリシックに集積されたアクティブスナバ
CN110783202A (zh) 半导体结构的制作方法
CN113517280B (zh) 半导体器件及其形成方法
US20230123733A1 (en) Semiconductor Device and Method of Forming Thereof
CN113675196B (zh) 半导体器件及其形成方法
CN113675195B (zh) 半导体器件及其形成方法
US11049811B2 (en) Forming interlayer dielectric material by spin-on metal oxide deposition
US8299541B2 (en) Process for producing a contact pad on a region of an integrated circuit, in particular on the electrodes of a transistor
KR100850068B1 (ko) 반도체 소자 및 이의 실리사이드막 제조 방법
CN110783409A (zh) 具有低闪烁噪声的半导体装置和其形成方法
TWI528497B (zh) 製造具有低電阻裝置接觸之積體電路的方法
KR100313547B1 (ko) 반도체 소자의 제조방법
CN115602543A (zh) 一种半导体结构的制作方法
US9570449B2 (en) Metal strap for DRAM/FinFET combination
CN113471075B (zh) 半导体器件及其形成方法
JP2004047934A (ja) 低接触抵抗を有するプラグ装置及びその製造方法
CN115910795B (zh) 一种屏蔽栅功率器件及其制备方法
CN102097434A (zh) 一种沟槽金属氧化物半导体场效应管及其制造方法
JP2002158290A (ja) 上に増加したルート形成領域を有するフィールドプレート抵抗
KR100327435B1 (ko) 반도체 소자의 제조방법
TW202431632A (zh) 半導體裝置與其形成方法
CN117393503A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20111018