[go: up one dir, main page]

CN1685475A - 双镶嵌结构中的金属－绝缘体－金属电容结构及制造方法 - Google Patents

双镶嵌结构中的金属－绝缘体－金属电容结构及制造方法 Download PDF

Info

Publication number
CN1685475A
CN1685475A CNA038225441A CN03822544A CN1685475A CN 1685475 A CN1685475 A CN 1685475A CN A038225441 A CNA038225441 A CN A038225441A CN 03822544 A CN03822544 A CN 03822544A CN 1685475 A CN1685475 A CN 1685475A
Authority
CN
China
Prior art keywords
metal
conductive layer
layer
pattern
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038225441A
Other languages
English (en)
Other versions
CN100365765C (zh
Inventor
宁先捷
凯斯.洸汉.黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Infineon Technologies North America Corp
Original Assignee
International Business Machines Corp
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp, Infineon Technologies North America Corp filed Critical International Business Machines Corp
Publication of CN1685475A publication Critical patent/CN1685475A/zh
Application granted granted Critical
Publication of CN100365765C publication Critical patent/CN100365765C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及双镶嵌结构中的金属－绝缘体－金属(MIM)电容结构及制造方法。具体来说，本发明提供了一种MIM电容器结构以及制造该结构的方法，使用具有第一图案(216)和第二图案(218)的双镶嵌图案对半导体器件(200)的电介质层(214)构图。第二图案的深度大于第一图案。在第一图案中的电介质层(214)上形成导电层(226)，在第一图案中的导电层上形成一个导电层。电介质层(232)、导电层(234)、电介质层(236)以及导电层(238)被设置在第二图案(218)的导电层(226)上。导电层(234)、电介质层(232)以及导电层(226)形成第一金属－绝缘体－金属电容器。导电层(238)、电介质层(236)以及导电层(234)形成平行于第一MIM电容器的第二MIM电容器。

Description

双镶嵌结构中的金属-绝缘体 -金属电容结构及制造方法
技术领域
本发明的实施例总体上涉及半导体器件的制造，尤其是金属-绝缘体-金属电容器(MIM电容器)的制造。
背景技术
在用于电子应用包括例如收音机、电视机、移动电话以及个人计算设备的集成电路中使用半导体。集成电路一般包括在单晶硅中制造的多个晶体管。在单个半导体产品上有成百上千万个半导体器件是常有的事。当前的许多集成电路包括多层用于互连的金属化层。
电容器是在半导体器件中广泛使用的元件，用于存储电荷。电容器本质上包括由绝缘体隔开的两个导电板。电容器的电容量，或者说电容器所保持的电荷量除以施加的电压，的度量单位是法拉，其取决于多种参数，作为例子，比如有极板面积、极板之间的距离以及极板之间的绝缘体的介电常数值。电容器使用在滤波器、模数转换器、存储器件、控制应用以及许多其它类型的半导体器件中。
一种电容器是金属-绝缘体-金属电容器(MIM电容器)，常常使用在例如混合信号器件和逻辑器件中。MIM电容器在多种半导体中存储电荷。MIM电容器一般要求比例如深沟槽存储器电容器低得多的电容。对MIM电容器的电容量要求可以是例如1fF/平方微米。MIM电容器一般水平形成在半导体晶片上，两个金属板夹着平行于晶片表面的电介质。金属板中的至少一个通常形成在所述器件的一个金属化层(金属互连层)中。过去，在许多超大规模集成逻辑(VLSI)中使用埋置在“后端线(back-end-of-line(BEOL))”结构中的MIM电容器。
在BEOL中制造水平MIM电容器，半导体器件制造中的一个阶段通常始于在晶片上形成第一金属化层。一般，通过使用第一光刻掩模在半导体晶片的第一或者随后淀积的水平金属化层中形成一个底部电容极板，在BEOL中形成MIM电容器。用第一蚀刻步骤比如反应离子蚀刻(RIE)来将掩模图案转移到所述底部极板。将一种电容器电介质淀积到所述底部电容极板上，使用第二掩模和RIE步骤对所述电容器电介质构图。在电容器电介质上淀积顶部电容极板材料，使用第三掩模和RIE步骤来形成所述顶部电容极板。每一个掩模和RIE步骤都增加了MIM电容器制造工艺的劳动量和成本。
发明内容
本发明的实施例实现的技术优势是形成MIM电容器结构的方法只需要一个掩模。该方法包括制造埋置在双镶嵌(dual-damascene)BEOL结构中的具有高电容密度的MIM电容器的工艺。根据本发明的实施例，在双镶嵌结构中可以制造单个水平MIM电容器或者多个平行的水平MIM电容器。
根据本发明的一个优选实施例，一种形成MIM电容器的方法包括：提供一个工件，在该工件上淀积一个层间电介质(inter-leveldielectric(ILD))层，在该ILD层上形成第一图案，其中，该第一图案具有在该ILD层中的第一深度。在该ILD层上形成第二图案，该第二图案在该ILD层内具有第二深度。该第二深度大于第一深度。在ILD层的所述第一图案上设置第一导电层。在ILD层的第二图案上设置第二导电层，在至少所述第二导电层上设置第一电介质层。在所述第一电介质层上设置第三导电层。所述第二图案上的第三导电层、第一电介质层和第二导电层形成第一MIM电容器。
根据本发明的另一个优选实施例，MIM电容器包括一个工件和在该工件上淀积的ILD层。该ILD层包括具有第一深度的第一图案和具有第二深度的第二图案，第二深度大于第一深度。在ILD层的第一图案上设置第一导电层。在ILD层的第二图案上淀积第二导电层，在该第二导电层上淀积第一电介质层，在该第一电介质层上设置第三导电层。该ILD层第二图案上的第三导电层、第一电介质层和第二导电层形成第一MIM电容器。
本发明的实施例的优点包括提供了在半导体器件中形成MIM电容器的简化的工艺。使用了双镶嵌工艺的双深度结构，在ILD层的较深的通孔部分中形成MIM电容器，同时在较浅的金属化层中形成导线。只需要一个掩模来形成单个MIM电容器或者多个平行的MIM电容器，节省了制造时间、成本和劳动力。用一个平面化步骤在ILD或者电介质层的MIM电容器图案内形成MIM电容器结构。可以并联平行的MIM电容器，增加MIM电容器结构的电容。
附图说明
结合附图阅读下面的说明会更加清楚地理解本发明的上述特点。附图中：
图1到图3图示了本发明的实施例在各个制造步骤的剖视图，其中，在ILD层的双镶嵌图案中形成单个水平MIM电容器；
图4到图8图示了本发明的实施例在各个制造步骤的剖视图，其中，在ILD层的双镶嵌图案中形成两个或者多个平行的水平MIM电容器；
图9图示了图8所示的器件的俯视图；
图10图示了本发明的一个实施例的剖视图，其中，在MIM电容器图案的底部电容极板上设置盖层；
图11图示了一个实施例的剖视图，其中，通过随后形成上覆通孔和导线，将两个MIM电容器并联连接起来；
图12是图11所示的实施例的示意图；
图13图示了一个实施例的剖视图，其中，两个MIM电容器串联连接；
图14是图13所示的实施例的示意图。
不同的附图中，对应的数字和符号指示对应的部件，除非另行指明。附图的绘制是为了清楚地说明优选实施例的各个有关方面，不一定是按比例绘制的。
具体实施方式
下面描述本发明的优选实施例，并讨论这些实施例的优点。在每一个附图中只图示了一个MIM电容器结构，但是在每一个层中存在许多个MIM电容器结构和导线。为了方便起见，电介质和导电材料层总体上按照在说明书中出现的顺序编号(例如第一、第二、第三)。编号并不表示优选的例如淀积、处理或者移除等的顺序。
图1到图3图示了根据本发明的第一实施例，包括MIM电容器的半导体装置100在各个制造阶段的剖视图。见图1，提供了一个工件112。工件112最好包括在单晶硅上方(可能邻接单晶硅)的氧化硅或者任何低K电介质。工件112可以包括其它导电层，或者其它半导体元件，例如晶体管、二极管等。例如，可以使用化合物半导体比如GaAs、InP、Si/Ge或者SiC代替硅。
在工件112上淀积电介质层114。电介质层114最好包括高介电常数的ILD层，比如氮化硅、氧化钽或者钡锶钛氧化物(bariumstrontium titanate oxide(BSTO))。或者，电介质层114可以包括氮氧化硅、二氧化硅或者低介电常数材料(例如具有小于等于3.6的介电常数k)。如果使用低k材料，可以进行旋涂(spin-on)，然后例如进行约400摄氏度的加热步骤(焙烧)以去除溶剂。或者，可以使用化学蒸汽淀积(CVD)工艺淀积低k材料。
对所述电介质层114进行构图和蚀刻，形成限定用于多个导线的至少一个第一图案116的区域或者槽，以及用于MIM电容器的至少一个第二图案118。在双镶嵌工艺中，最好，使用光刻或者蚀刻工艺比如RIE来形成所述导电线图案116，使用单独的光刻或者蚀刻工艺，比如RIE，形成MIM电容器图案118。第一图案116包括在ILD层114内的第一深度120，第二图案118包括在ILD层114内的第二深度124。最好，第二深度124大于第一深度120，等于导电线深度120加上通孔层深度122。较深的图案118最好在较浅的图案116之前构图形成，但是，较浅的图案116例如也可以首先构图形成。
一个实施例中的MIM电容器图案118的深度124最好包括金属布线的深度120加上通孔150的深度122，例如可以包括ILD层114的整个深度(图1中未图示；见图10的通孔350)。导电线的图案116最好包括导电线所需的第一深度120。
MIM电容器图案118沟槽一般大约为0.2到1微米深，例如可以为圆形、矩形、方形。沟槽的宽度随着MIM电容器的所需电容而变，一般为2-3平方微米到约100平方微米。MIM电容器的面积越大，电容越大。
在器件100的整个表面上在电介质层114上形成或者淀积光致抗蚀剂128。光致抗蚀剂128可以包括正性抗蚀剂或者负性抗蚀剂，最好包括可以例如旋涂的光敏聚合物。或者，光致抗蚀剂128可以包括例如其它抗蚀剂。
使用光刻技术对光致抗蚀剂128构图，在MIM电容器图案118上留下光致抗蚀剂128，露出导电线图案116。在光致抗蚀剂128覆盖和保护电介质层114的MIM电容器图案118区的情况下，在导电线图案116区中在电介质层114上形成或者淀积导电材料130。该导电材料130在这里也被称为第一导电层。该导电材料130可以包括铜合金，比如铜与镁、铝、铟或者它们的组合的合金。所述导电材料130或者可以包括其它金属，例如铝。所述第一导电层130例如可以使用CVD进行涂覆，但是也可以使用其它淀积技术。
如图2所示，从MIM电容器图案118区剥离光致抗蚀剂128，并清洁电介质层114的表面。在MIM电容器图案118区中的电介质层114上，以及在导线图案116区中的第一导电层130上，淀积导电层134。导电层134也称为第二导电层。第二导电层134最好包括导电材料比如W，Ti，TiW，TiN，Ta，TaN，Al，Cu或者其它导电材料，或者它们的组合。第二导电层134例如可以使用CVD、物理汽相淀积(PVD)、蒸镀、电镀或者这些技术的组合来在第一MIM电容器电介质层132上形成第二导电层134。第二导电层134的厚度最好大约为例如500埃到4000埃。
在第二导电层134上淀积电介质层136。电介质层在这里也称为第一电介质层。第一电介质层136最好包括例如氧化硅、氮化硅、Ta2O5、氧化铝、钛酸锶、BSTO或者它们的组合，或者其它电介质材料。第一电介质层136的淀积例如可以使用CVD、PVD或者旋涂方法。第二电介质层136最好例如为200埃到2000埃的厚度。如果需要的话，进行后续处理比如电介质层136的退火、硬化和等离子体处理。
在第一电介质层136上淀积导电层138。导电层138这里也称为第三导电层。第三导电层可以包括导电材料，例如W，Ti，TiW，TiN，Ta，TaN，Al，Cu，其它金属和/或它们的组合。第三导电层138的淀积例如可以使用CVD、PVD、蒸镀、电镀或者它们的组合。第三导电层138的厚度最好为例如200埃到4000埃。
对晶片100的表面进行平面化工艺，比如化学机械抛光(CMP)处理，以从电介质层114顶面上去除多余的材料层130、134、136和138，如图3所示。该CMP处理最好适于在ILD电介质层114上停止。该平面化工艺导致形成具有顶部极板(第三导电层138)、电容器电介质(第一电介质层136)和底部极板(第二导电层134)的水平(沿着晶片的长度)的MIM电容器142。始于随后淀积的下伏或者上覆层的通孔可以连接到顶部和底部MIM电容器极板138/134，以电连接到极板(图3未图示，见图10、11和13)。在平面化工艺期间，通过从电介质层114的表面去除第一导电层130，与MIM电容器142的形成同时地在导线图案116区中形成导线140。
图4-8图示了本发明的一个实施例在各种制造阶段的剖视图，其中，半导体器件200包括在ILD层214的双镶嵌图案中形成的两个平行的水平MIM电容器242/252(见图8)。如结合图1-3所描述的，使用类似的工艺和材料来制造图4-8所示的结构。
见图4，提供了工件212，在工件212上形成电介质层214。对电介质层214构图和蚀刻，以形成限定用于多个导线的第一图案216和用于MIM电容器的第二图案218的区域或者沟槽。最好在双镶嵌工艺中形成图案216/218，其中，图案218的深度224大于图案216的深度220。
在此实施例中，在淀积光致抗蚀剂之前，在电介质214上淀积导电衬里226，如图5所示。导电衬里226这里也被称为第四导电层和底部极板。导电衬里226可以例如用PVD或者CVD形成。导电衬里226的厚度最好为例如约250埃到2000埃。导电衬里226的厚度最好使得电阻足够低，以使导电衬里226能够被用作MIM电容器极板，同时用作良好的扩散势垒。
导电衬里226最好包括TaN、TiN、Ta、W或者它们的组合的势垒层，或者例如包括其它合适的阻止导电材料比如铜(比如导电材料230，见图6)通过电介质214或者工件212扩散的导电衬里材料。导电衬里226的势垒层也可以包括各种材料的叠层。
导电衬里226也可以包括可选的通过例如PVD或者CVD淀积在势垒层上的籽晶层。导电衬里226的籽晶层最好包括铜合金，比如铜与镁、铝、铟或者它们的组合的合金。该籽晶层或者可以包括其它金属。
如图5所示，在导电衬里226上淀积或者形成光致抗蚀剂228。使用光刻技术对光致抗蚀剂228构图，在MIM电容器图案218上留下光致抗蚀剂228，露出导线图案216，如图6所示。在导线图案216区中的导电衬里226上淀积或者形成第一导电材料230。最好，当第一导电材料230包括铜时，在全极板掩模(plate-through mask)技术中，使用导电衬里226的铜籽晶层，在未留下光致抗蚀剂228的地方在晶片200上电镀所述第一导电材料230，以在沟槽中获得最佳填充。第一导电材料230最好包括淀积在导电衬里226籽晶层上的，或者在不使用籽晶层时淀积在导电衬里226势垒层上的，基本上纯的块体铜(bulk copper)。尽管不是必须的，但是优选在导电衬里226中使用顶部籽晶层，因为籽晶层允许进行电镀湿法衬里工艺(electroplatingwet-line process)，其中，在电镀淀积处理中向晶片施加电流。或者，第一导电层230可以包括例如使用CVD涂覆的其它金属。
如图7所示，从电介质层214的MIM电容器图案218中的导电衬里226的上面剥离光致抗蚀剂228，清洁导电衬里226的表面。在MIM电容器图案218中的导电衬里226和导线图案216中的导电材料230的暴露部分上淀积电介质层232。该电介质层232也被称为第二电介质层。该第二电介质层232最好包括例如氧化硅、氮化硅、Ta2O5、氧化铝、钛酸锶、BSTO以及它们的组合，或者其它电介质材料。该第二电介质层232的淀积例如可以使用CVD、PVD或者旋涂方法。该第二电介质层232的厚度例如最好为200埃到2000埃。如果需要，可以对电介质232进行后续处理，比如硬化、等离子体处理以及退火。
如针对图1-3所示的实施例进行的描述那样，继续半导体器件200的处理。在至少MIM电容器图案218区中，在第二电介质层232上淀积第二导电层234。该第二导电层234也被称为中间极板。最好，如图所示，也在导线图案216区中的第一导电层230上淀积第二导电层234。在第二导电层234上淀积第一电介质层236，在该第一电介质层236上淀积第三导电层238。第三导电层238也被称为顶部极板。
在晶片200的表面上进行平面化工艺，比如化学机械抛光(CMP)处理，以从电介质层214顶表面上去除各层226、230、232、234、236和238的多余材料的部分，如图8所示。最好使CMP工艺在ILD电介质层214上停止。
该平面化工艺导致形成两个水平的MIM电容器242和252。第一MIM电容器242包括顶部极板(第三导电层238)、电容器电介质(第一电介质层236)和中间极板(第二导电层234)，第二MIM电容器252包括中间极板(第二导电层234)、电容器电介质(第二电介质层232)和底部极板(第四导电层或者导电衬里226)。在平面化工艺期间，通过从电介质层214的顶表面去除第一导电层230和第四导电层226，也在导线图案216区中形成导线240(其包括导线图案216中的第一导电层230和第四导电层226)。
根据本发明的实施例，有利的是，在淀积导线240的导电材料时，用光致抗蚀剂228保护被构图的MIM电容器区218。然后，在暴露的MIM电容器图案218上，以及在导线240上，淀积各种电介质和导电层232、234、236和238。在从电介质层214顶表面去除多余的材料后，在电介质层214内同时形成导线240和平行的MIM电容器242和252。导电衬里226用作下MIM电容器252的底部极板。本发明的新颖的半导体器件200包括在晶片的水平方向形成的两个平行的MIM电容器242/252。在图9中图示了平行MIM电容器242和252的沿着图8中9-9线的俯视图。
然后对半导体器件200执行后续的处理步骤。可以在MIM电容器242/252的顶表面上淀积电介质层。可以形成其它金属化层，使通孔形成为连接上层金属化层和MIM电容器242/252的顶部极板238、中间极板232以及底部极板226(见图11和13)。例如，可以在工件212中形成到达下伏导线的通孔，以连接到底部极板226(见图10)。
尽管在图8中只图示了两个平行的MIM电容器，但是本发明的实施例可以用来通过在平面化器件200之前，在第三导电材料或者顶部极板238上淀积另外的电介质和导电层，在双镶嵌结构中制造三个或者更多平行MIM电容器。
在图8所示的实施例中，MIM电容器图案218区中的导电衬里226用作MIM电容器252底部极板。但是，在备选实施例中，可以在导电衬里226上淀积一个或者多个附加层344，如图10所示。在本发明的此实施例中，在淀积第二电介质层332之前，在导电衬里326上形成或者淀积盖层344。如果淀积第二电介质332的工艺可能导致与导电衬里326中的下伏材料比如铜的化学反应，则前述盖层是有利的。该盖层344可以包括在电介质332淀积之前淀积的电介质盖层或者导电盖层，以保护衬里326材料不发生反应。然后就像针对在图4-8中图示的实施例进行的描述那样，在盖层344上淀积导电和电介质层332、334、336和338。然后使用CMP工艺处理器件300，以在ILD层314表面平面化所述晶片，形成导线340和平行MIM电容器342/352。
或者，如果导电衬里326太薄并具有太高的电阻而不能作为电容器极板，则盖层344可以包括淀积在导电衬里326上的另外的导电材料层以使得电容器底部极板具有足够的厚度以用作电容器极板。
底部金属板326可以通过布线连接到同一金属层的金属线，或者通过通孔层连接到下一层的ILD层346中的下伏金属层348，如图10所示。最好，中间极板234/334和顶部金属板238/338通过通孔连接到随后淀积的金属化层(图10中未图示，见图11和图13)中的金属化层位。
再看图8，根据本发明的实施例，可以在双镶嵌工艺中制造两个或者多个水平MIM电容器242/252，每一个附加MIM电容器252在共用一个公共电容器极板234(图11)的MIM电容器242的上方。所述多个MIM电容器242/252可以并联或者串联连接在一起。
图11图示了本发明的一个实施例的剖视图，其中，通过随后形成的布线，第一MIM电容器MC1并联连接到第二MIM电容器MC2。在图12中图示了图11的实施例的示意图。第一MIM电容器MC1包括顶部极板238、电容器电介质236和中间极板234。第二MIM电容器MC2包括中间极板234、电容器电介质236和底部极板226。两个通孔256连接到MC1顶部极板238和MC2底部极板226。通孔256连接到导线258。MIM电容器MC1和MC2的中间极板234通过通孔264连接到导线262。通孔256和264以及导线258和262可以例如在电介质层260内。
图11所示的结构是如图12所示的并联连接MIM电容器MC1和MC2的方法的一个例子。并联MIM电容器MC1和MC2的总电容可以用下式1表示：
式1：             C总＝CMC1+CMC2
这样，如果MC1的电容大致等于MC2的电容，那么，通过并联两个MIM电容器MC1和MC2，MIM电容器结构的电容被加倍。
或者，可以将MIM电容器MC1和MC2连接到随后形成的布线，被当作两个串联的电容器，如图13和14所示。因为MIM电容器MC1和MC2共用一个公共极板234，由于它们的结构的性质，它们被串联。串联实施例的总电容C总可以表示为下式2：
式1：             1/C总＝1/CMC1+1/CMC2
本发明的实施例实现的技术优点是，作为在BEOL中制造MIM电容器的方法，几乎不需要额外的处理步骤，比如具有大的基本规则(ground rule)(μms)的光刻级，需要一些淀积步骤。并联MIM电容器242/252结构导致具有增大的电容的MIM电容器。例如，根据本发明的实施例连接两个或者多个具有并行结构的水平MIM电容器242/252产生的MIM电容器242/252，与具有类似表面积的现有技术MIM电容器相比具有增加了的电容。
通过使用本发明的实施例，简化了MIM电容器的制造工艺。只需要一个掩模(例如用来形成MIM电容器图案116/216的掩模)来形成这里所描述的单个或者多个平行MIM电容器，这导致成本、时间和劳动力的节省。本发明的实施例例如可以在通孔层实现，如图11和13所示，或者在通孔层和导线层金属化层中实现，如图1-8和10所示。
尽管结合说明性实施例描述了本发明，但是这种说明不应被解释为限制性的。对于阅读了本说明书的普通技术人员来说，对本发明的说明性实施例以及其它实施例的组合的各种修改是显而易见的。另外，本领域的普通技术人员可以重新安排处理步骤的顺序，但是仍然在本发明的范围之内。因此，所附的权利要求应当包括所有这样的修改或者实施例。另外，本申请的范围不受在本说明书中所描述的工艺、及其、制造、物质组成、装置、方法和步骤的具体实施方式的限制。因此，所附权利要求的范围包括这样的工艺、机器、制造、物质组成、装置、方法或者步骤。

Claims (28)

1.制造金属-绝缘体-金属电容器的方法，包括：
提供一个工件；
在该工件上淀积一个层间电介质层；
在该层间电介质层中形成第一图案，该第一图案具有在该层间电介质层中的第一深度；
在该层间电介质层中形成第二图案，该第二图案在该层间电介质层内具有第二深度，该第二深度大于第一深度；
在层间电介质层的所述第一图案上设置第一导电层；
在层间电介质层的第二图案上设置第二导电层；
在至少所述第二导电层上设置第一电介质层；以及
在所述第一电介质层上设置第三导电层，其中，所述第二图案上的第三导电层、第一电介质层和第二导电层形成第一金属-绝缘体-金属电容器。
2.如权利要求1所述的方法，其中，形成第一图案的步骤包括在一个金属化层中形成多个导线的图案。
3.如权利要求2所述的方法，其中，形成第二图案的步骤包括在一个通孔层内形成金属-绝缘体-金属电容器图案，其中，形成第二图案的步骤包括在所述通孔层中，在所述导线下方形成至少一个通孔。
4.如权利要求1所述的方法，其中，形成所述第一图案和形成所述第二图案的步骤包括双镶嵌工艺。
5.如权利要求1所述的方法，其中，在所述第一图案的层间电介质层上设置第一导电层的步骤包括：
在该层间电介质层上形成光致抗蚀剂；
从该层间电介质层的第一图案上去除所述光致抗蚀剂；以及
淀积所述第一导电层。
6.如权利要求5所述的方法，还包括：在所述层间电介质层的第二图案上设置第二导电层之前，从所述层间电介质层的第二图案上去除光致抗蚀剂，其中，设置所述第二导电层的步骤包括在所述第一图案上设置所述第二导电层，其中，设置所述第一电介质层的步骤包括在所述第一图案上设置第一电介质层，设置第三导电层的步骤包括在所述第一图案上设置第三导电层。
7.如权利要求6所述的方法，还包括：使用化学机械抛光工艺，从所述层间电介质层的顶面上方去除第一导电层、第二导电层、第一电介质层以及第三导电层。
8.如权利要求6所述的方法，还包括：
在所述层间电介质层上形成光致抗蚀剂之前，在所述层间电介质层上设置第四导电层；以及
在设置所述第一导电层之前，至少在层间电介质层的第二图案上设置第二电介质层，其中，所述第二图案上方的所述第四导电层、第二电介质层和第一导电层形成第二金属-绝缘体-金属电容器。
9.如权利要求8所述的方法，还包括：使用化学机械抛光工艺，从所述层间电介质层的顶面上方去除第四导电层、第二电介质层、第一导电层、第二导电层、第一电介质层以及第三导电层。
10.如权利要求8所述的方法，其中，所述第四导电层包括一个导电势垒衬里。
11.如权利要求10所述的方法，其中，所述第四导电层还包括一个籽晶层，其中，设置第一导电层的步骤包括在籽晶层上电镀所述第一导电层。
12.如权利要求8所述的方法，还包括：将所述第三导电层与所述第四导电层连接起来，使得所述第一金属-绝缘体-金属电容器和所述第二金属-绝缘体-金属电容器并联起来。
13.一种金属-绝缘体-金属(MIM)电容器，包括：
一个工件；
在该工件上淀积的层间电介质层，该层间电介质层包括具有第一深度的第一图案和具有第二深度的第二图案，第二深度大于第一深度；
在层间电介质层的第一图案上设置的第一导电层；
在层间电介质层的第二图案上设置的第二导电层；
在该第二导电层上设置的第一电介质层；以及
在该第一电介质层上设置的第三导电层，其中，该层间电介质层第二图案上的第三导电层、第一电介质层和第二导电层形成第一金属-绝缘体-金属电容器。
14.如权利要求13所述的金属-绝缘体-金属电容器，其中，所述第一金属-绝缘体-金属电容器的至少一部分在所述层间电介质层的通孔层中。
15.如权利要求13所述的金属-绝缘体-金属电容器，其中，在双镶嵌工艺中形成所述层间电介质层第一图案和所述层间电介质层第二图案。
16.如权利要求13所述的金属-绝缘体-金属电容器，还包括：
设置在层间电介质层的所述第二图案和第一图案上方的第四导电层；以及
设置在所述层间电介质层的第二图案的第四导电层和第二导电层之间的第二电介质层，其中，所述第二图案上方的第二导电层、第二电介质层和第四导电层形成第二金属-绝缘体-金属电容器。
17.如权利要求16所述的金属-绝缘体-金属电容器，其中，所述第四导电层连接到一个下伏导线。
18.如权利要求16所述的金属-绝缘体-金属电容器，其中，所述第四导电层包括一个导电势垒衬里。
19.如权利要求18所述的金属-绝缘体-金属电容器，其中，所述导电势垒衬里包括约150埃到300埃的TaN、TiN、Ta、W或者它们的组合。
20.如权利要求16所述的金属-绝缘体-金属电容器，其中，所述第四导电层还包括一个籽晶层。
21.如权利要求20所述的金属-绝缘体-金属电容器，其中，所述籽晶层包括铜。
22.如权利要求21所述的金属-绝缘体-金属电容器，其中，所述第一导电层包括铜，并通过电镀形成。
23.如权利要求18所述的金属-绝缘体-金属电容器，还包括设置在所述第四导电层上方的盖层。
24.如权利要求23所述的金属-绝缘体-金属电容器，其中，所述盖层包括导电材料或者电介质材料。
25.如权利要求16所述的金属-绝缘体-金属电容器，其中，所述第三导电层连接到所述第四导电层，使得所述第一金属-绝缘体-金属电容器和所述第二金属-绝缘体-金属电容器并联起来。
26.如权利要求16所述的金属-绝缘体-金属电容器，还包括：
设置在所述层间电介质层的第二图案和第一图案上方的至少一个第五导电层；以及
设置在所述层间电介质层的第二图案上方的至少一个第三电介质层，其中，在所述第二图案上方的所述至少一个第五导电层、所述至少一个第三电介质层以及下伏的第四或者第五导电层形成至少一个第三金属-绝缘体-金属电容器。
27.如权利要求26所述的金属-绝缘体-金属电容器，其中，所述第一、第二和至少一个第三金属-绝缘体-金属电容器被并联起来。
28.如权利要求13所述的金属-绝缘体-金属电容器，其中，所述第一导电层包括多个导线。
CNB038225441A 2002-09-23 2003-09-23 双镶嵌结构中的金属-绝缘体-金属电容结构及制造方法 Expired - Fee Related CN100365765C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/252,476 US6794262B2 (en) 2002-09-23 2002-09-23 MIM capacitor structures and fabrication methods in dual-damascene structures
US10/252,476 2002-09-23

Publications (2)

Publication Number Publication Date
CN1685475A true CN1685475A (zh) 2005-10-19
CN100365765C CN100365765C (zh) 2008-01-30

Family

ID=31992962

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038225441A Expired - Fee Related CN100365765C (zh) 2002-09-23 2003-09-23 双镶嵌结构中的金属-绝缘体-金属电容结构及制造方法

Country Status (7)

Country Link
US (1) US6794262B2 (zh)
EP (2) EP1408536A2 (zh)
JP (1) JP4636598B2 (zh)
KR (1) KR100819150B1 (zh)
CN (1) CN100365765C (zh)
AU (1) AU2003272647A1 (zh)
WO (1) WO2004027834A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979850B (zh) * 2005-12-05 2010-12-15 东部电子股份有限公司 电容器元件、半导体器件及其制造方法
CN102420102A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 一种形成mim电容器结构的方法及mim电容器
CN109309085A (zh) * 2017-07-28 2019-02-05 联华电子股份有限公司 集成电路以及其制作方法
CN110546756A (zh) * 2017-04-14 2019-12-06 高通股份有限公司 化合物半导体晶体管与高密度电容器的集成

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
IL157838A (en) * 2003-09-10 2013-05-30 Yaakov Amitai High-brightness optical device
KR100558002B1 (ko) * 2003-09-26 2006-03-06 삼성전자주식회사 선택적 전기도금 공정을 이용한 금속패턴 형성방법
KR100572828B1 (ko) * 2003-12-31 2006-04-24 동부아남반도체 주식회사 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
KR100572829B1 (ko) * 2003-12-31 2006-04-24 동부아남반도체 주식회사 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
DE102004004584A1 (de) * 2004-01-29 2005-08-25 Infineon Technologies Ag Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
US7582901B2 (en) * 2004-03-26 2009-09-01 Hitachi, Ltd. Semiconductor device comprising metal insulator metal (MIM) capacitor
US20050255664A1 (en) * 2004-05-12 2005-11-17 Ching-Hung Kao Method of forming a metal-insulator-metal capacitor
CN100353487C (zh) * 2004-05-12 2007-12-05 联华电子股份有限公司 电容的制作方法
US7282404B2 (en) * 2004-06-01 2007-10-16 International Business Machines Corporation Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme
DE102004039803B4 (de) * 2004-08-17 2006-12-07 Infineon Technologies Ag Verfahren zur Herstellung einer Leitbahnanordnung mit erhöhter kapazitiver Kopplung sowie zugehörige Leitbahnanordnung
US9318378B2 (en) * 2004-08-21 2016-04-19 Globalfoundries Singapore Pte. Ltd. Slot designs in wide metal lines
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
US20060151845A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan Method to control interfacial properties for capacitors using a metal flash layer
US20060151822A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan DRAM with high K dielectric storage capacitor and method of making the same
US7851302B2 (en) 2005-02-04 2010-12-14 Infineon Technologies Ag Capacitors and methods of manufacture thereof
US7169680B2 (en) * 2005-02-24 2007-01-30 United Microelectronics Corp. Method for fabricating a metal-insulator-metal capacitor
US20070057304A1 (en) * 2005-09-12 2007-03-15 Infineon Technologies Ag Capacitor structure, memory cell and method for forming a capacitor structure
KR100698089B1 (ko) * 2005-12-29 2007-03-23 동부일렉트로닉스 주식회사 커패시터를 갖는 반도체 소자 및 이의 제조방법
KR100796499B1 (ko) * 2005-12-29 2008-01-21 동부일렉트로닉스 주식회사 커패시터를 갖는 반도체 소자 및 이의 제조방법
JP5055768B2 (ja) * 2006-01-16 2012-10-24 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7602068B2 (en) 2006-01-19 2009-10-13 International Machines Corporation Dual-damascene process to fabricate thick wire structure
KR100729360B1 (ko) * 2006-04-05 2007-06-15 삼성전자주식회사 반도체 장치의 커패시터 구조체 및 그 제조 방법
KR100782461B1 (ko) 2006-04-05 2007-12-05 삼성에스디아이 주식회사 Ｔｆｔ패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치
US8188527B2 (en) * 2006-06-07 2012-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded capacitor in semiconductor device and method for fabricating the same
US7601604B2 (en) * 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
US7936553B2 (en) * 2007-03-22 2011-05-03 Paratek Microwave, Inc. Capacitors adapted for acoustic resonance cancellation
US8467169B2 (en) * 2007-03-22 2013-06-18 Research In Motion Rf, Inc. Capacitors adapted for acoustic resonance cancellation
US20090189249A1 (en) * 2007-10-08 2009-07-30 Je-Sik Woo Semiconductor device and manufacturing method thereof
US8445913B2 (en) 2007-10-30 2013-05-21 Spansion Llc Metal-insulator-metal (MIM) device and method of formation thereof
US7611958B2 (en) * 2007-12-05 2009-11-03 Infineon Technologies Ag Method of making a semiconductor element
US7741188B2 (en) * 2008-03-24 2010-06-22 International Business Machines Corporation Deep trench (DT) metal-insulator-metal (MIM) capacitor
US7795109B2 (en) * 2008-06-23 2010-09-14 Qimonda Ag Isolation trenches with conductive plates
US20100224960A1 (en) * 2009-03-04 2010-09-09 Kevin John Fischer Embedded capacitor device and methods of fabrication
US8194387B2 (en) 2009-03-20 2012-06-05 Paratek Microwave, Inc. Electrostrictive resonance suppression for tunable capacitors
US8363379B2 (en) * 2010-08-18 2013-01-29 International Business Machines Corporation Altering capacitance of MIM capacitor having reactive layer therein
US8405135B2 (en) 2010-10-05 2013-03-26 International Business Machines Corporation 3D via capacitor with a floating conductive plate for improved reliability
US8546914B2 (en) * 2011-07-19 2013-10-01 United Microelectronics Corp. Embedded capacitor structure and the forming method thereof
US9466662B2 (en) 2012-12-28 2016-10-11 Intel Corporation Energy storage devices formed with porous silicon
JP2014187324A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
US9287350B2 (en) * 2014-07-22 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor
KR102225215B1 (ko) 2014-11-07 2021-03-09 삼성전자주식회사 반도체 장치
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
AU2020363483A1 (en) * 2019-10-11 2022-05-12 10644137 Canada Inc. Metacapacitors and power-electronic converters for power-electronic systems
JP2021072331A (ja) * 2019-10-30 2021-05-06 太陽誘電株式会社 トレンチキャパシタ及びトレンチキャパシタの製造方法
CN113497186A (zh) 2020-04-01 2021-10-12 联华电子股份有限公司 并联的电容结构及其制作方法
CN112151535B (zh) * 2020-08-17 2022-04-26 复旦大学 一种硅基纳米电容三维集成结构及其制备方法
JPWO2022102273A1 (zh) * 2020-11-10 2022-05-19
US12191247B2 (en) * 2021-05-12 2025-01-07 Taiwan Semiconductor Manufacturing Company Limited Variable graduated capacitor structure and methods for forming the same
JP2024089451A (ja) * 2022-12-21 2024-07-03 パナソニックＩｐマネジメント株式会社 コンデンサ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579812A (en) * 1984-02-03 1986-04-01 Advanced Micro Devices, Inc. Process for forming slots of different types in self-aligned relationship using a latent image mask
US5406447A (en) * 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
US6294420B1 (en) * 1997-01-31 2001-09-25 Texas Instruments Incorporated Integrated circuit capacitor
US6033977A (en) * 1997-06-30 2000-03-07 Siemens Aktiengesellschaft Dual damascene structure
US6285050B1 (en) * 1997-12-24 2001-09-04 International Business Machines Corporation Decoupling capacitor structure distributed above an integrated circuit and method for making same
US6320244B1 (en) * 1999-01-12 2001-11-20 Agere Systems Guardian Corp. Integrated circuit device having dual damascene capacitor
US6346454B1 (en) 1999-01-12 2002-02-12 Agere Systems Guardian Corp. Method of making dual damascene interconnect structure and metal electrode capacitor
TW479310B (en) * 2000-03-31 2002-03-11 Ibm Capacitor structure and method of making same
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
KR20020055887A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속 배선 및 커패시터 제조 방법
US6271084B1 (en) * 2001-01-16 2001-08-07 Taiwan Semiconductor Manufacturing Company Method of fabricating a metal-insulator-metal (MIM), capacitor structure using a damascene process
KR100531419B1 (ko) * 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
US6413815B1 (en) * 2001-07-17 2002-07-02 Macronix International Co., Ltd. Method of forming a MIM capacitor
US6436787B1 (en) * 2001-07-26 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming crown-type MIM capacitor integrated with the CU damascene process
JP4309608B2 (ja) * 2001-09-12 2009-08-05 株式会社東芝 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979850B (zh) * 2005-12-05 2010-12-15 东部电子股份有限公司 电容器元件、半导体器件及其制造方法
CN102420102A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 一种形成mim电容器结构的方法及mim电容器
CN102420102B (zh) * 2011-05-26 2013-06-26 上海华力微电子有限公司 一种形成mim电容器结构的方法及mim电容器
CN110546756A (zh) * 2017-04-14 2019-12-06 高通股份有限公司 化合物半导体晶体管与高密度电容器的集成
CN109309085A (zh) * 2017-07-28 2019-02-05 联华电子股份有限公司 集成电路以及其制作方法

Also Published As

Publication number Publication date
EP1547133B1 (en) 2013-04-03
WO2004027834A2 (en) 2004-04-01
US20040056324A1 (en) 2004-03-25
CN100365765C (zh) 2008-01-30
KR100819150B1 (ko) 2008-04-02
AU2003272647A8 (en) 2004-04-08
EP1408536A2 (en) 2004-04-14
AU2003272647A1 (en) 2004-04-08
WO2004027834A3 (en) 2004-07-01
EP1547133A2 (en) 2005-06-29
KR20050053682A (ko) 2005-06-08
JP2006500772A (ja) 2006-01-05
JP4636598B2 (ja) 2011-02-23
US6794262B2 (en) 2004-09-21
EP1547133A4 (en) 2008-11-26

Similar Documents

Publication Publication Date Title
CN1685475A (zh) 双镶嵌结构中的金属－绝缘体－金属电容结构及制造方法
US6593185B1 (en) Method of forming embedded capacitor structure applied to logic integrated circuit
US6670237B1 (en) Method for an advanced MIM capacitor
TWI389297B (zh) 在半導體裝置中之金屬-絕緣體-金屬（ｍｉｍ）電容及其方法
US7670921B2 (en) Structure and method for self aligned vertical plate capacitor
CN1507033A (zh) 电容器及其制造方法
US7300840B2 (en) MIM capacitor structure and fabricating method thereof
US20060197183A1 (en) Improved mim capacitor structure and process
CN1913158A (zh) 半导体器件及其制造方法
US7586142B2 (en) Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same
US6338999B1 (en) Method for forming metal capacitors with a damascene process
KR100796499B1 (ko) 커패시터를 갖는 반도체 소자 및 이의 제조방법
CN1738025A (zh) 具有增大电容耦合的迹线的制造方法及相应的迹线
CN1862818A (zh) 半导体器件及其制造方法
CN1635625A (zh) 用铜制造高电容量电容器的方法及其结构
CN1707787A (zh) 半导体装置
US6512260B2 (en) Metal capacitor in damascene structures
US6410386B1 (en) Method for forming a metal capacitor in a damascene process
CN1753162A (zh) 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
US6504205B1 (en) Metal capacitors with damascene structures
CN1237598C (zh) 在镶嵌制程中形成金属电容器的方法
CN1532911A (zh) 整合镶嵌制程于制造金属-绝缘物-金属型电容的方法
CN1210782C (zh) 镶嵌式内连导线上形成选择性铜膜的制造方法
KR101097989B1 (ko) 엠아이엠 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20200923