CN1665138A

CN1665138A - 半导体器件

Info

Publication number: CN1665138A
Application number: CN200510053190.4A
Authority: CN
Inventors: 末岡厚志; 中野浩明
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-03-02
Filing date: 2005-03-02
Publication date: 2005-09-07
Also published as: JP3884439B2; JP2005252481A; US20050195012A1; US7026855B2

Abstract

半导体器件具有以第1电源电压动作、并输出具有与所述第1电源电压相同振幅的第1数字信号的第1电路模块；输入所述第1数字信号并将所述第1数字信号的振幅变换为与第2电源电压相同振幅、然后将所述振幅经过变换的所述第1数字信号作为第2数字信号从输出端输出的电平变换电路；以所述第2电源电压动作、并输入所述第2数字信号的第2电路模块；以及在所述第1电源电压低于规定电压电平时、产生使所述电平变换电路的输出端成为规定电位的第1信号的监视电路。

Description

半导体器件

技术领域

本发明涉及半导体器件，该半导体器件具有使用不同的双电源的电路模块间的电平变换电路(level shifting circuit)，特别是具有在一个电源的电压异常降低时不激活使用另一电源的电路模块的电平变换电路。

背景技术

一般在集成电路中，为了使多个电路模块(功能模块)进行各自所希望的动作，必须对各电路模块供给适当的电源电压，使用多电源。在使用不同电压的双电源的电路模块间的接口中，要使用变换电压电平用的电平变换电路。

电平变换的最一般的方法是，将具有第1电压电平(逻辑电平)的互补信号(complimentary signal)作为以第2电压电平(逻辑电平)动作的触发器的输入信号，从触发器的输出端得到具有第2电压电平的输出信号。这种电平变换电路中有各种各样的问题，试图进行了各种改进。

例如，在第1电源从地电平变为规定的电压电平(第1电压电平)时，在触发器的一部分中暂时流过穿通电流(feedthrough current)。若增大N沟道及P沟道晶体管的能力比，虽能够抑制该穿通电流，但存在晶体管尺寸增大的问题。在特开2001-68978号公报中，是在触发器的两条主电流路径中插入以第1电压电平与第2电压电平的中间电压即第3电压电平驱动的晶体管，通过降低交叉耦合的晶体管的栅源间电压，以减少穿通电流。

然而，半导体器件是利用来自外部的输入信号进行控制的。即使有使用多电源电路的电路模块，该输入信号的振幅也只限于一种电压振幅，多数情况下是最低的第1电源电压的振幅。这时，以第2电压动作的电路和模块通过一次电平变换电路来接受外部的输入信号。在有多个电源时，常常不一定所有的电源电压都处于正常值。

现在来考虑一下下面的情况，即供给第1电压电平的第1电源电压值降低到连反相器等逻辑电路也不动作的程度，而相反仅仅供给第2电压电平的第2电源是规定的输出。以第2电源动作的电路模块接受用电平变换电路将第1电压电平的输入信号进行电平变换后的信号。现在，由于处于第1电源没有达到第1电压电平的不稳定状态，因此电平变换后的输出也不稳定，供给该输出的电路模块处于利用来自外部的输入信号什么也不能控制的状态。但是，对该电路模块仅提供第2电源。因而，该电路模块也许不经意间被激活。这样的异常动作特别是在使用第2电源的电路模块的消耗电流大时必须要避免。

如上所述，在低压侧的第1电源的输出电压降低到逻辑电路不能动作时，外部输入信号的状态通过电平变换电路而间接传递的、使用第2电源的电路模块处于不能被控制的状态。通过这样，使用第2电源的电路模块有可能不经意间被激活，从高压侧的第2电源流出电流。

因此，希望实现在供给第1电压电平的第1电源低于规定电压值时、将第1电压电平的输入信号经过电平变换供给的使用第2电源的电路不会不经意间成为激活状态的半导体器件。

发明内容

本发明的第1方面的半导体器件，具有

以第1电源电压动作、并输出具有与所述第1电源电压相同振幅的第1数字信号的第1电路模块；

输入所述第1数字信号并将所述第1数字信号的振幅变换为第2电源电压相同的振幅、然后将所述振幅经过变换的所述第1数字信号作为第2数字信号从输出端输出的电平变换电路；

以所述第2电源电压动作、并输入所述第2数字信号的第2电路模块；以及

在所述第1电源电压低于规定电压电平时、产生使所述电平变换电路的输出端成为规定电位的第1信号的监视电路。

附图说明

图1所示为电平变换电路的使用例子的方框图。

图2为说明电平变换电路的必要性用的说明图。

图3为说明以通过电平变换电路的信号来控制使用VHIGH电源的电路的说明图。

图4为以往的电平变换电路的电路图。

图5为本发明第1实施形态有关的电平变换电路的电路图。

图6为第1实施形态中使用的VLOW监视电路的电路图。

图7所示为图6的VLOW监视电路的输出及VHIGH/VLOW的关系的特性图。

图8为第2实施形态有关的VLOW监视电路的电路图。

图9所示为包含温度特性的图8的VLOW监视电路的输出及VHIGH/VLOW的关系的特性图。

图10为第2实施形态的监视电路的第1变形例电路图。

图11为第2实施形态的监视电路的第2变形例电路图。

图12为第3实施形态有关的VLOW监视电路的电路图。

图13所示为图12的VLOW监视电路的输出及VHIGH/VLOW的关系的特性图。

图14所示为带隙参考电路的一个例子的电路图。

图15所示为第4实施形态有关的、在DRAM读出放大器电路中应用图1的电平变换电路的实施例电路图。

具体实施方式

首先在说明实施形态之前，对电平变换电路(level shifting circuit(level shifter))进行简要的说明。如图1所示，对于以第1电源电压VLOW动作的第1电路模块Cir_VL输入具有VLOW的电压振幅的多个信号INn_VL。用IN1_VL表示输入信号1，用IN2_VL表示输入信号2，用INn_VL表示输入信号n(n为整数)。要注意的是输入信号的电压振幅等于第1电源电压VLOW。

另外，对于第2电路模块Cir_VH供给第2电源电压VHIGH。第1与第2电源电压的大小关系是VLOW＜VHIGH。这样有多个电源电压是由于使用VLOW的电路Cir_VL与使用VHIGH的电路Cir_VH存在于同一芯片上。

这里对于利用输入信号INn_VL如何控制使用第2电源VHIGH的电路模块Cir_VL的情况进行说明。芯片内部的电路中，无论使用第1电源VLOW的电路模块Cir_VL，还是使用第2电源VHIGH的电路模块Cir_VH，都是利用输入信号INn_VL来控制。但是，由于输入信号INn_VL的电压振幅是第1电源VLOW，因此对于使用第2电源VHIGH的电路模块，不能将该振幅的信号照原样输入。

例如，设输入信号IN1_VL＝1、IN2_VL＝1时，想激活电路模块Cir_VH。这时，如图2所示，将IN1_VL及IN2_VL输入以第1电源电压VLOW动作的与门电路，生成输出OUTA_VL。

但是，该输出信号OUTA_VL不能用作为电路模块Cir_VH的输入。例如，假设电路模块Cir-VH通过以第1电源电压动作的反相器INV1接受输出信号OUT_VL。在输出信号OUTA_VL为O(GND)时，由于反相器INV1的PMOS晶体管导通，NMOS晶体管截止，因此逻辑值能够正确传递。但是，在输出信号0UTA_VL为1(VLOW)时，反相器INV1的PMOS晶体管的栅源间电压Vgs成为Vgs＝OUTA_VL-VHIGH。由于该值不处于PMOS晶体管的阈值以下，因此PMOS晶体管不截止，反相器INV的输出成为VHIGH与GND之间的中间值。

为此，必须如图3所示，通过电平变换电路，将与门电路的输出信号OUTA_VL变换为电压振幅是VHIGH的信号OUTA_VH。该电平变换电路经常采用已知的图4所示的将反相器INV2～INV4及触发器FF1组合而成的电路。

但是，使用第2电源VHIGH的电路由于通过电平变换电路来控制，因此产生下述那样的问题。现在来考虑一下下面的情况，即第1电源VLOW的电压值降低到连反相器等逻辑电路也不动作的程度，而相反仅仅第2电源VHIGH是规定的输出。

如前所述，以第2电源VHIGH动作的电路模块Cir-VH接受用电平变换电路将从外部输入的第1电源电压VLOW的振幅的信号进行电平变换后的信号。现在，由于第1电源VLOW不是规定电压值，因此电平变换电路的输入信号的振幅也不稳定。因而，电平变换后的输出也不稳定，电路模块Cir_VH处于利用输入信号INn_VL什么也不能控制的状态。

但是，对电路模块Cir_VH仅提供第2电源VHIGH。因此，电路模块Cir-VH也许不经意间成为激活状态。特别是使用第2电源VHIGH的电路模块的消耗电流大时，这是必须要避免的。以下说明的实施形态正是为解决上述问题。

以下参照附图说明本发明的实施形态。

(第1实施形态)

图5为本发明第1实施形态有关的包含电平变换电路的半导体器件电路图，图6为图5中监视第1电源VLOW输出的监视电路MC的电路图，图7所示为图6的监视电路MC的输出值及电源电压VHIGH与VLOW的关系的特性图。

在图5中，从第1电路模块CB1向INV5将输入信号IN_VL输入。利用该输入信号IN_VL，通过以VLOW电源动作的INV5及INV6生成互补信号，该互补信号提供作为以VHIGH电源动作的触发器FF2的输入信号。触发器FF2由交叉耦合的PMOS晶体管MP1及MP2、以及在这些晶体管的电流路径中串联的NMOS晶体管MN3及MN4构成。上述的互补信号输入至NMOS晶体管MN3及MN4的栅极。

以FF2的输出节点N2输出的信号通过以VHIGH电源动作的反相器INV8作为输出信号0UTn_VH输出，或者通过反相器INV8及INV9作为输出信号OUTp_VH输出。现在假设在OUTp_VH为HIGH时接受该输出的后续电路模块被激活。

第1实施形态的特征之一在于，具备监视VLOW电源的VLOW监视电路MC，利用该输出信号对介于触发器FF2的两个电流路径中的NMOS晶体管MN1及MN2的导通进行控制，同时通过驱动由PMOS晶体管MP3、NMOS晶体管MN5及MN6构成的控制电路，来控制触发器FF2的输出节点N2的电位。

图6是监视电路MC的电路图，监视第1电源VLOW的输出是否处于一定值以上。在该监视电路MC中，将第2电源VHIGH与GND之间提电压利用电阻器R1及R2进行分压，将该分压的电压作参考电位VREF。将该参考电位VREF与第1电源VLOW的电压值利用以第2电源VHIGH动作的差动放大器DA进行比较，利用以第2电源VHIGH动作的反相器INV10进行反相，得到输出信号VLOWREADYp。

通过调节上述电阻器R1与R2的电阻比，若VLOW＜VHIGH×R2(R1+R2)(式中，R1及R2为电阻值)，则能够判断为VLOW的电位降低。

该VLOW监视电路MC监视的结果是以VLOWREADYp的数字信号输出，再将该信号传递给电平变换电路。即，在第1电源VLOW的输出电压是正常时，变成VLOWREADYp＝1(HIGH)；是异常时，变成VLOWREADYp＝0(GND)。图7所示为监视电路MC的输出值及VHIGH与VLOW的关系。

这里要注意的是，在生成该VLOWREADYp之前的电路中没有使用第1电源VLOW的电路。如果存在使用第1电源VLOW的电路，则只要第1电源VLOW及第2电源VHIGH两者不正常，就不动作。因此，不能检测出第1电源VLOW的异常。

图5所示的第1实施形态的电平变换电路中，根据VLOWREADYp的状态，相对于输入信号IN_VL的输出信号OUTp_VH或OUTn_VH的状态就变化。另外，输出信号OUTp_VH或OUTn_VH对第2电路模块CB2输出。首先，在VLOWREADYp＝1(HIGH)时，NMOS晶体管MN5导通，MN6截止，通过反相器INV8及INV9输出与输入信号IN_VL相同逻辑值的输出信号OUTp_VH。

即，若IN_VL＝1(VLOW)，则OUTp_VH＝1(VHIGH)，逻辑值虽相同，但电压值变换为VHIGH。若IN_VL＝0(GND)，则OUTp_VH＝0(GND)。这进行的是通常的电平变换电路的动作，完成与以往例相同的功能。

利用图6所示的VLOW监视电路MC的动作，在第1电源的输出电压VLOW低于VREF时，VLOWREADYp变为0。于是，NMOS晶体管MN1及MN2截止，IN_VL的状态不反映在节点N1及N2。与此同时，利用由PMOS晶体管MP3及NMOS晶体管MN5构成的反相器INV7，NMOS晶体管MN6的栅极变为VHIGH电平，NMOS晶体管MN6导通。

其结果，节点N2变为GND电平，PMOS晶体管MP1导通，进而节点N1变为VHIGH。通过这样，PMOS晶体管MP2截止，从电源VHIGH经过MOS晶体管MP2及MN6通向接地电位GND的穿通路径瞬时消失。由于节点N2处于GND电平，因此用反相器INV8接受该电平而得到的OUTn_VH＝1(VHIGH)，另外用反相器INV9接受该电平而得到的输出为OUTp_VH＝0。

这样，在第1电源VLOW的电压低于规定值、VLOWREADYp＝0时，电平变换电路的输出不激活后续的第2电路模块CB2。另外，在后续的第2电路模块CB2是以高电平信号为不激活时，只要使用VLOWREADYn＝1的输出信号即可。这样，利用该OUTp_VH(或OUTn_VH)控制的电路模块CB2不处于激活状态，例如即使第1电源的输出电压VLOW低，也不会从第2电源VHIGH在第2电路模块中流过不需要的电流。

另外，本实施形态中只有两个电源，但电源数不限定于两个。在具有VLOW、VHIGH1及VHIGH2那样的三电源时，只要在VLOW与VHIGH1及VLOW与VHIGH2的两电源间应用即可。具有超过以上的数量时也同样。

(第2实施形态)

第2实施形态相对于第1实施形态，是VLOW监视电路MC的参考电位发生电路VREF的发生方法不同。在第1实施形态中，使用的是单单将第2电源VHIGH与接地电位GND间的电压用电阻分压而得的电压。在第2实施形态中，如图8所示，与VREF节点连接有二极管D1。

如第1实施形态那样，若使用单单由电阻比决定的参考电压VREF，则随着第2电源VHIGH的电压值上升，第1电源VLOW能够使用的电压范围也与之间时缩小。例如，若取R1＝R2，则如果VLOW＜0.5VHIGH，则判定为VLOW降低。因而，由于在VHIGH＝1.2V时，VLOW＝0.6V以下则判定为VLOW降低，而在VHIGH＝2.0V时，VLOW＝1.0V以下则判定为VLOW降低，因此电平变换电路的输出为VLOWREADYp＝0。

若有该二极管DI，则由于利用二极管的正向偏置电压将VREF进行箱位，因此即使第2电源VHIGH处于比较高的电位，也能够使用低电压的第1电源VLOW。但是，由于二极管的正向电压随温度变化而向负方向变化，因此如图9所示，温度越下降，该效果越减小，这是一个难点。另外，图9所示为包含温度特性的图8的监视电路的输出值及电源电压VHIGH与VLOW的关系的特性图。

另外，作为第2实施形态的监视电路的变形例，也可以如图10所示，将二极管DI置换为二极管连接的NMOS晶体管Q1，可以如图11所示，采用将二极管连接的PMOS晶体管Q2与NMOS晶体管Q3串联连接的电路。

(第3实施形态)

图12为第3实施形态有关的电平变换电路的电路图，图13所示为其输出值及电源电压VHIGH与VLOW的关系的特性图。

第3实施形态相对于第1实施形态，是将VLOW监视电路1的参考电位发生电路利用带隙参考电路BGR来发生。带隙参考电路由于能够得到温度特性小的参考电位而广泛使用。利用该电路产生参考电位，通过这样第2实施形态中的VREF温度特性减少，以第2电源VHIGH处于规定值时所决定的值就能够判定第1电源VLOW的高低。因而，利用VLOW监视电路1，不会减小VLOW动作范围。

带隙参考电路可使用众所周知的电路，图14所示为一个例子。电流Ia、Ib及Ic利用电流镜电路，形成Ia＝Ib＝Ic＝I。在电阻Rb的两端出现1个二极管DQ1与N个二极管DQN的两端出现的电压之差。对电阻Rc加上电阻Rb出现的电压的Rc/Rb倍的电压。另外，输出电压VBGR为VBGR＝Va+Rc×I＝Va+(Rc/Rb)×Vt×ln(N)。式中，Va为二极管DQ1的阳极侧电位，Vt为二极管的阈值。

由于Rb的两端出现的电压具有正温度特性，Va具有负温度特性，因此若适当设定Rc与Rb之比和并联的二极管数N，则能够取出与温度的关系少的输出电压VBGR。

(第4实施形态)

图15所示为第1～第3实施形态的电平变换电路的应用例子，是将图5的电平变换电路插入DRAM的逻辑电路与读出放大器之间的电路图。即，图15的逻辑电路对应于图5的第1电路模块CB1，读出放大器对应于第2电路CB2。变换器LC1相当于图5的电平变换电路中的用虚线包围的部分。

DRAM存储器单元阵列部分的电源电压有时使用与逻辑电路的电源电压不同的高电压。激活DRAM的信号是使用VLOW的逻辑输出。另外，激活DRAM的读出放大器的信号必须是VHIGH振幅的信号。因此，两者之间必须插入电平变换电路。

在逻辑部分的电源VLOW低于通常电平、而仅仅DRAM部分的电源VHIGH正常时，DRAM激活信号成为不稳定的电平，有时激活读出放大器。若采用本发明的实施形态，则即使电源VLOW低于通常电平时，由于电平变换电路的输出成为不使读出放大器动作的逻辑状态，因此能够防止这样的情况。

另外，图15中的变换器LC1当然也可以使用图8及10-12中的监视电路的任一个电路。

这样，根据上述的实施形态，能够提供在供给第1电压电平的第1电源低于规定电压值时，将第1电压电平的输入信号经过电平变换供给的使用第2电源的电路不会不经意间成为激活状态的半导体器件或半导体存储装置。

Claims

1、一种半导体器件，其特征在于，具有

输入所述第1数字信号并将所述第1数字信号的振幅变换为与第2电源电压相同的振幅、然后将所述振幅经过变换的所述第1数字信号作为第2数字信号从输出端输出的电平变换电路；

在所述第1电源电压低于规定电压电电平时、产生使所述电平变换电路的所述输出端成为规定电位的第1信号的监视电路。

2、如权利要求1所述的半导体器件，其特征在于，

通过使所述电平变换电路的所述输出端为所述规定电位，所述第2电路模块不被激活。

3、如权利要求1所述的半导体器件，其特征在于，

所述第1电源电压低于所述第2电源电压。

4、如权利要求1所述的半导体器件，其特征在于，

所述第1电源部分包含反相器，所述电平变换电路包含输出所述第2数字信号及其互补信号的触发器。

5、如权利要求1所述的半导体器件，其特征在于，

所述监视电路在所述第1电源电压低于所述规定电压电平时，切断所述电平变换电路的动作，同时产生使所述电平变换电路的所述输出端为所述规定电位用的所述第1信号。

6、如权利要求1所述的半导体器件，其特征在于，

所述监视电路由所述第2电源电压生成基准电压，将所述基准电压与所述第1电源电压进行比较，产生所述第1信号。

7、如权利要求6所述的半导体器件，其特征在于，

所述监视电路具有比较所述基准电压与所述第1电源电压的差动放大器。

8、如权利要求6所述的半导体器件，其特征在于，

所述基准电压是将所述第2电源电压进行电阻分压而得到的。

9、如权利要求6所述的半导体器件，其特征在于，

所述基准电压是将所述第2电源电压用电阻及二极管分压而得到的。

10、如权利要求6所述的半导体器件，其特征在于，

所述基准电压是利用带隙参考电路产生的。

11、一种半导体存储器件，其特征在于，具有

以所述第2电源电压动作、并输入所述第2数字信号的读出放大器电路；以及

12、如权利要求11所述的半导体存储器件，其特征在于，

通过使所述电平变换电路的所述输出端为所述规定电位，所述读出放大器不被激活。

13、如权利要求11所述的半导体存储器件，其特征在于，

所述第2电源电压是高于所述第1电源电压的升压电压。

14、如权利要求11所述的半导体存储器件，其特征在于，

所述逻辑电源部分包含第1反相器，所述电平变换电路包含输出所述第2数字信号及其互补信号的触发器。

15、如权利要求11所述的半导体存储器件，其特征在于，

16、如权利要求11所述的半导体存储器件，其特征在于，

17、如权利要求16所述的半导体存储器件，其特征在于，

18、如权利要求16所述的半导体存储器件，其特征在于，

所述基准电压是将所述第2电源电压进行电阻分压而得到的。

19、如权利要求16所述的半导体存储器件，其特征在于，

20、如权利要求16所述的半导体存储器件，其特征在于，

所述基准电压是利用带隙参考电路产生的。