[go: up one dir, main page]

CN1614764A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1614764A
CN1614764A CNA2004100885891A CN200410088589A CN1614764A CN 1614764 A CN1614764 A CN 1614764A CN A2004100885891 A CNA2004100885891 A CN A2004100885891A CN 200410088589 A CN200410088589 A CN 200410088589A CN 1614764 A CN1614764 A CN 1614764A
Authority
CN
China
Prior art keywords
mentioned
film
interlayer dielectric
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100885891A
Other languages
English (en)
Inventor
野口纯司
青木英雄
堀田尚二
大岛隆文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1614764A publication Critical patent/CN1614764A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件的制造方法，在形成布线沟之前形成通路孔的双金属镶嵌工序中，防止在对由SiOC膜构成的层间绝缘膜干法刻蚀时使用氧化铝掩模的情况下会产生的通路孔的形状不良。在中间隔着顶盖绝缘膜(31)地在由低介电常数的SiOC膜构成的层间绝缘膜(30)的上部形成了氧化铝掩模(32a)后，以光致抗蚀剂膜为掩模干法刻蚀顶盖绝缘膜(31)和层间绝缘膜(30)，由此形成通路孔(37)。其次，在除去了光致抗蚀剂膜之后，使用稀氟酸清洗液清洗通路孔(37)的内部，除去氧化铝残渣。然后，以氧化铝掩模(32a)为掩模干法刻蚀顶盖绝缘膜(31)和层间绝缘膜(30)，由此形成布线沟。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体器件的制造技术，特别是涉及适用于具有由以铜(Cu)为主成分的导电膜构成的布线的半导体器件的制造的有效的技术。
背景技术
作为用来实现高速、高性能的LSI的技术，层间绝缘膜的低介电常数化和使用金属镶嵌法(Damascene)的Cu布线的采用正在变得不可或缺。特别是层间绝缘膜的低介电常数化，由于不仅可使布线间电容降低而且还可以降低LSI的功耗，故是一种非常重要的技术。
金属镶嵌法包括在把插针(plug)埋入到通路孔内后在布线沟内形成Cu布线的单金属镶嵌法，以及在通路孔和布线沟内同时形成Cu布线的双金属镶嵌法，从缩短工序的观点出发，人们认为今后后者的双金属镶嵌法将成为主流。
说明使用了双金属镶嵌法的Cu布线的形成方法的一个例子。首先，在下层布线的上部淀积了层间绝缘膜后，向层间绝缘膜的上部淀积硬掩模用的绝缘膜，接着，用以光致抗蚀剂膜为掩模的干法刻蚀，在硬掩模用绝缘膜和层间绝缘膜上形成通路孔。其次，在除去了光致抗蚀剂膜后，以硬掩模用绝缘膜为掩模对层间绝缘膜进行干法刻蚀，到途中为止，由此形成布线沟。这样，由于在形成布线沟的工序中，在层间绝缘膜的途中停止刻蚀，故刻蚀的掩模，使用对层间绝缘膜的刻蚀选择比高于光致抗蚀剂膜的绝缘膜。然后，在用溅射法或电镀法把Cu膜埋入到通路孔的内部和布线沟的内部后，用化学机械研磨法除去布线沟的外部的Cu膜，由此形成Cu布线。
日本特开2003-168738号公报(专利文献1)，作为在用金属镶嵌法形成Cu布线时的层间绝缘膜，公开了介电常数比氧化硅膜低的SiOC类绝缘膜，作为硬掩模用绝缘膜，公开了氮化硅膜、碳化硅膜(SiC)膜、SiCN(碳氮化硅膜)。
日本特开2000-311899号公报(专利文献2)公开了以由金属氧化物膜等构成的硬掩模层和在其上部淀积的光致抗蚀剂膜为掩模，使微细的线条/间隔的金属布线图形化的技术，但不是与金属镶嵌法有关的技术。作为金属氧化物，人们认为理想的是氧化钽、氧化铝和二氧化钛等。
[专利文献1]日本特开2003-168738号公报
[专利文献2]日本特开2000-311899号公报
发明内容
本发明人对把SiOC用做低介电常数层间绝缘膜材料的双金属镶嵌工艺进行了研究，结果发现：在层间绝缘膜上形成布线沟的工序中，在把氮化硅膜、SiC膜或SiCN膜用做硬掩模的情况下，不能充分地确保硬掩模与层间绝缘膜的刻蚀选择比。
因此，对取代上面所说的绝缘膜的硬掩模材料进行了种种研究，结果了解到氧化铝(Al2O3)相对于SiOC膜具有充分的刻蚀选择比。以下说明本发明人把氧化铝用做硬掩模实施的Cu布线的形成方法。
首先，在用众所周知的单金属镶嵌法在半导体衬底上形成了第1层Cu布线后，在第1层布线的上部依次淀积由SiOC膜构成的层间绝缘膜、由氧化硅膜构成的顶盖(cap)绝缘膜和氧化铝膜。阻挡绝缘膜是用来防止第1层布线中的Cu向层间绝缘膜中扩散的绝缘膜，用SiC膜或SiCN膜构成。顶盖绝缘膜是在用化学机械研磨形成Cu布线时，用来保护机械强度比氧化硅膜低的SiOC膜(层间绝缘膜)的绝缘膜，用氧化硅膜构成。
其次，在用以第1光致抗蚀剂膜为掩模的干法刻蚀使氧化铝膜图形化，由此形成氧化铝掩模后，除去第1光致抗蚀剂膜，接着，以通路孔形成区域形成了开口的第2光致抗蚀剂膜为掩模，干法刻蚀顶盖绝缘膜和层间绝缘膜，由此在第1层布线的上部形成通路孔。接着，在除去了第2光致抗蚀剂膜后，以氧化铝掩模为掩模，干法刻蚀顶盖绝缘膜和层间绝缘膜，由此形成布线沟。
根据上述的工序，在用以氧化铝掩模为掩模的干法刻蚀在层间绝缘膜上形成布线沟时，氧化铝掩模相对于SiOC膜呈现出高的选择比。然而，如果在第2光致抗蚀剂膜与氧化铝掩模之间产生了对准偏差，则在布线沟的形成之前形成通路孔时，氧化铝掩模的端部就会在通路孔的内侧露出来。因此，露出来的部位的氧化铝掩模也同时被刻蚀，氧化铝残渣会附着在通路孔的侧壁或底面。其结果是在已附着了该氧化铝残渣的部位，氧化铝残渣作为刻蚀的掩模发挥作用，妨碍之后的层间绝缘膜的刻蚀，因此发生通路孔不能正常地形成开口这样的问题。
本发明的目的在于提供这样的技术：在形成布线沟之前形成通路孔的双金属镶嵌工序中，可以防止在对由SiOC膜构成的层间绝缘膜干法刻蚀时使用氧化铝掩模的情况下产生的通路孔的形状不良。
根据本说明书的记述和附图将会明白本发明的上述以及其它的目的和新的特征。
以下，简单地说明本申请所公开的发明之中有代表性的发明。
本发明的半导体器件的制造方法，包括如下的步骤：
(a)在形成了导电层的半导体衬底上形成以SiOC膜为主体的层间绝缘膜后，在上述层间绝缘膜上形成进行了布线沟形成区域的开口的氧化铝掩模的步骤；
(b)在上述(a)步骤之后，用以光致抗蚀剂膜为掩模的干法刻蚀在上述导电层的上部的上述层间绝缘膜上形成通路孔的步骤；
(c)在除去了上述光致抗蚀剂膜之后，用氟酸清洗上述通路孔的内部的步骤；
(d)在上述(c)步骤之后，用以上述氧化铝掩模为掩模的干法刻蚀在上述层间绝缘膜上形成布线沟的步骤；
(e)在上述(d)步骤之后，除去上述氧化铝掩模的步骤；
(f)在上述(e)步骤之后，在上述通路孔和上述布线沟的内部形成由以铜为主体的导电膜构成的布线，由此将上述布线和上述导电层电连接起来的步骤。
本发明的半导体器件的制造方法，包括如下的步骤：
(a)在形成了导电层的半导体衬底上形成以SiOC膜为主体的层间绝缘膜后，在上述层间绝缘膜上形成进行了布线沟形成区域的开口的氧化铝掩模的步骤；
(b)在上述(a)步骤之后，在上述氧化铝掩模的上部形成有机类SOG膜，在上述有机类SOG膜的上部形成无机类SOG膜的步骤：
(c)用以光致抗蚀剂膜为掩模的干法刻蚀，在通路孔形成区域的上述有机类SOG膜和上述无机类SOG膜上形成开口的步骤；
(d)在上述(c)步骤之后，除去上述光致抗蚀剂膜的步骤；
(e)在上述(d)步骤之后，用以上述有机类SOG膜和上述无机类SOG膜为掩模的干法刻蚀，在上述导电层的上部的上述层间绝缘膜上形成通路孔，除去上述无机类SOG膜的步骤；
(f)在用湿法刻蚀除去了上述有机类SOG膜之后，用以上述氧化铝掩模为掩模的干法刻蚀，在上述层间绝缘膜上形成布线沟的步骤；
(g)在上述(f)步骤之后，除去上述氧化铝掩模的步骤；
(h)在上述(g)步骤之后，在上述通路孔和上述布线沟的内部形成由以铜为主体的导电膜构成的布线，由此将上述布线和上述导电层电连起来的步骤。
以下简单地说明本申请所公开的发明之中有代表性的发明得到的效果。
在布线沟的形成之前形成通路孔的双金属镶嵌工序中，即便是在对由SiOC膜构成的层间绝缘膜干法刻蚀时使用了氧化铝掩模的情况下，也可以防止通路孔的形状不良。
附图说明
图1是示出了作为本发明的一个实施方式的半导体器件的制造方法的半导体衬底的主要部分剖面图。
图2是接着图1的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图3是接着图2的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图4是接着图3的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图5是接着图4的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图6是接着图5的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图7是接着图6的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图8是接着图7的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图9是接着图8的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图10是接着图9的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图11是接着图10的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图12是接着图11的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图13是接着图12的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图14是接着图13的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图15是接着图14的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图16是示出了作为本发明的另一实施方式的半导体器件的制造方法的半导体衬底的主要部分剖面图。
图17是接着图16的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图18是接着图17的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图19是接着图18的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图20是接着图19的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图21是接着图20的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
图22是接着图21的示出了半导体器件的制造方法的半导体衬底的主要部分剖面图。
具体实施方式
以下，根据附图详细地说明本发明的实施方式。另外，在用来说明实施方式的所有图中，对于同一个部件，原则上赋予同一符号，并省略其反复的说明。
(实施方式1)
本实施方式应用于具有多层布线的CMOS-LSI，按照工序顺序用图1～图15说明其制造方法。
首先，如图1所示，用众所周知的半导体制造方法在由单晶硅构成的半导体衬底(以下，简称为衬底)1的主面上形成n沟道MISFET(Qn)和p沟道MISFET(Qp)。图中的符号2，是把氧化硅膜3埋入到刻蚀衬底1形成的沟的内部而形成的元件隔离沟。4是p阱，5是n阱，是对衬底1离子注入了杂质后，进行热处理而形成的。
n沟道MISFET(Qn)由以下部分构成：由在p阱4的表面形成的氧化硅膜或氧氮化硅膜等构成的栅极绝缘膜6；在栅极绝缘膜6的上部形成的由多晶硅膜等构成的栅极电极7；在栅极电极7的侧壁上形成的由氧化硅膜等构成的侧壁间隔物10；以及在栅极电极7的两侧的p阱4上形成的一对n型半导体区域(源、漏)11等。p沟道MISFET(Qp)由以下部分构成：栅极绝缘膜6，栅极电极7，侧壁间隔物10，在栅极电极7的两侧的n阱5上形成的一对p型半导体区域(源、漏)12等。向构成n沟道MISFET(Qn)的栅极电极7的多晶硅膜中导入P(磷)，向构成p沟道MISFET(Qp)的栅极电极7的多晶硅膜中导入B(硼)。此外，在n沟道MISFET(Qn)的栅极电极7和n型半导体区域(源、漏)11的各自的表面，以及p沟道MISFET(Qp)的栅极电极7和p型半导体区域(源、漏)12的各自的表面上形成栅极电极7和以源、漏极的低电阻化为目的的Co(钴)硅化物膜13。
其次，如图2所示，在衬底1上用CVD法淀积了氮化硅膜15和氧化硅膜16后，用化学机械研磨法使氧化硅膜16的表面平坦化。接着，在对n沟道MISFET(Qn)的n型半导体区域(源、漏)11和p沟道MISFET(Qp)的p型半导体区域(源、漏)12各自的上部的氧化硅膜16和氮化硅膜15进行刻蚀而形成了接触孔17后，在每个接触孔7的内部形成插针18。插针18，用例如由TiN(氮化钛)构成的阻挡膜和W(钨)膜的层叠膜构成。
其次，如图3所示，在用CVD法向氧化硅膜16的上部淀积了SiOC膜20和顶盖绝缘膜21之后，在顶盖绝缘膜21的上部形成布线形成区域形成了开口的光致抗蚀剂膜23。在光致抗蚀剂膜23的下层，根据需要形成反射防止膜22。顶盖绝缘膜21由用CVD法淀积的氧化硅膜构成，是为了在用化学机械研磨形成Cu布线时，保护机械强度比氧化硅膜低的SiOC膜20而形成的。
作为SiOC膜20，有p-MTES(日立开发生产，相对介电常数＝3.2)、CORAL(美国Novellus System，Inc生产，相对介电常数＝2.7～2.4，耐热温度＝500℃)，Aurora2.7(日本ASM生产，相对介电常数＝2.7，耐热温度＝450℃)等。此外，为了进一步降低介电常数，也可以使用使膜多孔化后的产品。这些SiOC类材料，可用CVD法形成。例如，p-MTES可用使用甲基三乙氧基硅烷与N2O的混合气体的CVD法形成。
其次，如图4所示，以光致抗蚀剂膜23为掩模干法刻蚀反射防止膜22、顶盖绝缘膜21和SiOC膜20，由此在氧化硅膜16的上部形成布线沟25。在其次的工序中，在氧化硅膜16的上部形成的第1层布线26的膜厚，由顶盖绝缘膜21与SiOC膜20的膜厚规定。
其次，在用灰化法除去了光致抗蚀剂膜23和反射防止膜22后，如图5所示，在布线沟25的内部形成第1层布线26。第1层布线26经由下层的插针18，与n沟道MISFET(Qn)的源、漏(n型半导体区域11)或p沟道MISFET(Qp)的源、漏(p型半导体区域12)电连接。
为了形成第1层布线26，首先，用溅射法淀积不把布线沟25内部填埋起来那种程度的薄的(50nm左右)TiN膜，接着，用溅射法或电镀法淀积把布线沟25的内部完全填埋起来的厚的(800nm～1600nm)Cu膜后，用化学机械研磨法除去布线沟25的外部的Cu膜和TiN膜。在这里，也可以采用用溅射法淀积15nm左右的TiN膜，接着再淀积15nm左右的Ti膜的层叠构造，取代TiN膜单层。TiN膜是防止Cu膜向周围的绝缘膜中扩散的阻挡膜。阻挡膜，除去TiN膜之外，也可以使用WN(氮化钨)或TaN(氮化钽)之类的氮化金属膜或向它们中添加了Si的膜，或Ta、Ti、W、TiW之类的高熔点金属膜等难与Cu进行反应的各种导电膜。
其次，如图6所示，在向第1层布线26的上部淀积了阻挡绝缘膜27后，再向阻挡绝缘膜27的上部淀积层间绝缘膜30、顶盖绝缘膜31和氧化铝膜32。阻挡绝缘膜27，是用来防止第1层布线26中的Cu向层间绝缘膜30中扩散的绝缘膜，用例如等离子体CVD法淀积的膜厚10nm～40nm左右的SiC(碳化硅)膜或SiCN(碳氮化硅)膜构成。为了减小在第1层布线26和在后面的工序中在其上层形成的第2层布线(41)之间形成的电容，用介电常数低的SiOC膜构成层间绝缘膜30。SiOC用CVD法进行淀积，其膜厚为460nm左右。顶盖绝缘膜31，由用CVD法淀积的膜厚50nm左右的氧化硅膜构成，是在用化学机械研磨形成Cu布线时，为了保护机械强度比氧化硅膜低的由SiOC膜构成的层间绝缘膜30而形成的。氧化铝膜32，用溅射法进行淀积，其膜厚为30nm～75nm。
其次，如图7所示，在向顶盖绝缘膜31的上部淀积了反射防止膜33和布线沟形成区域已形成了开口的光致抗蚀剂膜34之后，以光致抗蚀剂膜34为掩模干法刻蚀反射防止膜33和氧化铝膜32，由此形成氧化铝掩模32a.
其次，在用灰化法除去了光致抗蚀剂膜34和反射防止膜33之后，如图8所示，向氧化铝掩模32a的上部淀积反射防止膜35和通路孔形成区域形成了开口的光致抗蚀剂膜36。然后，如图9所示，以光致抗蚀剂膜36为掩模干法刻蚀反射防止膜35、顶盖绝缘膜31和层间绝缘膜30，由此形成通路孔37。这时，控制时间，使得在通路孔37的底部达到了层间绝缘膜30的膜厚的一半左右的位置时停止刻蚀。或者，如图10所示，也可以刻蚀到通路孔37的底部达到层间绝缘膜30的下层的阻挡绝缘膜27为止。在该情况下，虽然可以简化工序，但是，由于阻挡绝缘膜27的表面也会被刻蚀，故取决于阻挡绝缘膜27的膜厚，第1层布线26的表面有时会在通路孔37的底部露出来。因此，必须考虑防止第1层布线26的表面的污染。
在上述的刻蚀工序中，在光致抗蚀剂膜36与氧化铝掩模32a之间产生了对准偏差的情况下，氧化铝掩模32a的端部会在通路孔37的内侧露出来。为此，露出来的部位的氧化铝掩模32a也会同时被刻蚀，氧化铝残渣39(参看图9)会附着在通路孔37的侧壁或底面。其结果是，在该氧化铝残渣39所附着的部位，氧化铝残渣39作为刻蚀的掩模发挥作用，妨碍之后的层间绝缘膜30的刻蚀，所以通路孔37不能正常地形成开口。
于是，在本实施方式中，在形成了通路孔37后，用灰化法除去光致抗蚀剂膜36和反射防止膜35，然后，如图11所示，使用稀氟酸清洗液将通路孔37的内部洗净，除去氧化铝残渣39。这时使用的稀氟酸清洗液的理想的氟酸浓度是0.1～0.001％左右。在氟酸浓度高的情况下，氧化铝掩模32a也会某种程度地被刻蚀，但是只要是上述那样的低浓度范围，则氧化铝掩模32a的刻蚀量是非常小的。
接着，如图12所示，以氧化铝掩模32a为掩模干法刻蚀顶盖绝缘膜31和层间绝缘膜30，由此形成布线沟38。这时，通路孔37的底部的层间绝缘膜30也被刻蚀，露出阻挡绝缘膜27的表面。控制时间进行该刻蚀，使得在通路孔37的底部达到了层间绝缘膜30的膜厚的一半左右的位置时停止刻蚀。
在以氧化铝掩模32a为掩模干法刻蚀由SiOC膜构成的层间绝缘膜30的上述的刻蚀工序中，  在用一般的气压(例如200mTorr～100mTorr)进行刻蚀的情况下，因为从氧化铝掩模32a的表面产生的氧化铝残渣附着在布线沟38的内部，故妨碍层间绝缘膜30的刻蚀，从而布线沟38不能正常地形成开口。
于是，在本实施方式中，在使刻蚀气体为极低压的条件下刻蚀层间绝缘膜30。具体地说，把刻蚀气体的压力设定在20mTorr～0.2mTorr，最好设定在10mTorr～0.2mTorr的范围内进行刻蚀。刻蚀气体最好是CF4(四氟化碳)，但是也可以使用其它的刻蚀气体，例如向CHF3或C5F8中添加了O2与Ar(氩)的气体等。由于在这样的条件下进行刻蚀，故可以防止氧化铝残渣附着在布线沟38的内部的问题，使布线沟38正常地形成开口。
其次，如图13所示，用干法刻蚀除去在通路孔37的底部露出来的阻挡绝缘膜27，由此使第1层布线26在通路孔37的底部露出来。如果进行该干法刻蚀，则由于在通路孔37的底部露出来的第1层布线26的表面也暴露于刻蚀气体中，故Cu和刻蚀气体进行反应而产生的Cu聚合物40将附着在第1层布线26的表面。
其次，如图14所示，使用稀氟酸清洗液除去氧化铝掩模32a，并且，也除去附着在第1层布线26的表面的Cu聚合物40。
然后，如图15所示，根据常规方法，在布线沟38和通路孔37的内部形成第2层布线41。就是说，首先，用溅射法淀积不把布线沟38和通路孔37的内部填埋起来那种程度的薄的TiN膜，接着，在用溅射法或电镀法淀积把布线沟38和通路孔37的内部完全填埋起来的厚的Cu膜后，用化学机械研磨法除去布线沟38的外部的Cu膜和TiN膜。
图示虽然省略了，但是通过反复进行上述的层间绝缘膜的淀积、布线沟和通路孔的形成和Cu膜的填埋，在第2层布线41的上层形成多层Cu布线，由此完成本实施方式的CMOS-LSI。
(实施方式2)
在上述实施方式1中，在用以光致抗蚀剂膜36为掩模的干法刻蚀在层间绝缘膜30上形成通路孔，接着，用灰化法除去光致抗蚀剂膜36之后，用以氧化铝掩模32a为掩模的干法刻蚀，在层间绝缘膜30上形成布线沟38(参看图8～图12)。
在上述的工序中，由于在形成了通路孔37后，用灰化法除去光致抗蚀剂膜36，故在通路孔的侧壁或底面露出来的层间绝缘膜30因暴露在刻蚀气体中而受到损伤，有可能产生通路孔37的形状不良。特别是为了进一步降低层间绝缘膜30的介电常数，而使膜多孔化的情况下，由灰化气体产生的损伤大。于是，在本实施方式中对防止层间绝缘膜30的灰化损伤的方法进行说明。
首先，如图16所示，用以光致抗蚀剂膜34为掩模的干法刻蚀使氧化铝膜32图形化，由此形成氧化铝掩模32a。到此为止的工序，与上述实施方式1的图1～图7所示的工序是相同的。
其次，在用灰化法除去了光致抗蚀剂膜34和反射防止膜33后，如图17所示，在氧化铝掩模32a的上部形成有机SOG膜43，然后，再在有机SOG膜43的上部形成无机SOG膜44。在这里，无机SOG膜44，虽然难于用湿法刻蚀除去，但是却具有灰化耐性高的特性。另一方面，有机SOG膜43，虽然可以用湿法刻蚀除去，但是与无机SOG膜44比，灰化耐性低。作为无机SOG膜44，有东京应化工业生产的“Type12”等，作为有机SOG膜，有美国Honeywell Electronic Materials生产的“Duo”等。
其次，如图18所示，在向无机SOG膜44的上部淀积反射防止膜45、通路孔形成区域形成了开口的光致抗蚀剂膜46后，以光致抗蚀剂膜46为掩模干法刻蚀通路孔形成区域的反射防止膜45、无机SOG膜44和有机SOG膜43。
其次，如图19所示，用灰化法除去光致抗蚀剂膜46和反射防止膜45。这时，由于层间绝缘膜30已被顶盖绝缘膜31覆盖起来，故层间绝缘膜30不会暴露于灰化气体内。
其次，如图20所示，以通路孔区域形成了开口的无机SOG膜44和有机SOG膜43为掩模干法刻蚀顶盖绝缘膜31和层间绝缘膜30，由此形成通路孔37。这时，控制时间，使得在通路孔37的底部到达了层间绝缘膜30的膜厚的一半左右的位置时停止刻蚀，但是也可以进行刻蚀直到通路孔37的底部达到层间绝缘膜30的下层的阻挡绝缘膜27为止。此外，在该工序中，在刻蚀层间绝缘膜30时，有机SOG膜43的上部的无机SOG膜44也被刻蚀除去。
此外，虽然省略了图示，但是在上述的刻蚀工序中，在刻蚀无机SOG膜44和有机SOG膜43时所使用的光致抗蚀剂膜46和氧化铝掩模32a之间产生了对准偏差的情况下，为了使氧化铝掩模32a的端部在通路孔37的内侧露出来，露出来的部位的氧化铝掩模32a也同时被刻蚀，氧化铝残渣39附着在通路孔37的侧壁或底面。于是，与上述实施方式1一样，在形成了通路孔37之后，使用稀氟酸清洗液将通路孔37的内部洗净，除去氧化铝残渣39。这时，由于氧化铝掩模32a已被有机SOG膜43覆盖起来，故即便是提高清洗液的氟酸浓度，氧化铝掩模32a也不会被刻蚀。
其次，如图21所示，用湿法刻蚀除去有机SOG膜43，接着，如图22所示，以氧化铝掩模32a为掩模干法刻蚀顶盖绝缘膜31和层间绝缘膜30，由此形成布线沟38。虽然省略了图示，但是，之后在按照上述实施方式1的图13～图15所示的工序除去了氧化铝掩模32a后，在布线沟38和通路孔37的内部形成第2层布线41。
如上所述，根据本实施方式，由于层间绝缘膜30不会暴露在灰化气体中，故可以确实地防止通路孔37的形状不良，可以推进层间绝缘膜30的低介电常数化。
以上根据实施方式具体地说明了由本发明人完成的发明，但是，不言而喻本发明并不限于上述实施方式，在不背离其要旨的范围内可以进行种种变更。
(工业可利用性)
本发明是适用于具有金属镶嵌Cu布线和低介电常数绝缘膜的LSI的制造的有效的发明。

Claims (20)

1.一种半导体器件的制造方法，包括以下的步骤：
(a)在形成了导电层的半导体衬底上形成以SiOC膜为主体的层间绝缘膜后，在上述层间绝缘膜上形成进行了布线沟形成区域的开口的氧化铝掩模的步骤；
(b)在上述(a)步骤之后，用以光致抗蚀剂膜为掩模的干法刻蚀在上述导电层的上部的上述层间绝缘膜上形成通路孔的步骤；
(c)在除去了上述光致抗蚀剂膜之后，用氟酸清洗上述通路孔的内部的步骤；
(d)在上述(c)步骤之后，用以上述氧化铝掩模为掩模的干法刻蚀在上述层间绝缘膜上形成布线沟的步骤；
(e)在上述(d)步骤之后，除去上述氧化铝掩模的步骤；
(f)在上述(e)步骤之后，在上述通路孔和上述布线沟的内部形成由以铜为主体的导电膜构成的布线，由此把上述布线和上述导电层电连接起来的步骤。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于：上述层间绝缘膜由SiOC膜构成，在上述层间绝缘膜的上部形成由氧化硅膜构成的顶盖绝缘膜。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于：在上述(b)步骤中在刻蚀上述层间绝缘膜形成上述通路孔时，在上述通路孔的底部达到上述层间绝缘膜的途中时停止刻蚀，在上述(d)步骤中刻蚀上述层间绝缘膜形成上述布线沟时，一直到其底部为止刻蚀上述通路孔的下部的上述层间绝缘膜。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于：在上述(b)步骤中刻蚀上述层间绝缘膜形成上述通路孔时，一直到其底部为止刻蚀上述通路孔的下部的上述层间绝缘膜。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于：在上述(c)步骤中使用的上述氟酸的浓度为0.1％～0.001％。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于：上述(d)步骤的干法刻蚀，在20mTorr～0.2mTorr的压力下进行。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于：上述(d)步骤的干法刻蚀，在10mTorr～0.2mTorr的压力下进行。
8.根据权利要求1所述的半导体器件的制造方法，其特征在于：上述(d)步骤的干法刻蚀，用以四氟化碳为主成分的刻蚀气体进行。
9.一种半导体器件的制造方法，具有如下的步骤：
(a)在形成了导电层的半导体衬底上形成以SiOC膜为主体的层间绝缘膜后，在上述层间绝缘膜上形成进行了布线沟形成区域的开口的氧化铝掩模的步骤；
(b)在上述(a)步骤之后，在上述氧化铝掩模的上部形成有机类SOG膜，在上述有机类SOG膜的上部形成无机类SOG膜的步骤：
(c)用以光致抗蚀剂膜为掩模的干法刻蚀，在上述有机类SOG膜和上述无机类SOG膜上形成开口的步骤；
(d)在上述(c)步骤之后，除去上述光致抗蚀剂膜的步骤；
(e)在上述(d)步骤之后，用以上述有机类SOG膜和上述无机类SOG膜为掩模的干法刻蚀，在上述导电层的上部的上述层间绝缘膜上形成通路孔，然后除去上述无机类SOG膜的步骤；
(f)在用湿法刻蚀除去了上述有机类SOG膜之后，用以上述氧化铝掩模为掩模的干法刻蚀，在上述层间绝缘膜上形成布线沟的步骤；
(g)在上述(f)步骤之后，除去上述氧化铝掩模的步骤；
(h)在上述(g)步骤之后，在上述通路孔和上述布线沟的内部形成由以铜为主体的导电膜构成的布线，由此把上述布线和上述导电层电连接起来的步骤。
10.根据权利要求9所述的半导体器件的制造方法，其特征在于：上述光致抗蚀剂膜的除去，用灰化法进行。
11.根据权利要求9所述的半导体器件的制造方法，其特征在于：上述层间绝缘膜由SiOC膜构成，在上述层间绝缘膜的上部形成由氧化硅膜构成的顶盖绝缘膜。
12.根据权利要求9所述的半导体器件的制造方法，其特征在于：还具有在上述层间绝缘膜上形成了上述通路孔后，在用以上述氧化铝掩模为掩模的干法刻蚀在上述层间绝缘膜上形成上述布线沟的步骤之前，用氟酸清洗上述通路孔的内部的步骤。
13.根据权利要求12所述的半导体器件的制造方法，其特征在于：上述氟酸的浓度为0.1％～0.001％。
14.根据权利要求9所述的半导体器件的制造方法，其特征在于：上述(f)步骤的干法刻蚀，在20mTorr～0.2mTorr的压力下进行。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于：上述(f)步骤的干法刻蚀，在10mTorr～0.2mTorr的压力下进行。
16.根据权利要求9所述的半导体器件的制造方法，其特征在于：上述(f)步骤的干法刻蚀，用以四氟化碳为主成分的刻蚀气体进行。
17.根据权利要求1所述的半导体器件的制造方法，其特征在于：上述层间绝缘膜由多孔化后的SiOC膜构成，在上述层间绝缘膜的上部形成由氧化硅膜构成的顶盖绝缘膜。
18.根据权利要求9所述的半导体器件的制造方法，其特征在于：上述层间绝缘膜由多孔化后的SiOC膜构成，在上述层间绝缘膜的上部形成由氧化硅膜构成的顶盖绝缘膜。
19.根据权利要求1所述的半导体器件的制造方法，其特征在于：上述(d)步骤的干法刻蚀，用在CHF3或C5F8中加进了O2和Ar(氩)的气体进行。
20.根据权利要求9所述的半导体器件的制造方法，其特征在于：上述(d)步骤的干法刻蚀，用在CHF3或C5F8中加进了O2和Ar(氩)的气体进行。
CNA2004100885891A 2003-11-06 2004-11-05 半导体器件的制造方法 Pending CN1614764A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003377411A JP2005142369A (ja) 2003-11-06 2003-11-06 半導体装置の製造方法
JP377411/2003 2003-11-06

Publications (1)

Publication Number Publication Date
CN1614764A true CN1614764A (zh) 2005-05-11

Family

ID=34616077

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100885891A Pending CN1614764A (zh) 2003-11-06 2004-11-05 半导体器件的制造方法

Country Status (5)

Country Link
US (2) US7109127B2 (zh)
JP (1) JP2005142369A (zh)
KR (1) KR100600689B1 (zh)
CN (1) CN1614764A (zh)
TW (1) TW200527594A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452347C (zh) * 2005-11-15 2009-01-14 国际商业机器公司 互连结构及其形成方法
CN101905854A (zh) * 2009-06-04 2010-12-08 台湾积体电路制造股份有限公司 电子元件及其制法、电子系统
CN102044479A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102054749A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN103346087A (zh) * 2013-06-03 2013-10-09 上海宏力半导体制造有限公司 沟槽式金属氧化物半导体肖特基势垒器件的制造方法
CN103531531A (zh) * 2012-07-05 2014-01-22 中芯国际集成电路制造(上海)有限公司 一种用于制造半导体器件的方法
CN103545244A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 大马士革结构的制作方法
TWI427697B (zh) * 2007-12-28 2014-02-21 Tokyo Electron Ltd 金屬膜及金屬氧化膜之蝕刻方法與半導體裝置之製造方法
CN105632886A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106252274A (zh) * 2015-06-11 2016-12-21 瑞萨电子株式会社 半导体器件的制造方法
CN104124137B (zh) * 2013-04-28 2017-06-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106887387A (zh) * 2015-12-15 2017-06-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109994421A (zh) * 2017-12-29 2019-07-09 联华电子股份有限公司 形成接触洞的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5096669B2 (ja) 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5045028B2 (ja) * 2006-08-16 2012-10-10 富士通セミコンダクター株式会社 表面形状センサとその製造方法
JP2008147434A (ja) * 2006-12-11 2008-06-26 Toshiba Corp 半導体装置の製造方法
KR100800728B1 (ko) * 2006-12-28 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
JP2010226022A (ja) * 2009-03-25 2010-10-07 Elpida Memory Inc 半導体装置の製造方法
US9209071B2 (en) * 2014-03-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with anti-etch structure in via and method for manufacturing the same
WO2016038701A1 (ja) 2014-09-10 2016-03-17 中川特殊鋼株式会社 線材の洗浄方法およびその装置
US9793204B2 (en) * 2015-11-17 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited Method of manufacturing semiconductor structure comprising plurality of through holes using metal hard mask
CN106024593A (zh) * 2016-06-24 2016-10-12 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
WO2018180663A1 (ja) 2017-03-27 2018-10-04 株式会社 日立ハイテクノロジーズ プラズマ処理方法
US10504797B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device and resulting device
CN110323350B (zh) * 2018-03-29 2021-01-29 京东方科技集团股份有限公司 一种薄膜封装方法、薄膜封装结构、显示装置
CN118830065A (zh) * 2022-03-09 2024-10-22 日产化学株式会社 前处理用组合物

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175017B1 (ko) * 1995-10-23 1999-04-01 윤종용 알루미나 형성장치 및 알루미나 마스크를 이용한 식각 방법
US6194323B1 (en) 1998-12-16 2001-02-27 Lucent Technologies Inc. Deep sub-micron metal etch with in-situ hard mask etch
JP2003051481A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体集積回路装置の製造方法
JP4108310B2 (ja) * 2001-09-28 2008-06-25 富士通株式会社 シリコン含有絶縁膜を有する半導体装置の製造方法
KR100422597B1 (ko) 2001-11-27 2004-03-16 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
JP2003188254A (ja) 2001-12-18 2003-07-04 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6972253B2 (en) * 2003-09-09 2005-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
JP4029884B2 (ja) * 2005-03-29 2008-01-09 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452347C (zh) * 2005-11-15 2009-01-14 国际商业机器公司 互连结构及其形成方法
TWI427697B (zh) * 2007-12-28 2014-02-21 Tokyo Electron Ltd 金屬膜及金屬氧化膜之蝕刻方法與半導體裝置之製造方法
CN101905854A (zh) * 2009-06-04 2010-12-08 台湾积体电路制造股份有限公司 电子元件及其制法、电子系统
CN101905854B (zh) * 2009-06-04 2012-08-22 台湾积体电路制造股份有限公司 电子元件及其制法、电子系统
CN102044479A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102044479B (zh) * 2009-10-13 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102054749A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN103531531A (zh) * 2012-07-05 2014-01-22 中芯国际集成电路制造(上海)有限公司 一种用于制造半导体器件的方法
CN103545244A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 大马士革结构的制作方法
CN104124137B (zh) * 2013-04-28 2017-06-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN103346087B (zh) * 2013-06-03 2017-02-08 上海华虹宏力半导体制造有限公司 沟槽式金属氧化物半导体肖特基势垒器件的制造方法
CN103346087A (zh) * 2013-06-03 2013-10-09 上海宏力半导体制造有限公司 沟槽式金属氧化物半导体肖特基势垒器件的制造方法
CN105632886A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105632886B (zh) * 2014-10-30 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106252274A (zh) * 2015-06-11 2016-12-21 瑞萨电子株式会社 半导体器件的制造方法
CN106252274B (zh) * 2015-06-11 2022-01-11 瑞萨电子株式会社 半导体器件的制造方法
CN106887387A (zh) * 2015-12-15 2017-06-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN106887387B (zh) * 2015-12-15 2019-09-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109994421A (zh) * 2017-12-29 2019-07-09 联华电子股份有限公司 形成接触洞的方法
CN109994421B (zh) * 2017-12-29 2021-08-10 联华电子股份有限公司 形成接触洞的方法

Also Published As

Publication number Publication date
KR100600689B1 (ko) 2006-11-23
TW200527594A (en) 2005-08-16
US7109127B2 (en) 2006-09-19
KR20050043662A (ko) 2005-05-11
US7419916B2 (en) 2008-09-02
JP2005142369A (ja) 2005-06-02
US20070004189A1 (en) 2007-01-04
US20050118809A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
CN1614764A (zh) 半导体器件的制造方法
CN1293622C (zh) 半导体器件及其制造方法
CN1160773C (zh) 半导体器件的制造方法
CN1265458C (zh) 具有形成在多层布线结构中电容器的半导体器件
TWI276205B (en) Method of manufacturing semiconductor device
CN1172370C (zh) 半导体装置和半导体装置的制造方法
CN101064296A (zh) 半导体装置及其制造方法
CN1893020A (zh) 半导体器件及其制造方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1770432A (zh) 密封环结构、半导体晶圆与降低切割引起应力影响的方法
CN1518100A (zh) 半导体器件及其制造方法
TW201644054A (zh) 半導體裝置結構及其形成方法
CN101030566A (zh) 半导体结构及其形成方法
CN1551353A (zh) 包括金属互连和金属电阻器的半导体器件及其制造方法
CN1419277A (zh) 以金属硬遮罩层制作双镶嵌插销的方法
CN1617340A (zh) 具有电容器的半导体器件及其制造方法
CN100350592C (zh) 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法
CN1862818A (zh) 半导体器件及其制造方法
CN1822329A (zh) 半导体装置及其制造方法
CN101051622A (zh) 形成无蚀刻停止层的双镶嵌结构的方法
CN2793923Y (zh) 半导体元件
CN1790666A (zh) 半导体装置及内连线的制造方法
US7179734B2 (en) Method for forming dual damascene pattern
CN1237598C (zh) 在镶嵌制程中形成金属电容器的方法
CN1447414A (zh) 具有开口部的半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication