[go: up one dir, main page]

CN1608311A - Coral膜片上蚀刻及剥离后残留物的脱除方法 - Google Patents

Coral膜片上蚀刻及剥离后残留物的脱除方法 Download PDF

Info

Publication number
CN1608311A
CN1608311A CNA028262689A CN02826268A CN1608311A CN 1608311 A CN1608311 A CN 1608311A CN A028262689 A CNA028262689 A CN A028262689A CN 02826268 A CN02826268 A CN 02826268A CN 1608311 A CN1608311 A CN 1608311A
Authority
CN
China
Prior art keywords
semiconductor wafer
low
surfactant
dielectric layer
clean
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028262689A
Other languages
English (en)
Other versions
CN100392814C (zh
Inventor
K·米克海利琴科
M·拉夫金
J·德拉里奥斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN1608311A publication Critical patent/CN1608311A/zh
Application granted granted Critical
Publication of CN100392814C publication Critical patent/CN100392814C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

提供了一种用于半导体晶片的清洗方法，包括将一种特征等离子蚀刻入至具有光致抗蚀剂掩模的低K介电层中，此处等离子蚀刻产生蚀刻残留物(图4，204)。这种方法也包括磨光该半导体晶片，脱除在磨光形成磨光残留物处的光致抗蚀掩膜(图4，206)。此方法还包括脱除在低K介电层上的蚀刻残留物和磨光残留物，在此用一种施加有包括清洗化学品和润湿剂的流体混合物的湿刷子，擦洗该半导体晶片的低K介电层，增强了这种脱除(图4，208)。

Description

CORAL膜片上蚀刻及剥离后残留物的脱除方法
发明背景
1.发明领域
本发明一般涉及基片制造，更具体地说，涉及蚀刻操作后半导体晶片的清洗。
2.相关技术描述
如众所周知，半导体器件经许多处理操作后而制成。这些操作包括，例如，杂质嵌入、栅氧化层形成、金属间低K介电、金属淀积、光刻构图，蚀刻操作、化学机械抛光(CMP)等。
图1A说明一种分层堆叠的横断面部分视图，表示在典型半导体集成电路(IC)器件制造过程中形成的叠层。在堆叠中分层堆叠一般可有许多层。仅有进行堆叠处理的顶部显示。金属化层13一般包括铝、铜、或一种或多层各种已知铝合金诸如Al--Cu、Al--Si和Al--Cu--Si。也显示有在金属化层13上形成的抗反射涂料(ARC)层14。如在本领域众所周知，ARC层14一般由Ti、TiN或TiW组成。一般说来，ARC层14可用于防止光刻工艺中所用光线在金属化层13表面的反射和散射。由此在ARC层14上形成低K介电层16。在这个简化实施例中，接着在该低K介电层16之上旋涂一层光致抗蚀剂层18，并构成限定所需蚀刻最佳工作范围的图案。如众所周知，光致抗蚀剂层18表示了一层可用构图刻线构成图案的常规抗光敏材料层和一种可传送选择光波至该光致抗蚀剂层18表面的分节器(stepper)。对本领域技术人员这种分层堆叠层是易于认识的，也是可用许多包括化学气相淀积(CVD)、等离子体增增强学气相淀积(PECVD)、物理汽相淀积(PVD)诸如溅射、旋涂等已知淀积方法形成的。
在这一点上，实行蚀刻操作20，以便选择性地脱除部分低K介电层16。在此实施例中，将一种特征17蚀刻入低K介电层16中，而特征17可以是沟槽、通路孔或任何其它几何图案。优选的是，选择蚀刻操作20要具有对低K介电层16能进行有效蚀刻的良好选择性。但是，已知在蚀刻操作过程中，在被蚀刻特征17的侧壁上有聚合物形成22。
图1B显示在等离子蚀刻操作后，进行磨光(ashing)操作23之后的分层堆叠横断面视图。磨光操作起脱除光致抗蚀剂层18作用。磨光操作23之后留下残留物27。残留物27可以包括蚀刻残留物和磨光残留物。残留物27的实际组成取决于被蚀刻的材料、蚀刻所用化学品、磨光所用化学品和底层材料。因此，体现残留物27的材料一般应当是一种低K介电材料，其内含有一些蚀刻化学组分、磨光化学组分、来自光致抗蚀剂的碳和有机残留物。残留物27可沿侧壁和向上扩展至光致抗蚀剂层18上方。此外，在低K介电层表面上可能形成残留物齿冠27′。
为脱除残留物27，通常做法是将晶片移入一个化学浴槽中，化学浴槽内装有用于脱除残留物27的液体。尽管过去用过化学浴槽漂清，但对较小器件特征的需求，却增加了对制造工艺每步都要有非常清洁环境的要求。不幸地是，浴槽漂清本身环境就不清洁。因此，在这种浴槽中漂清的残留物27可能污染该浴槽，而且被脱除的材料也可能沉积或通过浴槽附着在晶片上或正被处理的其它晶片上。
此外，一般设计用来在蚀刻及磨光后脱除二氧化硅残留物的常规清洗方法，对清除低K介电残留物不是有效的。这是因为氧化物是亲水性的，而且形成了需用不同方法清除不同类型的残留物。相反，低K介电体是疏水的，而且被设计成为介电常数极低的。
鉴于上述原因，需要有一种改良方法，使能有效脱除在产生低K介电特征时能所形成的蚀刻和磨光残留物。这种脱除应该是充分有效地脱除污染物和防止受处理晶片其它表面积进一步受到污染的。
发明综述
广义地说，本发明通过提供一种在晶片处理操作中对蚀刻和磨光后的低K介电特征进行清洗的改良方法，满足了这些需求。应该知道，本发明可通过多种途径实施，包括如工艺、装置、系统、器件或方法。以下描述本发明的几种发明实施方案。
在一组实施方案中，提供了一种用于清洗半导体晶片的方法，这种方法包括等离子蚀刻入一种特征至具有光致抗蚀剂掩模(photoresist mask)的低K介电层中，此处等离子蚀刻产生了蚀刻残留物。这种方法也包括对半导体晶片进行磨光(ashing)，脱除在磨光产生磨光残留物处的光致抗蚀剂掩模。此方法还包括脱除低K介电层上的蚀刻残留物和磨光残留物，在此用一种对其施加有包括清洗化学品和润湿剂的流体混合物的湿刷子，擦洗此半导体晶片的低K介电层，增强这种脱除。
在另一实施方案中，提供了一种用于清洗半导体晶片的方法。这种方法包括等离子蚀刻入一种特征至低K介电层中，这种等离子蚀刻在该特征中和特征周围产生蚀刻残留物，和对该半导体晶片进行磨光操作，磨光操作产生磨光残留物。该方法也包括用一种包括清洗化学品和润湿剂的混合物流体，擦洗该低K介电层，此处润湿剂改善了低K介电层，有利于用清洗化学品清除蚀刻残留物和磨光残留物。
在又另一个实施方案中，提供了一种用于清洗半导体晶片的方法。该方法包括等离子蚀刻入一种特征至低K介电层中，此处等离子蚀刻使该特征中及周围产生蚀刻残留物，和对该半导体晶片进行磨光操作，此处磨光操作产生磨光残留物。该方法也包括用一种包括清洗化学品和润湿剂的混合物流体，擦洗该低K介电层，此处润湿剂改善了低K介电层，有利于用清洗化学品清除蚀刻残留物和磨光残留物。该方法还包括在脱除蚀刻残留物和磨光残留物后用同时施加去离子水(DI)的刷子，擦洗该低K介电层。
在另一实施方案中，提供了一种用于清洗半导体晶片的方法。这种方法包括等离子蚀刻入一种特征至低K介电层中，等离子蚀刻在该特征中及周围产生蚀刻残留物，并对该半导体晶片进行磨光操作，磨光操作产生磨光残留物。该方法也包括用一种包括清洗化学品和润湿剂的混合物流体擦洗该低K介电层，此处润湿剂改善了低K介电层，有利于用清洗化学品清除蚀刻残留物和磨光残留物。该润湿剂是一种表面活性剂，该清洗化学品是一种标准清洗液-1(SC-1)，此清洗液包括NH4OH、H2O2和去离子水的一种组合。该表面活性剂浓度在约0.005-0.1重量％之间，NH4OH、H2O2和去离子水的组合比在约1∶4∶10-1∶4∶30之间。这种方法也包括在脱除蚀刻残留物和磨光残留物后，在施加去离子水的同时，用刷子擦洗该低K介电层。
本发明优点很多。最明显地是，利用一种在蚀刻和磨光过程后对低K介电特征进行最佳化机械及化学清洗的方法，可以一种有效方式脱除可能形成齿冠的污染残留物或其它污染积聚物。具体地说，机械刷光和使用一种含清洗化学品和润湿剂的流体混合物，会有利于脱除低K介电特征和低K介电层表面上的污染残留物。因此，在利用低K介电材料诸如CoralTM时，这种流体混合物结合刷子擦洗，可能以基本强化的方式清除CoralTM膜片和CoralTM污染物。
根据以下详细说明，结合附图，以实施例的方法对本发明原理的说明，本发明的其它方面和优点均将显得更为清楚。
附图简要说明
通过以下结合附图的详细说明，本发明应当是易于被理解的。为有利于这些说明，相同的参考数指示相同的结构部件。
图1A说明一种分层堆叠的横断面部分视图，显示在典型半导体集成电路(IC)器件制造过程中所形成的叠层。
图1B显示在等离子蚀刻操作后进行磨光操作之后的分层堆叠的横断面视图。
图2A显示一个用于在清洗低K介电特征中的晶片清洗站，按照本发明一个实施方案可通过清洗控制站以自动化的方式对其进行控制。
图2B显示按照本发明一个实施方案的示范晶片清洗站的更详细示意图。
图3A说明用一对刷子和分别擦洗晶片顶面和底面的简化三维图。
图3B和3C说明按照本发明一个实施方案擦洗晶片两个不同方位的横断面视图。
图4显示一张说明按照本发明一个实施方案蚀刻和清洗低K介电特征的方法的流程图。
图5说明为脱除所产生的低K介电蚀刻残留物和磨光残留物，定义按照本发明一个实施方案用清洗化学品及润湿剂进行刷子擦洗操作的流程框图。
优选实施方案详细说明
广义而言，本发明通过提供一种在半导体晶片中形成低K介电特征时，用于有效清洗蚀刻及磨光后残留物的改良方法，满足了这些需求。为了促进对本发明的全面理解，在以下说明中，列举了很多细节。但是，本领域普通技术人员都应理解，实施本发明可不需要部分或全部这些细节。在其它案例中，对众所周知的工艺操作未做详细描述，是为了不致构成对本发明不必要的费解。但是，对本领域熟练技术人员显而易见的是，实施本发明可不需要部分或全部这些细节。在其它案例中，对众所周知的工艺操作没做详细描述，是为了不致构成对本发明不必要的费解。
一般地说，本发明描述了有关对半导体晶片给定分层所蚀刻的特征进行有效清洗的方法。优选地是，这种清洗是用来有效脱除等离子蚀刻后及磨光后的残留物和在蚀刻后低K介电特征中和周围的其它颗粒。这种低K介电材料一般被设计为介电常数处于约1.5-3.5之间的范围，尽管二氧化硅一般介电常数为约4.0。在一组实施方案中，CoralTM的介电常数值在约2.5-2.8之间。
不幸的是，尽管这种低K介电聚合物材料是比二氧化硅介电材料好得许多的绝缘体，而且还大大降低了金属线路间的耦合电容，但是，清洗和脱除低K介电层表面的微粒及/或金属污染物却艰难了许多，因为它是疏水的。因此，常规水及其它水成清洗液不能湿润这种表面，不能漂清除去微粒状污染物，因为它们被排斥和在此低介电层表面上呈球粒。
以下借助参考图2A-3C的说明，将引入一些示范制备单元和其可对其中利用低K介电体的基片进行处理和清洗的各自走向。接着图4和5的流程图描述了在蚀刻和磨光操作后对具有低K介电特征的晶片进行清洗的示范方法的操作。在一组实施方案中，这里描述的方法能够有效清洗在涉及低K介电层的刻蚀操作过程中所沉积的残留物。
图2A显示用于清洗低K介电特征的一个晶片清洗站100，可通过按照本发明一个实施方案的清洗控制站102以自动化的方式对其进行控制。晶片清洗站点100包括传送器站104，清洗段106，旋转-漂清及干燥(SRD)站108和接收站110。应当明白，清洗系统可用于进行基片制备的各种操作如清洗、蚀刻、抛光等。注意，这是对清洗过程的广义概述，一开始，将半导体晶片放入传送站104。接着传送站104把晶片(一次一片)传送至清洗段106。在一组实施方案中，此清洗段106被分成第一清洗段106a和第二清洗段106b，尽管仅一个清洗段106也可运作。在传送通过清洗段106后，将此晶片传送通过一个引出喷雾流(exit spray)，以脱除清洗液和所有的污染物。SRD站108干燥此晶片，然后将晶片输送至接收站暂时贮存。
图2B显示按照本发明一组实施方案的一个示范晶片清洗站100的更详细示意图。传送站104和接收站110二者都优选适应于接收装有许多晶片的盒子。第一和第二清洗段106a和106b优选包括一组聚乙烯醇(PVA)的刷子120，通过对刷子施加清洗液，不过也可通过滴流集合管将流体滴流施加至刷子上。如众所周知，这些刷子120能擦洗晶片而不致损伤其精细表面。
图3A说明了用一对刷子120a和120b分别擦洗晶片130的顶面和底面的简化三维图。一般，促使晶片130按某一特定方向旋转，同时这些刷子120绕轴旋转，使刷子120的表面接触到晶片130的表面。刷子120a和120b被安装在刷芯200a和200b上。对刷芯配有一转轴201，该转轴有一流体入口202。为此，流体入口202提供所需流体进入刷芯200。刷芯200优选有许多孔眼，允许流体均匀流出刷芯200，并对刷子120均匀供给所需流体。
用于清洗低K介电特征如例如CoralTM特征所需的流体，可以是一种清洗化学品与润湿剂的混合物。应该知道，清洗化学品可以是那些可强化清除污染物的化学品诸如氨、去离子水、或SC-1溶液的任何适宜组合。在一组实施方案中，此清洗化学品是一种与表面活性剂混合的标准清洗液-1(SC-1)。此SC-1液是NH4OH、H2O2和去离子水的一种组合。在一组实施方案中，与表面活性剂一起用于清洗低K介电特征的SC-1液，其浓度在约1份NH4OH、4份H2O2、30份去离子水至约1份NH4OH、4份H2O2、10份去离子水的范围，优选为约1份NH4OH、4份H2O2、20份去离子水。
润湿剂可以是任何适宜的化学品，或可通过清洗化学品使疏水物质具备洗涤能力的化学品的组合。在一组实施方案中，润湿剂可以是表面活性剂诸如烃类表面活性剂或氟化表面活性剂。优选，所用表面活性剂可以是由3M of St.Paul(Minnesota.)公司制造的氟化表面活性剂。与常规表面活性剂相比，氟化表面活性剂可在极低浓度下显著降低表面张力值。由3M公司制造的氟化表面活性剂的实例包括阴离子表面活性剂，诸如FC-93；两性表面活性剂，诸如FC-100、FC-120；阳离子表面活性剂，诸如FC-135，和非离子型表面活性剂，诸如FC-171。FC-120是一种优选选择，但其它的也好用。表面活性剂可对SC-1液提供附加的清洗能力，因为低K介电体诸如CoralTM一般是疏水化合物。表面活性剂分子是两性的，内含疏水基和亲水基(如一个亲水基和一个疏水基)二者。因此，表面活性剂分子的疏水基被吸引至疏水表面上。当表面活性剂施加到晶片上时，疏水基就把该表面活性剂分子连接至此低K介电聚合物材料上。
同时，表面活性剂分子的亲水基会吸引SC-1溶液，能使低K介电层的表面湿润。因为现在表面润湿了，就可通过化学清洗脱除低K介电特征中的污染物。此外，顶刷和底刷120a和120b脱除了这些微粒和金属污染物，并通过擦洗该低K介电层，把它们扫进了清洗液。因此，表面活性剂与SC-1溶液一起应用，可使疏水材料成为可润湿的，这样就可通过SC-1液的化学品，清洗脱除亲水性的和疏水性两种物质。
在一组实施方案中，可预先混合SC-1清洗液与该表面活性剂，使进入刷芯200的流体混合物成为SC-1/表面活性剂的清洗液。因此，可以从刷200的刷芯200通过许多孔眼滴流施加这种流体混合物。以这种方式，可用机械能与化学脱除结合的方法，清洗具有低K介电特征的晶片。
图3B和3C说明按照本发明的一个实施方案擦洗晶片130的两个不同方位的横断面视图。如图2B中所示，保持晶片水平，同时顶刷120a擦洗晶片130的顶面和底刷120b擦洗晶片130的底面。如上所述，使晶片130形成旋转(利用轧辊，未显示)，同时刷子120旋转，确保适当擦洗晶片的全部表面积，以脱除污染物，蚀刻表面至所需程度，或抛光表面。因此，图3B说明了一种水平晶片擦洗器100b。
相反，图3C说明一种直立晶片擦洗器100c，其中晶片130被擦洗同时处于直立位置。一般，这种晶片130处于擦洗器100c的一对轧辊间。使刷子120形成按所需方向旋转，对晶片130每侧施加大小相等方向相反的压力，使晶片130的两侧均会受到均匀擦洗。
图4显示一个流程图200，说明按照本发明的一个实施方案进行蚀刻和清洗低K介电特征的方法。这种方法从操作202开始，在此对半导体晶片形成一层光致抗蚀剂图案化的低K介电层，此低K介电体是疏水性的。如图1所示，此半导体晶片可在其上构建许多层，利用这种光致抗蚀剂层使所需层构成图案。在此实施方案中，需要构成图案层是一层低K介电层。应该知道，可用任何适宜类型的低K介电材料，诸如低K的OSG、Black DiamondTM，HSQ等。在一组实施方案中，可以使用由NovellusSystems，Inc.(in San Jose，California)公司制造的CoralTM作为这种低K介电层。
在操作202之后，此方法移至操作204，在此进行等离子蚀刻操作，蚀刻低K介电层，在此等离子体蚀刻产生残留物。在一组实施方案中，进行这种等离子刻蚀可以经由孔蚀刻、接触孔蚀刻、沟槽及此低K介电层中的其它特征。操作204一般在蚀刻特征上产生蚀刻残留物(如图1可见)。蚀刻残留物可包括等离子刻蚀化学品的组合物，来自光致抗蚀剂材料的碳、被蚀刻的低K介电层和处于被蚀刻低K介电层底下的材料的组分。
然后，此方法移至操作206，实行磨光操作，以脱除光致抗蚀剂。此处磨光操作留下一些磨光残留物。为脱除在构成图案后的低K介电层上的图案化后的光致抗蚀剂，此方法利用了本领域熟练技术人员众所周知的一般用于脱除光致抗蚀剂材料的磨光操作。
操作206之后，此方法移至操作208，此操作利用一种包括清洗化学品和润湿剂的流体混合物，进行刷子擦洗，以脱除低K介电层上的残留物。在完成磨光操作和光致抗蚀剂材料已被脱除时，通过刷子用清洗化学品和润湿剂的擦洗系统处理晶片。在一组实施方案中，清洗化学品可以是一种SC-1液，而润湿剂可以是一种表面活性剂。在一组实施方案中，刷子擦洗操作可在引入了一对刷子的刷子擦洗站中进行，而均匀刷洗受处理半导体晶片的各面。对操作208将根据图5进行更详细讨论。
图5说明为脱除所产生的低K介电蚀刻残留物和磨光残留物，定义了按照本发明一个实施方案的流程框图208用清洗化学品和润湿剂进行刷子擦洗的操作。应当明白，这里所述清洗过程可以在任何适宜类型的晶片清洗系统中进行，诸如图2A和2B中所述那些。流程框图208从操作240开始，在此使清洗化学品和表面活性剂预混合。清洗化学品和表面活性剂可以是如图3A所述有关的那些。
然后，操作242把该预混合化学品施加至第一刷盒中的刷子上。在一组实施方案中，刷洗操作被设计成通过刷子(TTB)提供该预混合化学品的方法将预混合化学品施加至晶片表面上而实行的。应该知道，可以采用其它适宜方式，把预混合化学品施加至刷子上，(诸如也在以下对有关第二刷盒中的刷子所述的248操作)，例如，滴流该溶液至刷子表面。也应该明白，可在第一刷盒及第二刷盒中利用两把刷子，清洗晶片的两面。在TTB操作中，把预混合化学品供给刷芯，从刷芯通过许多孔眼再把该预混合化学品供给刷子表面。
操作242之后，此方法移至操作244，用第一刷盒中的刷子涂刷晶片。在一组实施方案中，用刷子涂刷晶片能对其表面擦洗约15-60秒钟，优选约35秒钟的时间。在此擦洗处理中可连续对刷子提供此预混合化学品。在一组实施方案中，保持刷子的pH恒定，pH值在约9-13之间。应当注意，这里在低K介电特征的蚀刻和磨光操作后的刷子擦刷清洗基本上不同于化学浴槽处理或喷药处理的常规技术。因此，通过用预混合化学品的化学清洗和用刷子的机械擦洗两种方法，可以有效地清除在晶片表面和低K介电特征内两处的残留物(如蚀刻残留物和磨光残留物)。
然后，此方法进展至操作246，将晶片从第一刷盒移至第二刷盒。在246操作中，停止在第一刷盒中的擦洗，把晶片传送至第二刷盒进一步清洗晶片。246操作之后，此方法进展至248操作，在此把预混合化学品施加至第二刷盒内的刷子上。对刷子施加预混合化学品，可保持刷子成为负载污染物(如蚀刻和磨光残留物)的。在248操作中，在一组实施方案中，可把在第一刷盒中所用相同的预混合化学品通过刷子(TTB)施加给第二刷子。
然后，此方法移至249操作，用第二刷盒中的刷子涂刷晶片。应该知道，此刷子可擦洗任何适宜的一段时间。在一组实施方案中，此刷子可擦洗晶片约2-20秒钟，优选5秒钟。在这个时候，可对刷子连续提供此预混合化学品。
249操作之后，此方法进行至操作250，通过第二刷盒中的刷子将去离子的水施加至晶片上。操作250脱除晶片上的预混合化学品和所有其余的污染物。应当明白，对晶片施加去离子水可进行任何适宜的一段时间。在一组实施方案中，通过刷子对晶片施加去离子水约20-50秒钟，优选约30秒钟。在250操作中，可以采用任何适宜的去离子水流量。在一组实施方案中，去离子水流量在约1200-3500毫升/分钟，优选约3000毫升/分钟。另外，可以通过单独的一组漂清喷咀，将去离子水喷淋至晶片上。应当明白，要构成包括传送化学品接着用去离子水漂清的刷子擦洗操作，同时脱除在蚀刻过的低K介电特征内的残留物及脱除其它在磨光操作过程中可能已经沉积下来的颗粒和污染物，以达到高的清洁度。
然后，此流程图208以操作252结束，在此操作中对晶片进行旋转，漂清和干燥操作。在一组实施方案中，252操作是对晶片进行干燥，并将晶片传送至接收站暂时贮存。
尽管对本发明已按照几种优选实施方案进行了描述，但应当知道，本领域技术人员在阅读前述说明书和研究了附图后，都会实行各种改变，增加、置换和其类同变化。因此，这意味着本发明包括了所有这些改变、增加、置换和类同变化等，因为它们均是在本发明真实精神和范围内的。

Claims (23)

1.一种用于清洗半导体晶片的方法，包括：
将一种特征等离子蚀刻至具有光致抗蚀剂掩模的低K介电层中，此等离子蚀刻产生蚀刻残留物；
对此半导体晶片进行磨光，脱除光致抗蚀剂掩模，此磨光产生磨光残留物；和
脱除低K介电层上的蚀刻残留物和磨光残留物，并用加有包括清洗化学品和润湿剂的流体混合物的一种湿刷子，擦洗该半导体晶片的低K介电层，增强这种脱除。
2.按照权利要求1的用于清洗半导体晶片的方法，其中润湿剂是一种表面活性剂，清洗化学品包括NH4OH、H2O2和去离子水的一种组合。
3.按照权利要求2的用于清洗半导体晶片的方法，其中表面活性剂选自包括氟代表面活性剂和烃类表面活性剂。
4.按照权利要求3的用于清洗半导体晶片的方法，其中表面活性剂浓度在约0.005-0.1重量％之间。
5.按照权利要求3的用于清洗半导体晶片的方法，其中表面活性剂浓度在约0.01重量％。
6.按照权利要求2的用于清洗半导体晶片的方法，其中NH4OH、H2O2、和去离子水的组合比例在约1∶4∶10-1∶4∶30之间。
7.按照权利要求6的用于清洗半导体晶片的方法，其中NH4OH、H2O2和去离子水的组合比例在约1∶4∶20。
8.按照权利要求1的用于清洗半导体晶片的方法，还包括：
在脱除蚀刻残留物和磨光残留物后，在施加去离子水的同时，用刷子擦洗该低K介电层。
9.一种用于清洗半导体晶片的方法，包括
将一种特征等离子蚀刻至具有一种低K介电层中，该等离子蚀刻在此特征内和周围产生蚀刻残留物；
对该半导体晶片进行磨光操作，该磨光操作产生磨光残留物；和
用一种包括清洗化学品和润湿剂的混合物流体，擦洗该低K介电层，使该润湿剂构成对低K介电层的调节，以利于用清洗化学品清除蚀刻残留物和磨光残留物。
10.按照权利要求9的用于清洗半导体晶片的方法，还包括：
在脱除蚀刻残留物和磨光残留物后，在施加去离子水的同时，用刷子擦洗该低K介电层。
11.按照权利要求9的用于清洗半导体晶片的方法，其中润湿剂是一种表面活性剂，清洗化学品包括NH4OH、H2O2和去离子水的一种组合。
12.按照权利要求11的用于清洗半导体晶片的方法，其中表面活性剂选自包括氟化表面活性剂和烃类表面活性剂的一种组合。
13.按照权利要求11的用于清洗半导体晶片的方法，其中表面活性剂浓度在约0.005-0.1重量％之间。
14.按照权利要求11的用于清洗半导体晶片的方法，其中表面活性剂浓度在约0.01重量％。
15.按照权利要求11的用于清洗半导体晶片的方法，其中NH4OH、H2O2、和去离子水的组合比例在约1∶4∶10-1∶4∶30之间。
16.按照权利要求11的用于清洗半导体晶片的方法，其中NH4OH、H2O2和去离子水的组合比例在约1∶4∶20。
17.一种用于清洗半导体晶片的方法，包括：
将一种特征等离子蚀刻至具有一种低K介电层中，该等离子蚀刻在该特征内和周围产生蚀刻残留物；
对该半导体晶片进行磨光操作，该磨光操作产生磨光残留物；和
用包括清洗化学品和润湿剂的一种混合物流体，擦洗该低K介电层，使该润湿剂构成对该低K介电层的调节，以利于用清洗化学品清除蚀刻残留物和磨光残留物；和
在脱除蚀刻残留物和磨光残留物后，在施加去离子水的同时，用刷子擦洗该低K介电层。
18.按照权利要求17的用于清洗半导体晶片的方法，其中润湿剂是一种表面活性剂，清洗化学品包括NH4OH、H2O2和去离子水的一种组合。
19.按照权利要求17的用于清洗半导体晶片的方法，其中表面活性剂选自氟化表面活性剂和烃类表面活性剂。
20.按照权利要求18的用于清洗半导体晶片的方法，其中表面活性剂浓度在约0.005-0.1重量％之间。
21.按照权利要求18的用于清洗半导体晶片的方法，其中表面活性剂浓度在约0.01重量％。
22.按照权利要求18的用于清洗半导体晶片的方法，其中NH4OH、H2O2和去离子水的组合比例在约1∶4∶10-1∶4∶30之间。
23.按照权利要求18的用于清洗半导体晶片的方法，其中NH4OH、H2O2和去离子水的组合比例在约1∶4∶20。
CNB028262689A 2001-12-27 2002-12-20 Coral膜片上蚀刻及剥离后残留物的脱除方法 Expired - Fee Related CN100392814C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/033,644 US6949411B1 (en) 2001-12-27 2001-12-27 Method for post-etch and strip residue removal on coral films
US10/033,644 2001-12-27

Publications (2)

Publication Number Publication Date
CN1608311A true CN1608311A (zh) 2005-04-20
CN100392814C CN100392814C (zh) 2008-06-04

Family

ID=21871596

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028262689A Expired - Fee Related CN100392814C (zh) 2001-12-27 2002-12-20 Coral膜片上蚀刻及剥离后残留物的脱除方法

Country Status (9)

Country Link
US (1) US6949411B1 (zh)
EP (1) EP1459363B1 (zh)
JP (1) JP4317759B2 (zh)
KR (1) KR100977104B1 (zh)
CN (1) CN100392814C (zh)
AU (1) AU2002361829A1 (zh)
DE (1) DE60237310D1 (zh)
TW (1) TWI310403B (zh)
WO (1) WO2003058694A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050374A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(北京)有限公司 蚀刻后的处理方法
CN108054083A (zh) * 2017-12-13 2018-05-18 武汉新芯集成电路制造有限公司 一种对晶圆表面颗粒物进行去除的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067016B1 (en) * 2003-03-31 2006-06-27 Lam Research Corporation Chemically assisted mechanical cleaning of MRAM structures
US6936540B2 (en) * 2003-09-18 2005-08-30 Micron Technology, Inc. Method of polishing a semiconductor substrate, post-CMP cleaning process, and method of cleaning residue from registration alignment markings
KR100720481B1 (ko) * 2005-11-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7807219B2 (en) * 2006-06-27 2010-10-05 Lam Research Corporation Repairing and restoring strength of etch-damaged low-k dielectric materials
JP2008060238A (ja) * 2006-08-30 2008-03-13 Toshiba Corp 半導体装置の製造方法
US7786011B2 (en) * 2007-01-30 2010-08-31 Lam Research Corporation Composition and methods for forming metal films on semiconductor substrates using supercritical solvents
US8617301B2 (en) * 2007-01-30 2013-12-31 Lam Research Corporation Compositions and methods for forming and depositing metal films on semiconductor substrates using supercritical solvents
CN111755319A (zh) * 2019-03-29 2020-10-09 中芯集成电路（宁波）有限公司 晶圆清洗方法及光刻胶图案化方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217116B2 (ja) * 1992-03-06 2001-10-09 日産化学工業株式会社 低表面張力洗浄用組成物
JPH07115078A (ja) * 1993-10-19 1995-05-02 Shimada Phys & Chem Ind Co Ltd 基板の処理方法およびその装置
JP3326642B2 (ja) 1993-11-09 2002-09-24 ソニー株式会社 基板の研磨後処理方法およびこれに用いる研磨装置
US5413952A (en) * 1994-02-02 1995-05-09 Motorola, Inc. Direct wafer bonded structure method of making
EP0914216B1 (en) 1995-10-13 2002-03-20 Lam Research Corporation Apparatus for delivery of two chemical products through a brush
US5575706A (en) 1996-01-11 1996-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Chemical/mechanical planarization (CMP) apparatus and polish method
US6277203B1 (en) * 1998-09-29 2001-08-21 Lam Research Corporation Method and apparatus for cleaning low K dielectric and metal wafer surfaces
US6218290B1 (en) * 1998-11-25 2001-04-17 Advanced Micro Devices, Inc. Copper dendrite prevention by chemical removal of dielectric
US6130167A (en) * 1999-03-18 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of preventing corrosion of a metal structure exposed in a non-fully landed via
JP4094174B2 (ja) * 1999-06-04 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
US6274478B1 (en) * 1999-07-13 2001-08-14 Motorola, Inc. Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6187684B1 (en) 1999-12-09 2001-02-13 Lam Research Corporation Methods for cleaning substrate surfaces after etch operations
US6315637B1 (en) * 2000-01-18 2001-11-13 Advanced Micro Devices, Inc. Photoresist removal using a polishing tool
US6482678B1 (en) * 2000-03-31 2002-11-19 Lam Research Corporation Wafer preparation systems and methods for preparing wafers
JP4057762B2 (ja) * 2000-04-25 2008-03-05 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100404560B1 (ko) * 2001-01-06 2003-11-05 삼성전자주식회사 반도체 장치의 제조방법
US20020105057A1 (en) * 2001-02-02 2002-08-08 Vyvoda Michael A. Wafer surface that facilitates particle removal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050374A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(北京)有限公司 蚀刻后的处理方法
US9064819B2 (en) 2011-10-17 2015-06-23 Semiconductor Manufacturing Internation (Beijing) Corporation Post-etch treating method
CN103050374B (zh) * 2011-10-17 2015-11-25 中芯国际集成电路制造(北京)有限公司 蚀刻后的处理方法
CN108054083A (zh) * 2017-12-13 2018-05-18 武汉新芯集成电路制造有限公司 一种对晶圆表面颗粒物进行去除的方法

Also Published As

Publication number Publication date
EP1459363B1 (en) 2010-08-11
JP4317759B2 (ja) 2009-08-19
EP1459363A1 (en) 2004-09-22
KR20040065312A (ko) 2004-07-21
CN100392814C (zh) 2008-06-04
TW200302271A (en) 2003-08-01
EP1459363A4 (en) 2007-08-01
WO2003058694A1 (en) 2003-07-17
DE60237310D1 (de) 2010-09-23
JP2006502559A (ja) 2006-01-19
KR100977104B1 (ko) 2010-08-23
US6949411B1 (en) 2005-09-27
AU2002361829A1 (en) 2003-07-24
TWI310403B (en) 2009-06-01

Similar Documents

Publication Publication Date Title
EP1107301B1 (en) Methods for cleaning substrate surfaces after etch operations
CA2306242C (en) Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
US6787473B2 (en) Post-planarization clean-up
US20010052351A1 (en) Method for cleaning semiconductor wafer having copper structure formed thereon
IL136287A (en) Cleaning solution for layers of semiconductors
US6921494B2 (en) Backside etching in a scrubber
CN100392814C (zh) Coral膜片上蚀刻及剥离后残留物的脱除方法
US8911558B2 (en) Post-tungsten CMP cleaning solution and method of using the same
WO2001031691A1 (en) Method and apparatus for cleaning a semiconductor wafer
US6479443B1 (en) Cleaning solution and method for cleaning semiconductor substrates after polishing of copper film
US20040074518A1 (en) Surfactants for post-chemical mechanical polishing storage and cleaning
KR101312571B1 (ko) 호환성 화학물을 이용하는 기판 브러시 스크러빙과 근접 세정-건조 시퀀스, 근접 기판 준비 시퀀스, 및 이를 구현하기 위한 방법, 장치, 및 시스템
US20040074517A1 (en) Surfactants for chemical mechanical polishing
US20040140288A1 (en) Wet etch of titanium-tungsten film
Fyen et al. Critical issues in post Cu CMP cleaning

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080604

Termination date: 20151220

EXPY Termination of patent right or utility model