[go: up one dir, main page]

CN1516260A - 半导体器件及其制造工艺 - Google Patents

半导体器件及其制造工艺 Download PDF

Info

Publication number
CN1516260A
CN1516260A CNA021571880A CN02157188A CN1516260A CN 1516260 A CN1516260 A CN 1516260A CN A021571880 A CNA021571880 A CN A021571880A CN 02157188 A CN02157188 A CN 02157188A CN 1516260 A CN1516260 A CN 1516260A
Authority
CN
China
Prior art keywords
groove
oxide film
silicon oxide
film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021571880A
Other languages
English (en)
Other versions
CN1284224C (zh
Inventor
��ڣ��
石冢典男
三浦英生
池田修二
铃木范夫
松田安司
吉田安子
山本裕彦
小林正道
高松朗
清水博文
����һ
福田和司
堀部晋一
野添俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP03359797A external-priority patent/JP3547279B2/ja
Priority claimed from JP9112467A external-priority patent/JPH10303289A/ja
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Publication of CN1516260A publication Critical patent/CN1516260A/zh
Application granted granted Critical
Publication of CN1284224C publication Critical patent/CN1284224C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。

Description

半导体器件及其制造工艺
本申请是申请日为1998年2月18日、申请号为98802666.X、发明名称为“半导体器件及其制造工艺”的发明专利申请的分案申请。
技术领域
本发明涉及到具有高可靠沟槽隔离结构的半导体器件及其制造工艺。
背景技术
浅沟槽隔离(SGI)结构目前可用来形成电隔离即诸如半导体衬底上的晶体管之类的相邻元件之间的隔离。如图1A-1D所示，SGI结构通常包含制作在硅半导体衬底31上的浅沟槽和埋置在沟槽中的氧化膜35之类，且由于其工艺尺度精度高于现行硅的局部氧化(LOCOS)结构而适合于要求工艺尺度精度为0.25微米或以下的器件。然而，如图1C所示，SGI结构在氧化步骤中有时会在沟槽的上边沿处氧化形成的氧化膜35中形成硅半导体衬底31的尖锐突出物34。这种硅半导体衬底31的尖锐突出物34的存在，引起电场在电路工作过程中集中在突出物周围，如A.Bryant等人(Technical Digest of IEDM’94.pp.671-674)所公开的那样，有时会使栅击穿电压或电容退化。从实验已知，当沟槽上边沿周围的衬底曲率半径不大于3nm时，即使衬底在沟槽上边沿周围的角度不小于90度，也出现这种栅击穿电压的退化。为了克服退化，如图1B’所示，图1B的衬垫氧化膜32被凹陷大约0.1微米，并如JP-A-2-260660所公开的那样，用氧化剂最好是蒸汽，在大约1000℃的温度下进行氧化，以便在沟槽上边沿处形成所需的曲率半径。
虽然用现有技术方法能够得到所需的曲率半径，但如图1C’所示，在沟槽上边沿周围的硅半导体衬底31的上表面上形成了台阶(即不平整)44。这种台阶44可能由于下列机制而形成。亦即，硅半导体衬底31在衬垫氧化膜32边沿处的凹陷区中具有硅暴露区和硅不暴露区；硅暴露区比硅不暴露区经历较快的氧化剂扩散，亦即较快的氧化，导致在作为边界的衬垫氧化膜32的边沿处形成台阶44。在这种台阶区中制作的栅氧化膜37具有不均匀的厚度，导致电学性质的变化。而且，应力易于集中于此处，导致有可能降低制作在台阶上的晶体管的电学可靠性。
再用化学汽相淀积(CVD)方法在半导体衬底31上淀积氧化硅膜36，以便将氧化硅膜36埋置在沟槽中，然后对半导体衬底31进行热处理，以便对埋置在沟槽中的氧化硅膜36进行烧结。进行烧结是为了改善埋置在沟槽中的氧化硅膜36的质量。若烧结不充分，则在后续步骤中常常会在沟槽中产生空洞。
而且，通常认为湿法即蒸汽氧化能有效地烧结埋置在沟槽中的氧化硅膜36，但湿法即蒸汽氧化易于氧化沟槽的内部特别是侧壁。氧化从沟槽表面开始，沟槽底部因而氧化得较少。沟槽侧壁一旦被氧化，有源区就变窄。这是另一个问题。较厚的氧化膜将在氧化膜与衬底之间的边界上引起更大的应力，且曾经变圆的肩部边沿会回到原来的尖锐形状，还会产生晶体缺陷。这是又一个问题。为了克服这些问题，提出了沿沟槽内壁制作氮化硅膜。
根据JP-A-8-97277公开的制作沟槽的工艺，首先在硅衬底上开挖沟槽，然后用热氧化方法在沟槽内表面(侧壁和底部表面)上制作氧化膜，随之以在其上进一步制作氮化硅膜以及在氮化硅膜上进一步制作诸如非晶硅、多晶硅和单晶硅膜之类的硅膜。于是，沟槽被氧化硅膜完全掩埋，随之以对沟槽顶部进行整平。在衬底的整个表面上淀积氧化硅膜之后，但在整平之前，在包括蒸汽的氧化气氛中，于大约950℃下，对硅膜进行氧化，以便将其转变成氧化硅膜。由于硅衬底被氮化硅膜保护着，故氧化过程中硅衬底不被氧化。根据此工艺，具有与氧化硅膜良好兼容性的膜，亦即硅膜，被制作成沟槽内表面上的薄膜，从而可以用氧化硅膜掩埋沟槽而不在沟槽中留下任何空洞。沟槽中的硅膜则必须用氧化方法转变成氧化硅膜，但在硅膜与硅衬底之间提供氮化硅膜，在硅膜的氧化过程中，硅衬底决不被氧化。亦即，器件特性完全不退化。
在制作沟槽的上述现有技术工艺中，为了使元件隔离沟槽的肩部边沿圆滑，在诸如1000℃或更高的高温下进行热处理。但大尺度的晶片在诸如1000℃或更高的高温的热处理下易于出现位错，形成缺陷核心，因此，根据未来采用尺寸大得多的晶片的趋势，可能难以使用诸如1000℃或更高的高温下的热处理工艺。在诸如低于1000℃的低温下的热处理中，难以使元件隔离沟槽的肩部边沿圆滑。
发明内容
本发明的目的是提供一种在沟槽上端形成有所需曲率半径而不形成任何台阶的半导体器件及其制造工艺。
借助于降低半导体衬底上元件隔离沟槽的沟槽上端周围的应力产生，可以达到本发明的目的。
本发明的另一目的是提供一种优化元件隔离沟槽的形状、从而使器件更精细并改善器件电学特性的新颖方法。
本发明的又一目的是提供一种降低由烧结埋置在元件隔离沟槽中的氧化硅膜所造成的有源区应力对器件特性的不利影响的新颖方法。
本发明提供了一种半导体器件，它包含半导体衬底和具有制作在半导体衬底的电路制作侧上的沟槽隔离结构的元件隔离氧化膜，其中的衬底具有围绕沟槽隔离结构的沟槽上边沿的单调凸面形状；氧化膜在沟槽隔离结构中部的沟槽内壁处被氧化成厚度为5-70nm；且半导体衬底在其上边沿处的曲率半径在3-35nm范围内。
本发明还提供了一种制造半导体器件的工艺，它包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底表面上制作第一氧化硅膜，然后在第一氧化硅膜上淀积氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜和第一氧化硅膜的步骤，
(b)对元件隔离区中的半导体衬底进行各向同性浅腐蚀，从而在元件隔离区边沿处的半导体衬底上形成凹陷的步骤，
(c)对元件隔离区中的半导体衬底进行选择性腐蚀，从而在半导体衬底表面上开挖沟槽的步骤，
(d)对半导体衬底进行热氧化，从而在沟槽的内壁上形成第二氧化硅膜，并同时使沟槽的肩部边沿圆滑的步骤，
(e)在半导体衬底表面上淀积第三氧化硅膜，从而在沟槽中埋置第三氧化硅膜的步骤，
(f)对半导体衬底进行热处理(即退火)，从而对埋置在沟槽中的第三氧化硅膜进行烧结的步骤，
(g)清除氮化硅膜上的第三氧化硅膜，同时只在沟槽中留下第三氧化硅膜，从而形成埋置有第三氧化硅膜的元件隔离沟槽的步骤，以及
(h)清除其周界由元件隔离沟槽限制的有源区的表面上的氮化硅膜，然后在有源区中制作半导体元件的步骤。
本发明还提供了上述工艺的大量变种。
根据本发明，利用不高于1000℃的低温热处理，能够优化半导体器件的元件隔离沟槽的形状，而且能够将器件做得更精细并具有改进了的电学特性。
而且，根据本发明，能够减弱由于对埋置在元件隔离沟槽中的氧化硅膜进行烧结而造成的有源区中的应力对器件特性的不利影响。从而能够制造具有高可靠性的半导体器件。
附图说明
图1A-1D示意地示出了用常规选择性氧化工艺制造沟槽隔离结构的步骤。
图2A-2I示意地示出了根据本发明第一实施例的制造沟槽隔离结构的步骤。
图3流程图示出了根据本发明第一实施例的制造沟槽隔离结构的步骤。
图4示出了本发明第一实施例的工作与效果。
图5A和5B示出了本发明第一实施例的工作与效果。
图6流程图示出了根据本发明第二实施例的制造沟槽隔离结构的步骤。
图7示出了本发明第二实施例的工作与效果。
图8流程图示出了根据本发明第三实施例的制造沟槽隔离结构的步骤。
图9流程图示出了根据本发明第四实施例的制造沟槽隔离结构的步骤。
图10示出了本发明第四实施例的工作与效果。
图11-32是半导体衬底主要部分的立面剖面图，示出了根据本发明例5的制造半导体器件的工艺。
图33-36是根据本发明例6的半导体衬底主要部分的立面剖面图。
图37-44是半导体衬底主要部分的立面剖面图，示出了根据本发明例7的制造半导体器件的工艺。
图45-48是半导体衬底主要部分的立面剖面图，示出了根据本发明例8的制造半导体器件的工艺。
图49-50是半导体衬底主要部分的立面剖面图，示出了根据本发明例9的制造半导体器件的工艺。
图51-54是半导体衬底主要部分的立面剖面图，示出了根据本发明例10的制造半导体器件的工艺。
图55-58是半导体衬底主要部分的立面剖面图，示出了根据本发明例11的制造半导体器件的工艺。
图59-64是半导体衬底主要部分的立面剖面图，示出了根据本发明例12的制造半导体器件的工艺。
图65-66是半导体衬底主要部分的立面剖面图，示出了根据本发明例13的制造半导体器件的工艺。
图67-68是半导体衬底主要部分的立面剖面图，示出了根据本发明例14的制造半导体器件的工艺。
图69-70是半导体衬底主要部分的立面剖面图，示出了根据本发明例15的制造半导体器件的工艺。
具体实施方式
用来制造半导体器件的本工艺包含下列步骤：
(1)在半导体衬底的电路制作侧上，制作诸如厚度至少为5nm，最好至少为10nm的氧化硅膜的衬垫氧化膜的步骤，
(2)在衬垫氧化膜上制作诸如氮化硅膜的抗氧化膜的步骤，
(3)从半导体衬底的电路制作侧上的所需位置处，局部清除抗氧化膜和衬垫氧化膜，并进一步在半导体衬底表面上的这一位置处开挖所需深度的沟槽的步骤，
(4)用腐蚀方法，使衬垫氧化膜从半导体衬底表面上留下的抗氧化膜的边沿侧凹陷(即局部清除)5-40nm的步骤，
(5)最好在H2/O2气体比率小于0.5的氧化气氛中，在制作的凹陷空间(衬底表面与抗氧化膜之间的间隙)中将得到的氧化物填充到凹陷的衬垫氧化膜的边沿的范围内，对半导体衬底上开挖的沟槽的内壁进行热氧化的步骤，
(6)在被氧化的沟槽中埋置掩埋隔离膜的步骤，
(7)清除制作在抗氧化膜上的埋置隔离膜的步骤，
(8)清除制作在半导体衬底的电路制作侧上的抗氧化膜的步骤，以及
(9)清除制作在半导体衬底的电路制作侧上的衬垫氧化膜的步骤。
在上述工艺中，如图34所示，借助于在开挖沟槽之前，在衬垫氧化膜2下方提供局部凹陷的方法，能够更有效地改善沟槽的肩部边沿。
在这种包含半导体衬底和用上述工艺制造的具有制作在半导体衬底电路制作侧上的沟槽隔离结构的元件隔离氧化膜的半导体器件中，衬底在上表面上没有台阶，而是在沟槽隔离结构的沟槽上边沿周围具有单调的凸面形状；如图10所示，在沟槽隔离结构中部的沟槽内壁处，氧化膜被氧化成厚度为5-70nm，最好是30-70nm；且半导体衬底在其沟槽上边沿处的曲率半径在3-35nm范围内。
下面简述此处要公开的典型工艺：
根据本发明的第一典型情况，制造半导体器件的工艺包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底的主侧(即表面)上制作第一氧化硅膜作为衬垫氧化膜，然后在第一氧化硅膜上淀积氮化硅膜作为抗氧化膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜、第一氧化硅膜和半导体衬底，从而在半导体衬底的主侧(即表面)上开挖沟槽的步骤，
(b)对暴露于沟槽内侧的第一氧化硅膜进行腐蚀，从而使第一氧化硅膜从沟槽的内壁向有源区凹陷5-40nm的步骤，
(c)对半导体衬底进行热氧化，从而在直到凹陷的第一氧化硅膜的边沿制作的凹陷空间中将第二氧化硅膜填充的范围内，在沟槽的内壁上形成第二氧化硅膜，并同时使沟槽的肩部边沿圆滑的步骤，
(d)在半导体衬底的主侧(即表面)上淀积第三氧化硅膜，从而在沟槽中埋置第三氧化硅膜的步骤，
(e)对半导体衬底进行热处理(即退火)，从而对埋置在沟槽中的第三氧化硅膜进行烧结的步骤，
(f)清除氮化硅膜上的第三氧化硅膜，同时只在沟槽中留下第三氧化硅膜，从而形成埋置有第三氧化硅膜的元件隔离沟槽的步骤，以及
(g)清除其周界由元件隔离沟槽限制的有源区的表面上的氮化硅膜，然后在有源区中制作半导体元件的步骤。
在本工艺的第一典型情况下，用来制作第一氧化硅膜的热氧化温度、用来制作第二氧化硅膜的热氧化温度、以及用来烧结第三氧化硅膜的热处理(即退火)温度，均不高于1000℃。
在本工艺的第一典型情况下，用来制作第二氧化硅膜的热氧化温度为800-1000℃。
在制作半导体器件的本工艺的第一典型情况下，沟槽具有不大于85度的斜角θ。
在本工艺的第一典型情况下，在步骤(c)之后但步骤(d)之前，对沟槽内壁进行软氮化处理，从而在靠近制作在沟槽内壁上的第二氧化硅膜与半导体衬底的有源区之间的边界的区域中形成氮化硅层。
在本工艺的第一典型情况下，在步骤(c)之后但步骤(d)之前，对靠近制作在沟槽内壁上的第二氧化硅膜与半导体衬底的元件隔离区之间的边界的区域，进行氮离子注入，从而在靠近制作在沟槽内壁上的第二氧化硅膜与半导体衬底的元件隔离区的区域中形成氮化硅层。
在本工艺的第一典型情况下，在步骤(d)之后，清除氮化硅膜上的第三氧化硅膜，同时只在沟槽中留下第三氧化硅膜，从而形成埋置有第三氧化硅膜的元件隔离沟槽，然后对半导体衬底进行热处理(即退火)，从而对埋置在沟槽中的第三氧化硅膜进行烧结。
在本工艺的第一典型情况下，在含氮的气氛中执行步骤(c)，从而在刚要完全填充由于衬垫氧化膜凹陷而形成的空间之前，在沟槽的内壁上形成第二氮化硅膜，同时使沟槽的肩部边沿圆滑。
在本工艺的第一典型情况下，在步骤(c)之后但步骤(d)之前，至少在第二氧化硅膜的表面上形成第二氮化硅膜。
根据本发明的第二典型情况，制造半导体器件的工艺包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底的主侧(即表面)上制作衬垫氧化膜(第一氧化硅膜)，然后在第一氧化硅膜上淀积氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜和第一氧化硅膜的步骤，
(b)对元件隔离区中的半导体衬底进行各向同性浅腐蚀，从而在元件隔离区边沿处的半导体衬底上形成凹陷的步骤，
(c)对元件隔离区中的半导体衬底进行选择性腐蚀，从而在半导体衬底的主侧(即表面)上开挖沟槽的步骤，
(d)对半导体衬底进行热氧化，从而在沟槽的内壁上形成第二氧化硅膜，并同时使沟槽的肩部边沿圆滑的步骤，
(e)在半导体衬底的主侧(即表面)上淀积第三氧化硅膜，从而在沟槽中埋置第三氧化硅膜的步骤，
(f)对半导体衬底进行热处理(即退火)，从而对埋置在沟槽中的第三氧化硅膜进行烧结的步骤，
(g)清除氮化硅膜上的第三氧化硅膜，同时只在沟槽中留下第三氧化硅膜，从而形成埋置有第三氧化硅膜的元件隔离沟槽的步骤，以及
(h)清除其周界由元件隔离沟槽限制的有源区的表面上的氮化硅膜，然后在有源区中制作半导体元件的步骤。
根据本发明的第三典型情况，制造半导体器件的工艺包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底的主侧(即表面)上制作第一氧化硅膜，然后在第一氧化硅膜上淀积第一氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的第一氮化硅膜、第一氧化硅膜和半导体衬底，从而在半导体衬底的主侧(即表面)上开挖沟槽的步骤，
(b)对暴露于沟槽内侧的第一氧化硅膜进行腐蚀，从而使第一氧化硅膜从沟槽的内壁向有源区凹陷5-40nm的步骤，
(c)对半导体衬底进行热氧化，从而在直到凹陷的第一氧化硅膜制作的凹陷空间中将第二氧化硅膜填充的范围内，在沟槽的内壁上形成第二氧化硅膜，并同时使沟槽的肩部边沿圆滑的步骤，
(d)用化学汽相淀积方法，在包括沟槽内部的半导体衬底上，淀积第二氮化硅膜的步骤，
(e)在半导体衬底的主侧(即表面)上淀积第三氧化硅膜，从而在沟槽中埋置第三氧化硅膜的步骤，
(f)对半导体衬底进行热处理(即退火)，从而对埋置在沟槽中的第三氧化硅膜进行烧结的步骤，
(g)清除第一氮化硅膜上的第三氧化硅膜和第二氮化硅膜，同时只在沟槽中留下第三氧化硅膜和第二氮化硅膜，从而形成埋置有第三氧化硅膜和第二氮化硅膜的元件隔离沟槽的步骤，
(h)用腐蚀方法清除其周界由元件隔离沟槽限制的有源区的表面上的第一氮化硅膜的步骤，
(i)对元件隔离沟槽中的第三氧化硅膜进行热氧化，从而增大膜的厚度并填充由于在用腐蚀方法清除第一氮化硅膜的过程中同时清除元件隔离沟槽的肩部边沿处的第二氮化硅膜所形成的凹陷的步骤，以及
(j)在有源区中制作半导体元件的步骤。
根据本发明的第四典型情况，制造半导体器件的工艺包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底的主侧(即表面)上制作第一氧化硅膜，然后在第一氧化硅膜上淀积第一氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的第一氮化硅膜、第一氧化硅膜和半导体衬底，从而在半导体衬底的主侧(即表面)上开挖沟槽的步骤，
(b)对暴露于沟槽内壁的第一氧化硅膜进行腐蚀，从而使第一氧化硅膜从沟槽的内壁向有源区凹陷5-40nm的步骤，
(c)对半导体衬底进行热氧化，从而在直到凹陷的第一氧化硅膜制作的凹陷空间中将第二氧化硅膜填充的范围内，在沟槽的内壁上形成第二氧化硅膜，并同时使沟槽的肩部边沿圆滑的步骤，
(d)用化学汽相淀积方法，在包括沟槽内部的半导体衬底上，淀积第二氮化硅膜的步骤，
(e)在半导体衬底的主侧(即表面)上淀积第三氧化硅膜，从而在沟槽中埋置第三氧化硅膜的步骤，
(f)清除第一氮化硅膜上的第三氧化硅膜和第二氮化硅膜，同时只在沟槽中留下第三氧化硅膜和第二氮化硅膜，从而形成埋置有第三氧化硅膜和第二氮化硅膜的元件隔离沟槽的步骤，
(g)对半导体衬底进行热处理(即退火)，从而对埋置在沟槽中的第三氧化硅膜进行烧结，并对元件隔离沟槽肩部边沿上的第一氮化硅膜的表面和第二氮化硅膜的表面进行氧化的步骤，
(h)用腐蚀方法清除其周界由元件隔离沟槽限制的有源区的表面上的第一氮化硅膜和第一氮化硅膜表面上的氧化膜的步骤，以及
(i)在有源区中制作半导体元件的步骤。
根据本发明的第五典型情况，制造半导体器件的工艺包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底的主侧(即表面)上制作第一氧化硅膜(衬垫氧化膜)，然后在第一氧化硅膜上淀积氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜、第一氧化硅膜和半导体衬底，从而在半导体衬底的主侧(即表面)上开挖沟槽的步骤，
(b)对暴露于沟槽内壁的第一氧化硅膜进行腐蚀，从而使第一氧化硅膜从沟槽的内壁向有源区凹陷5-40nm的步骤，
(c)在半导体衬底的主侧(即表面)上淀积第二氧化硅膜(埋置氧化膜)，从而在沟槽中埋置第二氧化膜的步骤，
(d)对半导体衬底进行热氧化，从而在对埋置在沟槽中的第二氧化硅膜进行烧结，在沟槽的内壁上形成第三氧化硅膜(热氧化膜)，并同时使沟槽的肩部边沿圆滑的步骤，
(e)清除氮化硅膜上的第二氧化硅膜，同时只在沟槽中留下第二氧化硅膜，从而形成埋置有第二氧化硅膜的元件隔离沟槽的步骤，以及
(f)清除其周界由元件隔离沟槽限制的有源区的表面上的氮化硅膜，然后在有源区中制作半导体元件的步骤。
根据本发明的第六典型情况，制造半导体器件的工艺包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底的主侧(即表面)上制作第一氧化硅膜(衬垫氧化膜)，然后在第一氧化硅膜上淀积氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜、第一氧化硅膜和半导体衬底，从而在半导体衬底的主侧(即表面)上开挖沟槽的步骤，
(b)对暴露于沟槽内壁的第一氧化硅膜进行腐蚀，从而使第一氧化硅膜从沟槽的内壁向有源区凹陷5-40nm的步骤，
(c)在半导体衬底的主侧(即表面)上淀积第二氧化硅膜(埋置氧化膜)，从而在沟槽中埋置第二氧化膜的步骤，
(d)清除氮化硅膜上的第二氧化硅膜，同时只在沟槽中留下第二氧化硅膜，从而形成埋置有第二氧化硅膜的元件隔离沟槽的步骤，
(e)对半导体衬底进行热氧化，从而在对埋置在沟槽中的第二氧化硅膜进行烧结，在沟槽的内壁上形成第三氧化硅膜(热氧化膜)，并同时使沟槽的肩部边沿圆滑的步骤，以及
(f)清除其周界由元件隔离沟槽限制的有源区的表面上的氮化硅膜，然后在有源区中制作半导体元件的步骤。
根据本发明的第七典型情况，制造半导体器件的工艺包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底的主侧(即表面)上制作第一氧化硅膜，然后在第一氧化硅膜上淀积氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜、第一氧化硅膜和半导体衬底，从而在半导体衬底的主侧(即表面)上开挖沟槽的步骤，
(b)对暴露于沟槽内壁的第一氧化硅膜进行腐蚀，从而使第一氧化硅膜从沟槽的内壁向有源区凹陷5-40nm的步骤，
(c)对半导体衬底进行热氧化，从而在直到凹陷的第一氧化硅膜的边沿制作的凹陷空间中将第二氧化硅膜填充的范围内，在沟槽的内壁上形成第二氧化硅膜，并同时使沟槽的肩部边沿圆滑的步骤，
(d)在半导体衬底的主侧(即表面)上淀积多晶硅膜的步骤，
(e)在半导体衬底的主侧(即表面)上淀积第三氧化硅膜，从而在沟槽中埋置第三氧化膜的步骤，
(f)对半导体衬底进行热氧化，从而在对埋置在沟槽中的第三氧化硅膜进行烧结，并对多晶硅膜进行氧化，以便至少将其一部分转变成氧化硅膜的步骤，
(g)清除氮化硅膜上的第三氧化硅膜和该氧化硅膜，同时只在沟槽中留下第三氧化硅膜和该氧化硅膜，从而形成埋置有第三氧化硅膜和该氧化硅膜的元件隔离沟槽的步骤，以及
(h)清除其周界由元件隔离沟槽限制的有源区的表面上的氮化硅膜，然后在有源区中制作半导体元件的步骤。
根据本发明的第八典型情况，制造半导体器件的工艺包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底的主侧(即表面)上制作第一氧化硅膜，然后在第一氧化硅膜上淀积氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜、第一氧化硅膜和半导体衬底，从而在半导体衬底的主侧(即表面)上开挖沟槽的步骤，
(b)对暴露于沟槽内壁的第一氧化硅膜进行腐蚀，从而使第一氧化硅膜从沟槽的内壁向有源区凹陷5-40nm的步骤，
(c)对半导体衬底进行热氧化，从而在直到凹陷的第一氧化硅膜的边沿制作的凹陷空间中将第二氧化硅膜填充的范围内，在沟槽的内壁上形成第二氧化硅膜，并同时使沟槽的肩部边沿圆滑的步骤，
(d)在半导体衬底的主侧(即表面)上淀积多晶硅膜的步骤，
(e)在半导体衬底的主侧(即表面)上淀积第三氧化硅膜，从而在沟槽中埋置第三氧化膜的步骤，
(f)清除氮化硅膜上的第三氧化硅膜和多晶硅膜，同时在沟槽中留下第三氧化硅膜和多晶硅膜，从而形成埋置有第三氧化硅膜和多晶硅膜的元件隔离沟槽的步骤，
(g)对半导体衬底进行热氧化(即退火)，从而在对埋置在沟槽中的第三氧化硅膜进行烧结，并对多晶硅膜进行氧化，以便至少将其一部分转变成氧化硅膜的步骤，以及
(h)清除其周界由元件隔离沟槽限制的有源区的表面上的氮化硅膜，然后在有源区中制作半导体元件的步骤。
根据本发明的第九典型情况，制造半导体器件的工艺包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底的主侧(即表面)上制作第一氧化硅膜(衬垫氧化膜)，然后在第一氧化硅膜上淀积氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜、第一氧化硅膜和半导体衬底，从而在半导体衬底的主侧(即表面)上开挖沟槽的步骤，
(b)对暴露于沟槽内壁的第一氧化硅膜进行腐蚀，从而使第一氧化硅膜从沟槽的内壁向有源区凹陷5-40nm的步骤，
(c)对半导体衬底进行热氮化，从而在沟槽内壁上形成第二氮化硅的步骤，
(d)在半导体衬底的主侧(即表面)上淀积第二氧化硅膜(埋置氧化膜)，从而在沟槽中埋置第二氧化膜的步骤，
(e)对半导体衬底进行热氧化(即退火)，从而对埋置在沟槽中的第二氧化硅膜进行烧结的步骤，
(f)清除第一氮化硅膜上的第二氧化硅膜，同时只在沟槽中留下第二氧化硅膜，从而形成埋置有第二氧化硅膜的元件隔离沟槽的步骤，以及
(g)清除其周界由元件隔离沟槽限制的有源区的表面上的氮化硅膜，然后在有源区中制作半导体元件的步骤。
根据本发明的第十典型情况，制造半导体器件的工艺包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底的主侧(即表面)上制作第一氧化硅膜(衬垫氧化膜)，然后在第一氧化硅膜上淀积氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜、第一氧化硅膜和半导体衬底，从而在半导体衬底的主侧(即表面)上开挖沟槽的步骤，
(b)对暴露于沟槽内壁的第一氧化硅膜进行腐蚀，从而使第一氧化硅膜从沟槽的内壁向有源区凹陷5-40nm的步骤，
(c)对半导体衬底进行热氧化，从而在沟槽的内壁上形成第二氧化硅膜，然后对第二氧化硅膜进行氮化，从而至少将其一部分转变成氮化硅膜的步骤，
(d)在半导体衬底的主侧(即表面)上淀积第三氧化硅膜，从而在沟槽中埋置第三氧化膜的步骤，
(e)清除第一氮化硅膜上的第三氧化硅膜，同时只在沟槽中留下第三氧化硅膜，从而形成埋置有第三氧化硅膜的元件隔离沟槽的步骤，以及
(f)清除其周界由元件隔离沟槽限制的有源区的表面上的第一氮化硅膜，然后在有源区中制作半导体元件的步骤。
根据本发明的第十一典型情况，制造半导体器件的工艺包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底的主侧(即表面)上制作第一氧化硅膜(衬垫氧化膜)，然后在第一氧化硅膜上淀积氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜、第一氧化硅膜和半导体衬底，从而在半导体衬底的主侧(即表面)上开挖沟槽的步骤，
(b)对暴露于沟槽内壁的第一氧化硅膜进行腐蚀，从而使第一氧化硅膜从沟槽的内壁向有源区凹陷5-40nm的步骤，
(c)在半导体衬底上淀积多晶硅膜，然后对多晶硅膜进行氮化，从而至少将其一部分转变成氮化硅膜的步骤，
(d)在半导体衬底的主侧(即表面)上淀积第二氧化硅膜(埋置的氧化膜)，从而在沟槽中埋置第二氧化膜的步骤，
(e)对半导体衬底进行热处理(即退火)，从而对埋置在沟槽中的第二氧化硅膜进行烧结的步骤，
(f)清除第一氮化硅膜上的第二氧化硅膜，同时只在沟槽中留下第二氧化硅膜，从而形成埋置有第二氧化硅膜的元件隔离沟槽的步骤，以及
(g)清除其周界由元件隔离沟槽限制的有源区的表面上的第一氮化硅膜，然后在有源区中制作半导体元件的步骤。
下面参照附图来详细描述本发明的实施例，在说明本发明各个实施例的所有附图中，用相同的参考号来表示具有相同功能的元件以免重复解释。
例1
下面参照图2A-2I和图3来解释根据本发明第一实施例的制造半导体器件的沟槽隔离结构的步骤。
图2A-2I是根据本发明的半导体器件的立面剖面图，而图3是流程图，示出了工艺步骤的概况。根据流程图3，参照图2A-2I来解释各个步骤。
(1)对硅衬底31的表面进行热氧化，以形成厚度约为10nm的衬垫氧化膜32(图3中的101和102)。
(2)在衬垫氧化膜32上淀积厚度约为200nm的氮化硅膜42，并用作元件隔离热氧化膜35制作时的抗氧化膜(图3中的103)。
(3)在氮化硅膜42上形成光刻胶43(图3中的104)。
(4)用普通的曝光方法清除所需位置处的光刻胶，然后用腐蚀方法清除部分氮化硅膜42、衬垫氧化膜32和硅衬底31，从而以沟槽内壁对硅衬底31的表面成预定角度(例如，如图2D中A所示，以95-110度的角度)开挖浅沟槽(图3中的105-107)。
(5)清除光刻胶43，然后用腐蚀方法使衬垫氧化膜32凹陷(即局部清除)5-40nm(图3中的108和109)。
(6)然后，例如在干氧化气氛中，于900-1000℃下，对硅衬底31的表面进行热氧化，以便在沟槽的内壁上形成热氧化膜35(图3中的110)。
(7)用化学汽相淀积(CVD)、溅射等方法，在其上淀积诸如氧化硅膜之类的隔离膜，以便将隔离膜埋置在沟槽中(以下称此隔离膜为埋置隔离膜36)。用化学汽相淀积、溅射等方法淀积的氧化硅膜等通常是多孔膜，因而在淀积埋置隔离膜36之后，可以在大约1000℃下，对硅衬底31进行退火，或在氧化气氛中，于大约1000℃下，对硅衬底31进行氧化，以便使薄膜更紧密(图3中的111)。
(8)用化学机械抛光(CMP)或干法腐蚀方法，对埋置隔离膜36进行回腐蚀，其中用作抗氧化膜的氮化硅膜42被用作腐蚀停止层，以防止氮化硅膜42下方的硅衬底31被腐蚀(图3中的112)。
(9)清除氮化硅膜42和衬垫氧化膜32，从而完成埋置沟槽结构(图3中的113)。然后，通过制造晶体管结构所需的安装手续，例如借助于制作栅氧化膜和栅电极、用杂质进行掺杂、制作布线、层间隔离膜等、制作表面保护膜等，来制造半导体器件。
下面参照图4和图5A和5B来解释本发明第一实施例的工作和效果。
本发明第一实施例与现有技术的区别在于前述步骤(5)中的衬垫氧化膜32的凹陷程度有限。图4示出了对由于衬垫氧化膜32凹陷程度的改变而造成的沟槽上边沿处硅衬底31的曲率半径的改变的分析结果，其中横轴表示衬垫氧化膜32的凹陷程度，而纵轴表示沟槽上边沿处硅衬底的曲率半径。如从图4可见，沟槽上边沿处衬底的曲率半径随衬垫氧化膜32的凹陷程度增大而从零增大，凹陷程度为5nm时，达到大约25nm，凹陷程度为20nm时，进一步增大到大约35nm。但当凹陷程度增大到超过40nm时，在沟槽上边沿处的衬底上侧形成台阶，凹陷程度为60nm时，曲率半径降低到例如25nm。
可以假设曲率半径对衬垫氧化膜凹陷程度的依赖是下列原因造成的：
在沟槽氧化过程中，氧化膜开始生长，同时在氮化硅膜42与硅衬底31之间经历大约二倍的体积膨胀(图5A和5B)。当衬垫氧化膜32的凹陷程度为零时，氮化硅膜42的边沿被体积膨胀向上推动，使氮化硅膜形变成向上弯曲的凹陷形状。由于氮化硅膜42的弯曲形变而出现反力，导致在氮化硅膜42下方的氧化膜(包括部分衬垫氧化膜32)以及在硅衬底二者中出现压应力(图5A)。一旦出现压应力，氧化点的扩散亦即氧化反应的进展就被抑制，使沟槽上边沿处的氧化速率明显降低。另一方面，在沟槽内壁上，氧化膜的生长方向(垂直于内壁表面的方向)不受任何限制，亦即，不存在阻碍生长着的氧化膜进行体积膨胀的因素，因而，与沟槽上边沿的氧化相反，可以在内壁表面上进行氧化而不受任何限制。于是，如图5A中的虚线所示，随着氧化的进展，硅衬底31在沟槽上边沿处的衬底形状变尖。
当衬垫氧化膜32被凹陷时，就形成硅衬底31在沟槽上边沿处的暴露区及其未暴露区(图5B)。在暴露区中，在氧化开始阶段生长的氧化膜不与上层氮化硅膜42接触，因而，如上面参照图5A解释的那样，不明显地出现由氮化硅膜42的弯曲形变造成的压应力，从而能够不受任何限制地进行氧化。而且，硅衬底31在沟槽上边沿处于二侧接触(亦即二个方向供应氧)，因此氧化能够迅速进行，导致沟槽上边沿圆滑，亦即增大了曲率半径。
另一方面，在硅衬底31的未暴露区中，氧化点的扩散由于衬垫氧化膜32的存在而受到阻碍，亦即氧化被阻碍。于是，如图4所示，由于氧化速率的差异，在衬垫氧化膜32的边沿周围的硅衬底上形成台阶。当衬垫氧化膜32的凹陷程度不大于40nm时，由于接近容易氧化的沟槽上边沿部分(沿二个氧供应方向)而不形成台阶。于是，曲率半径高达35nm。另一方面，当凹陷程度大于40nm时，由于离沟槽上边沿部分远而形成台阶，导致曲率半径下降。应该指出的是，当氧化在步骤(6)中进一步继续时，在暴露部分上生长的氧化膜将与氮化硅膜接触，如上所述，随之迅速出现压应力。亦即，至此得到的曲率半径再次减小。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以清除边沿)，随之进行沟槽中的氧化。
在本发明的第一实施例中，在沟槽隔离结构的上边沿周围的衬底上不再形成台阶，且借助于将衬垫氧化膜的凹陷程度限制在5-40nm范围内，能够得到比3nm大得多的曲率半径，因而能够有效地防止由栅电极薄膜边沿周围电场集中所造成的晶体管漏电流的增大和栅击穿电压的降低，并能有效地改善晶体管的电学可靠性。如图34所示，借助于在开挖沟槽之前提供凹陷，能够更好地使构成的肩部边沿圆滑。
例2
下面参照图2A-2I和图6来解释根据本发明第二实施例的制造半导体器件的沟槽隔离结构的步骤。
图6所示的根据本发明第二实施例的制造半导体器件的埋置沟槽结构的工艺(流程图)，是根据本发明第一实施例的工艺的步骤(6)的变例。第二实施例的埋置沟槽结构在结构等方面与第一实施例的差别不大，因此，下面将用图2A-2I所示的半导体器件的立面剖面结构图，参照图6的流程图，来解释第二实施例的各个步骤。
(1)对硅衬底31的表面进行热氧化，以形成厚度约为10nm的衬垫氧化膜32(图6中的201和202)。
(2)在衬垫氧化膜32上淀积厚度约为200nm的氮化硅膜42，并用作元件隔离热氧化膜35制作时的抗氧化膜(图6中的203)。
(3)在氮化硅膜42上形成光刻胶43(图6中的204)。
(4)用普通的曝光方法清除所需位置处的光刻胶43，然后用腐蚀方法清除部分氮化硅膜42、衬垫氧化膜32和硅衬底31，从而以沟槽内壁对硅衬底31的表面成预定角度(例如，如图2D中A所示，以95-110度的角度)开挖浅沟槽(图6中的205-207)。
(5)清除光刻胶43，然后用腐蚀方法使衬垫氧化膜32凹陷5-40nm(图6中的208和209)。
(6)在H2/O2气体混合物的氧化气氛中，于H2/O2气体流速比r(0＜r≤0.5)下，对硅衬底31上开挖的沟槽进行热氧化，以便形成元件隔离热氧化膜35(图6中的210)。
(7)用化学汽相淀积(CVD)、溅射等方法，在其上淀积诸如氧化硅膜之类的隔离膜，以便将隔离膜埋置在沟槽中(以下称此隔离膜为埋置隔离膜36)。用化学汽相淀积、溅射等方法淀积的氧化硅膜等，通常是多孔膜，因而，在淀积埋置隔离膜36之后，可以在大约1000℃下，对硅衬底31进行退火，或在氧化气氛中，于大约1000℃下，对硅衬底进行氧化，以便使薄膜更紧密(图6中的211)。
(8)用化学机械抛光(CMP)或干法腐蚀方法，对埋置隔离膜36进行回腐蚀，其中用作抗氧化膜的氮化硅膜42被用作腐蚀停止层，以防止氮化硅膜42下方的硅衬底31被腐蚀(图6中的212)。
(9)清除氮化硅膜42和衬垫氧化膜32，从而完成埋置沟槽结构(图6中的213)。然后，通过制造晶体管结构所需的安装手续，例如借助于制作栅氧化膜和栅电极、用杂质进行掺杂、制作布线、层间隔离膜等、制作表面保护膜等，来制造半导体器件。
下面参照图7来解释本发明第二实施例的工作和效果。
氧化气氛H2/O2的气体流速比可以在0≤r＜2的范围内改变，但当r达到2时，反应猛烈地进行。从安全的观点看，r的上限大致约为1.8。当在上述气体流速比范围内假设氧化温度恒定时，氧化速率随气体流速比的增加而增加，而氧化速率随气体流速比的减小而减小。这样来分析氧化速率对半导体衬底的沟槽上边沿形状的影响。结果示于图7，其中横轴表示H2/O2的气体流速比，而纵轴表示半导体衬底的沟槽上边沿处的曲率半径。从图7可见，得到的曲率半径随氧化气氛中的氢(H2)的气体流速比的增加而急剧地减小。当气体流速比r达到0.5时，曲率半径减小到大约3nm。当气体流速比更高时，曲率半径进一步减小，尽管很缓慢。
这种现象的原因可以解释如下：
如上面已经指出的那样，氧化过程在硅衬底与氧化硅膜之间的边界周围引起应变(应力)。另一方面，氧化硅膜在高温(900℃或更高)下呈现明显的粘滞行为，因此，出现的应力在高温下随时间被减弱。当假设氧化膜的厚度恒定时，虽然出现的应变(应力)恒定，但减弱所出现的应力所需的时间，随氧化速率的增大(更大的H2/O2的气体流速比)而缩短。因此，残余应力增大。在氧化速率较低(较小的H2/O2的气体流速比)的情况下，可以造成氧化硅膜的粘滞效应，致使应力减弱相比于恒定氧化膜厚度的条件下进行。氧化引进的应力越大，在出现的应力周围的区域中就越难氧化。这样，沟槽上边沿周围的硅衬底区就是衬底上侧和沟槽内部生长氧化膜所造成的应力集中处，且当残余应力变大时，应力集中处周围的氧化将被阻碍，致使硅衬底中的沟槽上边沿变尖。亦即，借助于降低H2/O2的气体流速比，可以在低应力状态下进行沟槽上边沿周围的半导体衬底的氧化，以致能够在沟槽上边沿周围使硅衬底31圆滑。
根据本发明第二实施例，从上述原因，能够使沟槽隔离结构中的沟槽上边沿周围的衬底的曲率半径比3nm大得多。而且，如本发明第一实施例那样，衬垫氧化膜的凹陷程度被设定在5-40nm的范围内，可以防止沟槽上边沿处的衬底上表面出现台阶。亦即，能够有效地防止由栅电极薄膜边沿周围电场集中所造成的晶体管漏电流的增大和栅击穿电压的降低，并能有效地改善晶体管的电学可靠性。如图34所示，借助于在开挖沟槽之前提供凹陷，能够更好地使构成的肩部边沿圆滑。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前，清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在构成肩部边沿处进行各向同性腐蚀(以易于清除边沿)，随之进行沟槽中的氧化。
例3
下面参照图2A-2I和图8来解释根据本发明第三实施例的制造半导体器件的埋置沟槽结构的步骤。
图8所示的根据本发明第三实施例的制造半导体器件的埋置沟槽结构的工艺(流程图)，是根据本发明第一实施例的工艺的步骤(6)的变例。第三实施例的埋置沟槽结构在结构等方面与第一实施例的差别不大，因此，下面将用图2A-2I所示的半导体器件的立面剖面结构图，参照图8的流程图，来解释第三实施例的各个步骤。
(1)对硅衬底31的表面进行热氧化，以形成厚度约为10nm的衬垫氧化膜32(图8中的301和302)。
(2)在衬垫氧化膜32上淀积厚度约为200nm的氮化硅膜42，并用作元件隔离热氧化膜35制作时的抗氧化膜(图8中的303)。
(3)在氮化硅膜42上形成光刻胶43(图5中的304)。
(4)用普通的曝光方法清除所需位置处的光刻胶膜43，然后用腐蚀方法清除部分氮化硅膜42、衬垫氧化膜32和硅衬底31，从而以沟槽内壁对硅衬底31的表面成预定角度(例如，如图2D中A所示，以95-110度的角度)开挖浅沟槽(图8中的305-307)。
(5)清除光刻胶43，然后用腐蚀方法使衬垫氧化膜32凹陷5-40nm(图8中的308和309)。
(6)在H2/O2气体混合物的氧化气氛中，于H2/O2流速比r(0≤r≤0.5)下，在形成的凹陷空间被填充到凹陷衬垫氧化膜的边沿的范围内，对硅衬底31上开挖的沟槽进行热氧化(图8中的310)。
(7)用化学汽相淀积(CVD)、溅射等方法，在其上淀积诸如氧化硅膜之类的隔离膜，以便将隔离膜埋置在沟槽中(以下称此隔离膜为埋置隔离膜36)。用化学汽相淀积、溅射等方法淀积的氧化硅膜等，通常是多孔膜，因而在淀积埋置隔离膜36之后，可以在大约1000℃下，对硅衬底31进行退火，或在氧化气氛中，于大约1000℃下，对衬底进行氧化，以便使薄膜更紧密(图8中的311)。
(8)用化学机械抛光(CMP)或干法腐蚀方法，对埋置隔离膜36进行回腐蚀，其中用作抗氧化膜的氮化硅膜42被用作腐蚀停止层，以防止氮化硅膜42下方的硅衬底31被腐蚀(图8中的312)。
(9)清除氮化硅膜42和衬垫氧化膜32，从而完成埋置沟槽结构(图8中的313)。然后，通过制造晶体管结构所需的安装手续，例如借助于制作栅氧化膜和栅电极、用杂质进行掺杂、制作布线、层间隔离膜等、制作表面保护膜等，来制造半导体器件。
下面参照图2A-2I来解释本发明第三实施例的工作和效果。
如在本发明第一实施例中解释的那样(图4)，当形成的凹陷空间被氧化完全填充到衬垫氧化膜的边沿时，氮化硅膜42经历向上的弯曲形变，并由于膜43的弯曲造成的压力而在氮化硅膜43下方的衬垫氧化膜32和硅衬底31上出现压应力，致使氧化受到应力的阻碍，沟槽上边沿周围的硅衬底变尖。但当形成的凹陷空间刚刚被完全填充到衬垫氧化膜32的边沿之前进行氧化时，则不再出现弯曲形变造成的压应力，致使氧化在硅衬底31的上角端平滑地进行，使沟槽上端周围的硅衬底31圆滑。而且，如本发明第一实施例给定的那样，衬垫氧化膜的凹陷程度被限制在5-40nm范围内，故可防止在沟槽上边沿处的硅衬底的上表面上出现台阶。
根据本发明第三实施例，从上述原因，能够使沟槽隔离结构中的沟槽上边沿周围的衬底曲率半径比3nm大得多。而且，可以防止沟槽上边沿处的衬底上表面出现台阶，以致能够有效地防止由栅电极薄膜边沿周围电场集中所造成的晶体管漏电流的增大和栅击穿电压的降低，并能有效地改善晶体管的电学可靠性。如图34所示，借助于在开挖沟槽之前提供凹陷，能够更好地使沟槽的肩部边沿圆滑。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前，清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在构成肩部边沿处进行各向同性腐蚀(以易于清除边沿)，随之以沟槽中的氧化。
例4
下面参照图2A-2I和图9来解释根据本发明第四实施例的半导体器件的埋置沟槽结构以及制造埋置沟槽结构的步骤。
图2A-2I是根据本发明第四实施例的半导体器件的立面剖面图，而图9是流程图，示出了制造此半导体器件的步骤的概况。下面跟随图9的流程图，参照图2A-2I来解释此半导体器件的制造步骤。
(1)对硅衬底31的表面进行热氧化，以形成厚度约为5-50nm的衬垫氧化膜32(图9中的401和402)。
(2)在衬垫氧化膜32上淀积厚度为10-300nm的氮化硅膜42，并用作元件隔离热氧化膜35制作时的抗氧化膜(图9中的403)。
(3)在氮化硅膜上形成光刻胶43(图9中的404)。
(4)用普通的曝光方法清除所需位置处的光刻胶膜43，然后用腐蚀方法清除部分氮化硅膜42、衬垫氧化膜32和硅衬底31，从而以沟槽内壁对硅衬底31的表面成预定角度(例如，如图2D中A所示，以95-110度的角度)开挖浅沟槽(图9中的405-407)。
(5)清除光刻胶43，然后用腐蚀方法使衬垫氧化膜32凹陷5-40nm(图9中的408和409)。
(6)然后，在900-1000℃的氧化温度下，在不高于1ppm的H2/O2的氧化气氛中，在形成的凹陷空间被热氧化膜填充到凹陷衬垫氧化膜的边沿的范围内，对硅衬底31进行热氧化，以形成热氧化膜35(图9中的410)。
(7)用化学汽相淀积(CVD)、溅射等方法，在其上淀积诸如氧化硅膜之类的隔离膜，以便将隔离膜埋置在沟槽中(以下称此隔离膜为埋置隔离膜36)。用化学汽相淀积、溅射等方法淀积的氧化硅膜等，通常是多孔膜，因而在淀积埋置隔离膜36之后，可以在大约1000℃下，对硅衬底31进行退火，或在氧化气氛中，于大约1000℃下，对衬底进行氧化，以便使薄膜更紧密(图9中的411)。
(8)用化学机械抛光(CMP)或干法腐蚀方法，对埋置隔离膜36进行回腐蚀，其中用作抗氧化膜的氮化硅膜42被用作腐蚀停止层，以防止氮化硅膜42下方的硅衬底31被腐蚀(图9中的412)。
(9)清除氮化硅膜42和衬垫氧化膜32，从而完成埋置沟槽结构(图9中的413)。然后，通过制造晶体管结构所需的安装手续，例如借助于制作栅氧化膜和栅电极、用杂质进行掺杂、制作布线、层间隔离膜等、制作表面保护膜等，来制造半导体器件。在根据本发明第四实施例的半导体器件的沟槽隔离结构中，衬底在上表面上没有台阶，而是在沟槽上边沿周围具有单调的凸面形状，沟槽隔离结构中部的沟槽内壁处的氧化膜厚度在5-70nm范围内，而半导体器件的上角边处的曲率半径在3-35nm范围内。
下面参照图10来解释本发明第四实施例的工作和效果。
图10示出了根据本发明第四实施例的中部沟槽内壁处元件隔离热氧化膜的氧化量(厚度)与衬底上角边处的曲率半径之间的关系的模拟结果，其中“a”表示衬垫氧化膜的厚度。从图10可见，硅衬底上角边处的曲率半径R随沟槽内壁的氧化量增加而增加，并达到最大值。此最大值依赖于衬垫氧化膜的厚度，并随厚度a的增加而增加，但在厚度a为10nm或更大时，达到恒定值(大约35nm)。曲率半径之所以有最大值的原因是，曲率半径随沟槽氧化的进展而增大，且形成的凹陷空间被氧化逐渐填充到凹陷衬垫氧化膜的边沿，如图5A所示，导致其中具有氧化侵入的氮化硅膜出现向上弯曲形变(在硅衬底和氧化膜上出现压应力)，并由于压应力而阻碍氧化，使曲率半径变小。而且，随着氧化量的增加，沟槽上边沿部分处的热氧化膜中的应力可能由于氧化受阻而增大。
实验已经发现，曲率半径R在大约3nm或更大的范围内对晶体管的特性没有不利的影响。如图10所示，沟槽内壁上的氧化量为5nm或更大，可以确保必须的曲率半径。即使用氧化量超过30nm的氧化，也不再增大曲率半径。于是，为了使曲率半径尽可能大，最好是使衬垫氧化膜的厚度为10nm或更大，并使沟槽内壁的氧化量为30nm或更大。
而且，根据本发明第四实施例，由于衬垫氧化膜的凹陷程度被设定在5-40nm的范围内，故在沟槽上边沿处的衬底上表面上不出现台阶。于是，沟槽上边沿处的衬底就能够具有单调的凸面表面。如图34所示，借助于在开挖沟槽之前提供凹陷，可以使沟槽的肩部边沿更好地圆滑。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
在本发明的第四实施例中，沟槽上边沿周围的衬底的曲率半径可被做成高达35nm，且衬底在沟槽上边沿处的上表面上没有台阶，因而能够有效地防止由栅电极薄膜边沿周围电场集中所造成的晶体管漏电流的增大和栅击穿电压的降低，并能有效地改善晶体管的电学可靠性。
如上所述，本发明能够提供具有沟槽隔离结构且晶体管的栅击穿电压不退化的半导体器件及其制造工艺。
例5
下面参照图11-32来解释根据本发明进一步实施例的互补MISFET(CMOSFET)的制造工艺。
如图11所示，例如在800-850℃的温度下，对电阻率约为1-10Ωcm的p型单晶硅半导体衬底1进行热氧化，以形成肯定会减弱应力并保护其主侧(即表面)上的有源区的氧化硅膜(衬垫氧化膜)2，然后用CVD方法在氧化硅膜2上淀积氮化硅膜3。
然后，如图12所示，用腐蚀方法，以光刻胶作为掩模，清除元件隔离区中的氮化硅膜3和氧化硅膜2，再如图13所示，用氮化硅膜3作为掩模，用腐蚀方法在元件隔离区中的半导体衬底1上开挖深度为350-400nm的沟槽4a。此时，如图34所示，借助于在开挖沟槽4a之前提供凹陷，可以使沟槽的肩部边沿更圆滑。借助于调整用来腐蚀半导体衬底1的气体的组分，使沟槽4a的内壁变尖，例如在衬底的下角边和上角边分别以85度或更小的角度θ1和θ2变尖。借助于使沟槽4a的内壁变尖，可以容易地将隔离膜埋置在沟槽4a中。
借助于用光刻胶作为掩模，连续地腐蚀位于元件隔离区中的氮化硅膜3、氧化硅膜2和半导体衬底1，也可以开挖沟槽4a。当半导体衬底1用光刻胶作为掩模被腐蚀时，可防止用作热氧化掩模的氮化硅膜3的厚度减小。亦即，可以将氮化硅膜3的起始厚度做得更小。
然后，湿法清洗沟槽4a的内部，以清除腐蚀残留物，再如图14和作为图14主要部分的放大图的15所示，用氢氟酸基腐蚀溶液清除暴露于沟槽4a内壁的氧化硅膜，以便使氧化硅膜向有源区凹陷。腐蚀造成的氧化硅膜2的凹陷程度在5-40nm范围内。
借助于在上述范围内使暴露于沟槽4a内壁的氧化硅膜2凹陷，当在连续热氧化步骤中要在沟槽4a内壁上形成氧化硅膜5时，可更容易地使沟槽4a的肩部边沿圆滑。当氧化硅膜2的凹陷程度太大时，在肩部边沿处会不希望有地形成台阶。因此，将氧化硅膜2从沟槽4a内壁的凹陷程度控制在5-40nm范围内是至关重要的。
然后，如图16和作为图16主要部分的放大图的17所示，例如在950℃下，对半导体衬底1进行热氧化，以便在沟槽4a内壁上形成氧化硅膜5。制作氧化硅膜5是为了补救沟槽4a内壁上的腐蚀损伤，并使后续步骤中待要埋置在沟槽4a中的氧化硅膜6上的应力减弱。借助于控制氧化时间，氧化硅膜5的厚度Tr被做成三倍于氧化硅膜(衬垫氧化膜)2的厚度Tp，亦即在Tp＜Tr≤3Tp的范围内，从而使沟槽4a的肩部边沿圆滑。当半导体衬底1的氧化温度低于800℃时，氧化硅膜5难以生长，而高于1000℃时，特别是大直径的晶片容易产生位错。已经发现，氧化应在800-1000℃的温度范围内进行。
然后，如图19所示，用CVD方法在半导体衬底1的主侧(即表面)上淀积氧化硅膜7，以便在沟槽4a中埋置氧化硅膜7。氧化硅膜7由具有如同由例如臭氧(O3)和四乙氧基硅烷((C2H5)4Si)制得的氧化硅膜那样的良好流动性的氧化硅材料制成。如图18所示，在淀积氧化硅膜7的步骤之前，可用CVD方法在沟槽内壁上薄薄地淀积氮化硅膜6，其中的氮化硅膜6在后续步骤中对埋置在沟槽4a中的氧化硅膜7进行烧结时，用来抑制沟槽4a内壁上氧化硅膜5向有源区的生长，从而抑制像氧化硅膜5在有源区中的半导体衬底1上出现应力造成的形成漏电路径这样的麻烦。
然后，在不高于1000℃的温度下，例如在850℃的温度下，对半导体衬底1进行湿法氧化，以便对埋置在沟槽4a中的氧化硅膜7进行烧结，从而改善氧化硅膜7的质量。
然后，如图20所示，例如用化学机械抛光(CMP)方法对氧化硅膜7进行抛光，以整平表面。抛光进行时，以覆盖有源区的氮化硅膜3作为停止层，以便只在沟槽4a中留下氧化硅膜7，从而完成埋置有氧化硅膜7的元件隔离沟槽4。然后，如图21所示，用诸如热磷酸之类的腐蚀溶液清除覆盖有源区的氮化硅膜3。
在用CMP方法对氧化硅膜7进行抛光，使氧化硅膜7只留在沟槽4a中之后，可对埋置在沟槽4a中的氧化硅膜7进行烧结。此时，待要烧结的氧化硅膜7的厚度小于抛光氧化硅膜7之前进行烧结时的厚度，因而可以缩短烧结时间。
当沟槽4a的尺寸非常小时，在半导体衬底1上淀积氧化硅膜7的步骤中将氧化硅膜7埋置在沟槽4a中时，有时可能在氧化硅膜7中形成空洞。为了避免形成这种空洞，如图22所示，淀积了其厚度大得足以防止在薄膜中形成空洞的氧化硅膜7，然后如图23所示，用CVD方法在其上淀积多晶硅膜8，从而将由氧化硅膜7和多晶硅膜8组成的双层完全埋置在沟槽4a中。在淀积氧化硅膜7的步骤之前，可以用CVD方法在沟槽4a的内壁和氮化硅膜3上薄薄地淀积氮化硅膜6，以便抑制烧结过程中氧化硅膜5向有源区生长。
然后，如图23所示，在上述条件下对半导体衬底1进行热处理(即退火)，以便对氧化硅膜7进行烧结。此时，如图24所示，氧化硅膜7上的多晶硅膜8被热氧化，并转变成氧化硅膜8a。
然后，如图25所示，对氧化硅膜8a和氧化硅膜7进行抛光，以得到没有空洞的元件隔离沟槽4。
用下列方式在其周界被元件隔离沟槽4限制的半导体衬底1的有源区中制作互补MISFET：
首先，用氢氟酸溶液之类清除保留在有源区表面上的氧化硅膜(衬垫氧化膜)2，然后，如图26所示，在800-850℃的温度下，对半导体衬底1进行热氧化，以便在半导体衬底1的表面上形成清洁的栅氧化膜9。此时，元件隔离沟槽4的肩部边沿被圆滑，从而防止诸如肩部边沿处栅氧化膜9减薄的麻烦。
然后，如图27所示，在部分半导体衬底1上，离子注入诸如磷(P)之类的n型杂质，并在衬底的其它部分上，离子注入硼(B)之类的p型杂质，并在不高于1000℃的温度下，例如在950℃的温度下，对半导体衬底1进行热处理，以进行二种杂质的增强扩散，从而在n沟道型MISFET制作区中形成p型阱10，并在p沟道型MISFET制作区上形成n型阱11。在分别形成的p型阱10和n型阱11的表面上，可制作栅氧化膜9。
然后，如图28所示，在p型阱10上制作n沟道型MISFET的栅电极12，并在n型阱11上制作p沟道型MISFET的栅电极12。为了制作栅电极12，用CVD方法在半导体衬底1上，相继淀积例如p型掺杂的多晶硅膜、钨(W)硅化物膜和帽隔离膜13，再用腐蚀方法，以光刻胶作为掩模，对这些膜进行图形化，从而得到栅电极12。帽隔离膜13由氧化硅膜或氮化硅膜制成。
然后，如图29所示，用P之类的n型杂质对p型阱10进行离子注入，以形成n沟道型MISFET的n型半导体区(源，漏)，并用B(硼)之类的p型杂质对n型阱11进行离子注入，以形成p沟道型MISFET的p型半导体区(源，漏)，从而得到n沟道型MISFETQn和p沟道型MISFETQp。
然后，如图30所示，在栅电极12的侧壁上形成侧壁间隔16。借助于用CVD方法在半导体衬底1上淀积氧化硅膜或氮化硅膜，并用各向异性腐蚀方法对膜进行图形化，来制作侧壁间隔16。
然后，如图31所示，用CVD方法在半导体衬底1上淀积氧化硅膜17，并如图32所示，制作分别通过n沟道型MISFETQn的n型半导体区(源，漏)14上和p沟道型MISFETQp的p型半导体区(源，漏)上的氧化硅膜17的接触孔18，并对用溅射方法淀积在氧化硅膜17上的铝(Al)合金膜进行图形化，以形成布线19。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
例6
下面参照图33-36来解释根据本发明进一步实施例的元件隔离沟槽4的制造工艺。
首先，如图33所示，在800-850℃的温度下，对半导体衬底1进行热氧化，以便在半导体衬底1的主侧(即表面)上形成氧化硅膜(衬垫氧化膜)2，再用CVD方法在氧化硅膜2上淀积氮化硅膜3。然后用腐蚀方法，以光刻胶作为掩模，清除元件隔离区中的氮化硅膜3和氧化硅膜2。
然后，如图34所示，对元件隔离区中的半导体衬底1的表面进行各向同性浅腐蚀，以便在元件隔离区中的边沿处的半导体衬底1上形成凹陷a。
然后，如图35所示，用改变腐蚀气体组分之类的方法，对元件隔离区中的半导体衬底1进行各向异性腐蚀，以便在元件隔离区中的半导体衬底1上形成沟槽4a。再如图36所示，例如在950℃下，对半导体衬底1进行热氧化，以便在沟槽4a的内壁上形成氧化硅膜5，同时使沟槽4a的肩部边沿圆滑。用与例5相同的方法来执行这些相继步骤。
根据此实施例，在制作沟槽4a内壁上的氧化硅膜5的步骤之前，在沟槽4a的肩部边沿处形成了凹陷，从而能够使沟槽4a的肩部边沿圆滑。根据本实施例在沟槽4a的肩部边沿处形成凹陷，也可以与根据例5使暴露于沟槽4a内壁的氧化硅膜2向有源区的凹陷一起进行。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
例7
下面参照图37-44来解释根据本发明进一步实施例的元件隔离沟槽4的制造工艺。
首先，如图37所示，在沟槽4a的内壁上形成氧化硅膜5，同时，用与例1-3相同的方法，使沟槽4a的肩部边沿圆滑。再如图38所示，用CVD方法在半导体衬底1上薄薄地淀积氮化硅膜6。制作氮化硅膜6是为了在后续步骤中对埋置在沟槽4a中的氧化硅膜7进行烧结时抑制氧化硅膜5在沟槽4a内壁上向有源区生长。
然后，如图39所示，用CVD方法在半导体衬底1上淀积氧化硅膜7，以便将氧化硅膜7埋置在沟槽4a中，再在与前述对埋置在沟槽中的氧化硅膜7进行烧结相同的温度条件下，对半导体衬底1进行湿法氧化即退火，从而改善氧化硅膜7的质量。
然后，如图40所示，用化学机械抛光方法，对氧化硅膜7进行抛光，以便只在沟槽4a中留下氧化硅膜7，从而形成元件隔离沟槽4。当覆盖有源区的氮化硅膜3待要被诸如热磷酸之类的腐蚀溶液腐蚀时，如图41所示，元件隔离沟槽4内壁上的氮化硅膜6同时被腐蚀掉，从而使氮化硅膜6向元件隔离区4凹陷，并在元件隔离沟槽4的肩部边沿处形成凹陷。当后续步骤中要腐蚀淀积在其上的诸如多晶硅之类的栅电极材料时，一旦在元件隔离沟槽4的肩部边沿处形成了这种凹陷，埋置在元件隔离沟槽4中的氧化硅膜7的表面有时就破裂，使外来碎片腐蚀残留物留在凹陷中。
为了克服上述这种麻烦，例如，如图42所示，在清除氮化硅膜3之后，在850-900℃的温度下，对元件隔离沟槽4肩部边沿处的氧化硅膜7重新进行氧化，以便增大薄膜厚度，从而用氧化硅膜7封住凹陷。为了用氧化硅膜7封住凹陷，必须使薄膜厚度的增量至少为氮化硅膜6厚度的二倍。当薄膜厚度的增量太大时，生长的氧化硅膜5使有源区变窄。因此，借助于控制氧化时间，使薄膜厚度的增量为氮化硅膜6的厚度的二倍或稍大于氮化硅膜6的厚度的二倍。
如图43所示，根据防止在元件隔离沟槽4的肩部边沿处形成凹陷的另一种方法，用化学机械抛光方法对氧化硅膜7进行抛光，以便只在沟槽4a中留下氧化硅膜7，随之以烧结。借助于设定较长的烧结时间或较高的烧结温度，覆盖有源区的氮化硅膜3和元件隔离沟槽4的肩部边沿处的氮化硅膜6能够被氧化。然后，用腐蚀方法清除氮化硅膜3上的氧化膜，并用腐蚀方法相继清除氮化硅膜3，从而能够防止在元件隔离沟槽4的肩部边沿处形成凹陷，如图44所示。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
例8
下面参照图45和46来解释根据本发明进一步实施例的元件隔离沟槽4的制造工艺。
首先，如图45所示，在沟槽4a的内壁上形成氧化硅膜5，同时，用与例1-3相同的方法，使沟槽4a的肩部边沿圆滑。再如图46所示，对沟槽4a的内壁进行软氮化，以便在靠近制作在沟槽4a内壁上的氧化硅膜5与半导体衬底1的有源区的内壁之间的边界的区域中分凝氮，从而形成氮化硅层20。为了对沟槽4a的内壁进行软氮化，在NO(一氧化氮)或N2O(一氧化二氮)气氛中，对半导体衬底1进行热处理，其中，NO或N2O热分解所释放的氮被分凝在靠近氧化硅膜5与半导体衬底1的有源区之间的边界的区域中，然后用热处理方法形成氮化硅层20。
根据本发明的这一实施例，氮化硅层20被制作在靠近氧化硅膜5与半导体衬底1的有源区之间的边界的区域中，从而在对稍后埋置在沟槽4a中的氧化硅膜7进行烧结的过程中，难以氧化靠近此边界的区域，因而能够抑制氧化硅膜5向有源区的生长。
根据在靠近氧化硅膜5与半导体衬底1的有源区之间的边界的区域中制作氮化硅层20的另一种方法，如图47所示，在沟槽4a的内壁上形成氧化硅膜5，并用与例1-3相同的方法，使沟槽4a的肩部边沿圆滑，再如图48所示，在靠近氧化硅膜5与半导体衬底1的有源区之间的边界的区域中离子注入氮，如有必要，随之以热处理。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
例9
下面参照图49和50来解释根据本发明进一步实施例的元件隔离沟槽4的制造工艺。
首先，如图49示，用腐蚀方法，以氮化硅膜3作为掩模，在元件隔离区中的半导体衬底1上开挖沟槽4a。再用氢氟酸基的腐蚀溶液清除暴露于沟槽4a内壁的氧化硅膜2，以便使氧化硅膜2向有源区凹陷。此步骤之前的各个步骤与例1-3中的相同。
然后，如图50所示，对半导体衬底1进行软氮化，以便在沟槽4a的内壁上形成氮化硅膜21，并同时使沟槽4a的肩部边沿圆滑。为了对半导体衬底1进行软氮化，在NO和N2O的混合气氛中，于大约900℃的温度下，或在N2O和N2的混合气氛中，于1050℃的温度下，对半导体衬底1进行热处理。
根据本实施例，氮化硅膜21被制作在沟槽4a的内壁上，从而在对稍后埋置在沟槽4a中的氧化硅膜7进行烧结的过程中，难以氧化靠近上述边界的区域，因而能够抑制氧化硅膜5向有源区的生长。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
例10
下面参照图51-54来解释根据本发明进一步实施例的元件隔离沟槽4的制造工艺。
首先，如图51示，用腐蚀方法，以氮化硅膜3作为掩模，在元件隔离区中的半导体衬底1上开挖沟槽4a。再如图52所示，用氢氟酸基的腐蚀溶液清除暴露于沟槽4a内壁的氧化硅膜2，以便使氧化硅膜2向有源区凹陷。此步骤之前的各个步骤与例1-3中的相同。
然后，如图53所示，用CVD方法在半导体衬底1上淀积氧化硅膜7，以便将氧化硅膜7埋置在沟槽4a中。再如图54所示，对半导体衬底1进行湿法氧化即退火，以便烧结氧化硅膜7。同时，在沟槽4a内壁上制作氧化硅膜5，并使沟槽4a的肩部边沿圆滑。
根据此实施例，氧化硅膜7的烧结、氧化硅膜5在沟槽4a内壁上的制作、以及使沟槽4a肩部边沿的圆滑，被同时进行，从而能够简化元件隔离沟槽4的制作工艺。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
例11
下面参照图55-58来解释根据本发明进一步实施例的元件隔离沟槽4的制造工艺。
首先，如图55示，用腐蚀方法，以氮化硅膜3作为掩模，在元件隔离区中的半导体衬底1上开挖沟槽4a。再用氢氟酸基的腐蚀溶液清除暴露于沟槽4a内壁的氧化硅膜2，以便使氧化硅膜2向有源区凹陷。此步骤之前的各个步骤与例1-3中的相同。
然后，如图56所示，用CVD方法在半导体衬底1上淀积氧化硅膜7，以便将氧化硅膜7埋置在沟槽4a中，再如图57所示，清除氮化硅膜3上的氧化硅膜7，以便只在沟槽4a中留下氧化硅膜7，从而形成埋置有氧化硅膜7的元件隔离沟槽4。然后，如图58所示，对半导体衬底1进行湿法氧化，以便烧结氧化硅膜7。同时，在沟槽4a内壁上制作氧化硅膜，并使沟槽4a的肩部边沿圆滑。
根据此实施例，氧化硅膜7的烧结、氧化硅膜5在沟槽4a内壁上的制作、以及使沟槽4a肩部边沿圆滑，可以同时进行，从而能够简化元件隔离沟槽的制作工艺。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
例12
下面参照图59-64来解释根据本发明进一步实施例的元件隔离沟槽4的制造工艺。
首先，如图59示，用腐蚀方法，以氮化硅膜3作为掩模，在元件隔离区中的半导体衬底1上开挖沟槽4a。再用氢氟酸基的腐蚀溶液清除暴露于沟槽4a内壁的氧化硅膜2，以便使氧化硅膜2向有源区凹陷。
然后，如图60所示，对半导体衬底1进行热氧化，以便在沟槽4a内壁上形成氧化硅膜5，并同时使沟槽4a的肩部边沿圆滑。此步骤之前的各个步骤与例1-3中的相同。
然后，如图61所示，用CVD方法在半导体衬底1上浅浅地淀积多晶硅膜22，再如图62所示，用CVD方法在多晶硅膜22上淀积氧化硅膜7，以便将氧化硅膜7埋置在沟槽4a中。
然后，如图63所示，对半导体衬底1进行湿法氧化，以便对埋置在沟槽4a中的氧化硅膜7进行烧结。同时，对至少部分多晶硅膜22进行氧化并将其转变成氧化硅膜23。这样就抑制了靠近氧化硅膜5与半导体衬底1的有源区之间的边界的区域的氧化，致使氧化硅膜5向有源区的生长受到阻碍。当多晶硅膜22被氧化成氧化硅膜23时，其体积增大到原来体积的大约二倍。亦即，即使在埋置于沟槽4a中的氧化硅膜7中形成了空洞，此空洞也能够被氧化硅膜23的体积增大有效地限制。
然后，如图64所示，清除氮化硅膜3上的氧化硅膜7和氧化硅膜23，使氧化硅膜7和23只留在沟槽4a中，从而形成元件隔离沟槽4。也可以在制作元件隔离沟槽4之后来执行氧化硅膜7的烧结和多晶硅膜22的氧化。而且，可以用非晶硅膜来代替多晶硅膜22。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
例13
下面参照图65和66来解释根据本发明进一步实施例的元件隔离沟槽4的制造工艺。
首先，如图65所示，用腐蚀方法，以氮化硅膜3作为掩模，在元件隔离区中的半导体衬底1上开挖沟槽4a。再用氢氟酸基的腐蚀溶液清除暴露于沟槽4a内壁的氧化硅膜2，以便使氧化硅膜2向有源区凹陷。此步骤之前的各个步骤与例1-3中的相同。
然后，如图66所示，在氮气氛中对半导体衬底1进行热处理，以便在沟槽4a内壁上形成氮化硅膜24，并同时使沟槽4a的肩部边沿圆滑。
根据此实施例，氮化硅膜24被制作在沟槽4a的内壁上，从而可在对稍后埋置在沟槽4a中的氧化硅膜7进行烧结的过程中阻碍半导体衬底1的有源区的氧化。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
例14
下面参照图67和68来解释根据本发明进一步实施例的元件隔离沟槽4的制造工艺。
首先，如图67示，用腐蚀方法，以氮化硅膜3作为掩模，在元件隔离区中的半导体衬底1上开挖沟槽4a。再用氢氟酸基的腐蚀溶液清除暴露于沟槽4a内壁的氧化硅膜2，以便使氧化硅膜2向有源区凹陷。此步骤之前的各个步骤与例1-3中的相同。然后，对半导体衬底1进行热氧化，以便在沟槽4a内壁上形成氧化硅膜25。
然后，如图68所示，在氮气氛中对半导体衬底1进行热处理，以便将沟槽4a内壁上的氧化硅膜25转变成氮化硅膜26。
根据此实施例，氮化硅膜26被制作在沟槽4a的内壁上，从而可在对稍后埋置在沟槽4a中的氧化硅膜7进行烧结的过程中阻碍半导体衬底1的有源区的氧化。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
例15
下面参照图69和70来解释根据本发明进一步实施例的元件隔离沟槽4的制造工艺。
首先，如图69所示，用腐蚀方法，以氮化硅膜3作为掩模，在元件隔离区中的半导体衬底1上开挖沟槽4a。再用氢氟酸基的腐蚀溶液清除暴露于沟槽4a内壁的氧化硅膜2，以便使氧化硅膜2向有源区凹陷。此步骤之前的各个步骤与例1-3中的相同。然后，用CVD方法在半导体衬底1上淀积薄的多晶硅膜27。
然后，如图70所示，在氮气氛中对半导体衬底1进行热处理，以便将多晶硅膜27转变成氮化硅膜28。
根据此实施例，氮化硅膜28被制作在沟槽4a的内壁上，从而可在对稍后埋置在沟槽4a中的氧化硅膜7进行烧结的过程中阻碍半导体衬底1的有源区的氧化。
在上述例6-15中，如图34所示，借助于在开挖沟槽4a之前提供凹陷，能够更好地使沟槽4a的肩部边沿圆滑。
借助于在衬垫氧化膜凹陷之后和沟槽中氧化之前清除沟槽上边沿部分的边沿部分，也有可能使沟槽的肩部边沿进一步圆滑。于是，在衬垫氧化膜凹陷之后，可在沟槽肩部边沿处进行各向同性腐蚀(以容易清除边沿)，随之以沟槽中的氧化。
上面根据本发明的具体实施例，已经解释了本发明人提出的本发明，但本发明不局限于此，而是能够在本发明的范围内进行不同程度的修正。

Claims (2)

1.一种半导体器件，它包含半导体衬底和具有制作在半导体衬底的电路制作侧上的沟槽隔离结构的元件隔离氧化膜，其中的衬底具有围绕沟槽隔离结构的沟槽上边沿的单调凸面形状；氧化膜在沟槽隔离结构中部的沟槽内壁处被氧化成厚度为5-70nm；且半导体衬底在其上边沿处的曲率半径在3-35nm范围内。
2.一种制造半导体器件的工艺，它包含下列步骤：
(a)对半导体衬底进行热氧化，从而在半导体衬底表面上制作第一氧化硅膜，然后在第一氧化硅膜上淀积氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜和第一氧化硅膜的步骤，
(b)对元件隔离区中的半导体衬底进行各向同性浅腐蚀，从而在元件隔离区边沿处的半导体衬底上形成凹陷的步骤，
(c)对元件隔离区中的半导体衬底进行选择性腐蚀，从而在半导体衬底表面上开挖沟槽的步骤，
(d)对半导体衬底进行热氧化，从而在沟槽的内壁上形成第二氧化硅膜，并同时使沟槽的肩部边沿圆滑的步骤，
(e)在半导体衬底表面上淀积第三氧化硅膜，从而在沟槽中埋置第三氧化硅膜的步骤，
(f)对半导体衬底进行热处理(即退火)，从而对埋置在沟槽中的第三氧化硅膜进行烧结的步骤，
(g)清除氮化硅膜上的第三氧化硅膜，同时只在沟槽中留下第三氧化硅膜，从而形成埋置有第三氧化硅膜的元件隔离沟槽的步骤，以及
(h)清除其周界由元件隔离沟槽限制的有源区的表面上的氮化硅膜，然后在有源区中制作半导体元件的步骤。
CNB021571880A 1997-02-18 1998-02-18 半导体器件及其制造工艺 Expired - Lifetime CN1284224C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP03359797A JP3547279B2 (ja) 1997-02-18 1997-02-18 半導体装置の製造方法
JP33597/1997 1997-02-18
JP9112467A JPH10303289A (ja) 1997-04-30 1997-04-30 半導体集積回路装置の製造方法
JP112467/1997 1997-04-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN98802666A Division CN1112727C (zh) 1997-02-18 1998-02-18 半导体器件及其制造工艺

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100943951A Division CN100474558C (zh) 1997-02-18 1998-02-18 半导体器件的制造工艺

Publications (2)

Publication Number Publication Date
CN1516260A true CN1516260A (zh) 2004-07-28
CN1284224C CN1284224C (zh) 2006-11-08

Family

ID=26372321

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB031306020A Expired - Lifetime CN100521146C (zh) 1997-02-18 1998-02-18 半导体器件的制造工艺
CNB021571880A Expired - Lifetime CN1284224C (zh) 1997-02-18 1998-02-18 半导体器件及其制造工艺

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB031306020A Expired - Lifetime CN100521146C (zh) 1997-02-18 1998-02-18 半导体器件的制造工艺

Country Status (6)

Country Link
US (4) US6242323B1 (zh)
KR (1) KR100307000B1 (zh)
CN (2) CN100521146C (zh)
MY (1) MY121321A (zh)
TW (1) TW388100B (zh)
WO (1) WO1998036452A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105502279A (zh) * 2014-09-23 2016-04-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN112436051A (zh) * 2020-11-03 2021-03-02 西安电子科技大学 一种具有对称阶梯氧埋层的4H-SiC金属半导体场效应晶体管

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW388100B (en) * 1997-02-18 2000-04-21 Hitachi Ulsi Eng Corp Semiconductor deivce and process for producing the same
JP4592837B2 (ja) * 1998-07-31 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6355580B1 (en) 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
JP3955404B2 (ja) * 1998-12-28 2007-08-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
FR2792113B1 (fr) * 1999-04-06 2002-08-09 St Microelectronics Sa Procede de realisation d'un circuit integre comportant une tranchee d'isolation laterale accolee a une zone active d'un transistor, et circuit integre correspondant
US6355538B1 (en) * 2000-09-18 2002-03-12 Vanguard International Semiconductor Corporation Method of forming isolation material with edge extension structure
JP3702162B2 (ja) * 2000-09-25 2005-10-05 三洋電機株式会社 半導体装置の製造方法
US6593210B1 (en) * 2000-10-24 2003-07-15 Advanced Micro Devices, Inc. Self-aligned/maskless reverse etch process using an inorganic film
US6472270B1 (en) * 2001-03-06 2002-10-29 Advanced Micro Devices, Inc. Elimination of voids at the oxide/silicon interface in trench-based structures
JP2003017595A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
JP4511101B2 (ja) * 2002-03-22 2010-07-28 三洋電機株式会社 半導体装置の製造方法
JP2004152851A (ja) * 2002-10-29 2004-05-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7118987B2 (en) * 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
DE112004002798B4 (de) * 2004-03-16 2015-03-26 Ishikawajima-Harima Heavy Industries Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
JP5021301B2 (ja) * 2004-08-17 2012-09-05 ローム株式会社 半導体装置およびその製造方法
US7208416B2 (en) * 2005-01-28 2007-04-24 Infineon Technologies Ag Method of treating a structured surface
CN100481375C (zh) * 2005-09-29 2009-04-22 中芯国际集成电路制造(上海)有限公司 用于浅沟槽隔离的双制衬的方法与结构
US7514336B2 (en) 2005-12-29 2009-04-07 Agere Systems Inc. Robust shallow trench isolation structures and a method for forming shallow trench isolation structures
KR100678645B1 (ko) * 2006-01-13 2007-02-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20080001213A1 (en) * 2006-06-29 2008-01-03 International Business Machines Corporation Structures and methods for manufacturing high density narrow width mosfets
KR100838378B1 (ko) * 2006-09-29 2008-06-13 주식회사 하이닉스반도체 핀트랜지스터의 제조 방법
US8124494B2 (en) * 2006-09-29 2012-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reshaping silicon surfaces with shallow trench isolation
KR100806778B1 (ko) * 2006-11-30 2008-02-27 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조 방법
US8642441B1 (en) 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
US8093678B2 (en) * 2007-04-05 2012-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
JP2008258488A (ja) * 2007-04-06 2008-10-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US8449942B2 (en) * 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
CN102687252A (zh) 2009-12-30 2012-09-19 应用材料公司 以可变的氮/氢比所制造的自由基来生长介电薄膜的方法
KR101528832B1 (ko) 2010-01-06 2015-06-15 어플라이드 머티어리얼스, 인코포레이티드 유동성 유전체 층의 형성 방법
KR101140065B1 (ko) * 2010-01-18 2012-04-30 에스케이하이닉스 주식회사 반도체 소자 및 그의 제조 방법
CN102844848A (zh) 2010-03-05 2012-12-26 应用材料公司 通过自由基成分化学气相沉积的共形层
DE102010046213B3 (de) * 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
US8728891B2 (en) 2010-09-21 2014-05-20 Infineon Technologies Austria Ag Method for producing contact openings in a semiconductor body and self-aligned contact structures on a semiconductor body
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
US8927387B2 (en) * 2012-04-09 2015-01-06 International Business Machines Corporation Robust isolation for thin-box ETSOI MOSFETS
US9018065B2 (en) * 2012-05-08 2015-04-28 Globalfoundries Inc. Horizontal epitaxy furnace for channel SiGe formation
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US8823132B2 (en) 2013-01-08 2014-09-02 United Microelectronics Corp. Two-portion shallow-trench isolation
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
KR20180068229A (ko) * 2016-12-13 2018-06-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10535550B2 (en) * 2017-08-28 2020-01-14 International Business Machines Corporation Protection of low temperature isolation fill
GB2574879B (en) * 2018-06-22 2022-12-28 X Fab Semiconductor Foundries Gmbh Substrates for III-nitride epitaxy
JP2021082812A (ja) * 2019-11-14 2021-05-27 株式会社Flosfia 半導体装置
US11569368B2 (en) * 2020-06-11 2023-01-31 Atomera Incorporated Method for making semiconductor device including a superlattice and providing reduced gate leakage
US11469302B2 (en) 2020-06-11 2022-10-11 Atomera Incorporated Semiconductor device including a superlattice and providing reduced gate leakage
CN114864404A (zh) * 2022-04-20 2022-08-05 捷捷微电(上海)科技有限公司 一种3次掩膜实现电荷耦合的sbr器件的制作工艺

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627647A (en) * 1969-05-19 1971-12-14 Cogar Corp Fabrication method for semiconductor devices
DE3477669D1 (en) * 1983-09-26 1989-05-18 Nissan Chemical Ind Ltd Dihydropyridine-5-phosphonic acid cyclic ester
US4580330A (en) * 1984-06-15 1986-04-08 Texas Instruments Incorporated Integrated circuit isolation
JPS618944A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体装置およびその製造方法
JPS61100894A (ja) 1984-10-22 1986-05-19 松下電工株式会社 住宅用監視装置
CN86100527A (zh) 1986-03-14 1987-09-23 中国科学院上海冶金研究所 抛光法u形槽隔离技术
US4693781A (en) * 1986-06-26 1987-09-15 Motorola, Inc. Trench formation process
JPS63143835A (ja) 1986-12-08 1988-06-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
FR2627499B1 (fr) * 1988-02-24 1990-08-03 Hoechst France Dispersion aqueuse de polymeres du type styrene-acrylique et son application pour l'obtention de compositions adhesives resistant a l'eau convenant notamment dans le domaine du carrelage
KR940003218B1 (ko) * 1988-03-24 1994-04-16 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
JPH02260660A (ja) 1989-03-31 1990-10-23 Toshiba Corp Ｍｏｓ型半導体装置の製造方法
JPH03129854A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体装置の製造方法
KR960006714B1 (ko) * 1990-05-28 1996-05-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법
JP3003250B2 (ja) 1991-04-01 2000-01-24 富士通株式会社 半導体装置の製造方法
KR960008518B1 (en) * 1991-10-02 1996-06-26 Samsung Electronics Co Ltd Manufacturing method and apparatus of semiconductor device
EP0589124B1 (en) * 1992-09-23 1999-01-07 Co.Ri.M.Me. Method for eliminating the bird's beak from selective oxidations of semiconductor electronic devices
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP2955459B2 (ja) * 1993-12-20 1999-10-04 株式会社東芝 半導体装置の製造方法
US5536675A (en) 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5492858A (en) 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5447884A (en) * 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
JPH0897277A (ja) 1994-09-29 1996-04-12 Toshiba Corp 半導体装置の製造方法
US5455194A (en) * 1995-03-06 1995-10-03 Motorola Inc. Encapsulation method for localized oxidation of silicon with trench isolation
TW297919B (zh) * 1995-03-06 1997-02-11 Motorola Inc
JP3351183B2 (ja) * 1995-06-19 2002-11-25 株式会社デンソー シリコン基板のドライエッチング方法及びトレンチ形成方法
US5719085A (en) 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
JPH09129720A (ja) 1995-11-06 1997-05-16 Sony Corp トレンチ絶縁分離型半導体装置の製法
US5933748A (en) * 1996-01-22 1999-08-03 United Microelectronics Corp. Shallow trench isolation process
US5658822A (en) * 1996-03-29 1997-08-19 Vanguard International Semiconductor Corporation Locos method with double polysilicon/silicon nitride spacer
KR100277911B1 (ko) 1996-06-10 2001-02-01 김영환 반도체소자 제조방법
JP3611226B2 (ja) * 1996-09-17 2005-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
TW388100B (en) * 1997-02-18 2000-04-21 Hitachi Ulsi Eng Corp Semiconductor deivce and process for producing the same
US6548362B1 (en) * 1998-05-22 2003-04-15 Texas Instruments-Acer Incorporated Method of forming MOSFET with buried contact and air-gap gate structure
JP3917327B2 (ja) * 1999-06-01 2007-05-23 株式会社ルネサステクノロジ 半導体装置の製造方法及び装置
US6727161B2 (en) * 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
JP3513114B2 (ja) * 2001-03-02 2004-03-31 ヒロセ電機株式会社 フェルール保持構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105502279A (zh) * 2014-09-23 2016-04-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105502279B (zh) * 2014-09-23 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN112436051A (zh) * 2020-11-03 2021-03-02 西安电子科技大学 一种具有对称阶梯氧埋层的4H-SiC金属半导体场效应晶体管

Also Published As

Publication number Publication date
US6242323B1 (en) 2001-06-05
US6559027B2 (en) 2003-05-06
MY121321A (en) 2006-01-28
KR100307000B1 (ko) 2001-11-03
US20010026996A1 (en) 2001-10-04
CN1516261A (zh) 2004-07-28
WO1998036452A1 (en) 1998-08-20
US6881646B2 (en) 2005-04-19
US20030181020A1 (en) 2003-09-25
CN1284224C (zh) 2006-11-08
KR20000071192A (ko) 2000-11-25
US7402473B2 (en) 2008-07-22
TW388100B (en) 2000-04-21
US20050196935A1 (en) 2005-09-08
CN100521146C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
CN1516260A (zh) 半导体器件及其制造工艺
CN1135626C (zh) 半导体器件及其制造方法
CN1268003C (zh) 半导体器件及其制造方法
CN1669148A (zh) 半导体衬底的制造方法以及半导体装置的制造方法和由该方法制造的半导体衬底以及半导体装置
CN1310333C (zh) 非易失性半导体存储器及其制造方法
CN1230888C (zh) 半导体元件及其制造方法
CN1445838A (zh) 半导体器件及其制造方法
CN1199281C (zh) 半导体装置
CN1277317C (zh) 功率半导体装置及功率半导体装置的制造方法
CN1221220A (zh) 具备电容器的半导体装置及其制造方法
CN1873953A (zh) 半导体元件及其制造方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1508846A (zh) 半导体器件及其制作方法
CN1340862A (zh) 半导体装置和“绝缘体上的半导体”衬底
CN1828902A (zh) 半导体器件和用于制造该半导体器件的方法
CN1153302C (zh) 薄膜晶体管
CN1790743A (zh) 晶体管及其制造方法
CN1613153A (zh) 半导体存储装置及其制造方法
CN101069279A (zh) 半导体器件及其制造方法
CN1213473C (zh) 半导体装置的制造方法
CN1881556A (zh) 半导体器件的制造工艺
CN1112727C (zh) 半导体器件及其制造工艺
CN1256775C (zh) 半导体器件及其制造方法
CN1801491A (zh) 半导体器件及其制造方法
CN1976012A (zh) 具有岛状分布结构的半导体芯片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160729

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Patentee before: Hitachi Ltd.

Patentee before: Hitachi Superlarge-Scale Integrated Circuit System Co., Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20061108