[go: up one dir, main page]

CN1401138A - 包括嵌入有电容器的陶瓷/有机混合衬底的电子组件以及制造方法 - Google Patents

包括嵌入有电容器的陶瓷/有机混合衬底的电子组件以及制造方法 Download PDF

Info

Publication number
CN1401138A
CN1401138A CN01803383A CN01803383A CN1401138A CN 1401138 A CN1401138 A CN 1401138A CN 01803383 A CN01803383 A CN 01803383A CN 01803383 A CN01803383 A CN 01803383A CN 1401138 A CN1401138 A CN 1401138A
Authority
CN
China
Prior art keywords
weld
weld zone
substrate
terminal
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01803383A
Other languages
English (en)
Other versions
CN1284234C (zh
Inventor
P·沃梅
D·菲古罗亚
K·查克拉沃尔蒂
D·古普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1401138A publication Critical patent/CN1401138A/zh
Application granted granted Critical
Publication of CN1284234C publication Critical patent/CN1284234C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

为了降低开关噪声，集成电路芯片的电源端子连接到在多层陶瓷/有机混合衬底中的至少一个嵌入电容器的各端子。在一个实施例中，衬底的陶瓷部分包括在导电平面之间夹有高介电常数层形成的至少一个电容器。衬底的有机部分包括适合的通路和分散开的电源和信号导体。有机部分包括在陶瓷部分之上形成的多层有机材料。还描述了一种电子系统、一种数据处理系统和各种制造方法。

Description

包括嵌入有电容器的陶瓷/有机 混合衬底的电子组件以及制造方法
发明领域
本发明涉及常规的电子封装。更具体地，本发明涉及一种电子组件及其制造方法，该电子组件包括具有一个或多个嵌入的电容器的陶瓷/有机混合衬底的电子组件，以至在高速集成电路中降低开关噪声。
发明背景
典型地将集成电路物理地并电连接到有机或陶瓷材料制成的衬底上来进行集成电路(ICs)的封装。典型地可以将一个或多个IC封装物理地并电连接到印刷电路板(PCB)以至形成电子组件≌。电子组件≌可以是电子系统≌的一部分。在此将“电子系统”广泛地限定为包括电子组件≌的任何产品。电子系统的例子包括计算机(例如，桌上型电脑、膝上型电脑、掌上型、服务器等)、无线通讯装置(例如，蜂窝电话、无绳电话、寻呼机等)、计算机外围设备(例如，印刷机、扫描仪、监视器等)、娱乐装置(例如，电视、收音机、立体声系统、磁带和光盘(CD)播放器、录象机、MP3(移动图象专家组、随身听3)播放器等)等等。
在电子系统领域中，在制造者之间存在不断的竞争压力降低产品的价格的同时提高它们的设备性能。特别是考虑在衬底上的ICs封装，每个新一代封装必然性能提高同时通常尺寸更小或更紧凑。
IC衬底可以包括多个选择布图的绝缘的金属层以提供金属互连线(在此称作通路≌(trace))、和安装在一个或多个衬底的表面上的一个或多个电子元件。通过包括衬底通路的导电通路的分层将一个电子元件或多个电子元件组功能性地连接到电子系统的其它元件。衬底通路典型地承载在系统的电子元件例如ICs之间传输的信号。一些ICs具有相对大量的输入/输出(I/O)端子、以及大量的电源和接地端子。大量的I/O、电源和接地端子就需要衬底包含相对大量的通路。一些衬底就需要多层通路以至容纳所有的系统互连。
可以通过形成在衬底中的通孔电连接位于不同层中的通路，如果通孔基本上穿通整个衬底就称为“穿通孔”，或者它们连接只有两层或三层衬底上的通路就称为“盲通孔”。可以通过衬底的某些层或所有层制造孔、然后在孔的内表面电镀或用导电材料例如铜或钨填充孔来形成通孔。
一种常规的用于在衬底上安装IC的方法称作“控制熔塌芯片连接≌(C4)”。在制造C4封装中，采用回流焊料凸块或焊料球将IC元件的导电端子或焊接区(land)(通常称作电接触≌)直接焊接到衬底表面上的相应的焊接区。因为它的坚固性和简单性，所以广泛地采用C4工艺。
当ICs的内部电路例如处理器以越来越高的时钟频率工作时，并且当ICs以越来越高的电源级别工作时，开关噪声就会增加到一个难以接受的水平。
由于上述原因，以及由于下面涉及的其它原因，本领域普通技术人员在阅读和理解本发明的说明书的基础上将变得明显，在本领域中非常需要用于在衬底上封装IC的方法和设备，该封装使例如与高的时钟频率和高电源传输的有关的开关噪声问题最小化。
附图说明
图1是结合根据本发明的一个实施例的嵌入有电容器的至少一个电子组件电子系统的方框图；
图2说明衬底上的芯片(die)的顶视图；
图3说明沿图2中的线70切割的代表图2的芯片/衬底结构的剖面图；
图4说明根据本发明的另一个实施例的沿图2中的线70切割的代表图2的芯片/衬底结构的剖面图；以及
图5是根据本发明的一个实施例的制造封装一个芯片的衬底的方法的流程图。
具体实施方式
下面将利用可以实现本发明的具体优选实施例来详细描述本发明的实施例，参考形成它的一部分的附图。足够详细地描述这些实施例以至使本领域普通技术人员能够实现本发明，应当理解可以利用不脱离本发明的精神和范围可以进行的逻辑推理、机械和电改变的其它实施例来实现本发明。因此，下面进行的描述不是限制性的，并且本发明的范围不仅仅由附加的权利要求书限定。
本发明提供一种通过在多层衬底中嵌入一个或多个去耦电容器来解决与高时钟速度和高电源级别下工作现有技术的集成电路的封装相关的电源电平问题的途径。在此将说明并描述不同的实施例。在一个实施例中，直接将IC管芯或芯片安装到陶瓷/有机的混合多层衬底上，衬底的陶瓷部分包含一个或多个嵌入的电容器，并且衬底的有机部分包含适合的通路和分散开的电源导体、地导体和信号导体。
衬底部分包含由形成一个或多个高-值的集成电容器的强介电层隔离的导电板叠置的多层。上面的有机部分包含包括金属互连的高密度介电层。采用有机层用于导体通路并用于将芯片上的芯片凸起间距(pitch)转换成衬底的相对表面上的更宽松的间距。因为有机部分相对薄，所以就可以将陶瓷部分的集成的去耦电容器相对地靠近芯片，结果当IC工作时就具有相对低的电抗自感应。
除了前述的优点外，相对坚固的陶瓷部分的采用提供所需的封装硬度量并极大地降低了有机/陶瓷结构弯曲或翘曲的趋势。同样，因为陶瓷部分的热膨胀系数(CTE)接近芯片的热膨胀系数，所以陶瓷部分的采用有助于使芯片中的热感应机械应力最小化。
图1是根据本发明的一个实施例含有嵌入有电容器的至少一个电子组件4的电子系统1的方框图。电子系统1仅仅是其中可以采用本发明的电子系统的一个实例。在该实例中，电子系统1包括数据处理系统，该处理系统包括与该系统的不同元件连接的系统总线2。系统总线2在电子系统1的不同元件之间提供通讯连接并可以执行作为组合总线或以任何其它适合方式的单一总线。
电子系统4连接到系统总线2。电子组件4可以包括任何电路或组合电路。在一个实施例中，电子组件4包括可以为任何类型的处理器6。作为在此采用的处理器，处理器≌表示任何一种类型的计算机电路，例如但不限制于微处理器、微控制器、复杂指令集运算(CISC)微处理器、精简指令集运算(RISC)微处理器、超长指令字(VLIW)微处理器、图像处理器、数字信号处理器(DSP)，或其它类型的处理器或处理电路。
包含在电子组件中的其它类型电路为定制电路、专用集成电路(ASIC)，例如在无线装置中使用的一个或多个电路(例如通讯电路7)、无线装置例如蜂窝电话、寻呼机、便携计算机、双向无线电通信装置和相似的电子系统。IC可以执行其它任何类型的功能。
电子系统1还可以包括外围存储器10，该电子系统1还可以依次包括一个或多个适合特殊应用的存储元件，例如由随机存取存储器(RAM)组成的主存储器12、一个或多个硬磁盘机14、和/或一个或多个处理可移动媒体16如软磁盘、光盘(CDs)、数字视频盘(DVD)等的驱动器。
电子系统1同样可以包括显示器8、扬声器9、键盘和/或控制器20，该控制器可以包括鼠标、跟踪球、游戏控制器、声音识别装置、或允许系统用户从电子系统1将信息输入到和/或接收信息的任何其它装置。
图2说明根据本发明的一个实施例的衬底50上的芯片60的顶视图。该芯片/衬底结构可以形成图1中所示的部分电子组件4。芯片60可以是任何类型。在一个实施例中，芯片60是处理器。
图2中，芯片60包括多个信号导体(未示出)终止于芯片60(未示出)的底表面上的焊接区中。这些焊接区可以通过适当的互连如焊料凸起或焊料球62连接到衬底50上的相应的焊接区或信号节点(未示出)。焊料球62典型地按行排列在芯片60的四周。在图2中，我们将在芯片60的底表面上的焊料球处看穿芯片60。阴暗的球表示信号节点。清楚的球表示电源节点。作为在此采用，词“电源节点≌”代表任何一个地节点(例如Vss)或代表与地电位不同电位的电源节点(例如Vcc)。
继续参考图2，芯片60除信号导体外还包括多个电源导体和地导体(未示出)终止于芯片60(未示出)的中心区域中的底表面的焊接区上。这些焊接区可以通过适当的互连例如焊料球64和66到衬底50上的相应的焊接区(未示出)。例如，焊料球64可以连接到Vcc电位，并且焊料球66可以连接到Vss电位。
在四周设置信号通路并在芯片的中心设置Vcc和Vss通路的实施例虽然示出了，本发明同样适用于信号通路不在外围处产生的实施例，并且应用于在芯片上的任何地方设置Vcc和Vss通路的实施例。
此外，本发明并不限制在C4封装中采用，它可以用于在此描述的本发明的特征提供优点的任何其它类型的IC封装。
图3说明根据本发明的一个实施例的沿图2的线70切割的图2的芯片/衬底结构的剖面图。多层衬底包括有机部分80和陶瓷部分90。本发明的一个重要目的是提供相对大电容，例如由在陶瓷部分90中嵌入的一个或多个电容器组成，相对紧邻芯片以致当IC特别在高时钟速度下工作时降低反应感应连接的影响。
在一个实施例中，有机部分80包括多个有机层81-83。有机部分80提供适合的如果I/O信号和/或电源电位如Vcc和Vss的导体通路需要的用于路径和分散开的介质。例如，芯片60上的信号导体(未示出)可以连接到焊料球62，该焊料球进而连接到焊接区101、信号通孔103、导体片105、信号通孔107和焊接区109。同样地，信号通孔111和113通过适合的导体通路从芯片60上的信号导体延伸到衬底50的底表面上的它们各自的焊接区109。以类似的方式，将芯片60的右侧上的信号通孔(如图3中所示)从芯片60上的信号导体(未示出)选定通路并分散开到衬底50的底表面上的相应的焊接区。
衬底50的底表面上的焊接区109、147和157可以通过适合的互连(未示出)例如焊料球连接到相应的节点或衬底200的焊接区201、203和205。下衬底200可以相似于或与衬底50相同，或者它可以是印刷电路板(PCB)或卡、或其它类型的衬底。
如果需要，可以随意地增加有机部分80内不同导体的间距，不管是信号导体或是电源导体，从衬底50上表面上较靠近芯片的凸起间距到衬底50的底表面上的信号焊接区和/或电源焊接区的较大间距。特别地如果它们穿通包括相对厚的陶瓷叠片的陶瓷部分90中的相对厚地嵌入电容器，分散开的信号导体就有利于降低信号导体之间的不需要的I/O电容连接。然而，如果它们穿通包括仅有薄的几层高DK陶瓷片(例如10微米或更小)和/或高DK薄膜(例如1微米或更小)的相对薄的嵌入电容器，就不需要分散开的信号导体。
在一个实施例中，陶瓷部分90包括多个陶瓷层91-95。为了简单地说明和描述，在陶瓷层91-95之内仅嵌入一个电容器，其包括在Vcc电位的第一对互连板141和在Vss电位的第二对互连板151。板141和151之间是高介电常数材料。
陶瓷部分90提供适合的介质，用于在芯片60的中心中提供一个或多个具有分别连接到Vcc和Vss导体的第一和第二端子的高值电容器。例如，在芯片60上的Vcc导体(未示出)可以连接到每一个焊料球64。每个焊料球64通过包括焊接区121、Vcc通孔115、由孔143连接的导体板141和Vcc通孔145的电路连接到衬底50的底表面上的焊接区147。同样，芯片60上的Vss导体(未示出)连接到每个焊料球66。每个焊料球66可以通过包括焊接区125、Vss通孔116、由孔153连接的导体板151和Vss通孔155的电路连接到衬底50的底表面上的焊接区157。
衬底50可以包括一个或多个参考平面，例如参考平面85，其包括导体层材料。在一个实施例中，将参考平面85制造为陶瓷部分90的上层；然而，它也可以替代地制造为部分有机部分80。
衬底50可以包括多个Vcc、Vss和信号导体，为了简单仅说明了几个导体。
如上所述，在一个实施例中，嵌入的电容器每个都包括一对电容器平板、在电容器平板之间具有高介电常数(DK)层。第一端子连接到一个平板，第二端子连接到另一个平板。端子≌可以是它的任一个平板自身或连接到平板的通路。
一个电容器的第一对电容器平板(例如平板141)通过焊料球64可以连接到在芯片60上的Vcc端子(未示出)并且连接到衬底50的下表面上的Vcc端子147。同样，电容器的第二对电容器平板(例如平板151)通过焊料球66可以连接到在芯片60上的Vss端子(未示出)并且连接到衬底50的下表面上的Vss端子157。
在其它实施例中，衬底50的陶瓷部分90可以包括一个或多个嵌入的电容器，每个仅具有两个平板或具有每种极性超过两个的互连平板。此外，可以采用在一个衬底之内的每种极性具有不同数量互连平板的电容器。例如，在一个衬底之内，一个电容器每种极性仅可以具有一个平板，并且另一个电容器每种极性可以具有三个互连平板。
嵌入的电容器的具体几何形状根据取向、尺寸、数量、位置和它们的组成元件的成分是非常灵活的。可以采用一个或多个离散的电容器来替代图3中说明的电容器结构。可以参考上述的相关发明1和2用于更详细的说明嵌入的电容器的结构和成分。
在此采用的高介电常数层≌表示高介电常数的层例如高介电常数陶瓷层如钛酸盐颗粒；高介电常数的电介质膜，例如通过Sol-Gel或金属-有机化学气相淀积(MOCVD)技术淀积的钛酸盐膜；或任何其它类型的高介电常数材料的层。衬底50可以设置有一个或多个任何适合类型嵌入的电容器。
芯片60可以包括相对大量的在芯片60的中心区域分布的Vss和Vcc芯片凸起。该大量的并联连接性确保非常低的感应(例如＜1pico-Henry)并保证了整个IC封装结构的电流负载能力。
采用公知的有机和陶瓷衬底技术可以实施有机/陶瓷混合衬底50的不同实施例以至制造组成的结构元件。依据它形成一部分的电子组件的需要，在各种各样的实施例中可以制造衬底50的结构，其包括采用的材料类型、尺寸、层的数量、电源导体和信号导体的布图设计等等。
衬底50可以通过在它的下表面上的焊接区例如焊接区109、147和157连接到附加的封装元件。附加的封装元件可以是任何适合的器件，这种第二衬底200相同于、类似于或不同于衬底50。衬底200可以是例如印刷电路板(PCB)或卡、母板、或任何其它类型的封装元件。
在图3中，导电板141和151包括在陶瓷材料的相邻层之间的边界处形成的导电层。例如，在陶瓷层91/92和93/94之间形成第一对导电板141，在陶瓷层92/93和94/95之间形成第二对导电板151。第一对导电板141通过通孔143连接并连接到Vcc。第二对导电板151通过通孔153连接并连接到Vss。如果需要，导电板141和151可以延伸、基本上遍布在陶瓷材料的相邻层之间的整个区域。
图4说明根据另一个实施例的沿图2的线70切割的图2中的芯片/衬底结构的剖面图。在该实施例中，导电板341和351包括在陶瓷材料层内形成的导电层。例如，在陶瓷层91和93内形成第一对导电板341，在陶瓷层92和94之中形成第二对导电板351。当形成陶瓷层时可以例如在陶瓷材料层之中形成导电层。
第一对导电板341通过通孔143连接并连接到Vcc。第二对导电板351通过通孔153连接并连接到Vss。如果需要，导电板341和351可以延伸、基本上遍布在陶瓷材料的相邻层之间的整个区域。可以用任何一种或所有的上述提及的在图3中说明的不同实施例进行图4中说明的衬底结构和它的制造。
图2-4仅仅是代表性的并未按比例。可以放大它的某部分而其它部分可以最小化时。本领域普通技术人员应当理解并可以适当进行图2-4意想说明的本发明的不同实例。
制造
通过常规的技术就能制造衬底50的有机部分80(图3)，例如但不限于常规的有机合成技术。例如，可以由材料例如环氧类、丙烯酸酯、聚酰亚胺、聚氨基甲酸酯、聚硫化物、树脂-玻璃编织(例如，FR-4)、尼龙以及其它相同的材料来制造电介质层81-83。采用用于模压、涂敷、旋涂、溅射、丝网印刷、钢印和刮墨刀的相同的设备可以形成层。可以采用涂敷设备例如弯月面涂料或窗帘涂料设备。
可以通过常规技术制造衬底50的陶瓷部分90，例如但不限于高温共烧陶瓷(HTCC)技术、高热膨胀系数(HITCE)技术、或玻璃陶瓷技术。
为了保证低等效串联电阻(ESR)值，可以采用低温银或铜兼容的复合加热陶瓷技术。结果薄陶瓷片就具有低于10微米的典型厚度并且DK值的范围为2000-5000。
在陶瓷部分50中可以采用多层高DK叠片。例如高DK片适用于商业地用于制造陶瓷芯片电容器。可以将适合的高DK材料如钛酸盐颗粒嵌入到常规的陶瓷阵列中。在本发明中，多层高DK叠片例如BaTiO3可以提供与10-F/sq.cm一样大的电容值。
在另一个实施例中，通过公知的技术例如金属-有机化学气相淀积(MOCVD)工艺或Sol-Gel工艺在陶瓷部分50中形成高DK薄膜层如钛酸盐薄膜、例如(BaxT1-X)TiO3(BST)或PbZrTiO3(PZT)或Ta2O5或SrTiO3，其中由于固体颗粒的生长和结合使sol转换为gel，该sol为液体中的固体颗粒的胶状悬浮体。
无论如何，在与陶瓷技术兼容的温度范围下(例如600-1000摄氏度)可以嵌入高DK材料。
采用本领域普通技术人员公知的附加技术或减法技术可以在有机部分80和/或陶瓷部分90中形成金属通路和通孔。例如，在叠置前可以钻通每层形成通孔，然后在加热陶瓷前用金属浆料填充通孔。
(PAGE10)
材料。第二部分具有若干导体，例如通孔103、111、113、115和116(图3)。导体包括连接到电容器的第一端子的第一导体，例如通孔115(图3)。导体还包括连接到电容器的第二端子的第二导体，例如通孔116(图3)。导体进一步包括连接到衬底的第一部分90(图3)之内的信号节点107(图3)的第三导体，例如通孔103(图3)。
在257中，在衬底的第二部分80(图3)的表面上形成大量的第一焊接区如焊接区101、121和125(图3)。焊接区包括连接到第一导体115(图3)的第一焊接区如焊接区121；连接到第二导体116(图3)的第二焊接区如焊接区125；以及连接到第三导体107(图3)的第三焊接区如焊接区101。
继续参考图4中的257，设置第一焊接区121(图3)使其连接到芯片60的第一电源节点(例如Vcc)并将其并列到衬底50的上表面物理地固定其上。设置第二焊接区125(图3)使其连接到芯片60(图3)的第二电源节点(例如Vss)；设置第三焊接区101(图3)使其连接到芯片60的信号节点。
在259中，在衬底的第一部分90(图3)的表面上形成大量的第二焊接区如焊接区109、147和157(图3)。焊接区包括连接到第一端子141(图3)的第四焊接区如焊接区147；连接到第二端子151(图3)的第五焊接区如焊接区157；以及连接到第一部分90的信号节点107(图3)的第六焊接区如焊接区109。
继续参考图4中的259，设置第四焊接区147(图3)使其连接到下衬底200的第一电源节点203(例如Vcc)。设置第五焊接区157(图3)使其连接到下衬底200的第二电源节点205(例如Vss)。设置第六焊接区109(图3)使其连接到下衬底200(图3)的信号节点201。
在261将一些或所有的第二部分80(图3)的导体从大量的第一焊接区(例如焊接区101、121、125)的相对紧邻间距的第一焊接区分散到大量的第二焊接区(例如焊接区109、147、157)的相对宽裕间距的第二焊接区。在衬底50的第二部分80之内首先制造该分散。然而，分散并不限制于第二部分80，并且在衬底50的第一部分90之内同样可以实施一些分散。方法在263处结束。
可以按与在此描述的不同的顺序实施上述的相对于图5中说明的方法的操作。例如，对普通技术人员应当理解，在255中的第二部分80的制造期间可以优选进行261。同样，在253中的第一部分90的制造期间可以优选进行259。
结论
本发明提供一种电子组件及其制造方法，该方法使问题例如与高地时钟频率和高电源传输有关的开关噪声最小化。本发明通过使用嵌入的一个或多个具有低自感的去耦电容器以提供递增的高电容值(例如＞10mF/平方厘米)，该电容器能满足电源传输例如高性能处理器的需要。通过采用薄有机部分用于导体通路，在相对紧邻IC芯片处设置包括去耦电容器的陶瓷部分，因此使自感最小化。陶瓷部分导致了它能很好地制造高值的嵌入的电容器并同样能提供所需的使封装硬化以便防止翘曲。结合本发明的电子系统可以在更高的时钟频率下工作并因此更具有商业吸引力。
作为在此所示，以大量不同的实施例可以完成本发明，包括衬底、电子组件、电子系统、数据处理系统以及制造衬底的方法。对本领域的普通技术人员来讲，其它实施例将显而易见。所有的元件、材料、几何图形和尺寸可以进行变化以适应具体的封装需要。
尽管在此已经说明并描述了具体的实施例，通过计算以至达到相同目的的任何设置可以代替所示的具体实施例。该应用将覆盖本发明的任何修改和变化。因此，很明显本发明并不仅仅限于权利要求书和它等效的范围。

Claims (30)

1.一种用于安装芯片的多层衬底，包括：
陶瓷部分，包括具有第一端子和第二端子的嵌入电容器；
在它的第一表面上的多个第一焊接区，包括连接到第一端子的第一焊接区和连接到第二端子的第二焊接区，其中设置第一和第二焊接区以至连接到芯片的相应的电源节点，以及
有机部分，包括多个导体，该导体包括将第一焊接区连接到第一端子的第一导体和将第二焊接区连接到第二端子的第二导体。
2.根据权利要求1的多层衬底，进一步包括在它的第二表面上的多个第二焊接区，包括连接到第一端子的第三焊接区和连接到第二端子的第四焊接区。
3.根据权利要求2的多层衬底，其中多个第二焊接区的的间距大于多个第一焊接区的间距，并且其中该间距在有机层内增大。
4.根据权利要求2的多层衬底，其中多个第一焊接区进一步包括连接到芯片的相应信号节点设置的第五焊接区，并且其中多个第二焊接区包括第六焊接区，该第六焊接区通过包括多个导体之一的导电通路连接到第五焊接区。
5根据权利要求4的多层衬底，其中多个第二焊接区的的间距大于多个第一焊接区的间距，并且其中该间距在有机层内增大。
6根据权利要求2的多层衬底，其中设置第三和第四焊接区以至连接到多层陶瓷衬底之下的附加衬底的相应电源节点。
7.根据权利要求1的多层衬底，其中电容器包括至少一个高介电常数层。
8.根据权利要求1的多层衬底，其中电容器包括多个高介电常数层。
9.根据权利要求8的多层衬底，其中电容器包括插有高介电常数层的多个导电层，以致分别将交替的导电层连接到第一和第二焊接区。
10.根据权利要求1的多层衬底，其中有机部分包括多层，每一层包括多个导体的一部分。
11.一种电子组件，包括：
多层衬底，包括：
陶瓷部分，包括具有第一和第二端子的嵌入电容器；
在它的第一表面上的多个第一焊接区，包括连接到第一端子的第一焊接区和连接到第二端子的第二焊接区；和
有机部分，包括多个导体，该导体包括将第一焊接区连接到第一端子的第一导体和将第二焊接区连接到第二端子的第二导体；以及
芯片，包括分别连接到第一和第二焊接区的第一和第二电源节点。
12.根据权利要求11的电子组件，其中衬底进一步包括在它的第二表面上的多个第二焊接区，包括连接到第一端子的第三焊接区和连接到第二端子的第四焊接区。
13.根据权利要求12的电子组件，其中多个第二焊接区的的间距大于多个第一焊接区的间距，并且其中该间距在有机层内增大。
14.根据权利要求12的电子组件，其中多个第一焊接区进一步包括连接到芯片的信号节点的第五焊接区，并且其中多个第二焊接区包括第六焊接区，该第六焊接区通过包括多个导体之一的导电通路连接到第五焊接区。
15.根据权利要求14的电子组件，其中多个第二焊接区的的间距大于多个第一焊接区的间距，并且其中该间距在有机层内增大。
16.根据权利要求12的电子组件，其中设置第三和第四焊接区以至连接到多层陶瓷衬底之下的附加衬底的相应电源节点。
17根据权利要求11的电子组件，其中电容器包括多个高介电常数层。
18.根据权利要求17的电子组件，其中电容器包括插有高介电常数层的多个导电层，以致分别将交替的导电层连接到第一和第二焊接区。
19.根据权利要求11的电子组件，其中有机部分包括多层，每一层包括多个导体的一部分。
20.一种电子系统，包括电子组件，该电子组件具有连接到多层衬底的第一和第二电源节点的芯片，其中衬底包括：
陶瓷部分，包括具有第一和第二平板的至少一个嵌入电容器；
在它的第一表面上的多个第一焊接区，包括连接到第一电源节点的第一焊接区，和连接到第二电源节点的第二焊接区；以及
有机部分，包括多个导体，该导体包括分别将第一焊接区连接到第一平板并将第二焊接区连接到第二平板的第一和第二导体。
21.根据权利要求20的电子系统，其中衬底进一步包括在它的第二表面上的多个第二焊接区，该第二表面上包括连接到第一平板的第三焊接区和连接到第二平板的第四焊接区，其中多个第二焊接区的间距大于多个第一焊接区的间距，并且其中该间距在有机层之内增大。
22.根据权利要求21的电子系统，其中多个第一焊接区进一步包括连接到芯片的信号节点的第五焊接区，并且其中多个第二焊接区包括通过导电通路连接到第五焊接区的第六焊接区，该导电通路包括多个导体的其中之一。
23.根据权利要求22的电子系统，其中多个第二焊接区的间距大于多个第一焊接区的间距，并且其中该间距在有机层内增大。
24.根据权利要求20的电子系统，其中有机部分包括多层，每一层包括多个导体的一部分。
25.一种数据处理系统，包括：
在数据处理系统中连接元件的总线；
连接到总线的显示器；
连接到总线的外围存储器；和
连接到总线并包括电子组件的处理器，包括：
芯片，包括第一和第二电源节点以及第一信号节点；和
多层衬底，包括：
陶瓷部分，包括第二信号节点和具有第一端子和第二端子的至少一个嵌入电容器；
有机部分，包括多个导体，该导体包括将第一电源节点连接到第一端子的第一导体，将第二电源节点连接到第二端子的第二导体，以及将第一信号节点连接到第二信号节点的第三导体。
26.根据权利要求25的数据处理系统，其中在有机部分之内分散开多个导体。
27.根据权利要求25的数据处理系统，其中有机部分包括多层，每一层包括多个导体的一部分。
28.一种制造衬底以封装芯片的方法，该方法包括：
采用陶瓷材料形成衬底的第一部分，第一部分包括具有第一和第二端子的至少一个电容器；
采用有机材料形成衬底的第二部分，第二部分包括其中的多个导体，该导体包括连接到第一端子的第一导体和连接到第二端子的第二导体；以及
在衬底的第二部分的表面上形成多个第一焊接区，包括连接到第一导体的第一焊接区，和连接到第二导体的第二焊接区，其中设置第一和第二焊接区以至连接到芯片的第一和第二电源节点。
29.根据权利要求28的方法，其中形成的第一部分包括形成的第一信号节点，其中形成的第二部分包括形成的连接到第一信号节点的第三导体，其中形成的多个第一焊接区包括形成的连接到第三导体的第三焊接区，设置第三焊接区以至连接到芯片的信号节点。
30.根据权利要求28的方法并进一步包括：
在衬底的第一部分的表面上形成多个第二焊接区，包括连接到第一端子的第三焊接区、和连接到第二端子的第四焊接区，其中形成的第二部分包括从多个第一焊接区的第一间距将多个导体分散开到多个第二焊接区的第二间距。
CNB018033830A 2000-08-30 2001-08-29 包括嵌入有电容器的陶瓷/有机混合衬底的电子组件以及制造方法 Expired - Fee Related CN1284234C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/650,566 US6775150B1 (en) 2000-08-30 2000-08-30 Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US09/650,566 2000-08-30

Publications (2)

Publication Number Publication Date
CN1401138A true CN1401138A (zh) 2003-03-05
CN1284234C CN1284234C (zh) 2006-11-08

Family

ID=24609420

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018033830A Expired - Fee Related CN1284234C (zh) 2000-08-30 2001-08-29 包括嵌入有电容器的陶瓷/有机混合衬底的电子组件以及制造方法

Country Status (6)

Country Link
US (3) US6775150B1 (zh)
EP (1) EP1314200A2 (zh)
CN (1) CN1284234C (zh)
AU (1) AU2001286857A1 (zh)
MY (1) MY128632A (zh)
WO (1) WO2002019430A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317923C (zh) * 2003-09-29 2007-05-23 财团法人工业技术研究院 一种具内藏电容的基板结构
CN101142676B (zh) * 2003-10-10 2010-07-14 台湾积体电路制造股份有限公司 电子器件和载体基板
CN1765162B (zh) * 2003-12-26 2011-06-15 株式会社村田制作所 多层陶瓷基板
CN101032192B (zh) * 2004-10-21 2011-12-14 英特尔公司 无源器件结构
CN103872026A (zh) * 2012-12-10 2014-06-18 英特尔公司 用于实现超薄和其他低z产品的焊盘侧加强电容器
CN104241273A (zh) * 2013-06-21 2014-12-24 阿尔特拉公司 具有裸片上去耦合电容器的集成电路
CN104701196A (zh) * 2013-12-09 2015-06-10 矽品精密工业股份有限公司 半导体封装件的制法
CN110036700A (zh) * 2016-12-14 2019-07-19 株式会社自动网络技术研究所 电路结构体
CN112687659A (zh) * 2019-10-18 2021-04-20 台湾积体电路制造股份有限公司 半导体结构和用于形成半导体结构的方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
JP2005527165A (ja) * 2002-05-24 2005-09-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電源ラインからの高周波信号を切り離すためのデカップリングモジュール
US7422921B2 (en) * 2002-11-27 2008-09-09 Abc Taiwan Electronics Corp. Micromesh material and micromesh mono-crystal high frequency capacitor and its producing method
JP5000071B2 (ja) * 2003-02-26 2012-08-15 新光電気工業株式会社 半導体装置用基板及び半導体装置
US7265446B2 (en) * 2003-10-06 2007-09-04 Elpida Memory, Inc. Mounting structure for semiconductor parts and semiconductor device
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
JP4195883B2 (ja) * 2004-02-04 2008-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層モジュール
US7345359B2 (en) * 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
JP2005310814A (ja) * 2004-04-16 2005-11-04 Alps Electric Co Ltd キャパシタ内蔵基板
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
DE102004037826B4 (de) * 2004-08-04 2006-06-14 Infineon Technologies Ag Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US7480648B2 (en) * 2004-12-06 2009-01-20 International Business Machines Corporation Research rapidity and efficiency improvement by analysis of research artifact similarity
US7205652B2 (en) * 2005-03-23 2007-04-17 Delphi Technologies, Inc Electronic assembly including multiple substrates
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7375412B1 (en) 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7297613B1 (en) 2005-06-09 2007-11-20 The United States Of America As Represented By The National Security Agency Method of fabricating and integrating high quality decoupling capacitors
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
US7875808B2 (en) 2005-09-19 2011-01-25 Industrial Technology Research Institute Embedded capacitor device having a common coupling area
WO2007046197A1 (ja) * 2005-10-20 2007-04-26 Murata Manufacturing Co., Ltd. 回路モジュールおよびこの回路モジュールを用いた回路装置
US7576995B2 (en) * 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7332799B2 (en) * 2005-12-28 2008-02-19 Tessera, Inc. Packaged chip having features for improved signal transmission on the package
US8829661B2 (en) 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
US20070212813A1 (en) * 2006-03-10 2007-09-13 Fay Owen R Perforated embedded plane package and method
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
EP1950806A1 (en) * 2006-11-30 2008-07-30 Matsushita Electric Industrial Co., Ltd. Interposer with built-in passive part
WO2008129704A1 (ja) 2007-04-18 2008-10-30 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
US7646082B2 (en) * 2007-05-22 2010-01-12 International Business Machines Corporation Multi-layer circuit substrate and method having improved transmission line integrity and increased routing density
DE602007009375D1 (de) * 2007-07-27 2010-11-04 Fujitsu Semiconductor Ltd Rauscharme Flip-Chip-Verpackungen und Flip-Chips dafür
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
US8564967B2 (en) * 2007-12-03 2013-10-22 Cda Processing Limited Liability Company Device and method for reducing impedance
TWI345797B (en) * 2007-12-21 2011-07-21 Ind Tech Res Inst Hybrid capacitor
US7821796B2 (en) 2008-01-17 2010-10-26 International Business Machines Corporation Reference plane voids with strip segment for improving transmission line integrity over vias
US7863724B2 (en) 2008-02-12 2011-01-04 International Business Machines Corporation Circuit substrate having post-fed die side power supply connections
US8068349B2 (en) * 2008-04-08 2011-11-29 Faraday Technology Corp. Power supply architecture for structural ASIC
US8525335B2 (en) 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US8035218B2 (en) * 2009-11-03 2011-10-11 Intel Corporation Microelectronic package and method of manufacturing same
US20110278739A1 (en) * 2010-05-11 2011-11-17 Yi-Shao Lai Semiconductor Package
DE102010035453A1 (de) 2010-08-26 2012-03-01 Conti Temic Microelectronic Gmbh Mehrebenenleiterplatte für Hochfrequenz-Anwendungen
US8891245B2 (en) * 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9093295B2 (en) 2013-11-13 2015-07-28 Qualcomm Incorporated Embedded sheet capacitor
US20150170996A1 (en) * 2013-12-18 2015-06-18 International Business Machines Corporation Through-mesh-plane vias in a multi-layered package
US9935052B1 (en) * 2014-11-26 2018-04-03 Altera Corporation Power line layout in integrated circuits
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US10477684B2 (en) * 2015-09-25 2019-11-12 Intel Corporation Apparatus, system, and method including a bridge device for interfacing a package device with a substrate
JP6750462B2 (ja) 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板
KR102663810B1 (ko) 2016-12-30 2024-05-07 삼성전자주식회사 전자 소자 패키지
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11503704B2 (en) 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US11715755B2 (en) * 2020-06-15 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for forming integrated high density MIM capacitor
US11817392B2 (en) 2020-09-28 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit
US12095189B2 (en) * 2020-12-24 2024-09-17 Intel Corporation Ultra slim module form factor and connector architecture for top mount connection

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567542A (en) 1984-04-23 1986-01-28 Nec Corporation Multilayer ceramic substrate with interlayered capacitor
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
EP0359513A3 (en) 1988-09-14 1990-12-19 Hitachi, Ltd. Semiconductor chip carrier and method of making it
US5027253A (en) 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5060116A (en) * 1990-04-20 1991-10-22 Grobman Warren D Electronics system with direct write engineering change capability
US5177594A (en) 1991-01-09 1993-01-05 International Business Machines Corporation Semiconductor chip interposer module with engineering change wiring and distributed decoupling capacitance
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
US5867148A (en) * 1991-07-12 1999-02-02 Hitachi, Ltd. Space-saving information processing apparatus
US5800575A (en) 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
DE69300506T2 (de) 1992-04-06 1996-04-04 Nippon Electric Co Herstellungsverfahren von mehrlagigen keramischen Substraten.
JPH05335183A (ja) 1992-05-28 1993-12-17 Murata Mfg Co Ltd 多層基板を備えた電子部品及びその製造方法
US5321583A (en) 1992-12-02 1994-06-14 Intel Corporation Electrically conductive interposer and array package concept for interconnecting to a circuit board
US5354955A (en) * 1992-12-02 1994-10-11 International Business Machines Corporation Direct jump engineering change system
US5377139A (en) 1992-12-11 1994-12-27 Motorola, Inc. Process forming an integrated circuit
JP3325351B2 (ja) 1993-08-18 2002-09-17 株式会社東芝 半導体装置
US5523619A (en) 1993-11-03 1996-06-04 International Business Machines Corporation High density memory structure
JP3309522B2 (ja) 1993-11-15 2002-07-29 株式会社村田製作所 多層基板及びその製造方法
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5469324A (en) 1994-10-07 1995-11-21 Storage Technology Corporation Integrated decoupling capacitive core for a printed circuit board and method of making same
JPH08167630A (ja) 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JPH08172274A (ja) 1994-12-20 1996-07-02 Murata Mfg Co Ltd セラミック多層基板
US5714801A (en) 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5736448A (en) * 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors
US5777345A (en) 1996-01-03 1998-07-07 Intel Corporation Multi-chip integrated circuit package
US5691568A (en) 1996-05-31 1997-11-25 Lsi Logic Corporation Wire bondable package design with maxium electrical performance and minimum number of layers
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US5796587A (en) 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
US5708296A (en) 1996-06-24 1998-01-13 Intel Corporation Power-ground plane for a C4 flip-chip substrate
US5745335A (en) 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
US5786630A (en) 1996-08-07 1998-07-28 Intel Corporation Multi-layer C4 flip-chip substrate
WO1998019339A1 (en) 1996-10-31 1998-05-07 Sarnoff Corporation Integrated electronic circuit
JPH10163447A (ja) 1996-12-02 1998-06-19 Nec Corp 薄膜キャパシタ、その製造方法および電極の加工方法
WO1998039784A1 (en) 1997-03-06 1998-09-11 Sarnoff Corporation Ceramic multilayer printed circuit boards with embedded passive components
JP3882954B2 (ja) * 1997-03-19 2007-02-21 Ｔｄｋ株式会社 チップ型積層セラミックコンデンサ
US5889652A (en) 1997-04-21 1999-03-30 Intel Corporation C4-GT stand off rigid flex interposer
US5920120A (en) 1997-12-19 1999-07-06 Intel Corporation Assembly for dissipatating heat from a semiconductor chip wherein a stress on the semiconductor chip due to a thermally conductive member is partially relieved
US5991161A (en) 1997-12-19 1999-11-23 Intel Corporation Multi-chip land grid array carrier
US6072690A (en) 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US6075427A (en) 1998-01-23 2000-06-13 Lucent Technologies Inc. MCM with high Q overlapping resonator
US5939782A (en) 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
US6061228A (en) 1998-04-28 2000-05-09 Harris Corporation Multi-chip module having an integral capacitor element
EP1123565B1 (en) 1998-10-02 2011-08-17 Raytheon Company Embedded capacitor multi-chip modules
US6214445B1 (en) * 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
US6097609A (en) 1998-12-30 2000-08-01 Intel Corporation Direct BGA socket
US6218729B1 (en) 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
US6183669B1 (en) 1999-03-25 2001-02-06 Murata Manufacturing Co., Ltd. Paste composition, circuit board using the same, ceramic green sheet, ceramic substrate, and method for manufacturing ceramic multilayer substrate
DE19929076A1 (de) 1999-06-25 2000-12-28 Aventis Pharma Gmbh Indanylsubstituierte Benzolcarbonamide, Verfahren zu ihrer Herstellung, ihre Verwendung als Medikament sowie sie enthaltende pharmazeutische Zubereitungen
JP2001035960A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
US6724638B1 (en) * 1999-09-02 2004-04-20 Ibiden Co., Ltd. Printed wiring board and method of producing the same
US6252761B1 (en) * 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
US6446317B1 (en) 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
US6452776B1 (en) * 2000-04-06 2002-09-17 Intel Corporation Capacitor with defect isolation and bypass
US6407929B1 (en) 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
US6755150B2 (en) 2001-04-20 2004-06-29 Applied Materials Inc. Multi-core transformer plasma source

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317923C (zh) * 2003-09-29 2007-05-23 财团法人工业技术研究院 一种具内藏电容的基板结构
CN101142676B (zh) * 2003-10-10 2010-07-14 台湾积体电路制造股份有限公司 电子器件和载体基板
CN1765162B (zh) * 2003-12-26 2011-06-15 株式会社村田制作所 多层陶瓷基板
CN101032192B (zh) * 2004-10-21 2011-12-14 英特尔公司 无源器件结构
CN103872026A (zh) * 2012-12-10 2014-06-18 英特尔公司 用于实现超薄和其他低z产品的焊盘侧加强电容器
CN103872026B (zh) * 2012-12-10 2017-04-12 英特尔公司 用于实现超薄和其他低z产品的焊盘侧加强电容器
CN104241273A (zh) * 2013-06-21 2014-12-24 阿尔特拉公司 具有裸片上去耦合电容器的集成电路
CN104701196A (zh) * 2013-12-09 2015-06-10 矽品精密工业股份有限公司 半导体封装件的制法
CN110036700A (zh) * 2016-12-14 2019-07-19 株式会社自动网络技术研究所 电路结构体
CN110036700B (zh) * 2016-12-14 2021-12-31 株式会社自动网络技术研究所 电路结构体
CN112687659A (zh) * 2019-10-18 2021-04-20 台湾积体电路制造股份有限公司 半导体结构和用于形成半导体结构的方法
CN112687659B (zh) * 2019-10-18 2024-06-11 台湾积体电路制造股份有限公司 半导体结构和用于形成半导体结构的方法

Also Published As

Publication number Publication date
WO2002019430A3 (en) 2002-09-12
AU2001286857A1 (en) 2002-03-13
US7120031B2 (en) 2006-10-10
US6775150B1 (en) 2004-08-10
US20060279940A1 (en) 2006-12-14
WO2002019430A2 (en) 2002-03-07
CN1284234C (zh) 2006-11-08
EP1314200A2 (en) 2003-05-28
US20040238942A1 (en) 2004-12-02
US7535728B2 (en) 2009-05-19
MY128632A (en) 2007-02-28

Similar Documents

Publication Publication Date Title
CN1284234C (zh) 包括嵌入有电容器的陶瓷/有机混合衬底的电子组件以及制造方法
CN1470069A (zh) 包含具有埋置电容器的衬底的电子组装件及其制造方法
CN1470070A (zh) 包括具有嵌入式电容器的内插器的电子装置及其制作方法
CN1264214C (zh) 具有埋置电容器的电子封装及其制造方法
US6395996B1 (en) Multi-layered substrate with a built-in capacitor design
CN100345466C (zh) 元件内置型多层基板
US6770969B2 (en) High performance capacitor
CN1484840A (zh) 多层阵列电容及其制作方法
CN1326312A (zh) 印刷电路板以及使用该电路板的电子设备
CN101524003A (zh) 功率核心器件及其制造方法
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1822358A (zh) 电路化衬底、其电容器材料、制备方法和包含其的信息处理系统
CN1728918A (zh) 电路化衬底
CN101147434B (zh) 带优化c（t）的itfc
CN101207971B (zh) 电容器用粘结片和电容器内置型印刷布线板的制造方法
CN101032192B (zh) 无源器件结构
CN101044801A (zh) 具有降低的电容耦合的电路板组件
US7244647B2 (en) Embedded capacitor structure in circuit board and method for fabricating the same
US20120223047A1 (en) Method of forming multilayer capacitors in a printed circuit substrate
CN1797761A (zh) 电源芯线器件及其制造方法
CN1815730A (zh) 电源芯器件及其制造方法
CN1819184A (zh) 电源芯线器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061108

Termination date: 20100829