[go: up one dir, main page]

CN101044801A - 具有降低的电容耦合的电路板组件 - Google Patents

具有降低的电容耦合的电路板组件 Download PDF

Info

Publication number
CN101044801A
CN101044801A CNA2005800315532A CN200580031553A CN101044801A CN 101044801 A CN101044801 A CN 101044801A CN A2005800315532 A CNA2005800315532 A CN A2005800315532A CN 200580031553 A CN200580031553 A CN 200580031553A CN 101044801 A CN101044801 A CN 101044801A
Authority
CN
China
Prior art keywords
conductor
sept
welding resistance
resistance dish
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800315532A
Other languages
English (en)
Inventor
尹英洙
费尔南多·阿吉雷
尼古拉斯·J·特内克基斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN101044801A publication Critical patent/CN101044801A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

公开了一种电路板结构。该结构包括平基底和导体，其中该平基底具有反向布置的平坦表面。该导体形成在至少一个平坦表面上并限定导体层。该结构还包括穿过基底层和导体层形成的直径加大的阻焊盘。该阻焊盘还包括形成为基本上与导体面共面的间隔物。

Description

具有降低的电容耦合的电路板组件
技术领域
在此公开的电路板组件一般涉及印刷电路板(PCB)技术，以及更具体地涉及使信号通道上的电容耦合最小的基底结构。
背景技术
现代的印刷电路板技术一般采用多层方法，以有效地分配大批的信号通道。例如，参考图1，电子组件10通常包括倒装芯片(flip-chip)焊接结的半导体器件12，该半导体器件12安装在球栅阵列(BGA)封装14之内，该球栅阵列封装14又与PCB组件16相连接。虽然在尺寸和规模方面不同，但是该封装和PCB组件都使用多层电路板技术。
不管大的PCB或小的微型板，为了有效的信号通路，多层电路板一般利用多个叠层20。如图2A所示，层20通常各包括平的绝缘基底22和薄的导体24。该导体提供接地面/电源面，并且通常沉积在基底上。以相对精度把这些层层压成叠置结构，以保持严格的平面度规格。贯穿基底和导体部分形成的过孔26允许层间的信号通路。过孔通过填有绝缘体且未金属化的区域与导电面电隔离，其中填有绝缘体区域和未金属化的区域通常作为阻焊盘28为人所熟知。
一般地，根据适合于特定工艺的设计规则制造整个结构。为给定工艺偏离标准设计规则通常导致额外的费用和/或意想不到的问题。在努力试图最小化阻焊盘(图2B中的虚线所示)区域内的下陷或非平面度中，支配阻焊盘形成的设计规则限制阻焊盘的直径。我们发现扩大阻焊盘可增强高速信号的性能。令人遗憾地，通过超出常规设计规则的设计以常规地扩大阻焊盘将增加过多的成本。
需要的是以及迄今为止无法获得的是，在不违反标准制造设计规则的情况下允许扩大阻焊盘的电路板结构。在此描述的电路板结构满足这种需要。
发明内容
在此描述的电路板结构提供一种独特的方法，以便在最小限度地影响整体电路板的平面度的情况下扩大阻焊盘结构。这能够显著地降低信号通道和电源面/接地面之间的电容耦合。因而为高带宽应用获得最优的信号性能和保真度。
为了实现上述优点，一种形式的该电路板结构包括电路板结构。该结构包括平基底和导体，其中该平基底具有反向布置的平坦表面。该导体形成在至少一个平坦表面上并限定导体面。该结构还包括穿过基底层和导体层形成的直径加大的阻焊盘。该阻焊盘还包括形成为基本上与导体层共面的间隔物。
在另一形式中，该电路板结构使用在用于对多个信号通道进行布线的多层电路板组件中。多层电路板组件包括多个层，每个层包括具有反向布置的平坦表面的平基底和形成在至少一个平坦表面上的导体。导体确定导体面。直径加大的阻焊盘穿过基底和导体形成，并包括定向为贯穿基底和导体层的导电过孔。该阻焊盘还包括布置成基本上与导体面共面的间隔物。
在又一形式中，该电路板结构使用在用于容纳至少一个半导体器件的球栅阵列封装中。该封装具有适合于连接至电路板的接触接口，该接触接口包括越过接口层布置的焊球阵列。该封装还包括连接至接触接口的电路板组件，该电路板组件包括具有反向布置的平坦表面的平基底和形成在至少一个平坦表面上的导体。该导体限定导体面。直径加大的阻焊盘穿过基底和导体形成，并包括布置成基本上与导体面共面的间隔物。
在又一形式中，在此描述了制造电路板结构的方法。该方法包括以下步骤：形成具有反向布置的平坦表面的平基底；形成贯穿平坦表面穿过基底的开口；利用绝缘体填充该开口以形成具有外径的阻焊盘；在基底上沉积导体以形成导体面；以及去除导体的一部分以暴露阻焊盘，该去除步骤还包括在阻焊盘的外径内形成与导体面共面的电隔离的间隔物。
当结合附图阅读时，本发明的其他特征和优点将从以下的详细说明中变得明显。
附图说明
参考以下的更详细的说明和附图将更好地了解在此所描述的电路板结构，其中：
图1为安装至印刷电路板组件的球栅阵列封装的不按比例的高层次图；
图2A为传统的电路板层的局部横截面图；
图2B为与图2A相似的视图，其表示与具有过大直径的传统阻焊盘有关的非平面下陷；
图3为改进的电路板结构的局部横截面图；
图4为表示制造图3的电路板结构的方法的流程图；
图5为应用于具有信号过孔的印刷电路板的图3的电路板结构的局部透视图；和
图6为利用焊球盘应用于BGA封装方案的图3的电路板结构的局部透视图。
具体实施方式
在此描述的电路板结构提供用于使电容耦合最小的高性能的方案，该电容耦合由于不希望的小的阻焊盘直径而作用于信号通路。通过在阻焊盘中使用间隔物实现上述方案，从而扩大直径以及使由于下陷所导致的整体平面度的偏差最小。
参考图3，改进的电路板结构包括基底层32和沉积在基底上的导体层34，其中改进的电路板结构总体表示为30。基底优选采用诸如FR-4的绝缘材料的形式。铜箔提供可接受的导体层。未金属化并用绝缘体填充的圆柱形区域贯穿基底层和导体层形成，以限定阻焊盘36。该阻焊盘的直径相对于预定的工艺设计规则尺寸加大。
对于上述的一般结构，设计规则一般将限制阻焊盘的尺寸。我们发现扩大的阻焊盘提供增强的信号传播性能的若干应用。我们也发现在扩大阻焊盘的有效直径的同时使下陷最小的方法，从而能够达到我们的高性能目标。
为此，以及进一步参考图3，阻焊盘36补充有电隔离的间隔物38。该间隔物优选地采用环的形式，或者布置在阻焊盘的一个轴向端的多个同心环(未示出)，该间隔物基本上与导体层34共面，并且由与导体层的导电材料相似的导电材料制成。绝缘体填充在与间隔物有关的任何间隙以及相对于导体层定位使得保持平的平坦表面。
制造这种结构是简单的工艺，该工艺与通常的做法几乎没有差别。通常，如图4所示，首先在步骤50中，形成合适的基底。然后在步骤52中，通过机械打孔工艺形成穿过基底的开口，以限定阻焊盘开口。然后在步骤54中，利用绝缘体填充该开口。然后在步骤56中，沉积金属化或导体层，随后在步骤58中，在对应于阻焊盘的位置处利用掩模工艺进行蚀刻。在此步骤期间，限定隔离的间隔物。然后在步骤60中，使用额外的绝缘体填充阻焊盘，从而完成通常的电路板结构。在该基本方法中可根据应用执行进一步的步骤，诸如过孔形成。根据所要求的层数可重复执行该工艺若干次。
在操作中，间隔物38提供刚性结构以配合绝缘体以及防止直径加大的阻焊盘36的下陷。然而，由于该间隔物包括与导体层的导电材料相配的导电材料，故通过直径尺寸“d”(图3)满足设计规则的直径，同时使由尺寸“d”限定的用于高性能目的的有效直径最大。
上述基本结构的一个具体的应用是用于芯片/多芯片模块(MCM)或者印刷电路板(PCB)的多个层，或印刷电路板(PCBs)。图5表示该应用，其中导电过孔70穿过由开口限定的阻焊盘72形成，并且与导体层74以及同心的多个间隔物76和78电隔离。在常规的设计规则下，阻焊盘直径与过孔直径的比值大约为三(3)。如上所述，此限制的主要目的之一是使下陷(由于扩大的阻焊盘)最小，该下陷将导致层间的平面度问题。然而，虽然过孔70接近阻焊盘72有助于减少下陷，但是也有助于寄生电容耦合，该寄生电容耦合使信号性能降低。
我们发现通过扩大阻焊盘直径以及使用上述的间隔物结构，极大地降低作用于与导体层74(电源面或接地面)耦合的信号过孔70的寄生电容。此外，通过使阻焊盘直径与过孔直径的比值在五(5)至八(8)的范围内，过孔结构的阻抗接近五十(50)欧姆，这将是非常合意的。
图6表示涉及球栅阵列(BGA)接口连接的上述的通常电路板结构的另外的应用。BGA和MicroBGA封装使在封装的半导体器件和PCB之间能够产生有效的电连接。该封装包括焊球盘80，该焊球盘80通过多个焊球84连接至BGA封装电路板82，该多个焊球84与布置在支承PCB组件88上的相对面对的焊球盘86精确地对准。BGA封装电路板和PCB组件都具有相应的电源面90和接地面92。
传统的BGA接口方案所面对的问题之一涉及焊球盘80和相邻的电源面/接地面82之间的寄生平行板电容。该问题在BGA封装电路板和PCB组件88中都可能会自身表露出来。
我们发现通过使用上述电路板结构，对于BGA封装和PCB，可使焊球盘80，86和相应的电源面90和接地面92之间的平行板电容最小。上述的完成是通过在焊球盘位置94和96的附近形成阻焊盘，从而移去平行板电容器的一侧。为了使阻焊盘中的所有下陷最小，使用与上述示例中所描述的间隔物相似的环状间隔物100。因此，通过BGA封装传播以及通过PCB向外传播的信号保持高保真度。
更进一步，在此公开的电路板结构最佳地提高若干层布线上的信号保真度。电子组件通过在整个组件中一致地使用阻焊盘间隔物结构达到最佳性能，其中该电子组件包括安装至印刷电路板(如图4所示)的MCM/BGA封装接口(如图5所示)。总体组件由图1中的示例大致地示出。
本领域的技术人员将认识到在此所述的电路板结构所提供的许多益处和优点。使用扩大的阻焊盘以使作用于通过电路板结构传播的信号上的寄生电容最小而具有显著的重要性。阻焊盘补充有独特的间隔物，这在使用尺寸加大的阻焊盘的情况下有助于保持平面度。
虽然具体示出并参考本发明的优选实施例描述了本发明，但是本领域的技术人员应了解的是，在不偏离本发明的精神和范围的情况下，可在形式和细节上进行各种改变。例如，虽然详细地描述了关于印刷电路板和BGA封装方案的专门应用，但是在此所述的电路板结构可有利地应用于任何形式的层状电路板结构，不管是宏观级别或者微观级别。
此外，虽然在此已经描述了优选的间隔物结构，但是可采用各式各样的形状和材料以提供上述益处和优点。例如，可具有满意结果地使用采用非圆形形状，非连续形状等等的间隔物。另外，间隔物可由刚性绝缘体而不是导电材料形成。

Claims (30)

1.一种电路板结构，该结构包括：
具有反向布置的平坦表面的平基底；
形成在至少一个所述平坦表面上的导体，导体层限定导体面；
穿过所述基底和所述导体形成的直径加大的阻焊盘，该阻焊盘还形成有布置成基本上与所述导体面共面的间隔物。
2.如权利要求1所述的电路板结构，其中：
所述间隔物与所述导体电隔离。
3.如权利要求1所述的电路板结构，其中：
所述间隔物包括与所述导体相同的材料。
4.如权利要求1所述的电路板结构，其中，所述间隔物包括绝缘体。
5.如权利要求1所述的电路板结构，还包括：
形成在所述阻焊盘上的导电过孔，该过孔定向为贯穿所述基底和所述导体。
6.如权利要求5所述的电路板结构，其中：
所述间隔物共轴地插入所述过孔和所述导体之间。
7.如权利要求6所述的电路板结构，其中：
所述间隔物与所述过孔和所述导体电隔离。
8.如权利要求1所述的电路板结构，其中，所述间隔物包括：
环。
9.如权利要求1所述的电路板结构，其中，所述间隔物包括：
多个同心地间隔开的环。
10.如权利要求1所述的电路板结构，其中：
所述基底还形成有导电焊盘，连接至信号通路的导电球盘，穿过所述基底布线的信号通路。
11.如权利要求10所述的电路板结构，其中，所述导电焊盘包括焊球盘。
12.一种用于布线多个信号通道的多层电路板组件，该多层电路板组件包括多个层，每层包括：
具有反向布置的平坦表面的平基底；
形成在至少一个所述平坦表面上的导体，导体层限定导体面；
穿过所述基底和所述导体形成的直径加大的阻焊盘，所述阻焊盘还包括定向为贯穿所述基底和所述导体的导电过孔；和
形成在所述阻焊盘中的间隔物，该间隔物布置成基本上与所述导体面共面。
13.如权利要求12所述的多层电路板组件，其中：
所述间隔物与所述导体电隔离。
14.如权利要求12所述的多层电路板组件，其中：
所述间隔物包括与所述导体相同的材料。
15.如权利要求12所述的多层电路板组件，其中，所述间隔物包括绝缘体。
16.如权利要求12所述的多层电路板组件，其中：
所述间隔物共轴地插入所述过孔和所述导体之间。
17.如权利要求12所述的多层电路板组件，其中：
所述间隔物与所述过孔和所述导体电隔离。
18.如权利要求12所述的多层电路板组件，其中所述间隔物包括：
环。
19.如权利要求12所述的多层电路板组件，其中所述间隔物包括：
多个同心地间隔开的环。
20.一种用于容纳至少一个半导体器件的球栅阵列封装，该封装具有适合于连接至多层电路板组件的接触接口，该接触接口包括越过接口层布置的焊球盘阵列，该封装还包括连接至所述接触接口的电路板结构，该电路板结构包括：
具有反向布置的平坦表面的平基底；
形成在至少一个所述平坦表面上的导体，导体层限定导体面；
穿过所述基底和所述导体形成的直径加大的阻焊盘；和
形成在所述阻焊盘中的间隔物，所述间隔物布置成基本上与所述导体共面。
21.如权利要求20所述的球栅阵列封装，其中：
所述间隔物与所述导体电隔离。
22.如权利要求20所述的球栅阵列封装，其中：
所述间隔物包括与所述导体相同的材料。
23.如权利要求20所述的球栅阵列封装，其中，所述间隔物包括绝缘体。
24.如权利要求20所述的球栅阵列封装，其中所述间隔物包括：
环。
25.如权利要求20所述的球栅阵列封装，其中所述间隔物包括：
多个同心地间隔开的环。
26.一种电子组件包括：
用于布线多个信号通道的多层电路板组件，该多层电路板组件包括多个层，每层包括：
具有反向布置的平坦表面的平基底；
形成在至少一个所述平坦表面上的导体，导体层限定导体面；
穿过所述基底和所述导体形成的直径加大的阻焊盘，所述阻焊盘还包括定向为贯穿所述基底和所述导体的导电过孔；
形成在所述阻焊盘中的间隔物，该间隔物布置成基本上与所述导体面共面；和
用于容纳至少一个半导体器件的球栅阵列封装，该封装具有连接至所述多层电路板组件的接触接口，该接触接口包括越过接口层布置的焊球盘阵列，该封装还包括连接至所述接触接口的电路板结构，该电路板结构包括：
具有反向布置的平坦表面的平基底；
形成在至少一个所述平坦表面上的导体，导体层限定导体面；
穿过所述基底和所述导体形成的直径加大的阻焊盘；和
形成在所述阻焊盘中的间隔物，所述间隔物布置成基本上与所述导体共面。
27.一种使电路板结构中的寄生电容最小的方法，所述电路板结构具有平基底和形成在所述基底上的平坦导体，该方法包括以下步骤：
在阻焊盘的附近提供信号通路，所述阻焊盘形成在所述基底和导体内，并包括形成为基本上与所述导体共面的间隔物；和
沿所述信号通路发送信号。
28.如权利要求27所述的方法，其中，所述阻焊盘形成有信号过孔，所述信号沿所述信号过孔发送。
29.如权利要求27所述的方法，其中，所述阻焊盘形成在焊球盘的附近，所述信号通过所述焊球盘发送。
30.一种制造电路板结构的方法，该方法包括以下步骤：
形成具有反向布置的平坦表面的平基底；
形成贯穿所述平坦表面穿过所述基底的开口；
利用绝缘体填充所述开口，以形成具有外径的阻焊盘；
在所述基底上沉积导体，以形成导体面；和
去除所述导体的一部分以暴露所述阻焊盘，该去除步骤还包括在所述阻焊盘外径内形成与所述导体共面的电隔离的间隔物。
CNA2005800315532A 2004-09-17 2005-07-27 具有降低的电容耦合的电路板组件 Pending CN101044801A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/817,785 US7388158B2 (en) 2004-09-17 2004-09-17 Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies
US10/817,785 2004-09-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210074096.7A Division CN102638931B (zh) 2004-09-17 2005-07-27 电子组件、使寄生电容最小的方法及电路板结构制造方法

Publications (1)

Publication Number Publication Date
CN101044801A true CN101044801A (zh) 2007-09-26

Family

ID=35482356

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210074096.7A Active CN102638931B (zh) 2004-09-17 2005-07-27 电子组件、使寄生电容最小的方法及电路板结构制造方法
CNA2005800315532A Pending CN101044801A (zh) 2004-09-17 2005-07-27 具有降低的电容耦合的电路板组件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210074096.7A Active CN102638931B (zh) 2004-09-17 2005-07-27 电子组件、使寄生电容最小的方法及电路板结构制造方法

Country Status (6)

Country Link
US (1) US7388158B2 (zh)
EP (1) EP1795057A1 (zh)
JP (1) JP5172341B2 (zh)
KR (1) KR101136423B1 (zh)
CN (2) CN102638931B (zh)
WO (1) WO2006036282A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102196666A (zh) * 2010-03-04 2011-09-21 美国博通公司 多层印刷电路板

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059423B2 (en) * 2007-02-06 2011-11-15 Sanmina-Sci Corporation Enhanced localized distributive capacitance for circuit boards
US20110139484A1 (en) * 2009-12-15 2011-06-16 Advanced Bionics, Llc Hermetic Electrical Feedthrough
US10572416B1 (en) * 2016-03-28 2020-02-25 Aquantia Corporation Efficient signaling scheme for high-speed ultra short reach interfaces
KR102362243B1 (ko) * 2017-10-18 2022-02-11 삼성전자주식회사 Rf 패키지 모듈 및 rf 패키지 모듈을 포함하는 전자 장치
CN108650777B (zh) * 2018-05-16 2020-10-16 新华三技术有限公司 印制电路板及通信设备
US11855056B1 (en) 2019-03-15 2023-12-26 Eliyan Corporation Low cost solution for 2.5D and 3D packaging using USR chiplets
US11855043B1 (en) 2021-05-06 2023-12-26 Eliyan Corporation Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates
US12204794B1 (en) 2021-05-18 2025-01-21 Eliyan Corporation Architecture for DRAM control optimization using simultaneous bidirectional memory interfaces
US11842986B1 (en) 2021-11-25 2023-12-12 Eliyan Corporation Multi-chip module (MCM) with interface adapter circuitry
US12190038B1 (en) 2021-11-25 2025-01-07 Eliyan Corporation Multi-chip module (MCM) with multi-port unified memory
US11841815B1 (en) 2021-12-31 2023-12-12 Eliyan Corporation Chiplet gearbox for low-cost multi-chip module applications
US12248419B1 (en) 2022-05-26 2025-03-11 Eliyan Corporation Interface conversion circuitry for universal chiplet interconnect express (UCIe)
US12058874B1 (en) 2022-12-27 2024-08-06 Eliyan Corporation Universal network-attached memory architecture
US12182040B1 (en) 2023-06-05 2024-12-31 Eliyan Corporation Multi-chip module (MCM) with scalable high bandwidth memory
US12204482B1 (en) 2023-10-09 2025-01-21 Eliyan Corporation Memory chiplet with efficient mapping of memory-centric interface to die-to-die (D2D) unit interface modules
US12248413B1 (en) 2023-10-11 2025-03-11 Eliyan Corporation Universal memory interface utilizing die-to-die (D2D) interfaces between chiplets

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377393A (ja) * 1989-08-21 1991-04-02 Ok Print:Kk 配線基板装置
CN2155126Y (zh) * 1993-03-13 1994-02-02 张鹏志 一种新型印制电路板
NL9400261A (nl) * 1994-02-22 1995-10-02 Hollandse Signaalapparaten Bv Werkwijze voor het vervaardigen van een multilayer microwave board alsmede op deze wijze verkregen boards.
JPH10107391A (ja) * 1996-09-30 1998-04-24 O K Print:Kk 配線基板および配線基板用基材
JP3737597B2 (ja) * 1997-02-07 2006-01-18 日本特殊陶業株式会社 フリップチップ実装用配線基板
JPH1174645A (ja) * 1997-08-29 1999-03-16 Sumitomo Kinzoku Electro Device:Kk 多層セラミック基板の製造方法
US6137062A (en) * 1998-05-11 2000-10-24 Motorola, Inc. Ball grid array with recessed solder balls
US6456502B1 (en) * 1998-09-21 2002-09-24 Compaq Computer Corporation Integrated circuit device/circuit board connection apparatus
JP4204150B2 (ja) * 1998-10-16 2009-01-07 パナソニック株式会社 多層回路基板
JP2001308547A (ja) * 2000-04-27 2001-11-02 Sharp Corp 高周波多層回路基板
US6834426B1 (en) * 2000-07-25 2004-12-28 International Business Machines Corporation Method of fabricating a laminate circuit structure
JP3546823B2 (ja) * 2000-09-07 2004-07-28 インターナショナル・ビジネス・マシーンズ・コーポレーション スルーホール構造および該スルーホール構造を含むプリント基板
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
EP1470744A2 (en) * 2001-10-10 2004-10-27 Molex Incorporated High speed differential signal edge card connector circuit board layouts
JP2003309378A (ja) * 2002-04-18 2003-10-31 Mitsubishi Electric Corp 信号伝送用多層配線板
US6828513B2 (en) * 2002-04-30 2004-12-07 Texas Instruments Incorporated Electrical connector pad assembly for printed circuit board
US7271349B2 (en) * 2002-09-04 2007-09-18 Intel Corporation Via shielding for power/ground layers on printed circuit board
US6753679B1 (en) * 2002-12-23 2004-06-22 Nortel Networks Limited Test point monitor using embedded passive resistance
WO2004107830A1 (ja) * 2003-06-02 2004-12-09 Nec Corporation プリント回路基板用コンパクトビア伝送路およびその設計方法
US7348498B2 (en) * 2003-07-17 2008-03-25 Hewlett-Packard Development Company, L.P. Partially voided anti-pads
US7141742B2 (en) * 2003-07-17 2006-11-28 Hewlett-Packard Development Company, L.P. Alternating voided areas of anti-pads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102196666A (zh) * 2010-03-04 2011-09-21 美国博通公司 多层印刷电路板
CN102196666B (zh) * 2010-03-04 2013-12-18 美国博通公司 多层印刷电路板

Also Published As

Publication number Publication date
KR20070114692A (ko) 2007-12-04
US20060060376A1 (en) 2006-03-23
JP2008513998A (ja) 2008-05-01
WO2006036282A1 (en) 2006-04-06
EP1795057A1 (en) 2007-06-13
JP5172341B2 (ja) 2013-03-27
KR101136423B1 (ko) 2012-04-19
US7388158B2 (en) 2008-06-17
CN102638931B (zh) 2014-09-24
CN102638931A (zh) 2012-08-15

Similar Documents

Publication Publication Date Title
US7499258B2 (en) Embedded multilayer chip capacitor and printed circuit board having the same
CN101044801A (zh) 具有降低的电容耦合的电路板组件
TWI393155B (zh) 電容器裝置與電路
KR20030064887A (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
CN101472403B (zh) 印刷线路板及其制作方法
US9773725B2 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
US6888218B2 (en) Embedded capacitor multi-chip modules
CN2896794Y (zh) 具有差动信号传输结构的线路板
CN1910749A (zh) 具有单通孔锚定焊垫的多层陶瓷衬底及形成方法
JP4280179B2 (ja) 積層型半導体装置
US7102874B2 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
CN2896793Y (zh) 应用非信号贯孔排列的线路板
CN2845168Y (zh) 具有埋入式电感元件的芯片封装体
CN1395463A (zh) 高集成度积层基材制造方法
KR100601484B1 (ko) 하이브리드 플립칩 패키지 기판 및 그 제조방법
EP1461985A2 (en) Technique for accommodating electronic components on a multilayer signal routing device
CN1783486A (zh) 集成有rf性能的多芯片模块
CN1662115A (zh) 改善杂散效应的焊垫结构
CN1697595A (zh) 球栅阵列封装基板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20070926