CN1262527A - 动态随机存取存储器 - Google Patents
动态随机存取存储器 Download PDFInfo
- Publication number
- CN1262527A CN1262527A CN99127484A CN99127484A CN1262527A CN 1262527 A CN1262527 A CN 1262527A CN 99127484 A CN99127484 A CN 99127484A CN 99127484 A CN99127484 A CN 99127484A CN 1262527 A CN1262527 A CN 1262527A
- Authority
- CN
- China
- Prior art keywords
- layer
- raceway groove
- silicon
- polysilicon
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 229920005591 polysilicon Polymers 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims 2
- 230000007797 corrosion Effects 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 45
- 238000003860 storage Methods 0.000 abstract description 26
- 238000002955 isolation Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种在半导体基片上形成的存储单元,包括一个纵向沟道和一个晶体管,纵向沟道作为存储电容器,沟道中充有多晶硅填充料,晶体管的源极在沟道的侧壁中形成,晶体管的漏极在半导体基片中形成,晶体管的表面与半导体基片的顶部表面共用,晶体管的沟道区包括垂直部分和水平部分以及作为沟道上部分的多晶硅栅。制造工艺使作为存储节点的多晶硅填充部分和作为栅导体的多晶硅填充部分的顶部形成绝缘氧化层。
Description
本发明涉及一种动态随机存取存储器(DRAM)，更具体地说，涉及这样一种DRAM，它包括半导体芯片(基片)，其中成行成列地配置着一个存储单元阵列，各存储单元有一个开关，与一个存储电容器串联连接，各二进制位即在开关的控制下写入存储电容器中或从存储电容器中读出。
这样采用与存储电容器串联的开关的DRAM是所有集成电路中最重要的一种。当前DRAM持续不断的发展趋势是增加存储在单芯片中存储单元的数目，现在存储单元的数目已达数百万，而且还在不断地增加。
我们总希望减小阵列的各存储单元的大小以扩大DRAM的容量同时限制半导体芯片的大小。通用的存储单元，其开关和电容器一般采用n沟道金属氧化物半导体(MOSFET)，这也叫做隔离栅场效应晶体管(IGFET)。普遍的做法是，采用存储电容器，在芯片中以深沟道的形式纵向延伸，与晶体管毗邻且串联连接。与这种趋式有关的另一种趋势是采用一个纵向晶体管，在沟道的顶部形成，从而进一步扩大能在半导体单芯片中形式的存储单元的数目。
纵向沟道存储电容器和纵向晶体管兼备的存储单元有这样一个问题，即存储电容器与晶体管之间要适当进行必要的隔离。
按照本发明的一个方面，本发明旨在在半导体基片中制取这样的一种存储单元，存储单元的存储节点位于充有多晶硅的纵向沟道中，存储单元的晶体管，部分沿沟道的侧壁延伸，从而提高存储电容器与晶体管之间的介质隔离。多个这些存储单元是在半导基片中形成的，从而形成DRAM。
这种方法的关键因素是用节点介质层作为氧化阻挡层，使沟道顶部长出另一氧化硅层，从而使晶体管的栅极与存储节点隔离开来。另一个重要因素是用充有氧化硅的隆起浅沟道提高栅导体与存储节点的隔离效果。
在例举的一个实施例中，在半导体基片{例如单晶硅基片(衬底)}上开了一个深的纵向沟道，接着沿沟道上部分形成一个较厚的LOCOS(硅局部氧化)型套环，和一层氮化硅存储节点介质层覆盖住沟道有氧化物套环的沟壁。接着，将沟道充以掺杂多晶硅，再在填充料顶部开一个凹槽。这时，将其余多晶硅填充料顶部加以氧化，形成氧化物层覆盖住沟道多晶硅填充料顶部(沟道顶部氧化物)。接下去将半导体基片暴露在均质的湿腐蚀剂中，剥去任何介质层沟道顶部的侧壁，并腐蚀掉氧化物套环围绕着沟道多晶硅填充料的部分，但留下沟道顶部氧化层搁在多晶硅填充料顶部的部分。这时在圆片包括围绕搁置的沟道顶部氧化物层各边在内的顶部淀积上一层掺杂硅层。此壁层形成导电带将沟道的掺杂多晶硅填充料与纵向晶体管沿沟道侧壁形成的源极连接起来。接着，剥除大部分环绕着的硅层，只留下沟道侧壁在沟道多晶硅填充料顶部环绕氧化层各边的部分。这样做起了刚提到的那些作用。接着，在整个半导体基片上包括沟道顶部氧化物在内长出新氧化物层。此新氧化物层用作纵向晶体管的栅介质，且进一步将上述硅连接部分与现在已淀积在半导体基片顶部的掺杂多晶硅隔离开来，充填沟道的上部分。此新多晶硅层形成纵向晶体管的栅极和栅导体。接着，绘制此栅导体多晶硅层的布线图案，留出浅沟道的空间。浅沟道以后用氧化硅填充，将DRAM的各存储单元彼此隔离开来。
其它的步骤与现有技术浅沟道隔离工艺基本相同。晶体管的漏极在毗邻沟道的单晶硅中形成，源极与漏极之间的沟道既包括大块单晶硅沿沟道侧壁的纵向部分也包括单晶硅顶部表面的水平部分。
按照本发明的另一方面，本发明还涉及一种在动态随机存取存储器中使用，在半导体基片中采用一个晶体管和一个存储电容器的存储单元。这种存储单元有一个较深的沟道和一个晶体管。沟道的侧壁大体上垂直。沟道深处部分充以掺杂多晶硅。多晶硅通过一个介质层与半导体基片绝缘，用作存储单元的存储节点。多晶硅填充料的顶部还有一层氧化层。晶体管包括一个漏区、一个源区、一个沟道区和一个掺杂硅栅导体。漏区为半导体基片的一部分。源区处在半导体基片中沿沟道较深部分的多晶硅填充料顶部的侧壁延伸。沟道区在源区与漏区之间沿半导体基片的顶部表面和深沟道包括纵向部分和水平部分在内的侧壁延伸。掺杂硅栅导体充填着沟道的上部分，通过两介质层与沟道较深部分中的掺杂多晶硅电绝缘。一个介质层在沟道较深部分的多晶硅填充料的顶部形成。另一个介质层在晶体管栅介质的部分形成。
下面结合附图更详细地说明本发明。从这个说明可以更好地理解本发明。
图1至图14为本发明的半导体基片(例如单晶硅薄片)在其各不同制造阶段形成一对在DRAM中使用的存储单元的过程中的部分横截面。
应该指出的是，这些附图没有必要按比例绘制，绘出的横截面也并非真实的，其中的某些背景线条和其它孔口都没有显示出来。
图1示出了半导体基片10(例如硅薄片、衬底)的一部分，一对存储单元即将按本发明在此基片上制取。众所周知，制造DRAM时，待加工的工件通常是一个较大的硅薄片。先是在薄片中形成多个DRAM的基本结构，最后将薄片切割成许多分立的硅芯片，各芯片中装一个或多个DRAM。这里为方便起见，仅就半导体基片的一部分来说DRAM的制造过程。
在要说明的实施例中，让我们从半导体基片10(例如单晶硅薄片)开始说起。半导体基片10有一个顶部表面10A。准备在半导体基片10上形成的存储单元采用n沟MOSFET(金属氧化物半导体场效应晶体管)作为开关。一般说来，二进制位写入存储和从存储器中读出所需要的辅助电路都在围绕着形成存储单元阵列所在的中心阵列区的外围区形成，这类电路的某些元件在掺有n型导电杂质的表面阱中形成。
本技术领域中都知道，作为原材料，可以采用各种不同形式的半导体基片。半导体基片可以仅仅是均匀掺杂过的半导体衬底，在半导体衬底或绝缘体上的硅外延层或在不同导电性的半导体衬底上形成的特定导电性的阱。此外，存储单元的开关还可以采用P沟道MOSFET。
现在举例说明工艺过程。首先，在半导体基片10上开一个深的分立的纵向沟道14。为此，在半导体基片10的顶部表面10A上覆盖一层标准PAD层12。PAD层12一般是个多层体，底下一层是较薄的氧化硅层，上面的覆盖层是较厚的氮化硅层。
PAD层12的布线图案绘制得使底层硅准备形成较深沟道14的部分暴露出来。沟道14一般用各向异性反应离子蚀刻(RIE)法形成，使其侧壁基本上垂直。沟道14形成之后，在沟道壁上镶上适当介质(一般为氮化硅)组成的氧化阻挡层16。接道，往沟道14中加入适当的抗蚀剂18，使抗蚀剂下凹，使沟道14只有顶部的侧壁露出来。结果如图1中所示。半导体基片10一般为P型半导体硅，其顶部表面10A覆盖有绘制有布线图案的PAD层12，从而使形成的沟道14其侧壁被覆有介质层16，沟道14中部分充有抗蚀剂18。
接着，腐蚀剥除沟道14露出的侧壁上的介质层16，再以适当的方式除去仍埋设在沟道14中的抗蚀剂18，如图2中所示，通过热氧化在沟道的上区中生长氧化硅层20，该上区被其下区中的阻挡层16所掩蔽。这样做使沟道14上部分的侧壁为罗厚的氧化硅套环20所覆盖，沟道14其余的沟壁覆盖着较薄的介质层16。这时，除去氮化硅阻挡层16其余覆盖有光致抗蚀剂的部分。接着，在整个沟道14的沟壁上形成料层21，这是适宜用作待制取的存储电容器的节点介质层的料层，如图3中所示。料层21一般由氧化硅层和氮化硅层组成。
这时，往沟道14中加n型掺杂多晶硅22。为此，一般是使沟道14中的多晶硅22灌得过量，再用PAD层12作为腐蚀剂阻挡层将半导体基片10的顶部表面10A抹平，一般说来，抹平是用化学-机械抛光(CMP)法进行的。沟道14充填和抹平之后，用反应离子蚀刻法在沟道的多晶硅填充料22顶部开槽23。结果如图4中所示，可以看到多晶硅填充料22顶部下凹。凹槽23中套环层20上仍然淀积有料层22。
这时，氧化沟道多晶硅填充料22的顶部。氧化最好在氧化氛围中加热半导体基片10进行，由此形成沟道顶部氧化(TTO)层24，如图5中所示。其余的氮化硅21用以在这种氧化过程中保护沟道14未填充顶部的侧壁。
接着，对半导体基片10进行湿法腐蚀，将氮化硅和氧化硅都腐蚀掉，从而腐蚀暴露出的氧化硅和氮化硅。剩下的结果如图6中所示，可以看到，沿沟道14套环22顶部已除去的上侧壁部分14A的半导体基片10暴露着。TTO层24虽然因腐蚀而变矮了，但其一部分24A仍然在沟道多晶硅填充料22顶部。多晶硅填充料22侧壁的顶部25将作为连接仍留在沟道中的多晶硅填充料22(即电容器的存储节点)和准备在沟道14的侧壁14A形成纵向晶体管的低电阻连线。
为做到这一点，这时用低压化学汽相沉积(LPCVD)法处理半导体基片10，将n掺杂多晶硅层26沉积在半导体基片10整个外露的表面，包括沟道14外露的表面在内。结果如图7中所示。可以看到，料层26包括在原先外露的表面25与多晶硅填充料接触的带状部分26A。
接着，对半导体基片10再进行各向同性腐蚀以除去大部分外露的硅层26，但保留在原外露表面25与多晶硅填充料接触的带状部分26A，如图8中所示。
这个经大幅度n+型掺杂过的带状部分26A在以后处理的加热过程中形成会向外扩散形成晶体管准备在其毗邻的单晶硅中形成的n+型电导率源区43(见图14)的n型掺杂剂。接着，除去表面10A上其余的PAD层12，使底下的硅层外露，并在半导体基片10整个外露的表面(包括顶部表面10A、外露的沟道侧壁和沟道顶部氧化物24A在内)上形成氧化硅层28如图9中所示。此氧化层28是为提供纵向晶体管准备沿沟道14一侧形成的栅介质而设计的，而且还增强了TTO层24其余部分24A形成的电气绝缘作用。
接着，再在所述整个表面上淀积上一层大幅度掺杂过的多晶硅层30，此层适用作各纵向晶体管待形成的栅导体(栅极)和氮化硅层32，如图10中所示。多晶硅层30用作晶体管的栅电极时，选择对此层进行掺杂十分恰当。多晶硅层30一般有一个缺口32A，大致集中在各深沟道上方，这对套准控制工序很有用。
接着，绘制氮化硅层32，使底层的多晶硅30外露，再在整个将用作互连一排晶体管各栅导体的字线的表面上淀积一层导电层38。此字线导体为金属硅化物，例如硅化钨或硅化铂，这一点有利。接着，在导电层38上覆上一层氮化硅40，形成图13中所示的结构。
接下去，用平版印刷术绘制氮化硅层40和导体38的布线图案，并进行蚀刻。接着，按一般方式在半导体基片的顶部表面10A形成晶体管的n+型电导率漏区42，如图14中所示，使各晶体管完整。每两个晶体管有一个n+型电导率源极(由硅n+型部分26A制成)、栅介质28、栅极30和漏区42。分立的接触区44与各漏区42连接。各区44分别与分立的位线连接。各种处理过程中对半导体基片进行的加热能使施主掺杂剂从n+型源区26A充分扩散，从而使n+型区的边界有效延伸，足以使氧化硅层28部分跨越覆盖TTO层24A的其余部分24A。此外，漏区42实际上完全可以在处理过程各种不同的初期阶段装设就位。一般说来，介质层配备的数量是很多的，用这些介质层将沿半导体基片10整个表面敷设的位线和字线与互连接触插头与位线的各种接触插头隔离开来。
图14中还示出了可有可无的n+型导电层47，可用以形成存储电容器的第二极板。
不难理解如此得出的存储单元中，存储节点由纵向沟道14较深部分的掺杂多晶硅填充料18形成，晶体管开关的源极43在沟道中间部分的侧壁中形成，晶体管漏极43在半导体基片10的顶部表面10A形成，半导体的沟道在源极42与漏极43之间部分沿沟道的侧壁部分，部分沿半导体基片的顶部表面10A延伸。沟道多晶硅存储节点的介质隔离由原TTO层24的部分24A和附加的介质层28形成。
应该指出的是，虽然在本申请中晶体管与存储节点连接的部位按本技术领域的通常做法工作时被说成是源区，但源区和漏区在写入和读出操作时却扮演相反的角色。
不言而喻，所举的实施例仅仅是举例说明本发明总的原理而已，在不脱离本发明精神衬质范围的前提下是可以进行种种修改的。具体地说，本发明特有的特点是使沟道的多晶硅填充料与栅导体之间介质层比现有技术的厚的方法。
Claims (4)
1.一种存储单元，用于在半导体基片中采用一个晶体管和一个存储电容器的那一种动态随机存取存储器，它包括：
一个较深的沟道，其侧壁基本上垂直，侧壁的深部充有掺杂的多晶硅，通过介质层与半导体基片绝缘，用作存储单元的存储节点，多晶硅填充料顶部还有氧化层；和
一个晶体管，包括一个漏区、一个源区、一个沟道区和一个掺杂硅栅导体，漏区为半导体基片的一部分，源区处在半导体基片中沿沟道较深部分的多晶硅填充料顶部的侧壁延伸，沟道区在源区与漏区之间沿半导体基片的顶部表面和具有垂直和水平部分的深沟道的侧壁延伸，掺杂硅栅导体充填沟道的上部分，并通过沟道较深部分中多晶硅填充料顶部形成的介质层和作为晶体管栅介质的一部分形成的介质层与沟道较深部分中的掺杂多晶硅电绝缘。
2.一种制造包括与一个存储电容器串联连接的开关的存储单元的方法，包括以下步骤：
在单晶硅层的整个顶部表面上形成一双层料层，双层料层的底层为氧化硅层，上层为氮化硅被覆层；
绘制双料层的布线图案，使硅层部分外露；
用反应离子腐蚀法在单晶硅层中形成侧壁垂直的深沟道；
将沟道部分地充以抗蚀材料，沟道的上部分不充；
从沟道不充料上部分的侧壁除去氮化硅，使沟道的单晶硅壁外露；
在沟道上露的整个单晶硅壁上长出较厚套环氧化层；
从沟道侧壁除去剩余的阻挡层；
在沟道的整个壁上长出适宜用作存储电容器介质层的氮化硅层；
将沟道充以掺杂多晶硅；
在多晶硅填充料顶部开一个凹槽，使多晶硅填充料的高度为套环氧化层的一半，使套环氧化层在多晶硅填充料高度处外露；
在沟道中掺杂多晶硅的整个顶部形成氧化层；
腐蚀套环氧化层和上述氧化层，从而在沟道中多晶硅填充料顶部周围形成一个凹槽，使单晶硅沿凹槽的侧壁外露；
将凹槽充以掺杂硅，以形成一个带状部分将单晶硅层与沟道的多个硅填充料连接起来；
在沟道外露的上部分的整个沟壁上、沟道顶部氧化层的整个顶部上和整个带状部分上形成介质层，所述介质层后部分适宜用作晶体管的栅介质；
将沟道空着的上部分充以适宜用作晶体管的栅极和栅导体的掺杂多晶硅，并使掺杂多晶硅在单晶硅被覆有氧化层的整个表面上延伸开；
绘制上述掺杂多晶硅层的布线图案，以形成多条适宜彼此隔离各存储单元的浅沟道；和
在单晶硅层中形成一个毗邻深沟区适宜用作晶体管漏极的区，从而使晶体管的沟道在所述漏区与通过从带状硅部分扩散入单晶硅中形成的源区之间形成。
3.如权利要求2所述的方法，其特征在于，硅层的单晶顶部表面具一种导电类型，其中形成的漏区具相反的导电类型，硅带状层具相反的导电类型，深沟较深部分中的硅填充料具相反的导电类型。
4.一种制造动态随机存存储器的方法，所述存储器的一个晶体管与一个存储电容器串联连接，所述方法的特征在于，它包括下列步骤：
在一种导电类型的单晶硅层中形成一条侧壁垂直的较深沟道；
在沟道的整个沟壁上形成介质层；
在沟道上部分的整个侧壁上形成较厚的氧化层；
将沟道部分地充以导电型与单晶硅的相反的掺杂多晶硅，使沟道顶部的侧壁外露；
在沟道的整个多晶硅填充料上形成顶部氧化层；
将较厚的氧化物套环腐蚀到多晶硅填充料的高度，使沟道中多晶硅填充料的上部侧壁外露，并腐蚀掉顶部氧化层的侧壁部分，以便在沟道上部分外露的侧壁与单晶层之间形成空隙；
在沟道未充填的部分沉积上一层掺杂多晶硅，这包括填充沟道上部分外露的侧壁与单晶硅层之间的空隙；
腐蚀上次沉积上的多晶硅层，只留下沉积在空隙中的掺杂多晶硅，用作将多晶硅填料与单晶硅层连接起来的导电带，沉积在空隙中的所述掺杂多晶硅中的掺杂剂扩散入单晶硅层中形成晶体管的源极；
在源极区形成栅介质层，栅介质层的水平部分覆盖住单晶硅层表面，栅介质层的垂直部分沿沟道的侧壁延伸到源区，栅介质层的水平部分在包括顶部沟道氧化层在内的多晶硅填充料的顶部上延伸；
在整个栅介质层上包括其两个水平部分及其垂直部分在内的表面上形成掺杂多晶硅层；和
在毗邻栅介质层第一次提到的水平部分的单晶硅层中形成漏区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/222,391 US6255683B1 (en) | 1998-12-29 | 1998-12-29 | Dynamic random access memory |
| US09/222391 | 1998-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1262527A true CN1262527A (zh) | 2000-08-09 |
| CN1161841C CN1161841C (zh) | 2004-08-11 |
Family
ID=22831995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991274849A Expired - Fee Related CN1161841C (zh) | 1998-12-29 | 1999-12-29 | 动态随机存取存储器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6255683B1 (zh) |
| EP (1) | EP1017095A3 (zh) |
| JP (1) | JP2000196045A (zh) |
| KR (1) | KR100624872B1 (zh) |
| CN (1) | CN1161841C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100338762C (zh) * | 2000-12-06 | 2007-09-19 | 因芬尼昂技术北美公司 | 存储器单元阵列及其制造方法 |
| CN101908553A (zh) * | 2009-05-22 | 2010-12-08 | 旺宏电子股份有限公司 | 一种存储器装置及其制造方法 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6509226B1 (en) * | 2000-09-27 | 2003-01-21 | International Business Machines Corporation | Process for protecting array top oxide |
| US6576945B2 (en) * | 2001-02-05 | 2003-06-10 | International Business Machines Corporation | Structure and method for a compact trench-capacitor DRAM cell with body contact |
| DE10111755C1 (de) * | 2001-03-12 | 2002-05-16 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzelle eines Halbleiterspeichers |
| TW506059B (en) * | 2001-09-25 | 2002-10-11 | Promos Techvologies Inc | Forming method for shallow trench |
| US6959108B1 (en) * | 2001-12-06 | 2005-10-25 | Interactive Design, Inc. | Image based defect detection system |
| US6838722B2 (en) * | 2002-03-22 | 2005-01-04 | Siliconix Incorporated | Structures of and methods of fabricating trench-gated MIS devices |
| US6586300B1 (en) * | 2002-04-18 | 2003-07-01 | Infineon Technologies Ag | Spacer assisted trench top isolation for vertical DRAM's |
| US7221586B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
| US7221017B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide-conductor nanolaminates |
| US7847344B2 (en) * | 2002-07-08 | 2010-12-07 | Micron Technology, Inc. | Memory utilizing oxide-nitride nanolaminates |
| US8629019B2 (en) * | 2002-09-24 | 2014-01-14 | Vishay-Siliconix | Method of forming self aligned contacts for a power MOSFET |
| US6727141B1 (en) * | 2003-01-14 | 2004-04-27 | International Business Machines Corporation | DRAM having offset vertical transistors and method |
| TWI225678B (en) * | 2003-04-15 | 2004-12-21 | Nanya Technology Corp | Semiconductor device having trench top isolation layers and method for forming the same |
| DE10321739A1 (de) * | 2003-05-14 | 2004-12-09 | Infineon Technologies Ag | Bitleitungsstruktur sowie Verfahren zu deren Herstellung |
| US20050151182A1 (en) * | 2004-01-13 | 2005-07-14 | Yi-Nan Chen | Isolation structure for trench capacitors and fabrication method thereof |
| TWI229940B (en) * | 2004-01-30 | 2005-03-21 | Nanya Technology Corp | Memory cell with a vertical transistor and fabrication method thereof |
| DE102004031385B4 (de) * | 2004-06-29 | 2010-12-09 | Qimonda Ag | Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung |
| US7132333B2 (en) | 2004-09-10 | 2006-11-07 | Infineon Technologies Ag | Transistor, memory cell array and method of manufacturing a transistor |
| JP2006229140A (ja) * | 2005-02-21 | 2006-08-31 | Toshiba Corp | 半導体装置 |
| US7494876B1 (en) | 2005-04-21 | 2009-02-24 | Vishay Siliconix | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same |
| US7583485B1 (en) | 2005-07-26 | 2009-09-01 | Vishay-Siliconix | Electrostatic discharge protection circuit for integrated circuits |
| US9111754B2 (en) * | 2005-07-26 | 2015-08-18 | Vishay-Siliconix | Floating gate structure with high electrostatic discharge performance |
| US8110469B2 (en) | 2005-08-30 | 2012-02-07 | Micron Technology, Inc. | Graded dielectric layers |
| US7544545B2 (en) | 2005-12-28 | 2009-06-09 | Vishay-Siliconix | Trench polysilicon diode |
| JP2007220734A (ja) * | 2006-02-14 | 2007-08-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7709402B2 (en) | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
| US10600902B2 (en) | 2008-02-13 | 2020-03-24 | Vishay SIliconix, LLC | Self-repairing field effect transisitor |
| US9230810B2 (en) | 2009-09-03 | 2016-01-05 | Vishay-Siliconix | System and method for substrate wafer back side and edge cross section seals |
| US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
| US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| EP2543072B1 (en) | 2010-03-02 | 2021-10-06 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
| KR101619580B1 (ko) | 2011-05-18 | 2016-05-10 | 비쉐이-실리코닉스 | 반도체 장치 |
| US8642423B2 (en) | 2011-11-30 | 2014-02-04 | International Business Machines Corporation | Polysilicon/metal contact resistance in deep trench |
| KR102026543B1 (ko) | 2014-08-19 | 2019-09-27 | 비쉐이-실리코닉스 | 전자 회로 |
| US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
| US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801989A (en) * | 1986-02-20 | 1989-01-31 | Fujitsu Limited | Dynamic random access memory having trench capacitor with polysilicon lined lower electrode |
| JPH01253956A (ja) * | 1988-04-04 | 1989-10-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体記憶装置及びその製法 |
| JPH025467A (ja) * | 1988-06-23 | 1990-01-10 | Texas Instr Japan Ltd | 半導体装置 |
| US4945069A (en) * | 1988-12-16 | 1990-07-31 | Texas Instruments, Incorporated | Organic space holder for trench processing |
| TW425718B (en) * | 1997-06-11 | 2001-03-11 | Siemens Ag | Vertical transistor |
| US5831301A (en) * | 1998-01-28 | 1998-11-03 | International Business Machines Corp. | Trench storage dram cell including a step transfer device |
| US6074909A (en) * | 1998-07-31 | 2000-06-13 | Siemens Aktiengesellschaft | Apparatus and method for forming controlled deep trench top isolation layers |
-
1998
- 1998-12-29 US US09/222,391 patent/US6255683B1/en not_active Expired - Fee Related
-
1999
- 1999-12-21 EP EP99310310A patent/EP1017095A3/en not_active Withdrawn
- 1999-12-28 JP JP11375699A patent/JP2000196045A/ja not_active Withdrawn
- 1999-12-29 KR KR1019990064447A patent/KR100624872B1/ko not_active IP Right Cessation
- 1999-12-29 CN CNB991274849A patent/CN1161841C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100338762C (zh) * | 2000-12-06 | 2007-09-19 | 因芬尼昂技术北美公司 | 存储器单元阵列及其制造方法 |
| CN101908553A (zh) * | 2009-05-22 | 2010-12-08 | 旺宏电子股份有限公司 | 一种存储器装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1017095A3 (en) | 2005-04-13 |
| US6255683B1 (en) | 2001-07-03 |
| CN1161841C (zh) | 2004-08-11 |
| KR20000048463A (ko) | 2000-07-25 |
| EP1017095A2 (en) | 2000-07-05 |
| JP2000196045A (ja) | 2000-07-14 |
| KR100624872B1 (ko) | 2006-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1262527A (zh) | 动态随机存取存储器 | |
| US5798544A (en) | Semiconductor memory device having trench isolation regions and bit lines formed thereover | |
| CN1158711C (zh) | 存储器单元 | |
| US4801988A (en) | Semiconductor trench capacitor cell with merged isolation and node trench construction | |
| US5937296A (en) | Memory cell that includes a vertical transistor and a trench capacitor | |
| US7098105B2 (en) | Methods for forming semiconductor structures | |
| KR100330621B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US5316962A (en) | Method of producing a semiconductor device having trench capacitors and vertical switching transistors | |
| US8803228B2 (en) | Memory arrays with rows of memory cells coupled to opposite sides of a control gate | |
| US6437401B1 (en) | Structure and method for improved isolation in trench storage cells | |
| KR100392210B1 (ko) | 메모리 어레이 및 지원 트랜지스터 형성 방법 | |
| CN1227970A (zh) | 存储单元结构及其制造方法 | |
| JP2002094027A (ja) | 半導体記憶装置とその製造方法 | |
| JP2000164833A (ja) | メモリセル及びメモリセルを形成するための方法 | |
| US6420228B1 (en) | Method for the production of a DRAM cell configuration | |
| TWI831396B (zh) | 製造記憶單元之方法 | |
| US5674769A (en) | Process for forming deep trench DRAMs with sub-groundrule gates | |
| JP3545768B2 (ja) | Ｓｏｉ型トランジスタの製造方法 | |
| EP1717852A2 (en) | Manufacturing method for a trench capacitor for use in a semiconductor memory cell | |
| US6455886B1 (en) | Structure and process for compact cell area in a stacked capacitor cell array | |
| US20030207531A1 (en) | Method for forming polysilicon connected deep trench dram cell | |
| JP2003078033A (ja) | 半導体装置およびその製造方法 | |
| JP7586587B2 (ja) | メモリセル構造 | |
| US20230189502A1 (en) | Semiconductor device having word line embedded in gate trench | |
| JPH08222708A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1029661 Country of ref document: HK |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |