CN1255866C - 倒装芯片封装工艺及其装置 - Google Patents
倒装芯片封装工艺及其装置 Download PDFInfo
- Publication number
- CN1255866C CN1255866C CNB021467234A CN02146723A CN1255866C CN 1255866 C CN1255866 C CN 1255866C CN B021467234 A CNB021467234 A CN B021467234A CN 02146723 A CN02146723 A CN 02146723A CN 1255866 C CN1255866 C CN 1255866C
- Authority
- CN
- China
- Prior art keywords
- chip
- flip
- substrate
- printing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012858 packaging process Methods 0.000 title abstract 3
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000007639 printing Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 238000005516 engineering process Methods 0.000 claims description 48
- 239000000945 filler Substances 0.000 claims description 25
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 239000006071 cream Substances 0.000 claims description 9
- 238000010422 painting Methods 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 2
- 229920000620 organic polymer Polymers 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 27
- 238000003466 welding Methods 0.000 abstract description 8
- 239000003292 glue Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 238000007650 screen-printing Methods 0.000 abstract 2
- 238000005538 encapsulation Methods 0.000 description 10
- 239000000428 dust Substances 0.000 description 4
- 208000034189 Sclerosis Diseases 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 2
- 241000482268 Zea mays subsp. mays Species 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001074 Lay pewter Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
一种倒装芯片封装工艺及其装置，适用于一填底胶的方法，包括下列步骤：提供具有有源区的晶片，有源区具有多数个间隔排列的金属凸块；提供表面具有一晶片接合区的基板，晶片接合区具有多数个间隔排列且已完成预上锡膏的焊垫；使用一印刷网版以网版印刷法，于晶片接合区内的焊垫之间形成一填胶材料；将金属凸块与焊垫接合，使晶片粘着于基板上。适用于倒装芯片封装工艺中的倒装芯片封装装置，以网版印刷将一填胶材料经由印刷区块形成于基板上，印刷网版包含有印刷区块及其它区域，印刷区域包含有多数个开孔区及多数个屏蔽部，多数个连接线作为屏蔽部与印刷网版其它区域的连结及屏蔽部之间的连结。具有增加倒装芯片封装中填底胶的产出、提升倒装芯片封装工艺的优良率及提升倒装芯片封装产品的可靠度与使用寿命的功效。
Description
技术领域
本发明是有关于一种倒装芯片封装工艺及其装置，特别是一种以网版印刷将一填胶材料形成于一基板上的工艺及其装置。
背景技术
随着高密度、高功率的电子构装的迫切需求，倒装芯片(Flip Chip)封装技术渐渐成为各界注意的焦点。所谓倒装芯片封装是将裸晶(bar die)以表面朝下的方式与基板(substrate)进行接合的技术。当使用有机基板(organic substrate)的情况下，由于有机基板的热膨胀系数(CTE；coefficient of thermal expansion)约为14-17ppm/℃与硅晶片的CTE(约为4ppm/℃)差距过大，于热胀冷缩之际，CTE不匹配所引发的应力很容易导致接点损坏。
因此，为了可靠性的考虑，通常需要在基板与晶片的间隙内填入底胶(underfill)，以将应力分散至胶体，以降低接点所受到的应力，如此便可减少接点破裂(crack)，抑制破裂的延伸，及延长接点的疲劳寿命。此外，所述底胶是绝缘物质，亦可防止接点间有杂质造成漏电流的传递。数据显示，有填底胶的结构较无填底胶者，可靠性(reliability)高5-10倍。由于底胶可有效地提升接合的可靠性，因此在倒装芯片封装工艺中，填底胶为一不可忽略的工艺。然而，填胶工艺最大问题在于其充填与硬化(curing)时间过长，导致组装生产的瓶颈大部份均发生在填胶工艺。
目前底胶大都以液态封胶材料利用点胶(dispensing)方式填入，其工艺首先将低粘性液态胶体点在己粘附在封装基板上的晶片旁边，利用液体在晶片与封装基板间微细孔隙所形成的毛细压力(capillary pressure)作为驱动力，加以渗透，并填满接点间的间隙。此一工艺的主要缺点有：
(1)充填缓慢，在毛细压力的驱动下，充填时间约与距离的平方成正比，例如对一个7mm2的晶片，视液胶温度而定充填需时间为多数分钟至几十分钟；
(2)因驱动压力有限，充填完成后，封填体内容易残存气泡，界面上的接着性亦不足，气泡很可能在后续的热工艺中，造成封装体的爆米花效应(popcorn)，使封装体失效，或在封装体在承受应力时，因应力集中，而加速破坏而失效，这些都会直接影响倒装芯片封装优良率或产品可靠度与使用寿命；
(3)一组底胶填充设备一次只能对单一个封装体做点胶，如果要同时对二个(含)以上的封装体做点胶，势必要准备多组设备，增加成本的负担；
(4)填充底胶之前，必须先将封装基板作成形，分离成单颗的封装单元基板或封装体，对后续的工艺，例如：Flip Chip BGA封装体的植球(ballplacement)工艺的产出(throughput)有不利的影响。
发明内容
本发明的主要目的是提供一种倒装芯片封装工艺及其装置，可以在较短的时间完成填底胶的工艺，以改善传统的工艺充填缓慢的问题，达到增加倒装芯片封装中填底胶的产出的目的。
本发明的第二目的是提供一种倒装芯片封装工艺及其装置，可避免底胶残存气泡的问题，达到提升倒装芯片封装工艺的优良率及提升倒装芯片封装产品的可靠度与使用寿命的目的。
本发明的第三目的是提供一种倒装芯片封装工艺及其装置，同时对一个或多数个封装单元基板或封装体进行填底胶的工艺，达到更进一步增加倒装芯片封装中填底胶的产出的目的。
本发明的第四目的是提供一种倒装芯片封装工艺及其装置，在不需对封装基板作成形，或分离成单一的封装单元基板或封装体的情况下，同时对具有一个或多数个封装单元或封装体的一个或多数个封装基板进行填底胶的工艺，不但可增加倒装芯片封装中填底胶的产出，更可以帮助后工艺增加其产出，更进一步增加整体倒装芯片封装中填底胶的产出的目的。
本发明的目的是这样实现的：一种倒装芯片封装工艺，适用于一填底胶的方法，它包括下列步骤：
提供一具有一有源区的晶片，所述有源区具有多数个间隔排列的金属凸块；提供一基板，所述基板的一表面具有一晶片接合区，所述晶片接合区具有多数个间隔排列，且已完成预上锡膏的焊垫；提供一印刷网版，使用所述印刷网版以网版印刷法，于所述晶片接合区内的所述焊垫之间，形成一填胶材料；以及将所述些金属凸块与所述焊垫接合，使所述晶片粘着于所述基板上。它尚包含有使该金属凸块与焊垫焊合的回焊工艺。
本发明并提供一种倒装芯片封装装置，适用于倒装芯片封装工艺中，以网版印刷将一填胶材料经由该印刷区块形成于一基板上，所使用的印刷网版包含有一印刷区块以及其它区域，其中所述印刷区块包含有多数个开孔区及多数个屏蔽部，以及多数个连接线作为所述屏蔽部与所述印刷网版其它区域的连结以及所述屏蔽部之间的连结。
下面结合较佳实施例配合附图详细说明。
附图说明
图1-图5是本发明实施例1的倒装芯片封装工艺方法的流程剖面示意图。
图6-图7是本发明实施例2的倒装芯片封装装置的示意图。
具体实施方式
实施例1
参阅图1-图5所示，本发明的倒装芯片封装工艺方法可快速地完成倒装芯片封装中填底胶的工艺，以增加倒装芯片封装中填底胶的方法的产出；并且可以避免底胶残存气泡的问题，以提升倒装芯片封装工艺的优良率，提升倒装芯片封装产品的可靠度与使用寿命。
本发明的倒装芯片封装工艺方法包括下列步骤：
参阅图1所示，倒装芯片封装基板100的表面具有一防焊层102(soldermask)，亦称「绿漆」，用以保护倒装芯片封装基板100的内部线路(未绘示于图面)，避免在焊接工艺中，所述的内部线路因受到焊料的污染，而发生短路的现象。
在位于同表面上的晶片接合区150范围内，防焊层102具有多数个以一特定方式排列的开孔106，以将焊垫104曝露出来，其排列方式是与所要接合的IC晶片300的有源区310上倒装芯片凸块310(如图4所示)具有相同的排列方式，其中，倒装芯片凸块310之间的间隔距离为不小于180μm；其中焊垫104是与所述倒装芯片封装基板100的内部线路连接，在后工艺与IC晶片300(绘示于图4)连接之后，使倒装芯片封装基板100的内部线路与IC晶片300导通，各焊垫104之间的间隔距离较好为不小于180μm；而在焊垫104上已完成一预上锡膏(solder paste)的工艺，分别有一锡膏110形成于其上，而锡膏110的主要成分为一金属粉末与一助焊剂(未绘示于图面)，用以帮助倒装芯片凸块310(绘示于图4)与焊垫104的接合。
参阅图2所示，将倒装芯片封装基板100与一印刷网版200对准(或将一印刷网版200与倒装芯片封装基版100对准)，使焊垫104上的锡膏110与印刷网版200的屏蔽部230对准，晶片接合区150范围内各焊垫开口106以外的区域与印刷网版200的开孔区220对准；将一填胶材料120置于印刷网版200上，再以网版印刷以一刮刀210(squeegee)以一方向将填胶材料120经由印刷网版200的开孔区220形成于晶片接合区150范围内各焊垫开口106以外的区域。
参阅图3所示，是填胶材料120已形成于晶片接合区150范围内各焊垫开口106以外的区域；
接下来，参阅图4所示，将一IC晶片300的多数个倒装芯片凸块310与倒装芯片封装基板100上相对应的焊垫104对准，其中倒装芯片凸块310的材质可为金、铜、铜基合金(Cu based alloy)、锡铅合金或含锡的合金。
参阅图5所示，将已对准的IC晶片300与倒装芯片封装基板100接合，成为一封装体400。
之后包括如下工艺：
(1)使填胶材料硬化的烘烤工艺，例如可以以一不高于锡膏110的金属粉末熔点或不高于倒装芯片凸块310熔点的温度加热封装体400，使填胶材料120硬化之后，再以一不低于锡膏110的金属粉末熔点或不低于倒装芯片凸块310熔点的温度加热封装体400，使倒装芯片凸块310与焊垫104焊合；或
(2)使填胶材料硬化的烘烤工艺，例如以一不低于锡膏110的金属粉末熔点或不低于倒装芯片凸块310熔点的温度加热封装体400，使倒装芯片凸块310与焊垫104焊合，并使填胶材料120硬化。它尚包含有使该倒装芯片凸块310与焊垫104焊合的回焊工艺。
实施例2
参阅图6-图7所示，本发明的倒装芯片封装装置适用于倒装芯片封装工艺中，是以网版印刷将一填胶材料形成于一基板上。本发明可快速地完成倒装芯片封装中填底胶的工艺，以增加倒装芯片封装中填底胶的方法的产出；并且更可以避免底胶残存气泡的问题，以提升倒装芯片封装工艺的优良率，提升倒装芯片封装产品的可靠度与使用寿命。
另外本发明尚可以通过不同的网版设计方式，同时对一个或多数个封装单元基板或封装体进行填底胶的工艺，更进一步增加倒装芯片封装中填底胶的方法的产出；
本发明更可以通过不同的网版设计方式，在不先对封装基板作成形分离成单一的封装单元基板或封装体的情况下，同时对具有一个或多数个封装单元或封装体的一个或多数个封装基板进行填底胶的工艺，不但可增加倒装芯片封装中填底胶的方法的产出，更可以帮助后工艺增加其产出，更进一步增加整体倒装芯片封装中填底胶的方法的产出。
参阅图6所示，本发明的印刷网版500具有9个印刷区块510，可同时对9组已成型的倒装芯片封装基板进行填胶工艺；亦可以同时对1组或多数组，共具有9个封装单元的封装基板进行填底胶的方法，视工艺需求而定。
请注意：本发明的印刷网版的设计方式可依照封装基板的设计方式、封装体的尺寸、印刷机台(未绘示于图面)的能力、工艺需求或是其它条件来作变更，可同时对具有一个或多数个封装单元或封装体的一个或多数个封装基板进行填底胶的工艺，并不限于在图6中所举的例子。
参阅图7所示，是图6中一印刷区块510中由一区域A的放大图。通过图6-图7可知：印刷区块510是由多数个开孔区512、屏蔽部514与连接线516所组成。其中开孔区512是用以在网版印刷时，将一填胶材料(未绘示于图面)形成于一倒装芯片封装基板(未绘示于图面)上；屏蔽部514是用以在网版印刷时，将所述倒装芯片封装基板上不需形成所述填胶材料的区域(例如焊垫或其它区域)予以屏蔽，以避免所述填胶材料形成于不需形成填胶材料的区域；连接线516是用以个别的屏蔽部514之间的连结，或是个别的屏蔽部514与印刷网版500其它区域的连结。
请注意：开孔区512、屏蔽部514与连接线516的排列方式与尺寸，是依照所对应的倒装芯片封装基板(未绘示于图面)的设计方式不同，而可以有所调整，并不限于在图7中所举的例子；且屏蔽部514之间的间隔距离较佳为不小于180μm。
而印刷网版500的材质可以是金属或是金属与有机聚合物的复合材料；另外为了防止印刷网版500的表面粘附填胶材料等其它物质，及防止印刷网版500的表面受到腐蚀，或是防止印刷网版500的表面受到刮伤，而影响到印刷网版500的使用寿命，或对填底胶的方法有所防碍，可以在所述印刷网版500表面上，加上一表面涂层或一表面镀层。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此4支艺者，在不脱离本发明的精神和范围内，所作些许的更动与润饰，都属于本发明的保护范围之内。
Claims (9)
1、一种倒装芯片封装工艺，适用于填底胶的方法，其特征是：它包括下列步骤：
(1)提供一具有有源区的晶片，该有源区具有多数个间隔排列的金属凸块；
(2)提供一表面具有晶片接合区的基板，该晶片接合区具有多数个间隔排列，且已完成预上锡膏的焊垫；
(3)使用一印刷网版以网版印刷法，于该晶片接合区内的焊垫以外的区域，形成一填胶材料；
(4)将该金属凸块与焊垫接合，使该晶片粘着于该基板上；
其中，该印刷网版具有一印刷区块，该印刷区具有多数个开孔区、多数个屏蔽部及多数个连接线，该开孔区是相对于该晶片接合区内的焊垫之间的区域，经由该开孔区使该填胶材料形成于该基板上；该屏蔽部是相对于该晶片接合区内的焊垫，避免该填胶材料形成于该些焊垫上；该连接线是作为该屏蔽部与印刷网版其它区域的连结以及该些屏蔽部之间的连结。
2、根据权利要求1所述的倒装芯片封装工艺，其特征是：该印刷网版的材质为金属或金属与有机聚合物的复合材料。
3、根据权利要求1所述的倒装芯片封装工艺，其特征是：它还包含有使该填胶材料硬化的烘烤工艺。
4、根据权利要求1所述的倒装芯片封装工艺，其特征是：它尚包含有使该金属凸块与焊垫焊合的回焊工艺。
5、根据权利要求1所述的倒装芯片封装工艺，其特征是：它尚包含有使该金属凸块与焊垫焊合，并使该填胶材料硬化的回焊工艺。
6、根据权利要求1所述的倒装芯片封装工艺，其特征是：该间隔排列的金属凸块中，金属凸块之间的间隔距离为大于等于180μm。
7、根据权利要求1所述的倒装芯片封装工艺，其特征是：该间隔排列的焊垫中，焊垫之间的间隔距离为大于等于180μm。
8、根据权利要求1所述的倒装芯片封装工艺，其特征是：该屏蔽部中，屏蔽部之间的间隔距离为大于等于180μm。
9、一种倒装芯片封装装置，适用于倒装芯片封装工艺中，以网版印刷将一填胶材料形成于一基板上，其特征是：它至少包含有印刷区块，该印刷区块是由多数个开孔区、多数个屏蔽部与多数个连接线所组成，该连接线是用以该屏蔽部与印刷网版其它区域的连结及该屏蔽部之间的连结，该连接线同时分割该开孔区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021467234A CN1255866C (zh) | 2002-11-04 | 2002-11-04 | 倒装芯片封装工艺及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021467234A CN1255866C (zh) | 2002-11-04 | 2002-11-04 | 倒装芯片封装工艺及其装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1499589A CN1499589A (zh) | 2004-05-26 |
| CN1255866C true CN1255866C (zh) | 2006-05-10 |
Family
ID=34232856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021467234A Expired - Fee Related CN1255866C (zh) | 2002-11-04 | 2002-11-04 | 倒装芯片封装工艺及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1255866C (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101431030B (zh) * | 2007-11-07 | 2010-08-11 | 联测科技股份有限公司 | 半导体装置的制造方法 |
| CN101990365B (zh) * | 2009-08-04 | 2013-04-24 | 东莞信浓马达有限公司 | 印锡钢网及印刷锡膏的方法 |
| US20110285013A1 (en) * | 2010-05-20 | 2011-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling Solder Bump Profiles by Increasing Heights of Solder Resists |
| CN103794515B (zh) * | 2012-10-30 | 2016-12-21 | 碁鼎科技秦皇岛有限公司 | 芯片封装基板和结构及其制作方法 |
| CN103035604B (zh) | 2012-12-17 | 2014-07-16 | 矽力杰半导体技术(杭州)有限公司 | 一种倒装芯片封装结构及其制作工艺 |
| CN103400819B (zh) | 2013-08-14 | 2017-07-07 | 矽力杰半导体技术(杭州)有限公司 | 一种引线框架及其制备方法和应用其的封装结构 |
| CN109727877A (zh) * | 2018-12-20 | 2019-05-07 | 通富微电子股份有限公司 | 一种半导体封装方法及半导体封装器件 |
| TWI729846B (zh) | 2020-06-10 | 2021-06-01 | 友達光電股份有限公司 | 發光裝置 |
| CN111730963A (zh) * | 2020-06-30 | 2020-10-02 | 福建华佳彩有限公司 | 一种网版结构及网印方法 |
-
2002
- 2002-11-04 CN CNB021467234A patent/CN1255866C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1499589A (zh) | 2004-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6610559B2 (en) | Integrated void-free process for assembling a solder bumped chip | |
| US5975408A (en) | Solder bonding of electrical components | |
| CN100539129C (zh) | 半导体封装体及其制造方法 | |
| US7319275B2 (en) | Adhesion by plasma conditioning of semiconductor chip | |
| US5844320A (en) | Semiconductor unit with semiconductor device mounted with conductive adhesive | |
| JPH08255965A (ja) | マイクロチップモジュール組立体 | |
| CN1255866C (zh) | 倒装芯片封装工艺及其装置 | |
| US9027822B2 (en) | Manufacturing method of solder transfer substrate, solder precoating method, and solder transfer substrate | |
| CN1551338A (zh) | 制造半导体封装的方法和制造半导体器件的方法 | |
| CN1165979C (zh) | 集成电路封装方法 | |
| CN116741648B (zh) | 一种倒装芯片封装方法及倒装芯片封装结构 | |
| CN101030546B (zh) | 电容安装方法 | |
| US6677179B2 (en) | Method of applying no-flow underfill | |
| US10764989B1 (en) | Thermal enhancement of exposed die-down package | |
| US20130277828A1 (en) | Methods and Apparatus for bump-on-trace Chip Packaging | |
| CN1171296C (zh) | 不满填充受控折叠芯片连接(c4)集成电路封装的生产流水线 | |
| WO2023279485A1 (zh) | 一种封装方法及其封装结构 | |
| US6900080B2 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
| CN1956177A (zh) | 芯片结构、芯片封装结构及其工艺 | |
| TW561563B (en) | Flip-chip packaging process and its fixture | |
| US6956291B1 (en) | Apparatus and method for forming solder seals for semiconductor flip chip packages | |
| US20080305581A1 (en) | Reducing stress in a flip chip assembly | |
| CN1231968C (zh) | 一种芯片倒装焊封装结构 | |
| TW200905825A (en) | Flip chip package structure and method for manufacturing the same | |
| CN1885528A (zh) | 倒装片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060510 Termination date: 20161104 |