CN116741648B - 一种倒装芯片封装方法及倒装芯片封装结构 - Google Patents
一种倒装芯片封装方法及倒装芯片封装结构 Download PDFInfo
- Publication number
- CN116741648B CN116741648B CN202311009235.2A CN202311009235A CN116741648B CN 116741648 B CN116741648 B CN 116741648B CN 202311009235 A CN202311009235 A CN 202311009235A CN 116741648 B CN116741648 B CN 116741648B
- Authority
- CN
- China
- Prior art keywords
- substrate
- underfill
- glue
- bonding point
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 134
- 239000003292 glue Substances 0.000 claims abstract description 123
- 239000007788 liquid Substances 0.000 claims abstract description 52
- 239000010410 layer Substances 0.000 claims abstract description 47
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 239000012790 adhesive layer Substances 0.000 claims abstract description 8
- 238000003466 welding Methods 0.000 claims description 25
- 239000000853 adhesive Substances 0.000 claims description 23
- 230000001070 adhesive effect Effects 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 238000005476 soldering Methods 0.000 claims description 12
- 239000000945 filler Substances 0.000 claims description 10
- 239000013522 chelant Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000001723 curing Methods 0.000 description 17
- 230000008646 thermal stress Effects 0.000 description 5
- 239000000084 colloidal system Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
Abstract
本发明实施例提供了一种倒装芯片封装方法及倒装芯片封装结构，涉及集成电路封装技术领域，包括以下步骤：紧贴基板上每个键合点的边缘进行点胶，以在基板上形成包裹每个键合点四周的胶环；待胶环固化后，在基板上注入底部填充胶，使底部填充胶充满各个胶环之间的间隙形成液态胶层；然后将带有凸点的芯片与基板进行对位倒装，使每个凸点穿过胶环压在对应的键合点上；保持凸点压在对应的键合点上，继续在液态胶层上注入底部填充胶，直至底部填充胶充满芯片与基板之间的间隙并进行加热处理；本发明实施例相比现有底部填充胶基于毛细现象的流动速率大大提升，缩短了填充时间，提升了底部填充胶在芯片与基板之间的填充均匀性。
Description
技术领域
本发明涉及集成电路封装技术领域，具体涉及一种倒装芯片封装方法及倒装芯片封装结构。
背景技术
如今，倒装芯片（FC，英文Flip Chip）封装技术在芯片封装中被大量采用。以将芯片倒装在基板上为例，该封装技术的一般封装工艺如下：
1）采用平面工艺在集成电路芯片的输入/输出端（I/O）端制作凸点；
2）将芯片上的凸点与基板上的键合点进行对位、贴装，通过回流焊工艺使芯片上的凸点和基板上的键合点焊接互联形成焊点；
3）芯片与基板焊接完成后，在芯片与基板间填充底部填充胶，借助毛细现象使底部填充胶注入芯片与基板之间的空隙；
4）填充完成后，将组装件放在固化炉中进行底部填充胶的固化。
上述在芯片与基板间填充底部填充胶的过程属于芯片封装技术中的底部填充工艺。底部填充胶是一种液态封装材料，经过固化了的底部填充胶具有较高的弹性模量、较低的吸湿性和良好的吸附性，使得芯片、底部填充胶、基板以及所有焊点中的热应力都得到重新分布，不再集中于外圈焊点，使焊点疲劳寿命显著提髙，另外还能为芯片和焊点提供环境保护。
然而，底部填充胶基于毛细现象的流动速率很慢，容易出现填充时间过长和填充不均匀等问题。
发明内容
本发明实施例提供一种倒装芯片封装方法及倒装芯片封装结构，以解决底部填充胶基于毛细现象的流动速率很慢，容易出现填充时间过长和填充不均匀的问题。
为了解决上述问题，本发明实施例公开了一种倒装芯片封装方法，该方法包括以下步骤：
紧贴基板上每个键合点的边缘进行点胶，以在基板上形成包裹每个键合点四周的胶环；
待胶环固化后，在基板上注入底部填充胶，使底部填充胶充满各个胶环之间的间隙形成液态胶层，液态胶层的厚度小于等于胶环的厚度；
将带有凸点的芯片与基板进行对位倒装，使每个凸点穿过胶环压在对应的键合点上；
保持凸点压在对应的键合点上，继续在液态胶层上注入底部填充胶，直至底部填充胶充满芯片与基板之间的间隙，再将填充满底部填充胶的芯片与基板进行加热处理，使凸点与键合点之间互联形成焊点以及底部填充胶固化。
在本发明一实施例中，胶环的高度位于键合点的高度与焊点的高度之间。
在本发明一实施例中，底部填充胶在注入时的温度控制为80-90℃。
在本发明一实施例中，底部填充胶包括二氧化硅填料和金属螯合物。
在本发明一实施例中，紧贴基板上每个键合点的边缘进行点胶的步骤包括：利用底部填充胶紧贴基板上每个键合点的边缘进行点胶。
在本发明一实施例中，紧贴基板上每个键合点的边缘进行点胶，以在基板上形成包裹每个键合点四周的胶环的步骤包括：
对基板进行预热，使基板达到预设温度；
在保持该预设温度下，紧贴基板上每个键合点的边缘进行点胶，以在基板上形成包裹每个键合点四周的胶环。
在本发明一实施例中，方法还包括：在基板上形成包裹每个键合点四周的胶环后，对基板进行烘烤，使胶环固化。
在本发明一实施例中，将填充满底部填充胶的芯片与基板进行加热处理的步骤包括：采用回流焊的温度曲线将填充满底部填充胶的芯片与基板进行加热处理。
在本发明一实施例中，其中，芯片下表面的面积小于液态胶层的面积小于基板上表面的面积。
基于同一发明构思，本发明实施例还公开了一种倒装芯片封装结构，包括：基板和倒置安装在基板上的芯片，芯片上的多个凸点与基板上的多个键合点一一对应；每个键合点四周都包裹有一个胶环，每个凸点穿过胶环与对应的键合点互联形成焊点；芯片与基板之间的间隙以及各个焊点与胶环之间的缝隙均填充有固化的底部填充胶。
本发明实施例包括以下优点：
本发明实施例所提供的倒装芯片封装方法，包括以下步骤：先紧贴基板上每个键合点的边缘进行点胶，以在基板上形成包裹每个键合点四周的胶环；然后待胶环固化后，在基板上注入底部填充胶，使底部填充胶充满各个胶环之间的间隙形成液态胶层，液态胶层的厚度小于等于胶环的厚度；接着将带有凸点的芯片与基板进行对位倒装，使每个凸点穿过胶环压在对应的键合点上；保持凸点压在对应的键合点上，继续在液态胶层上注入底部填充胶，直至底部填充胶充满芯片与基板之间的间隙；由于液态胶层仍然为液态，当在芯片倒置安装在基板后，虽然芯片与基板之间的间隙很小，但此时继续在液态胶层上注入底部填充胶，基于液态胶层的引流作用（可以理解为液态分子之间的吸引力），新注入的底部填充胶会快速叠加在液态胶层上，相比现有底部填充胶基于毛细现象的流动速率大大提升，缩短了填充时间，同时也提升了底部填充胶在芯片与基板之间的填充均匀性。
本发明实施例所提供的倒装芯片封装方法，将填充满底部填充胶的芯片与基板一起进行加热固化，实现了凸点与键合点的焊接以及底部填充胶的同时固化，即将传统的回流焊和固化结合在一步中，节省了工序，提升了加工效率和成本；相比现有的采用回流焊与底部填充胶同时固化这一封装方法，由于胶环的设置，底部填充胶不会影响凸点与键合点的接触，因此本发明实施例的底部填充胶仍然可以采用传统包括二氧化硅填料的底部填充胶实现，以保证底部填充胶具有较低的热膨胀系数CTE。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。
图1是本发明实施例一种倒装芯片封装方法的步骤流程图；
图2是经本发明实施例图1所示的步骤S1得到的工艺结构俯视示意图；
图3是经本发明实施例图1所示的步骤S1得到的工艺结构剖面示意图；
图4是经本发明实施例图1所示的步骤S2得到的工艺结构俯视示意图；
图5是经本发明实施例图1所示的步骤S2得到的工艺结构剖面示意图；
图6是经本发明实施例图1所示的步骤S3得到的工艺结构剖面示意图；
图7是经本发明实施例图1所示的步骤S4实施过程的工艺结构示意图；
图8是经本发明实施例图1所示的步骤S4得到的工艺结构剖面示意图。附图标记说明：
10-基板，101-键合点；20-芯片，201-凸点；30-胶环；40-液态胶层；50-第二胶层。
实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
针对背景技术中所提及的底部填充胶基于毛细现象的流动速率很慢的问题，相关技术也有提出将底部填充胶先全部涂在基板上，然后再将芯片倒置在其上并同时完成焊接和底部填充胶固化的方式，此种方式虽然避免了毛细流动的弊端，而且将回流焊和固化结合在一步中，大大提升了加工效率。
但是由于底部填充胶是预先涂在基板上的，底部填充胶中的填料（一般为二氧硅颗粒）容易卡在凸点与基板的连接处（也称键合点），阻碍键合点与凸点的互联。故目前在采用回流焊与底部填充胶同时固化这一封装方法时，所采用的底部填充胶一般不添加二氧化硅填料。然而若不添加二氧化硅填料，不仅使得环氧树脂的断裂韧性较低，在机械应力下容易在层中发生断裂，造成底部填充层与基板的分层脱落，还容易导致芯片、底部填充胶、基板之间的界面处产生较大的热应力，使得封装可靠性达到降低。
有鉴于此，本发明实施例提供了一种倒装芯片封装方法，参考图1，该方法可以包括以下步骤：
步骤S1：紧贴基板10上每个键合点101的边缘进行点胶，以在基板10上形成包裹每个键合点101四周的胶环30。
在本发明实施例中，基板10可以为封装基板或其他芯片，基板10上有多个键合点101。键合点101用于与倒装芯片20下表面的凸点201连接，以形成焊点，其中，倒装芯片20上的凸点201与基板10上的键合点101一一对应。关于键合点101在基板10上的位置分布和数量本发明不作限定，可由不同的封装规格等决定。
如图2和图3所示，紧贴每个键合点101的边缘进行点胶作业，如绕每个键合点101涂一圈胶，形成包裹每个键合点101四周的胶环30，胶环30固化后形成对键合点101进行保护的塑封件，相比现有技术，更能保证用于对键合点保护的胶体的均匀性。
胶环30固化后，胶环30的底面与基板10的上表面之间形成密封面，避免如步骤S2所注入的底部填充胶流到键合点101上，影响键合点101与凸点201的互联。
对于某些基板10而言，其上的键合点101可能与基板10的上表面齐平或者仅是薄薄的一层键合金属层，为了避免如步骤S2所注入的底部填充胶流到键合点101上，本发明所设置的胶环30的高度一般高于键合点101的高度。对于具有一定高度的键合点101的基板10而言，胶环30的高度也可以大于等于键合点101的高度，以便于在基板10上形成一层均匀的液态胶层40。
在本发明实施例中，紧贴每个键合点101边缘进行点胶的材料可以与后续步骤使用的底部填充胶相同或不相同。若不相同但应理解该材料仍应属于一种填充胶，比如该填充胶可以与后续步骤使用的底部填充胶的组分相同但含量不同，比如可以与后续步骤使用的底部填充胶的组分部分不同。
步骤S2：待胶环30固化后，在基板10上注入底部填充胶，使底部填充胶充满各个胶环30之间的间隙形成液态胶层40，该液态胶层40的厚度小于等于胶环30的厚度；
如图4和图5所示，待胶环30固化后，在胶环30的外围注入底部填充胶，由于此时还未安装倒装芯片20，没有其他遮挡物限制，相比现有技术，可以很轻松的在基板10注入底部填充胶，形成均匀的液态胶层40。
基于步骤S1和S2所提供的方法，胶环30的底面与基板10的上表面之间形成了密封面，且液态胶层40的厚度≤胶环30的厚度，如此可以在凸点201与键合点101接触前有效避免液态胶层40中的底部填充胶与键合点101接触，进而避免底部填充胶卡在键合点101上影响键合点101与凸点201的互连。
步骤S3：将带有凸点201的芯片20与基板10进行对位倒装，使每个凸点201穿过胶环30压在对应的键合点101上；
如图6所示，将带有凸点201的芯片20与基板10进行对位倒装，是指芯片20位于基板10的正上方且芯片20的下表面的凸点201与基板10上的键合点101一一对准，将凸点201穿过胶环30压在对应的键合点101上后，凸点201与基板10上对应的键合点101形成压力接触面。
步骤S4：保持凸点201压在对应的键合点101上，继续在液态胶层40上注入底部填充胶，直至底部填充胶充满芯片20与基板10之间的间隙，再将填充满底部填充胶的芯片20与基板10进行加热处理，使凸点201与键合点101之间互联形成焊点以及底部填充胶固化。
如图7所示，当凸点201压在对应的键合点101上后，继续在液态胶层40上注入底部填充胶。在附图中，若将液态胶层40视为第一胶层，在液态胶层40上注入的底部填充胶可以以第二胶层50示意。
基于步骤S2的设置，可以看出，底部填充胶被均匀摊在基板10上，形成液态胶层40。此时的液态胶层40仍然为液态，当在芯片20倒置安装在基板10后，虽然芯片20与基板10之间的间隙很小，但按照步骤S4的方式继续在液态胶层40上注入底部填充胶，基于液态胶层40的引流作用（可以理解为液态分子之间的吸引力），新注入的底部填充胶（第二胶层50）会快速叠加在液态胶层40上，相比现有底部填充胶基于毛细现象的流动速率大大提升，缩短了填充时间，同时也提升了底部填充胶在芯片20与基板10之间的填充均匀性。
需要说明的是，本方案的一个核心发明点是先在基板10上铺设液态的液态胶层40，然后利用液态胶层40的引流作用将按照步骤S4添加的底部填充胶引入芯片20与基板10之间的间隙中。可见，液态胶层40的主要作用是引流，因此液态胶层40可以铺设的非常薄，如此，本发明实施例的胶环30也可采用非常薄的环体结构实现，可以以液态胶层40不会跨过胶环30对键合点101造成影响即可。
新注入的底部填充胶（第二胶层50）会快速叠加在液态胶层40上，随着新注入的底部填充胶越来越多，新注入的底部填充胶会逐渐包裹并覆盖胶环30，漫过胶环30的底部填充胶将已经具有压力接触面的凸点201与键合点101包裹，底部填充胶固化后，能够使得芯片20、底部填充胶、基板以及所有焊点中的热应力都得到重新分布，不再集中于外圈焊点，使焊点疲劳寿命显著提髙。而因凸点201与键合点101之间具有压力接触面，新注入的底部填充胶在将已经接触的凸点201与键合点101包裹的同时，并不会影响键合点101与凸点201的互联。
在本发明实施例中，新注入的底部填充胶与为液态胶层的底部填充胶应相同（组分相同、材料相同），一是保证整个封装材料的一致性，二是有利于先添加的底部填充胶（即液态胶层40）对后添加的底部填充胶进行引流。
当底部填充胶充满芯片20与基板10之间的间隙后，本发明实施例将填充满底部填充胶的芯片20与基板10进行加热固化，实现了凸点201与键合点101的焊接以及底部填充胶的同时固化，即将传统的回流焊和固化结合在一步中，节省了工序，提升了加工效率和成本。本发明按照步骤S4加热固化后的结构如图8所示。
相比现有的采用回流焊与底部填充胶同时固化这一封装方法，由于胶环30的设置，底部填充胶不会影响凸点201与键合点101的接触，本发明实施例的底部填充胶仍然可以采用传统包括二氧化硅填料的底部填充胶实现，以保证底部填充胶具有较低的热膨胀系数CTE，保证了环氧树脂具有较高的断裂韧性，保障了封装可靠性。进一步的，底部填充胶还包括金属螯合物，具有金属螯合物的底部填充胶的潜伏固化能力强、固化范围宽，能保证底部填充胶在加热固化前保持较低粘度，即保持为液态状态。金属螯合物具体可以为螯合锡、螯合铝等，其中，具有二氧化硅填料和金属螯合物的底部填充胶为市面上已有的产品，本发明实施例对其该底部填充胶中的其他成分和配比不做限定。
值得说明的是，由于凸点201与键合点101之间已有压力接触面且基于胶环30的限位作用，在步骤S4的加热固化步骤中，凸点201和键合点101在逐渐相熔过程中，其活动空间被胶环30限制，使得凸点201与键合点101之间不容易出现相对滑动，即保持凸点201与键合点101的对中性，能保证凸点201的质量，提高芯片20与基板10之间的贴片精度。
示例性的，如图6所示，在一些可能的实现方式中，胶环的高度位于键合点101的高度与焊点的高度之间，如此，保证在液态胶层40上注入的底部填充胶有空间流入芯片20与载片10之间的间隙中。
示例性的，在一些可能的实现方式中，利用底部填充胶紧贴基板上每个键合点101的边缘进行点胶，即本发明实施例的胶环30与步骤S2和步骤S4所提供的底部填充胶的材料相同，可保证整个塑封层的一致性。
示例性的，在一些可能的实现方式中，步骤S1所述的紧贴基板上每个键合点101的边缘进行点胶，以在基板10上形成包裹每个键合点101四周的胶环30的步骤包括：对基板10进行预热，使基板10达到预设温度；在保持该预设温度下，紧贴基板10上每个键合点101的边缘进行点胶，以在基板10上形成包裹每个键合点101四周的胶环30。本发明实施例通过对基板10进行预热，一方面可以先去除基板10上的水汽，保证涂胶时胶体与在基板10有效接触，另一方面相比采用冷基板10涂胶，可以避免胶体与基板10温差过大，胶体受热膨胀与键合点101之间出现空洞或空隙。本发明实施例在保持该预设温度下紧贴每个键合点101边缘涂一圈胶，至少可以使得与基板10接触部分的胶快速凝固，提高胶环30与基板10的底部密封性。
示例性的，在一些可能的实现方式中，本发明在基板10上形成包裹每个键合点101四周的胶环30后，对基板10进行烘烤，使胶环30固化。本发明实施例将整个基板10进行烘烤使胶环30固化的方式相比仅采用点状烘烤机将胶环30固化的方式，可以使得胶环30固化时受热更均匀，不易产生裂痕。
示例性的，在步骤S2和步骤S4的一些可能的实现方式中，底部填充胶在注入时的温度控制为80-90℃，此温度下，底部填充胶的硬化反应对其流动性影响很小。
示例性的，在步骤S4的一些可能的实现方式中，采用回流焊的温度曲线将填充满底部填充胶的芯片20与基板10进行加热固化。虽然本发明实施例将回流焊和固化结合在一步中，但采用回流焊的温度曲线进行加热固化更能保证键合点101的焊接质量，同时由于回流焊的最高温度是高于底部填充胶，因此，在回流焊过程中，也能保证底部填充胶的固化。
示例性的，在一些可能的实现方式中，芯片20下表面的面积小于液态胶层40的面积小于基板10上表面的面积，通过该面积限定，在实现步骤S4时，有利于底部填充胶的注入。换言之，由于液态胶层40的面积大于芯片20下表面的面积，因此，液态胶层40肯定部分是超出芯片20外的，在超出芯片20外的液态胶层40上注入底部填充胶会更加方便。
经上述步骤S1-步骤S4所提供的塑封封装方法，本发明实施例制得的一种倒装芯片20封装结构如图8所示，包括基板10和倒置安装在基板10上的芯片20，芯片20上的多个凸点201与基板10上的多个键合点101一一对应；每个键合点101四周都包裹有一个胶环30，每个凸点201穿过胶环30与对应的键合点101互联形成焊点；芯片20与基板10之间的间隙以及各个焊点与胶环30之间的缝隙均填充有固化的底部填充胶。
基于本发明实施例的塑封封装方法所制得的倒装芯片20封装结构，其用于封装的底部填充胶在芯片20与基板10之间的间隙以及凸点201与键合点101焊接后得到的焊点与胶环30之间的空隙都较为均匀，其具有较高的弹性模量、较低的吸湿性和良好的吸附性，使得芯片20、底部填充胶、基板10以及所有焊点中的热应力都得到重新分布，不再集中于外圈焊点，使焊点疲劳寿命显著提髙。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提供的技术方案进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明，本说明书内容不应理解为对本发明的限制。同时，对于本领域的一般技术人员，依据本发明，在具体实施方式及应用范围上均会有不同形式的改变之处，这里无需也无法对所有的实施方式予以穷举，而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (10)
1.一种倒装芯片封装方法，其特征在于，所述方法包括：
紧贴基板上每个键合点的边缘进行点胶，以在所述基板上形成包裹每个键合点四周的胶环；
待所述胶环固化后，在所述基板上注入底部填充胶，使所述底部填充胶充满各个胶环之间的间隙形成液态胶层，所述液态胶层的厚度小于等于所述胶环的厚度；
将带有凸点的芯片与所述基板进行对位倒装，使每个凸点穿过所述胶环压在对应的键合点上；
保持凸点压在对应的键合点上，继续在所述液态胶层上注入底部填充胶，直至所述底部填充胶充满芯片与基板之间的间隙，再将填充满所述底部填充胶的芯片与基板进行加热处理，使凸点与键合点之间互联形成焊点以及所述底部填充胶固化。
2.根据权利要求1所述的倒装芯片封装方法，其特征在于，
其中，所述胶环的高度位于所述键合点的高度与所述焊点的高度之间。
3.根据权利要求1所述的倒装芯片封装方法，其特征在于，
所述底部填充胶在注入时的温度控制为80-90℃。
4.根据权利要求1所述的倒装芯片封装方法，其特征在于，
所述底部填充胶包括二氧化硅填料和金属螯合物。
5.根据权利要求1-4任一项所述的倒装芯片封装方法，其特征在于，
所述紧贴基板上每个键合点的边缘进行点胶的步骤包括：
利用所述底部填充胶紧贴基板上每个键合点的边缘进行点胶。
6.根据权利要求1所述的倒装芯片封装方法，其特征在于，
紧贴基板上每个键合点的边缘进行点胶，以在所述基板上形成包裹每个键合点四周的胶环的步骤包括：
对基板进行预热，使所述基板达到预设温度；
在保持所述预设温度下，紧贴所述基板上每个键合点的边缘进行点胶，以在所述基板上形成包裹每个键合点四周的胶环。
7.根据权利要求1或6所述的倒装芯片封装方法，其特征在于，
所述方法还包括：
在所述基板上形成包裹每个键合点四周的胶环后，对所述基板进行烘烤，使所述胶环固化。
8.根据权利要求1所述的倒装芯片封装方法，其特征在于，
将填充满所述底部填充胶的芯片与基板进行加热处理的步骤包括：
采用回流焊的温度曲线将填充满所述底部填充胶的芯片与基板进行加热处理。
9.根据权利要求1所述的倒装芯片封装方法，其特征在于，
其中，所述芯片下表面的面积小于所述液态胶层的面积小于所述基板上表面的面积。
10.一种倒装芯片封装结构，其特征在于，采用如权利要求1-9任一项所述的倒装芯片封装方法封装得到，包括：
基板和倒置安装在所述基板上的芯片，所述芯片上的多个凸点与所述基板上的多个键合点一一对应；
每个键合点四周都包裹有一个胶环，每个凸点穿过所述胶环与对应的键合点互联形成焊点；
所述芯片与所述基板之间的间隙以及各个焊点与所述胶环之间的缝隙均填充有固化的底部填充胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311009235.2A CN116741648B (zh) | 2023-08-11 | 2023-08-11 | 一种倒装芯片封装方法及倒装芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311009235.2A CN116741648B (zh) | 2023-08-11 | 2023-08-11 | 一种倒装芯片封装方法及倒装芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116741648A CN116741648A (zh) | 2023-09-12 |
| CN116741648B true CN116741648B (zh) | 2023-11-17 |
Family
ID=87902926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311009235.2A Active CN116741648B (zh) | 2023-08-11 | 2023-08-11 | 一种倒装芯片封装方法及倒装芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116741648B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116994962B (zh) * | 2023-09-25 | 2023-11-28 | 四川遂宁市利普芯微电子有限公司 | 一种芯片封装方法和封装结构 |
| CN117487489B (zh) * | 2023-11-03 | 2024-08-16 | 武汉市三选科技有限公司 | 一种高拉伸率的底部填充胶，其制备方法及芯片封装结构 |
| CN118315290B (zh) * | 2024-06-06 | 2024-08-13 | 合肥沛顿存储科技有限公司 | 倒装芯片封装中去除溢胶的工艺方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6352881B1 (en) * | 1999-07-22 | 2002-03-05 | National Semiconductor Corporation | Method and apparatus for forming an underfill adhesive layer |
| KR20020055497A (ko) * | 2000-12-28 | 2002-07-09 | 아이-밍 첸 | 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자 |
| KR20080002501A (ko) * | 2006-06-30 | 2008-01-04 | 주식회사 하이닉스반도체 | 플립 칩 타입 반도체 패키지 |
| KR20080101612A (ko) * | 2007-05-15 | 2008-11-21 | 삼성전기주식회사 | 패키지 기판, 패키지 및 패키지 제조방법 |
| KR20090108744A (ko) * | 2008-04-14 | 2009-10-19 | 오태성 | 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법 |
| CN101656241A (zh) * | 2008-08-19 | 2010-02-24 | 南茂科技股份有限公司 | 具有基板支柱的封装结构及其封装方法 |
| WO2012000370A1 (zh) * | 2010-06-28 | 2012-01-05 | 华为终端有限公司 | 增强芯片焊点可靠性的方法、印刷电路板及电子设备 |
| CN103021988A (zh) * | 2012-12-12 | 2013-04-03 | 华天科技（西安）有限公司 | 一种以胶膜替代底填料的单芯片封装件及其制作工艺 |
| CN203398100U (zh) * | 2013-08-27 | 2014-01-15 | 捷硕(长泰)电力电子有限公司 | 新型散热结构的半导体芯片 |
| CN103943579A (zh) * | 2014-04-23 | 2014-07-23 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级铜柱微凸点结构及制作方法 |
| CN104517921A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 键合基底及其形成方法、三维封装结构及其形成方法 |
| WO2023040370A1 (zh) * | 2021-09-14 | 2023-03-23 | 深圳市洲明科技股份有限公司 | Led芯片、led芯片制备方法和封装方法 |
| WO2023130573A1 (zh) * | 2022-01-07 | 2023-07-13 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
-
2023
- 2023-08-11 CN CN202311009235.2A patent/CN116741648B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6352881B1 (en) * | 1999-07-22 | 2002-03-05 | National Semiconductor Corporation | Method and apparatus for forming an underfill adhesive layer |
| KR20020055497A (ko) * | 2000-12-28 | 2002-07-09 | 아이-밍 첸 | 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자 |
| KR20080002501A (ko) * | 2006-06-30 | 2008-01-04 | 주식회사 하이닉스반도체 | 플립 칩 타입 반도체 패키지 |
| KR20080101612A (ko) * | 2007-05-15 | 2008-11-21 | 삼성전기주식회사 | 패키지 기판, 패키지 및 패키지 제조방법 |
| KR20090108744A (ko) * | 2008-04-14 | 2009-10-19 | 오태성 | 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법 |
| CN101656241A (zh) * | 2008-08-19 | 2010-02-24 | 南茂科技股份有限公司 | 具有基板支柱的封装结构及其封装方法 |
| WO2012000370A1 (zh) * | 2010-06-28 | 2012-01-05 | 华为终端有限公司 | 增强芯片焊点可靠性的方法、印刷电路板及电子设备 |
| CN103021988A (zh) * | 2012-12-12 | 2013-04-03 | 华天科技（西安）有限公司 | 一种以胶膜替代底填料的单芯片封装件及其制作工艺 |
| CN203398100U (zh) * | 2013-08-27 | 2014-01-15 | 捷硕(长泰)电力电子有限公司 | 新型散热结构的半导体芯片 |
| CN104517921A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 键合基底及其形成方法、三维封装结构及其形成方法 |
| CN103943579A (zh) * | 2014-04-23 | 2014-07-23 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级铜柱微凸点结构及制作方法 |
| WO2023040370A1 (zh) * | 2021-09-14 | 2023-03-23 | 深圳市洲明科技股份有限公司 | Led芯片、led芯片制备方法和封装方法 |
| WO2023130573A1 (zh) * | 2022-01-07 | 2023-07-13 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116741648A (zh) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116741648B (zh) | 一种倒装芯片封装方法及倒装芯片封装结构 | |
| US6258626B1 (en) | Method of making stacked chip package | |
| US8377745B2 (en) | Method of forming a semiconductor device | |
| US6373142B1 (en) | Method of adding filler into a non-filled underfill system by using a highly filled fillet | |
| CN101071777A (zh) | 半导体器件的制造方法 | |
| EP1950801B1 (en) | Electronic component mounting method | |
| US6998293B2 (en) | Flip-chip bonding method | |
| KR0179644B1 (ko) | 반도체 칩 본딩방법 | |
| US9391031B2 (en) | Method for manufacturing electronic device and electronic device | |
| CN103021988A (zh) | 一种以胶膜替代底填料的单芯片封装件及其制作工艺 | |
| JP2003100809A (ja) | フリップチップ実装方法 | |
| JP3343317B2 (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
| JP3565092B2 (ja) | 半導体装置の製造方法 | |
| JP2004282042A (ja) | 半導体デバイスのアセンブリ法 | |
| JP2009158890A (ja) | 電子装置の製造方法 | |
| US7704797B2 (en) | Module and method of manufacturing the same | |
| JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
| JP4421118B2 (ja) | 半導体装置製造方法 | |
| JP2892348B1 (ja) | 半導体ユニットおよび半導体素子の実装方法 | |
| JP2005302750A (ja) | 超音波フリップチップ実装方法 | |
| TWI382506B (zh) | 中央銲墊型晶片之主動面朝上堆疊方法與構造 | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| CN219163401U (zh) | 一种带有滤波器的射频系统模块封装结构 | |
| KR101142341B1 (ko) | 반도체 패키지의 제조방법 | |
| JPH1126641A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |