[go: up one dir, main page]

CN1199927A - 封装集成电路元件及其制造方法 - Google Patents

封装集成电路元件及其制造方法 Download PDF

Info

Publication number
CN1199927A
CN1199927A CN98107932A CN98107932A CN1199927A CN 1199927 A CN1199927 A CN 1199927A CN 98107932 A CN98107932 A CN 98107932A CN 98107932 A CN98107932 A CN 98107932A CN 1199927 A CN1199927 A CN 1199927A
Authority
CN
China
Prior art keywords
integrated circuit
metal heat
conducting body
body layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98107932A
Other languages
English (en)
Other versions
CN100365804C (zh
Inventor
郑泰成
柳奇兑
李泰根
崔根亨
尹汉信
朴点淑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Covenson Wisdom Nb868 Co
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019970019145A external-priority patent/KR19980083734A/ko
Priority claimed from KR1019970019144A external-priority patent/KR100220249B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1199927A publication Critical patent/CN1199927A/zh
Application granted granted Critical
Publication of CN100365804C publication Critical patent/CN100365804C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种散热能力强、重量轻、厚度薄、制造成本低的封装集成电路元件及其制造方法。本发明的封装集成电路元件包括:配线衬底,一个以上的金属导热体层,贯通孔区,集成电路芯片,多根焊接金属导线,以及密封剂。本发明方法是在通过所述真空孔的真空吸力作用将集成电路芯片固定在具有真空孔的加热器上的状态下,进行导线接合及密封工序的。

Description

封装集成电路元件及其制造方法
本发明涉及一种装有集成电路芯片之类的电子元件的插件，更详细地说，是一种具有减少了的重量和生产成本的球栅阵列插件(ball grid package)及其制造方法。
在早期，集成电路芯片是用金属或陶瓷封装的。虽然金属或陶瓷的封装方法能提供良好的热特性，但相反地存在制造费用高、所需时间长等缺点。为了克服这些缺点，人们开发了许多种封装方法，其中具有代表性的是塑料模封装(plastic molded package)。特别是，塑料模BGA封装不仅可以解决在对现有的微细树脂塑料插件进行表面安装时所存在的困难，而且，不需要将插件导线延伸到集成电路插件外侧的边缘。此外，塑料模BGA插件不仅可以进一步实现小型化，而且，可使安装在同一印刷电路板上的插件之间具有很小的的间隔。另外，又因BGA插件的配线长度变得更短，所以其电气特性得到改善。成本低的同时，加上上述优点，使BGA插件可以理想地用于许多集成电路。
图1是表示现有技术的BGA插件的剖面图。图1所示的BGA插件包括形成有电路图形的衬底1和由粘着剂3粘在该衬底1上且在上部表面上形成有许多焊盘2a的集成电路芯片2。并且，衬底1的电路图形和集成电路芯片2上的焊盘2a通过金属导线4被电气连接。此外，为了从外部保护对集成电路芯片2的表面，用环氧树脂5将衬底1的导线粘附部分和集成电路芯片2封装起来。在衬底1的下表面上附着有许多同形成于母板(未图示)上的供电端子电气连接的焊锡球(solder ball)6。
图1所示的BGA插件具有可降低集成电路芯片的可靠性且可导致集成电路芯片破损的很差的散热性。为了向外部充分地排除这种插件的集成电路芯片所发出的热量，需要消耗更多的功率。而且，这种插件的整个厚度相当厚。
最近，为了提高BGA插件的散热性，开发出带有用于排放集成电路芯片所产生的热量的散热器(heat sink)的超级BGA插件。
图2是表示带有散热器的超级BGA插件的剖面图。参照图2，超级BGA插件包括：由传导性追迹层22和绝缘层23构成的配线衬底11；其一个表面通过粘接剂18附着在配线衬底11的绝缘层23上的的铜层19。在配线衬底11及铜层19的各中心部形成有同它们垂直的孔，以便形成孔(Well)区14。此外，在铜层19的表面上，通过粘接剂层18a附着有用于提高插件的散热性能的散热器20。在此，散热器20具有的较厚的厚度可承受下述应力，即在加热器20附着于铜层19上的状态下，能承受作用于加热器20上的集成电路芯片附着、引线粘接、以及密封工序中所产生的应力。在孔区14内，表面上具有许多焊盘12a的集成电路芯片12通过粘接剂层18b附着在散热器20上，焊盘12a通过焊接金属导线15同配线衬底11的传导性追迹层23电气连接。另外，用绝缘密封剂(insulating encapsulant ma terial)将衬底11的金属导线接合部分和集成电路芯片12密封起来，并且，在衬底11的表面上附着有用于将插件与母板(未图示)电气连接的许多焊锡球17。
图2所示的超级BGA插件同图1所示的插件相比，虽然其散热性能好，但重量较重，因此，很难应用于要求重量轻的笔记本电脑、便携式电脑、以及蜂窝式电话机(cellular phone)等。此外，由于要重叠二层以上的价格昂贵的铜，因此制造成本高，且厚度较厚。
本发明的目的在于，提供一种散热能力强、重量轻、厚度薄、制造成本低的封装集成电路元件。
本发明的另一个目的是，提供一种能缩短制造时间、减少设备的投资成本、且降低制造成本的封装集成电路元件的制造方法。
为了解决本发明的上述课题，本发明第一实施例的封装集成电路元件包括：配线衬底，具有一层以上的传导性追迹层和一层以上的绝缘层，并具有第一表面和同所述第一表面相对且形成有多个电气接点的第二表面；一层以上的金属导热体层，具有附着在所述配线衬底的第一表面上的第一表面和露在外部的第二表面；贯通孔区，形成于所述配线衬底和金属导热体层上；集成电路芯片，位于所述孔区内，具有露在外部的第一表面和同所述第一表面相对且形成有焊盘的第二表面；多根焊接金属导线，使所述焊盘与所述传导性追迹层电气连接；密封剂(encapsulation)，将所述多根焊接金属导线和集成电路芯片密封起来，并将所述孔区埋入。
此外，本发明第二实施例的封装集成电路元件包括：配线衬底，具有一层以上的传导性追迹层和一层以上的绝缘层，并具有第一表面和同所述第一表面相对且形成有多个电气接点的第二表面；一层以上的第一金属导热体层，具有附着在所述配线衬底的第一表面上的第一表面和同所述第一表面相对的第二表面；第二金属导热体层，具有附着在所述第一金属导热体层的第二表面上的第一表面和同所述第一表面相对且露在外部的第二表面；孔区，形成在所述配线衬底和第一金属导热体层上，且使所述第一金属导热体层的第一表面露出；集成电路芯片，位于所述孔区内，并具有附着在所述第二金属导热体层的第一表面上的第一表面和同所述第一表面相对且形成有焊盘的第二表面；多根焊接金属导线，将所述焊盘与所述传导性追迹层电气连接；密封剂，将所述多根焊接金属导线及集成电路芯片密封起来，并将所述孔区埋入。
另外，本发明第三实施例的封装集成电路元件包括：配线衬底，具有一层以上的传导性追迹层和一层以上的绝缘层，并具有第一表面和同所述第一表面相对且形成有多个电气接点的第二表面；一层以上的第一金属导热体层，具有附着在所述配线衬底的第一表面上的第一表面和同所述第一表面相对的第二表面；第二金属导热体层，具有附着在所述第一金属导热体层的第二表面上的第一表面和同所述第一表面相对且露在外部的第二表面，并在中心部位形成有孔；孔区，形成于所述配线衬底和第一金属导热体层上，并使所述第二金属导热体层的第一表面露出；集成电路芯片，位于所述孔区内的中心部，其宽度大于第二金属导热体层的孔径，并具有同所述第二金属导热体层的第一表面直接接触的第一表面和同所述第一表面相对且形成有焊盘的第二表面；多根焊接金属导线，将所述焊盘与传导性追迹层电气连接；密封剂，将所述多根焊接金属导线和所述集成电路芯片密封起来，同时将孔区埋入。
本发明第四实施例的封装集成电路元件包括：配线衬底，具有一层以上的传导性追迹层和一层以上的绝缘层，还具有第一表面和同所述第一表面相对且形成有多个电气接点的第二表面；介质体层，附着在所述配线衬底的第一表面的外侧部分上；金属导热体层，具有第一表面和同所述第一表面相对的第二表面，并与所述介质体层的内侧末端部接触，同时，第一表面附着在配线衬底的第一表面的内侧部分上；孔区，形成于所述配线衬底的中心部，并使所述金属导热体层的第一表面露出；集成电路芯片，位于所述孔区内，具有附着在所述配线衬底的第一表面上的第一表面和同所述第一表面相对且形成有多个焊盘的第二表面；多根焊接金属导线，将所述焊盘与传导性追迹层电气连接；密封剂，将所述多根焊接金属导线及集成电路芯片密封起来，并将所述孔区埋入。
本发明的封装集成电路元件制造方法包括下述工序：准备加热器的工序，所述加热器上形成有用于将真空吸力作用于表面上的真空孔，并在真空孔上连接有真空发生装置；安置工序，将包含配线衬底、以及附着在所述配线衬底的后表面上的金属导热体层且在所述配线衬底和所述金属导热体层的中心部设有贯通孔区的组装体，安置在所述加热器的表面上，并使所述真空孔位于所述贯通孔区的中心部；对准工序，利用所述真空发生装置并通过所述加热器的真空孔将真空吸力作用于集成电路芯片表面上，将所述集成电路芯片对准于所述孔区的内部；连接工序，在保持所述真空吸力的状态下，在所述加热器上用焊接金属导线将所述配线衬底与所述集成电路芯片连接起来；密封工序，用密封剂将孔区埋入，同时将所述焊接金属导线和所述集成电路芯片密封起来。
此外，本发明的另一种封装集成电路元件的制造方法包括以下工序：准备加热器的工序，在所述加热器上形成有使真空吸力作用于表面上的真空孔，并在所述真空孔上连接有真空发生装置；安置工序，把组装体安置在所述加热器的表面上，并且，使所述散热器与所述加热器的表面接触，以便使所述第二金属导热体层的孔与所述真空孔相连通，所述组装体包含配线衬底、附着在所述配线衬底的后表面上的第一金属导热体层、以及附着在所述第一金属导热体层的后表面上且具有孔的第二金属导热体层，并在所述配线衬底和第一金属导热体层的中心部设有同所述第二金属导热体层的孔相互连通且使第二金属导热体层的部分表面露出的孔区；对准工序，利用真空发生装置并通过所述加热器的真空孔和所述第二金属导热体层的孔将真空吸力作用于集成电路芯片的表面上，从而将集成电路芯片对准于所述孔区的内部；连接工序，在保持所述真空吸力的加热器上，用焊接金属导线将所述配线衬底与所述集成电路芯片连接起来；密封工序，用密封剂将所述孔区埋入，同时将所述焊接金属导线和所述集成电路芯片密封起来。
附图的简要说明：
图1是表示现有技术的BGA插件的剖面图；
图2是表示带有散热器的超级BGA插件的剖面图；
图3是本发明第一实施例的BGA插件的剖面图；
图4是表示形成在本发明的插件上的孔区的平面图；
图5是表制造本发明各实施例的插件时所使用的加热器的轴测图；
图6是表示本发明第二实施例的BGA插件的剖面图；
图7是表示本发明第三实施例的BGA插件的剖面图；
图8是表示本发明第四实施例的BGA插件的剖面图；
图9是表示用于评价所述第一至第四实施例插件的散热特性的模拟试验结果的曲线图；
图10是将本发明的图9所示的热阻值换算成功率分散特性(powerdissipation)值而表示的曲线图；
图11A、11B、11C是用本发明第一实施例的插件表示焊接金属导线特性的曲线图；
图12A、12B、12C是本发明第一实施例的插件的密封特性曲线图；
图13A、图13B、图13C是用本发明第二实施例的插件来表示焊接金属导线特性的曲线图；
图14A、14B、4C是表示本发明第二实施例的插件的密封特性的曲线图；
图15A、15B、15C是表示本发明第二实施例的插件的焊锡球的安装特性的曲线图。
下面参照附图详细说明本发明的优选实施例。
图3是本发明第一实施例涉及的BGA插件的剖面图。
BGA插件100包括：第一传导性追迹层31a和第二传导性追迹层31b，以及由介于这些追迹层之间的绝缘层32构成的配线衬底50。第一及第二传导性追迹层31a、31b由相隔规定间隔而水平排列的多个构件构成，在所述构件之间的间隔内埋入着绝缘层32的一部分。第一及第二传导性追迹层最好是用铜制成。
并且，配线衬底50具有：露在插件100的外部且包含第一传导性追迹层31a的一个表面的第一表面50a，以及与所述第一表面相对且含有第二传导性追迹层31b的一个表面的第二表面50b。配线衬底50的第一表面50a包括绝缘焊罩(solder mask)层33，该绝缘焊罩层这样形成的，即它与第一传导性追迹层31a的表面一起构成第一表面50a，并使第一传导性追迹层31a露出。在配线衬底50的第一表面50a的第一传导性追迹层31a的外侧表面上附着有焊锡球34，该焊锡球34作为将配线衬底50与插件100的外部端子(未图示)电气连接的电气接点而作用。
另一方面，在配线衬底50的第二表面50b上，通过粘接剂38粘有起散热器作用的金属导热体层35。粘接剂38最好能使用两面粘接带，也可使用液态粘接剂。金属导热体层35具有：附着在配线衬底50的第二表面50b上的第一表面35a，以及与其相对且露在插件100外部的第二表面35b。此外，金属导热体层35最好能用铜、铝或银制成。
在配线衬底50及金属导热体层35的中心部形成有垂直贯通所述配线衬底50及金属导热体层35的孔区36。如插件100的平面示意图图4所示，孔区36的横截面形状最好是方形，还可以具有横截面形状为圆形的耳部37。另外，孔区36还可以具有长方形、圆形、菱形或星形的横截面形状，并具有方形、长方形、菱形或三角形的耳部。
此外，参照图3，在孔区36的中心部设有集成电路芯片40，该集成电路芯片40具有露在插件100外部的第一表面40a和同该第一表面相对的第二表面40b。在集成电路芯片40的第二表面40b上形成有多个焊盘41，该焊盘41通过焊接金属导线39而与传导追迹层31a、31b电气连接。
为了制造图3所示的插件100，将由配线衬底50和附着在该配线衬底的第二表面50b上的金属导热体层35构成的组装体装载到图5所示的加热器61上，在该组装体的所述配线衬底50和金属导热体层35的中心部形成有贯通孔区36。所述组装体是作为组合件单元而形成的。并且，在装设包含配线衬底50的组装体时，使金属导热体层35的第二表面35b与加热器61的表面正好相对。利用这种组合件单元而进行的工艺流程，可以省掉现有的其后进行的特殊(singulation)工序。参照图3和图5，加热器61的表面具有真空孔62。该真空孔62的作用是，把由真空装置(未图示)形成在加热器61内部的真空吸力作用到加热器61的外部。虽然在图中未表示出来，但在该领域内具有普通知识的技术人员，可很容易理解这种通过真空孔62将真空吸力作用于加热器61外部的真空施加方式。例如，通过使用软管(未图示)把位于加热器61外部的真空装置连接到真空孔62上，由此，从加热器61的内部将真空吸力作用于外部。
当把配线衬底50装设在加热器61上时，由附着有金属导热体层35的配线衬底50构成且在中心部形成有孔区36的组装体要进行如下装设，即使金属导热体层35的第二表面35b朝向加热器61的表面，真空孔62要位于孔区36。然后，被组合件单元截断(Saw)的集成电路芯片40的第一表面40a盖住真空孔62，同时，集成电路芯片40位于配线衬底50的孔区36内。这时，通过真空孔62作用于第一表面40a上的真空吸力，将集成电路芯片40牢固地固定在加热器61的表面上，从而与真空孔对准。于是，利用真空作用将集成电路芯片固定并对准，这样就不需要以前的附加模子(die attach)的工序。因此，插件100可省掉附加模子工序所需的模子填料，使厚度更薄、重量更轻。此外，插件100因省掉了附加模子的工序，故降低制造成本。
集成电路芯片40对准之后，便利用焊接金属导线39进行将集成电路芯片40的焊盘41与配线衬底50电气连接的导线接合工序。然后，由于真空吸力继续作用，将包含配线衬底50的组装体和集成电路芯片40固定在加热器上，在这种状态下，用环氧树脂系列的密封剂42将孔区36埋入，同时将集成电路芯片40和焊接金属导线39封住。接着，使密封剂硬化。这种密封及硬化工序是在导线接合之后立即在加热器上进行的，从而代替现有的铸型工序。
然后，将焊锡球34附着在配线衬底50的第一表面50a上，进行软熔(reflow)工序。
在本发明第一实施例的BGA插件100中，由于集成电路芯片40的第一表面40a露出在插件100的外部，因此，集成电路芯片40产生的热量容易向外部散发。实际上，为测试图3所示的插件的散热特性而进行的模拟试验结果表明，在空气流速为2m/秒的情况下热阻为15.8℃/W。并且，集成电路芯片40的导线接合作业不使用模子填料，故与现有的插件相比，重量轻且厚度薄。图3所示的插件厚度为1.0mm，重量比图2所示的插件轻45％。另外，制造BGA插件100时不需要附加模子的工序、铸型(mold)工序及特殊(singulation)工序，因此，可缩短制造时间、节省设备投资和制造成本。
图6是表示本发明第二实施例的BGA插件200的剖面图，图6中未说明符号请参照上述有关图3插件的说明。
BGA插件200具有利用粘接剂38粘接在配线衬底50的第二表面50b上的第一表面70a，以及与该第一表面相对的第二表面70b，并且，包括起散热器作用的第一金属导热体层70和通过粘接剂72附着在第一金属导热体层70上的第二金属导热体层73。粘接剂38、72最好是使用双面粘接带。第二金属导热体层73具有附着在第一金属导热体层70的第二表面70b上的第一表面73a，以及与第一表面相对且露在插件200外部的第二金属表面73b。
图中虽未示出，但为了增加第一表面73a及第二表面73b对第一金属导热体层70、集成电路芯片40、以及密封剂42的接合力，且防止渗水和被腐蚀，最好在第二金属导热体层73的第一表面73a及第二表面73b上，镀一层镍或形成黑色防腐物之类的物质层。此外，虽然第二导热体层73是箔状，也可以用由粘接剂72粘接在第一金属导热体层70上的多个销形成第二金属导热体层。此外，在配线衬底50和第一金属导热体层70的中心部，形成使第二金属导热体层73的第一表面73a露出一部分的孔区36。集成电路芯片40位于孔区36的中心部，该集成电路芯片具有通过粘接剂72附着在第二金属导热体层73的第一表面73a上的第一表面40a和与该第一表面相对的第二表面。
可采用与制造图3所示插件100的上述方法相同的方法来制造图6所示的插件200。但是，制造插件200时，在密封剂42形成之后，还包括用粘接剂72将第二金属导热体层73粘附在第一金属导热体层70的第二表面70b和集成电路芯片40的第一表面40a上的工序。
此外，图6所示的插件200提供与图2所示的插件100基本相同的效果。但是，由于在插件200的第二金属导热体层73的整个第一表面上涂有粘接剂72，因此，同图2所示的插件100相比，更容易使集成电路芯片所产生的热量散发掉。实际上，为测试图6所示插件的散热特性而进行的模拟试验结果表明，在空气流速为2m/克的情况下热阻为6.3℃/W。并且，在图6所示的插件200中，作为散热器而设置的第二金属导热体层73是在密封剂42形成后附着的，因此，可以使用比图2所示插件的散热器更薄的制品。像这样减薄了厚度的第二金属导热体层73，有利于减小整个插件200的厚度和重量。插件200的厚度约为1.1mm，其重量为图2所示插件的65％左右。
图7是表示本发明第三实施例的BGA插件的剖面图。图7中的在下面不作说明的符号，请参考有关图3所示的插件的上述说明。
参照图7，BGA插件300包含通过粘接剂82附着在第一金属导热体层70的第二表面70b上的第二金属导热体层83。粘接剂82最好是使用双面粘接带。第二金属导热体层83具有附着在第一金属导热体70的第二表面70b上的第一表面83a和露在插件300外部的第二表面83b，在中心部位具有孔84。当通过孔84的真空吸力作用时，由于在第一表面83a上对准并固定集成电路芯片40，所以，孔84的直径必须小到能被集成电路芯片40完全盖住的程度。
图中虽未示出，但为了增大第一表面83a对第一金属导热体层70及密封剂42的粘接力，且防止渗水和被腐蚀，最好是在第二金属导热体层83的第一表面83a上镀一层镍或形成黑色防腐蚀之类的物质层，并且，虽然图中所示的第二金属导热体层83为箔状，但也可由用粘接剂82粘接在第一金属导热体层70上的许多销构成。集成电路芯片40位于孔区36的中心部，并且，集成电路芯片40的第一表面40a与第二金属导热体层83的第一表面83a直接接触。
此外，可联系图3所示插件100的制造，采用上述的类似方法来制造图7所示的插件300。参照图5和图7，将在配线衬底50上附着有第一及第二金属导热体层70及83的组装体安置在加热器61上，并使第二金属导热体层83的第二表面83b朝着加热器61的表面。在此，在配线衬底50及第一金属导热体层70的中心部形成有相互连接的孔区36。
然后，将集成电路芯片40对准并保持在孔区36上。这时，从真空孔62并通过孔84作用于集成电路芯片40上的真空吸力，使集成电路芯片40的第一表面40a与第二金属导热体层83的第一表面83a直接接触。
之后，按照图3所示的关于制造插件100的上述方法进行导线接合、密封及安装焊锡球等工序。
使用图7所示的插件300，可获得与图3所示的插件100相同的效果。但是，由于在集成电路芯片40的第一表面40a上具有箔状或销状的第二金属导热体层83，所以，同插件100相比，插件300更容易散发集成电路芯片产生的热量。实际上，为测试图7所示插件的散热特性而进行的模拟试验结果表明，在空气流速为2m/克的情况下，插件的热阻为7.8℃/W。并且，图7所示插件的厚度为1.2mm，其重量为图2所示插件的85％左右。
图8是表示本发明第四实施例的BGA插件400的剖面图。图8中未说明的符号，请参照上述图3所示插件的有关说明。
参照图8，BGA插件400包括用粘接剂92粘接在配线衬底50的第二表面50b内侧上的金属导热体层93。金属导热体层93具有附着在配线衬底50的第二表面上的第一表面93a和与该第一表面相对且露在外部的第二表面93b。此外，金属导热体层93最好是由铜、铝或银制成。当金属导热体层93由铜制成的情况下，为了防止被腐蚀，在第二表面93b上镀镍之类的材料，当由铝制成的情况下，在第二表面93b上可形成一层黑色防腐物(blackanodizing)。
在配线衬底50的中心部露着金属导热体层93的第一表面93a，同时形成有孔区36。集成电路芯片40位于孔区36的中心部，集成电路芯片40的第一表面40a通过粘接剂95附着在金属导热体层93的第一表面93a上。为了更好地排出集成电路芯片40产生的热量，这种粘接剂95最好含有银。
另一方面，为了防止因通过金属导热体层93和粘接剂92吸收水份而导致插件400产生裂纹和分层、且提高插件400的可靠性，在配线衬底50的第二表面50b的外侧部形成介质层96。介质层96的内侧末端部与金属导热体层93的末端部接触。另外，介质层96最好是由焊料抗蚀剂、聚酰亚胺或环氧构成。
下面说明制造插件400的方法。为了制造图8所示的插件400，仍使用图5所示的加热器61。参照图5和图8，把在配线衬底50的第二表面50b上附着有金属导热体层93和介质层96的组装体，放置在设有真空孔62的加热器61上，并使金属导热体层93的第二表面93b与介质层96的表面朝向加热器的表面。在配线衬底50的中心部形成有孔区36。在加热器61上放置该组装体时，必须使金属导热体层93的第二表面93b完全封住加热器61的真空孔62。
然后，由连接在加热器61上的真空装置工作而产生的真空吸力，通过真空孔62作用于金属导热体层93的第二表面93a上，使组装体保持在加热器61的表面上。
之后，在组装体因真空吸力而保持在加热器61表面上的状态下，按照关于制造图3所示插件100的上述方法，进行导线接合、密封及安装焊锡球等工序。
由于在集成电路芯片40的侧面没有设金属导热体层，所以，可进一步减小图8所示插件400的厚度和重量。此外，由于将薄的金属导热体层93作为散热器附着于集成电路芯片40的第一表面40a上，所以，预计散热能力也比图3、图6及图7所示的插件好。制造插件400时与图3、图6及图7所示的插件100、200及300的情况不同，在制造该插件时，集成电路芯片40通过粘接剂95被粘在金属导热体层93上之后，再将配线衬底50和集成电路芯片40放置并定位在加热器62上。但是，导线接合及密封工序是如图3、图6及图7所示地在加热器62上进行的。因此，在制造BGA插件400时，不需要铸型(mold)工序及特殊(singulation)工序，所以可缩短制造时间、降低设备投资及生产成本。此外，图8所示的插件400厚约1.2mm，其重量为图2所示插件的90％左右。
图9是表示评价上述第一至第三实施例的插件散热特性的模拟试验结果的曲线图。在图9中，纵轴为热阻(℃/W)、横轴为空气流速(m/克)。曲线A表示对本发明第一实施例的插件进行测试的结果，曲线B是对第二实施例、曲线C是对第三实施例、曲线D是对第四实施例的插件进行测试的结果。从图9可知，在本发明第一实施例的插件中，尽管在集成电路芯片后面没附着散热器，但仍显示了空气流速为2米/克的情况下的小于15.8℃/W的良好热阻特性。第一实施例插件的这种热阻值，对于排散由集成电路产生的热量来说是充分的值。并且，本发明第二实施例的插件显示出在空气流速为2米/克的情况下的约为6.3℃/W的最好热阻特性值，本发明第三实施例的插件显示出在空气流速为2米/克的情况下的约为7.8℃/W的热阻值。最后，本发明第四实施例的插件显示出在空气流速为2米/克的情况下的6.5℃/W的热阻特性。
图10是将本发明的图9所示的热阻值换算为功率分散特性值(powerdissipation)而表示的曲线图。图10中，纵轴为功率分散值(watts)，横轴为空气流速(米/克)。曲线E表示本发明第一实施例的插件的功率分散特性，曲线F表示第二实施例的插件、曲线G表示第三实施例的插件、曲线H表示第四实施例的插件的测试结果。从图10可知，本发明的插件在空气流速为2米/克的情况下都显示出大于3.2W的良好的功率分散特性。
图11A～图11C是表示本发明第一实施例的插件中的焊接金属导线的特性的曲线图，图11A表示接合力试验(bond pull test)结果，图11B表示球剪切力试验(ball shear test)结果，图11C表示回路高度(loop height)的测定结果。在进行这种测试之前，要在图5所示的加热器上进行导线接合，在导线接合时使用韩国K & S公司制造的K & S1488 Turbo金属导线接合剂、韩国MikyeongSa公司生产的直径为1.3mils的冷拉钢丝、以及市场上销售的名为Micro Swiss6mil Tip的毛细管(capillary)。并且，导线接合温度为180℃，第一根金属导线及第二根金属导线的时间均为25ms，第一根金属导线的功率为60mW、第二根金属导线的功率为120mW，第一根金属导线的力为45g、第二根金属导线的力为110g。
从图11A可知，在接合力试验中，通过用超过曲线J所示的最小基准值5g的力对曲线I所示的21个试样进行试验，证明导线接合很牢固。从图11B可知，对曲线K所示的21个试样进行球剪切力试验时，全部通过了用曲线L所示的最小基准值30g的力进行的试验。此外，从图11C可知，曲线M所示的22根金属导线试样都为小于曲线N所示基准值10mils的合格品。
如上所述，从图11A～11C的结果来看，在图5所示的加热器上利用真空吸力固定集成电路芯片的状态下，导线接合操作对插件的焊接金属导线的特性无任何不良影响，从而证明能够获得理想的导线接合结果。
图12A～12C是表示本发明第一实施例的插件的密封特性的曲线图，图12A表示密封高度(encapsulation height)的测定结果，图12B表示金属导线偏移量(wire sweeping)的测定结果，图12C表示密封空隙(void)的测定结果。在进行这些测定之前，在图5所示的加热器上对已进行导线接合的插件进行密封时，使用了以商品名CAMALOT5000销售的配合系统(Dispense SysTem)和以商品名Hysol 4451/4450销售的阻塞/填充(Dam/Fill)材料。密封温度为80℃，密封压力为1.4bar。
从图12A可知，曲线O表示的22个试样全部小于曲线P所示的密封高度基准值16mm。从图12B可知，对曲线Q所示的22个试样进行金属导线偏移测定，都不超过曲线R所示的基准值5.0％。从图12C可知，用曲线S所示的22个试样做试验，都不超过曲线T所示的密封空隙率基准值5.0％。以上对密封特性测定的结果表明，即使在利用真空吸力将集成电路芯片固定在图5所示的加热器上的状态下进行密封，也不会给插件的密封特性带来任何不良影响，从而密封操作是成功的。
图13A～13C是用本发明第二实施例的插件来说明焊接金属导线特性的曲线图，图13A表示附着力试验(bond pull test)的结果，图13B表示球剪切力试验(ball shear test)的结果，图13C表示回路系统(loop)高度的测定结果。在做这些试验之前，要在图5所示的加热器上进行导线接合，在这道工序中使用了韩国K & S公司制造的K & S 1488 Turbo金属导线接合剂、韩国Mikyeong Sa公司制造的直径为1.3mils的冷拉钢丝及商品名为STP的市场上销售的毛细管(capillary)。导线接合温度为220℃，第一根金属导线的导线接合时间为25ms、第二根金属导线的导线接合时间为30ms，第一根金属导线及第二根金属导线的导线接合功率都为60mW，第一根金属导线的力为45g，第二根金属导线的力为55g。
从图13A可知，在结合力试验中，曲线U所示的21个试样都超过了曲线V所示的最小基准值5g，从而很坚固地进行了导线接合。从图13B可知，进行球剪断试验时，曲线W所示的21个试样超过了曲线X所示的最小基准值30g。此外，从图13C可知，曲线Y所示的22个试样都合格，都小于曲线Z所示的基准值10mils。以上结果证明，在利用真空吸力在图5所示的加热器上固定集成电路芯片的状态下进行导线接合时，可获得较成功的导线接合结果。
图14A～图14C表示本发明第二实施例的插件密封特性，图14A表示密封高度(encapsulation height)的测定结果，图14B表示金属导线偏移(wiresweeping)状况的测定结果，图14C表示密封空隙(Void)的测定结果。进行这些测定之前，在图5所示的加热器上密封导线接合后的插件时，使用了商品名为CAMALOT5000的配合系统(Dispense System)和商品名为Hysol4451/4450的阻塞/填充(Dam/Fill)材料。并且，密封温度为80℃，密封压力为1.5bar。
从图14A可知，曲线A1所示的22个试样全部小于曲线B1所示的密封高度基准值16mils。此外，从图13B可知，在金属导线偏移测定中，曲线C1所示的22个试样都小于曲线D1所示的基准值5.0％。从图14C可知，曲线E1所示的22个试样都小于曲线F1所示的密封空隙率基准值5.0％。图14A～图14C所示的密封特性测定结果证明，即使在利用真空吸力将集成电路芯片固定在图5所示的加热器上的状态下进行密封，也不会对插件的密封特性产生任何不良影响，从而成功地进行了密封。
图15A～图15C是表示本发明第二实施例插件的球安装(ball mount)特性的曲线图，图15A表示插件挠曲(package warpige)的测定结果，图15B表示焊锡球的剪切力(solder ball shear)测定结果，图15C表示平坦度(coplanarity)的测定结果。进行这些测定之前，在将焊锡球安装到被密封的插件上的时候，使用了商品名为SHIBUYA SBM-230的球固定件、商品名为VITRONICSSMD-522N的炉子、商品名为ACCEL MICROCEL2的焊药清除器、以及商品名为SENJU 63Sn/37Pb的焊锡球。此外，炉子的峰值温度为225±5℃，清除焊药的时间为洗涤120秒、冲洗120秒、干燥180秒。
从图15A可知，曲线G1所示的12个试样都小于曲线H1所示的插件挠曲基准值5.0mils。此外，从图15B可知，曲线J1所示的22个焊锡球试样均符合曲线K1所示的1kg以下的剪切力基准值。从图15C可知，曲线L1及L2所示的、对每一个平坦面测定24个试样而对两个平坦面测定的48个试样，全部符合曲线M1表示的6mils以下的平坦度基准值。图15A～图15C所示的结果证明，焊锡球成功地安装在本发明第二实施例的插件上。
在本发明中，对第三实施例及第四实施例的插件未进行导线接合特性、密封特性及焊锡球安装特性等方面的试验或测定。虽然本发明的发明者们未做这种试验或测定，然而第三实施例及第四实施例的插件具有附着在集成电路芯片的第二表面上的散热器，这与第二实施例插件的构造类似，因此，预计具有同第二实施例的插件类似的导线接合特性、密封特性及焊锡球安装特性。
如上所述，根据本发明的BGA插件的结构是，集成电路芯片露在外部、或在集成电路芯片表面上附着有较薄的导热性销子或箔。因此，本发明插件的散热能力强，而且重量轻、厚度薄，制造成本低。
以上是基于理想实施例说明了本发明，但同行业者可在不脱离本发明宗旨的范围内，对上述实施例进行多种变更和修改。

Claims (38)

1.一种封装集成电路元件，其特征在于，包括：配线衬底，具有一层以上的传导性追迹层和一层以上的绝缘层，并具有第一表面和同所述第一表面相对且形成有多个电气接点的第二表面；一层以上的金属导热体层，具有附着在所述配线衬底的第一表面上的第一表面和露在外部的第二表面；贯通孔区，形成于所述配线衬底和金属导热体层上；集成电路芯片，位于所述孔区内，具有露在外部的第一表面和同所述第一表面相对且形成有焊盘的第二表面；多根焊接金属导线，使所述焊盘与所述传导性追迹层电气连接；密封剂(encapsulation)，将所述多根焊接金属导线和集成电路芯片密封起来，并将所述孔区埋入。
2.如权利要求1所述的封装集成电路元件，其特征在于，所述集成电路芯片通过作用于所述集成电路芯片的第一表面上的真空吸力而被对准固定在所述孔区内，在保持所述真空吸力的状态下，通过所述多根金属导线将集成电路芯片的焊盘与所述传导性追迹层电气连接。
3.如权利要求1所述的封装集成电路元件，其特征在于，所述金属导热体层由从铜、铝及银中选择的材料制成。
4.如权利要求1所述的封装集成电路元件，其特征在于，所述传导性追迹层由铜构成。
5.如权利要求1所述的封装集成电路元件，其特征在于，所述孔区具有方形横截面，还具有横截面为圆形的耳部。
6.如权利要求1所述的封装集成电路元件，其特征在于，所述电气接点是焊锡球。
7.一种封装集成电路元件，其特征在于，包括：配线衬底，具有一层以上的传导性追迹层和一层以上的绝缘层，并具有第一表面和同所述第一表面相对且形成有多个电气接点的第二表面；一层以上的第一金属导热体层，具有附着在所述配线衬底的第一表面上的第一表面和同所述第一表面相对的第二表面；第二金属导热体层，具有附着在所述第一金属导热体层的第二表面上的第一表面和同所述第一表面相对且露在外部的第二表面；孔区，形成在所述配线衬底和第一金属导热体层上，且使所述第一金属导热体层的第一表面露出；集成电路芯片，位于所述孔区内，并具有附着在所述第二金属导热体层的第一表面上的第一表面和同所述第一表面相对且形成有焊盘的第二表面；多根焊接金属导线，将所述焊盘与所述传导性追迹层电气连接；密封剂，将所述多根焊接金属导线及集成电路芯片密封起来，并将所述孔区埋入。
8.如权利要求7所述的封装集成电路元件，其特征在于，所述集成电路芯片通过作用于所述集成电路芯片的第一表面上的真空吸力而被对准固定在所述孔区内，并在保持所述真空吸力的状态下，通过所述多根金属导线将集成电路芯片的焊盘与所述传导性追迹层电气连接。
9.如权利要求7所述的封装集成电路元件，其特征在于，所述第一及第二金属导热体层中的至少一层是由从铜、铝及银中选择的材料制成。
10.如权利要求7所述的封装集成电路元件，其特征在于，所述传导性追迹层由铜构成。
11.如权利要求7所述的封装集成电路元件，其特征在于，所述孔区具有方形横截面，还具有横截面为圆形的耳部。
12.如权利要求7所述的封装集成电路元件，其特征在于，所述电气接点是焊锡球。
13.如权利要求7所述的封装集成电路元件，其特征在于，所述第二金属导热体层的整个第一表面上涂有粘接剂。
14.一种封装集成电路元件，其特征在于，包括：配线衬底，具有一层以上的传导性追迹层和一层以上的绝缘层，并具有第一表面和同所述第一表面相对且形成有多个电气接点的第二表面；一层以上的第一金属导热体层，具有附着在所述配线衬底的第一表面上的第一表面和同所述第一表面相对的第二表面；第二金属导热体层，具有附着在所述第一金属导热体层的第二表面上的第一表面和同所述第一表面相对且露在外部的第二表面，并在中心部位形成有孔；孔区，形成于所述配线衬底和第一金属导热体层上，并使所述第二金属导热体层的第一表面露出；集成电路芯片，位于所述孔区内的中心部，其宽度大于第二金属导热体层的孔径，并具有同所述第二金属导热体层的第一表面直接接触的第一表面和同所述第一表面相对且形成有焊盘的第二表面；多根焊接金属导线，将所述焊盘与传导性追迹层电气连接；密封剂，将所述多根焊接金属导线和所述集成电路芯片密封起来，同时将孔区埋入。
15.如权利要求14所述的封装集成电路元件，其特征在于，利用通过所述第二金属导热体层的孔而作用于所述集成电路芯片的第一表面上的真空吸力，将所述集成电路芯片对准固定在所述孔区内，并在保持所述真空吸力的状态下，通过所述多根金属导线将集成电路芯片的焊盘与传导性追迹层电气连接。
16.如权利要求14所述的封装集成电路元件，其特征在于，所述第一及第二金属导热体层中的至少一层由从铜、铝及银中选择的材料制成。
17.如权利要求14所述的封装集成电路元件，其特征在于，所述传导性追迹层由铜构成。
18.如权利要求14所述的封装集成电路元件，其特征在于，所述孔区具有方形横截面，还具有横截面为圆形的耳部。
19.如权利要求14所述的封装集成电路元件，其特征在于，所述电气接点是焊锡球。
20.如权利要求14所述的封装集成电路元件，其特征在于，在所述第一金属导热体层与第二金属导热体层之间涂有粘接剂。
21.一种封装集成电路元件，其特征在于，包括：配线衬底，具有一层以上的传导性追迹层和一层以上的绝缘层，还具有第一表面和同所述第一表面相对且形成有多个电气接点的第二表面；介质体层，附着在所述配线衬底的第一表面的外侧部分上；金属导热体层，具有第一表面和同所述第一表面相对的第二表面，并与所述介质体层的内侧末端部接触，同时，第一表面附着在配线衬底的第一表面的内侧部分上；孔区，形成于所述配线衬底的中心部，并使所述金属导热体层的第一表面露出；集成电路芯片，位于所述孔区内，具有附着在所述配线衬底的第一表面上的第一表面和同所述第一表面相对且形成有多个焊盘的第二表面；多根焊接金属导线，将所述焊盘与传导性追迹层电气连接；密封剂，将所述多根焊接金属导线及集成电路芯片密封起来，并将所述孔区埋入。
22.如权利要求21所述的封装集成电路元件，其特征在于，所述配线衬底通过作用于所述配线衬底的第一表面上的真空吸力而被对准固定在加热器上，并在保持所述真空吸力的状态下，通过所述多根金属导线将集成电路芯片的焊盘与传导性追迹层电气连接。
23.如权利要求21所述的封装集成电路元件，其特征在于，所述金属导热体层由从铜、铝及银中选择的材料制成。
24.如权利要求21所述的封装集成电路芯片，其特征在于，所述传导性追迹层由铜构成。
25.如权利要求21所述的封装集成电路芯片，其特征在于，所述孔区具有方形横截面，还具有横截面为圆形的耳部。
26.如权利要求21所述的封装集成电路元件，其特征在于，所述电气接点是焊锡球。
27.如权利要求21所述的封装集成电路元件，其特征在于，集成电路芯片通过含银的粘接剂被粘接在所述金属导热体层上。
28.如权利要求21所述的封装集成电路元件，其特征在于，所述介质体层由从焊料抗蚀剂、聚酰亚胺、以及环氧中选择的材料制成。
29.一种封装集成电路元件的制造方法，其特征在于，包括以下工序：准备加热器的工序，所述加热器上形成有用于将真空吸力作用于表面上的真空孔，并在真空孔上连接有真空发生装置；安置工序，将包含配线衬底、以及附着在所述配线衬底的后表面上的金属导热体层且在所述配线衬底和所述金属导热体层的中心部设有贯通孔区的组装体，安置在所述加热器的表面上，并使所述真空孔位于所述贯通孔区的中心部；对准工序，利用所述真空发生装置并通过所述加热器的真空孔将真空吸力作用于集成电路芯片表面上，将所述集成电路芯片对准于所述孔区的内部；连接工序，在保持所述真空吸力的状态下，在所述加热器上用焊接金属导线将所述配线衬底与所述集成电路芯片连接起来；密封工序，用密封剂将孔区埋入，同时将所述焊接金属导线和所述集成电路芯片密封起来。
30.如权利要求29所述的封装集成电路元件，其特征在于，所述配线衬底由将绝缘层置于其间的多层传导性追迹层构成。
31.一种封装集成电路元件，其特征在于，是利用权利要求29所述的方法制造的。
32.如权利要求29所述的封装集成电路元件的制造方法，其特征在于，在所述密封工序之后，还包括将另外的金属导热体层附着在所述集成电路芯片的表面及配线衬底的表面上的工序。
33.一种封装集成电路元件，其特征在于，是利用权利要求32所述方法制造的。
34.如权利要求29所述的封装集成电路元件的制造方法，其特征在于，在所述密封工序之后，还包括把焊锡球安装到所述配线衬底上的工序。
35.一种封装集成电路元件的制造方法，其特征在于，包括下述工序：准备加热器的工序，在所述加热器上形成有使真空吸力作用于表面上的真空孔，并在所述真空孔上连接有真空发生装置；安置工序，把组装体安置在所述加热器的表面上，并且，以使所述第二金属导热体层的孔与所述真空孔相连通的方式把所述散热器与所述加热器的表面接触，所述组装体包含配线衬底、附着在所述配线衬底的后表面上的第一金属导热体层、以及附着在所述第一金属导热体层的后表面上且具有孔的第二金属导热体层，并在所述配线衬底和第一金属导热体层的中心部设有同所述第二金属导热体层的孔相互连通且使第二金属导热体层的部分表面露出的孔区；对准工序，利用真空发生装置并通过所述加热器的真空孔和所述第二金属导热体层的孔将真空吸力作用于集成电路芯片的表面上，从而将集成电路芯片对准于所述孔区的内部；连接工序，在保持所述真空吸力的加热器上，用焊接金属导线将所述配线衬底与所述集成电路芯片连接起来；密封工序，用密封剂将所述孔区埋入，同时将所述焊接金属导线和所述集成电路芯片密封起来。
36.如权利要求35所述的封装集成电路元件的制造方法，其特征在于，所述配线衬底由将绝缘层置于其间的多层传导性追迹层构成。
37.如权利要求35所述的封装集成电路元件的制造方法，其特征在于，在所述密封工序之后，还包括将焊锡球安装到所述配线衬底的整个面上的工序。
38.一种封装集成电路元件，其特征在于，是利用权利要35所述的方法制造的。
CNB981079326A 1997-05-17 1998-05-06 封装集成电路元件及其制造方法 Expired - Fee Related CN100365804C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19145/97 1997-05-17
KR1019970019145A KR19980083734A (ko) 1997-05-17 1997-05-17 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
KR1019970019144A KR100220249B1 (ko) 1997-05-17 1997-05-17 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
KR19144/97 1997-05-17

Publications (2)

Publication Number Publication Date
CN1199927A true CN1199927A (zh) 1998-11-25
CN100365804C CN100365804C (zh) 2008-01-30

Family

ID=26632739

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981079326A Expired - Fee Related CN100365804C (zh) 1997-05-17 1998-05-06 封装集成电路元件及其制造方法

Country Status (6)

Country Link
US (1) US6060778A (zh)
JP (1) JP3407184B2 (zh)
CN (1) CN100365804C (zh)
DE (1) DE19821715B4 (zh)
GB (2) GB2325340B (zh)
TW (1) TW449844B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319139C (zh) * 2004-12-01 2007-05-30 中国电子科技集团公司第二十四研究所 硅基传感器可动件局部真空密封保护结构的制作方法
CN1327514C (zh) * 2003-10-01 2007-07-18 松下电器产业株式会社 配线衬底及其制造方法
CN100364074C (zh) * 2003-04-29 2008-01-23 半导体元件工业有限责任公司 低型面高度包装的半导体器件的制造方法
CN100433278C (zh) * 2004-10-29 2008-11-12 矽品精密工业股份有限公司 散热型封装结构及其制造方法
CN100446200C (zh) * 2005-02-28 2008-12-24 矽品精密工业股份有限公司 散热型封装结构及其制法
CN100481420C (zh) * 2005-09-08 2009-04-22 南茂科技股份有限公司 堆叠型芯片封装结构、芯片封装体及其制造方法
CN1917142B (zh) * 2002-08-30 2010-06-16 日本电气株式会社 半导体器件制造装置
CN101494205B (zh) * 2008-01-23 2011-02-02 瑞鼎科技股份有限公司 集成电路封装体及其制造方法
US7903410B2 (en) 2007-02-15 2011-03-08 Samsung Electro-Mechanics Co., Ltd. Package board and method for manufacturing thereof
CN102867814A (zh) * 2011-07-06 2013-01-09 鸿富锦精密工业（深圳）有限公司 芯片封装体
CN104900609A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构
CN105070694A (zh) * 2015-08-24 2015-11-18 中国科学院国家空间科学中心 一种暴露芯片衬底面的封装方法

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
US6433360B1 (en) 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
US6982478B2 (en) * 1999-03-26 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6384471B1 (en) * 1999-05-10 2002-05-07 Bull S.A. Pbga package with integrated ball grid
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3416737B2 (ja) * 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
US6365967B1 (en) * 1999-05-25 2002-04-02 Micron Technology, Inc. Interconnect structure
US6196002B1 (en) * 1999-06-24 2001-03-06 Advanced Micro Devices, Inc. Ball grid array package having thermoelectric cooler
JP3427352B2 (ja) 1999-08-24 2003-07-14 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板
JP2001077301A (ja) 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US6686652B1 (en) 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
US6399415B1 (en) 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US6576494B1 (en) 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
DE10042839B4 (de) * 2000-08-30 2009-01-29 Infineon Technologies Ag Elektronisches Bauteil mit Wärmesenke und Verfahren zu seiner Herstellung
US6624005B1 (en) 2000-09-06 2003-09-23 Amkor Technology, Inc. Semiconductor memory cards and method of making same
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
TW466723B (en) * 2000-12-01 2001-12-01 Siliconware Precision Industries Co Ltd Super thin package having high heat-dissipation property
US6564454B1 (en) 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6486537B1 (en) * 2001-03-19 2002-11-26 Amkor Technology, Inc. Semiconductor package with warpage resistant substrate
AU2007203504B2 (en) * 2001-03-21 2010-05-27 United Test Center Inc Semi Conductor Device and Method for Fabricating The Same
TW579581B (en) * 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6475327B2 (en) * 2001-04-05 2002-11-05 Phoenix Precision Technology Corporation Attachment of a stiff heat spreader for fabricating a cavity down plastic chip carrier
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6967124B1 (en) 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US6651869B2 (en) * 2001-09-21 2003-11-25 Intel Corporation Methods and electronic board products utilizing endothermic material for filling vias to absorb heat during wave soldering
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
SG102640A1 (en) * 2001-10-11 2004-03-26 Ultratera Corp Semiconductor device and method for fabricating the same
US6762489B2 (en) 2001-11-20 2004-07-13 International Business Machines Corporation Jogging structure for wiring translation between grids with non-integral pitch ratios in chip carrier modules
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
US6982485B1 (en) 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US6576998B1 (en) 2002-02-28 2003-06-10 Amkor Technology, Inc. Thin semiconductor package with semiconductor chip and electronic discrete device
US6683795B1 (en) 2002-04-10 2004-01-27 Amkor Technology, Inc. Shield cap and semiconductor package including shield cap
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
KR100475079B1 (ko) * 2002-06-12 2005-03-10 삼성전자주식회사 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
US7042072B1 (en) 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
US6747352B1 (en) 2002-08-19 2004-06-08 Amkor Technology, Inc. Integrated circuit having multiple power/ground connections to a single external terminal
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
TW563895U (en) * 2003-03-06 2003-11-21 Advanced Semiconductor Eng Thin type ball grid array package
US6833619B1 (en) * 2003-04-28 2004-12-21 Amkor Technology, Inc. Thin profile semiconductor package which reduces warpage and damage during laser markings
CN100369243C (zh) * 2003-08-22 2008-02-13 矽品精密工业股份有限公司 具有散热结构的半导体封装件
US7368810B2 (en) 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
US20050051893A1 (en) * 2003-09-05 2005-03-10 Taiwan Semiconductor Manufacturing Co. SBGA design for low-k integrated circuits (IC)
TWI239603B (en) * 2003-09-12 2005-09-11 Advanced Semiconductor Eng Cavity down type semiconductor package
US6936922B1 (en) 2003-09-26 2005-08-30 Amkor Technology, Inc. Semiconductor package structure reducing warpage and manufacturing method thereof
TWI232561B (en) * 2003-10-17 2005-05-11 Advanced Semiconductor Eng Substrate having bond pads for bonding redundant solder beads
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
US7009296B1 (en) 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
WO2006025084A1 (ja) 2004-08-30 2006-03-09 Spansion Llc 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7429799B1 (en) 2005-07-27 2008-09-30 Amkor Technology, Inc. Land patterns for a semiconductor stacking structure and method therefor
US8624129B2 (en) * 2006-01-12 2014-01-07 Samsung Electronics Co., Ltd. Method of attaching a high power surface mount transistor to a printed circuit board
US7675157B2 (en) 2006-01-30 2010-03-09 Marvell World Trade Ltd. Thermal enhanced package
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US20080083981A1 (en) * 2006-06-07 2008-04-10 Romig Matthew D Thermally Enhanced BGA Packages and Methods
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US8859333B2 (en) * 2006-12-12 2014-10-14 Lsi Corporation Integrated circuit package and a method for dissipating heat in an integrated circuit package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
JPWO2008096450A1 (ja) * 2007-02-09 2010-05-20 パナソニック株式会社 回路基板、積層回路基板および電子機器
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US20090096076A1 (en) * 2007-10-16 2009-04-16 Jung Young Hy Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
US20090306811A1 (en) * 2008-06-06 2009-12-10 Raytheon Company Ball grid array cleaning system
KR101481405B1 (ko) * 2008-06-12 2015-01-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
JPWO2010095367A1 (ja) * 2009-02-19 2012-08-23 日本電気株式会社 真空封止パッケージ、真空封止パッケージを有するプリント回路基板、電子機器、及び真空封止パッケージの製造方法
US8097956B2 (en) * 2009-03-12 2012-01-17 Apple Inc. Flexible packaging for chip-on-chip and package-on-package technologies
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
KR101630394B1 (ko) * 2010-03-08 2016-06-24 삼성전자주식회사 패키지 기판, 이를 구비한 반도체 패키지 및 반도체 패키지의 제조방법
US8654538B2 (en) * 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
TWI440228B (zh) * 2011-09-29 2014-06-01 Viking Tech Corp Light emitting diode package structure and manufacturing method thereof
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9543197B2 (en) 2012-12-19 2017-01-10 Intel Corporation Package with dielectric or anisotropic conductive (ACF) buildup layer
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9508635B2 (en) * 2013-06-27 2016-11-29 STATS ChipPAC Pte. Ltd. Methods of forming conductive jumper traces
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN104701190A (zh) * 2013-12-06 2015-06-10 毅宝力科技有限公司 制造腔向下制作载体的系统和方法
KR102595276B1 (ko) 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
CN106971993B (zh) * 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
CN106298696B (zh) * 2016-08-22 2018-10-09 陶乐敏 一种悬架式的集成电路封装机构
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10832991B1 (en) * 2019-05-07 2020-11-10 Texas Instruments Incorporated Leadless packaged device with metal die attach
FR3098646B1 (fr) * 2019-07-11 2022-03-25 Thales Sa Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
CN112307710B (zh) * 2020-12-21 2021-04-02 北京智芯仿真科技有限公司 一种系统级集成电路的直流压降分析方法及系统

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630172A (en) * 1983-03-09 1986-12-16 Printed Circuits International Semiconductor chip carrier package with a heat sink
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
GB2189084B (en) * 1986-04-10 1989-11-22 Stc Plc Integrated circuit package
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
JPH04119653A (ja) * 1990-09-11 1992-04-21 Toppan Printing Co Ltd 集積回路素子
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH05102212A (ja) * 1991-10-04 1993-04-23 Seiko Epson Corp 配線基板
JPH05283553A (ja) * 1992-03-30 1993-10-29 Nec Corp 混成集積回路装置
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5672909A (en) * 1995-02-07 1997-09-30 Amkor Electronics, Inc. Interdigitated wirebond programmable fixed voltage planes
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
KR100244090B1 (ko) * 1995-08-07 2000-02-01 김규현 패키지형 집적회로장치와 그 제조방법
JP2814966B2 (ja) * 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
JPH09129784A (ja) * 1995-10-27 1997-05-16 Fuji Xerox Co Ltd 半導体装置およびその製造方法
KR100201380B1 (ko) * 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917142B (zh) * 2002-08-30 2010-06-16 日本电气株式会社 半导体器件制造装置
CN100364074C (zh) * 2003-04-29 2008-01-23 半导体元件工业有限责任公司 低型面高度包装的半导体器件的制造方法
CN1327514C (zh) * 2003-10-01 2007-07-18 松下电器产业株式会社 配线衬底及其制造方法
CN100433278C (zh) * 2004-10-29 2008-11-12 矽品精密工业股份有限公司 散热型封装结构及其制造方法
CN1319139C (zh) * 2004-12-01 2007-05-30 中国电子科技集团公司第二十四研究所 硅基传感器可动件局部真空密封保护结构的制作方法
CN100446200C (zh) * 2005-02-28 2008-12-24 矽品精密工业股份有限公司 散热型封装结构及其制法
CN100481420C (zh) * 2005-09-08 2009-04-22 南茂科技股份有限公司 堆叠型芯片封装结构、芯片封装体及其制造方法
US7903410B2 (en) 2007-02-15 2011-03-08 Samsung Electro-Mechanics Co., Ltd. Package board and method for manufacturing thereof
CN101246861B (zh) * 2007-02-15 2011-07-27 三星电机株式会社 封装板
CN101494205B (zh) * 2008-01-23 2011-02-02 瑞鼎科技股份有限公司 集成电路封装体及其制造方法
CN102867814A (zh) * 2011-07-06 2013-01-09 鸿富锦精密工业（深圳）有限公司 芯片封装体
CN104900609A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构
CN104900609B (zh) * 2014-03-05 2018-07-20 台达电子国际（新加坡）私人有限公司 封装结构
CN105070694A (zh) * 2015-08-24 2015-11-18 中国科学院国家空间科学中心 一种暴露芯片衬底面的封装方法

Also Published As

Publication number Publication date
JPH1145956A (ja) 1999-02-16
TW449844B (en) 2001-08-11
DE19821715B4 (de) 2005-12-29
CN100365804C (zh) 2008-01-30
GB2325340A (en) 1998-11-18
GB2325340B (en) 2002-09-11
GB0212903D0 (en) 2002-07-17
JP3407184B2 (ja) 2003-05-19
GB9806078D0 (en) 1998-05-20
US6060778A (en) 2000-05-09
DE19821715A1 (de) 1999-01-28

Similar Documents

Publication Publication Date Title
CN1199927A (zh) 封装集成电路元件及其制造方法
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6223429B1 (en) Method of production of semiconductor device
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
US8304897B2 (en) Thermal interface material design for enhanced thermal performance and improved package structural integrity
CN102479762B (zh) 散热增益型半导体组件
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US8169067B2 (en) Low profile ball grid array (BGA) package with exposed die and method of making same
US20070273023A1 (en) Integrated circuit package having exposed thermally conducting body
JPH08500469A (ja) 多重チップ・モジュールを組み込んだ金属電子パッケージ
CN103915405B (zh) 半导体器件和制造半导体器件的方法
CN1191629C (zh) 引线框、半导体装置及其制造方法、电路基板和电子装置
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1129184C (zh) 用于半导体器件的引线框架
US5548087A (en) Molded plastic packaging of electronic devices
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
JP3938017B2 (ja) 電子装置
CN213601858U (zh) 一种芯片电极焊接互联密集型封装结构
CN221596436U (zh) 一种多芯片的塑料封装结构
TW200423349A (en) Chip package structure
CN2528112Y (zh) 多板平面球格阵列封装体
CN1209801C (zh) 具有接地参考电位功能的散热板用于散热型芯片塑料封装的制法
CN1260792C (zh) 一种薄型集成电路的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HAIRYOKSA SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Hairyoksa Semiconductor Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hyundai Electronics Industries Co., Ltd.

ASS Succession or assignment of patent right

Owner name: 658868 NEW BRUNSWICK, INC.

Free format text: FORMER OWNER: HAIRYOKSA SEMICONDUCTOR CO., LTD.

Effective date: 20120611

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120611

Address after: new brunswick

Patentee after: Hynix Semiconductor Inc.

Address before: Gyeonggi Do, South Korea

Patentee before: Hairyoksa Semiconductor Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY N.B.868 INC.

Free format text: FORMER NAME: 658868 NEW BRUNSWICK, INC.

CP01 Change in the name or title of a patent holder

Address after: new brunswick

Patentee after: Covenson wisdom N.B.868 company

Address before: new brunswick

Patentee before: Hynix Semiconductor Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20160506

CF01 Termination of patent right due to non-payment of annual fee