[go: up one dir, main page]

CN1193194A - 有特定掺杂层的光电元件 - Google Patents

有特定掺杂层的光电元件 Download PDF

Info

Publication number
CN1193194A
CN1193194A CN97125281A CN97125281A CN1193194A CN 1193194 A CN1193194 A CN 1193194A CN 97125281 A CN97125281 A CN 97125281A CN 97125281 A CN97125281 A CN 97125281A CN 1193194 A CN1193194 A CN 1193194A
Authority
CN
China
Prior art keywords
layer
type
semiconductor layer
type semiconductor
photoelectric cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97125281A
Other languages
English (en)
Other versions
CN1156021C (zh
Inventor
松山深照
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1193194A publication Critical patent/CN1193194A/zh
Application granted granted Critical
Publication of CN1156021C publication Critical patent/CN1156021C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/164—Polycrystalline semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

有半导体结结构的光电元件,其特征是,所述半导体结结构有含元素周期表中Ⅳ族元素中的一种或一种以上元素的主要组分的非单晶材料构成的P型或n型掺杂层,所述掺杂层中有周期性分布的作为掺杂层主要组分的Ⅳ族元素的浓度减小的多个区域。所述半导体结结构有至少是由微晶半导体材料构成的基本上是本征型的半导体层。

Description

有特定掺杂层的光电元件
本发明涉及有特殊掺杂层的光电元件，特别涉及有特殊掺杂层构成的半导体结的光电元件，所述特殊掺杂层包括作为所述掺杂层的主要组分的属于元素周期表中第IV族的元素(以下把这种元素称作IV族元素)的浓度减小的多个区域，这些元素周期性地分布在所述掺杂层的里面里，它具有改进的光电元件特性。
下面把所述的IV族元素浓度减小区称作“IV族元素低浓度区”。
目前已有各种光电元件(太阳能电池)，作为把诸如太阳能转变成电能的光电转换器件，而实际应用。特别是，光电元件经常用作商业上和家庭用的电源。此外，它们有时还用作车辆和室内电源。
而且，还希望光电元件能成为取代烧油发电厂和核电站的未来电站，因为，它们能提供不造成用烧油发电时出现的CO2聚集的清洁能源，也没有核发电站的放射性废料和放射性材料，为此，对光电元件进行了各种研究。
这些光电元件(太阳能电池)包括单晶光电元件，多晶光片元件，非晶光电元件，铜铟硒化物光电元件和化合物半导体光电元件。
光电元件(太阳能电池)的技术基础是，利用有Pn结的半导体有源区中产生的光电动力技术。半导体有源区中，吸收光、如太阳光、吸收的光产生包括电子和空穴的光生载流子，光生载流子在pn结的内电场作用下漂移，因此，光电动力作为电功率而输出到外边。
目前已知的光电元件中，用单晶硅材料制成的光电元件发现有高可靠性和高光电转换效率(该光电元件以下将称作“单晶硅光电元件”)但是，单晶硅光电元件有以下将说明的缺点。即，由于它是用所谓的半导体晶片工艺制造的，其中所用的单晶硅材料是用CZ工艺进行晶体生长并使其价电子控制成P型或n型而制备的。所制成的单晶材料切割成厚度约为300μm的硅晶片，把硅晶片制成具有一层导电类型与硅晶片的导电类型相反的层。例如，用扩散给定的价电子控制剂方式形成有pn结的半导体有源区，因此其成本高到不能接受的程度。此外，由于制造单晶硅光电元件用的单晶硅材料是间接跃迁，对光的吸收小，因此，为了促进它吸收光，如吸收阳光，则必须使单晶硅光电元件有厚度至少是50μm的厚半导体有源区。而且，制造单晶硅光电元件用的单晶硅材料的禁带宽度为1.1ev，因此，在单晶硅光电元件中，不能充分利用阳光光谱中的短波长能量组分进行光电转换。此外，由于生长单晶所需的硅晶片尺寸有限，很难制成大面积的单晶硅光电元件。因此，要获得大量的电功率，必须把大量的单晶硅光电元件用布线的方式使其串并联在一起。此外，单晶硅光电元件在户外使用时，为了保护单晶硅光电元件不受各种气候条件造成的损坏。则必须进行价格昂贵的安装。按这种方式，每单元产生的能量的成本比现有的功率产生系统的成本高很多。
用多晶硅材料制成的光电元件(以下把这种光电元件称作“多晶硅光电元件”)也是已知的。多晶硅光电元件的优点是，它的生产成本低于单晶硅光电元件的生产成本。但多晶硅光电元件具有与单晶硅光电元件相同的缺点。特点是，制造多晶硅光电元件的多晶硅材料由于是间接跃迁，因而吸光性相当低，因此，与单晶硅光电元件一样，多晶硅光电元件必须要有厚的半导体有源区。此外，多晶硅光电元件的半导体有源区含有晶界，因此，多晶硅光电元件没有令人满意的光电元件特性。
考虑到以上问题，用非单晶材料，如非晶材料制成的光电元件(以下把这种光电元件称作非单晶光电元件)有聚光的优点，因此，可以用能接受的价格较容易地制成大面积的光电元件。这些非单晶光电元件中的某些元件已作为代替户外电源而进入实际应用。为改进其电功率发生性能对非单晶光电元件进行了各种研究。
就这种非单晶光电元件而言，可以认为是例如，用IV族元素四面体的非晶形半导体材料构成其光电力发生层的非晶形光电元件，IV族四面体的非晶形半导体材料如有非晶硅(a-Si)，非晶硅锗(a-SiGe)或非晶碳化硅(a-SiC)；和用包含II族和VI族元素的化合物半导体材料，如，CdS或Cu2S或包含III族和V族元素的化合物半导体材料，如，GaAs或GaAlAs，构成其光电力发生层的化合物半导体光电元件。其中，用上述这些非晶半导体材料制成其光电力发生层的所谓的薄膜非晶光电元件有单晶光电元件所不具有的各种优点，因此用它能比较容易地构成大面积的半导体膜，膜的厚度可以薄到希望的程度，并形成在适当的衬底上。
但是，这种非晶光电元件的缺点是，它的光电转换效率比单晶光电元件的转换效率低。按这种方式，为制成光电转换效率提高了的能用作日用电源的可靠非晶光电元件，进行了各种研究。
对提高非单晶光电元件的光电转换效率，提出了各种建议。例如，为了提高有Pin半导体结的非单晶光电元件的光电转换效率，现有的方法是，改善P型半导体层，i型半导体层，n型半导体层，透明电极层和背面电极层各构件层中每一层的性能。
美国2949498披露了一种提高光电转换效率的方法，它采用把多个有pn半导体结的光电池单元叠置的叠层结构。这种技术不仅用在非晶光电元件中，也能用在结晶光电元件中。按该技术，可用多个光电池单元有效地吸收太阳光光谱，而其中每个光电池单元的禁带宽度不同，因此，能增大开路电压(VOC)，由此提高发电效率。用叠置电池结构的该方法，使具有不同禁带宽度的多个光电池单元叠置，用所述的光电池单元吸收太阳光光谱各个能量分量，来提高光电转换效率。在该情况下，使位于光入射边上的每个光电池单元中的所述顶层制成其禁带宽度大于位于顶层下的底层的禁带宽度。
但是，用叠置电池结构的该技术中也与用单个电池结构的情况一样，为了获得所希望的光电转换效率，必须提高P型半导体层，i型半导体层，n型半导体层，透明电极层和背面电极层等构件层中每一层的性能。例如，必须把i型半导体层设计成，根据光电力产生层的结构，如单电池结构或叠置电池结构，使它有合适的禁带宽度。此外，必须尽可能大的减小局部状态，并提高光生载流子的迁移率。
除了为上述的有关改进i型半导体层的性能的建议之外，为了提高光电元件的光电转换效率，还提出了其它建议，例如，美国专利4254429和4377723提出在i型半导体层与P型半导体层或/和n型半导体层之间的界面结处设置缓变禁带的缓冲层技术。这里用缓冲层的目的如下可知。在用a-SiGe材料构成的i型半导体层与用a-Si材料构成的P型或n型半导体层的界面结，由于晶格常数不同，而出现了界面态，在界面结用给出的a-Si材料作缓冲层，以防止出现这种界面状态，使光生载流子有效地迁移，由此实现提高开路电压VOC的目的。
还提出一种建议，在构成i型半导体层时，改变部分a-SiGe材料中的硅原子与锗原子之间的组分比，在用a-SiGe材料构成的i型半导体层中设置所谓的缓变层，以改善i型半导体层的特性。特别是，例如，美国专利4816082中公开了一项技术，在其价电子受控的第1与第2半导体层之间设置i型半导体层的结构中，把i型半导体层制成有这种缓变禁带，使与光入射侧上的第1半导体层接触处的禁带宽度较大，随后，向中心位置逐渐减小，之后，朝第2半导体层逐渐增大。按该技术，借助内电场使由光冲击而产生的载流子分开，以提高光电转换效率。
还提出另一建议，给用a-Si或a-SiGe材料构成的i型半导体层中引入微量的P型价电子控制剂，由于i型层中带有轻微的n-型性能，因此能提高i型半导体层的空穴迁移率。
而且，就所谓的掺杂层，如P型半导体层或n型半导体层而言，要求高浓度的被激活的受主杂质或施主杂质，和小的掺杂层薄膜的激活能。为此，当形成Pin半导体结时，提供大的扩散势能(内建电势)，由此，使光电元件的开路电压VOC增大，结果，提高了光电转换效率。
由于掺杂层对产生光电电流基本上不起作用，因此，要求掺杂层最大限度地不阻止光入射到i型半导体层中(它的功能是产生光电电流)。在这一点上，对于具有大的光禁带宽度和薄厚度的掺杂层极其重要。
就掺杂层而言，还要求它具有与i型半导体层形成相同或不同Pin半导体结的能力，而且，半导体结中的界面态较少。
在叠置电池结构中，除上述要求外，还要求掺杂层有下述的性能。在有pn结或Pin半导体结的多个电池叠置的情况下，在P型和n型半导体层接触处会引起反向的半导体结部分。要求在该部分建立有欧姆特性和串联电阻的隧道结。
为使这种掺杂层有所述的性能，可以用构成掺杂层的现有材料和方法来构成掺杂层。
能用作掺杂层的这种构成材料的具体例是：Si，SiC，SiN，和SiO。形成掺杂层的方法的具体例是：RF等离子CVD，ECR等离子CVD，和光CVD。
特别是，就设置于相对光入射边而言的i型半导体层的背面上的掺杂层构成材料而言，考虑到膜层形成中的容易程度，最好选用非晶硅(a-Si)。就设置了i型半导体的光入射边上的掺杂层构成材料而言，应优选光吸收系数小的非晶碳化硅(a-SiC)材料，光吸收系数小和激活能小的微晶硅(μc-Si)材料。
现在，在例如用非晶碳化硅(a-SiC)材料构成的作为主要构件的掺杂层中，给所述的a-SiC材料掺入从H、C、N、O和卤族元素(X)构成的元素组中选出的元素，这些元素能增大禁带宽度和增加加入元素量，有可能减小掺杂层的光吸收系数，由此提高光电元件的短路电流JSC。但是，对能增大光禁带宽度任何一种所述元素而言，即使加入量增大，在光电元件的内建电势减小处的掺杂层的激活能也趋于增大，造成开路电压VOC下降。而且，当掺杂层的化学组分之间不同时和i型半导体层中的化学组分差增大时，掺杂层与i型半导体层之间界面处的界面态增加。
此外，就掺杂层而言，其中所含价电子控制剂(掺杂物)的浓度增大时，在光电元件内建(固有的)电势增大处的掺杂层的激活能减小，引起开路电压VOC增大。但是，随着掺杂层中所含杂质浓度增大，掺杂层的光禁带宽度减小，使掺杂层的光吸收系数增大，使此处的光电元件的短路电流JSC减小。
关于掺杂层的构成，要求最好用微晶材料而不用非晶材料构成掺杂层，因为前者与后者相比，前者的光吸收系数较小，光禁带宽度较大，激活能较小。但是，用微晶材料构成掺杂层时，存在以下将要说明的一些问题。以形成有高浓度的已激活的受主杂质或施主杂质和小激活能的微晶材料。
特别是，还没有关于用其它微晶材料而不是用微晶硅(μc-Si)制备的有较大开路电压VOC和较大光电转换效率的光电元件的报道。也没发现在光电元件制备中，除μc-Si以外的其它微晶材料关于实际应用中的例子。甚至用μc-Si时，也只能在难以控制的某些限制条件下可以用μc-Si材料。
而且，在非晶i型半导体层上形成微晶掺杂层时，由于形成微晶掺杂层的条件与形成非晶i型半导体层的条件不同，在形成微晶掺杂层时容易损坏非晶i型半导体层。在非晶i型半导体层和微晶掺杂层形成不同的半导体结时，界面态倾向于增大，pin半导体结形成时，会出现对Pin半导体结不利的影响。
此外，光电元件中掺杂层的厚度与构成掺杂层所用材料的种类无关，随着厚度减小，透过掺杂层进入i型半导体层中的光量增大，此处的光电元件的短路电流(JSC)增大。但是，随着掺杂层厚度减小，掺杂层的激活能也增大，此处光电元件的内建电势减小，引起开路电压VOC减小。在这一点上，使光电元件有最大转换效率的掺杂层最佳厚度限制在一个小范围内。当掺杂层厚度不在所限范围内时，光电元件的光电转换效率趋于减小。
如上所述，现有技术中，很难构成能用于光电元件的具有大的内建电势和轻微的界面态能级的非单晶材料构成的所要求的掺杂层(要求的P型或n型半导体层)。因此，为了获得其光电转换效率有更大提高的非单晶光电元件，除较大改进i型半导体层外，重要的是使掺杂层更完美。
为了对常规光电元件的光电转换效率有更大改进，分别进行了各种研究。例如，Miyazi等人报道了一种单电池型非晶硅光电元件，它包括防止反射膜/玻璃/碳缓变P型层/缓冲层/i-型层/n-型层/ITO/Ag的叠层结构，它的初始光电转换效率是13.19％(见Pamphlet of the53th Applied Physics Society Conference in 1992，Page746，17p-B-5)。
J.Yang等人也报道底电池中用锯齿形禁带非晶硅锗合金，获得稳定的有源区效率为11.16％，(见，Applied Physics Letters 61(24)，1992，pp2917-2919)。
但是，按以上报道的两项技术中的任何一种，都难以使初始光电转换效率的感光损失处于5％以下的范围。
J.Meier等人报道了一种光电元件，其中，用微晶硅μc-Si材料作i型半导体层，它的光损耗很少，初始光电转换效率是9.1％，(见1994，IEEE First World Conference on Pohotovoltaic EnergyConversion，pp.409-412)。
参考该报道，发现可以像制造常规非晶系列光电元件一样，用等离子CVD工艺，用辉光放电方式，用μc-Si材料制造光电元件。要求像制造大面积非晶光电元件一样，用价格较低的制造设备能制造有μc-Si材料构成的i型层的大面积光电元件。但是，这种微晶光电元件的光电转换效率比非晶硅单电池型光电元件的光电转换效率低约13％。因此，对于其i型半导体层是用μc-Si材料制成的光电元件要解决的重要任务是，至少要提高光电转换效率。
为克服现有技术中存在的缺陷，本发明提供一种高可靠的光电元件，它有理想的掺杂层，光电转换效率提高，能实际用作电源，并能按可接受的价格批量制造。
为实现上述目的，本发明人进行了大量研究，并把主要精力集中在光电元件中的掺杂层的研究上。结果，发现有下述结构的掺杂层(P型或n型半导体层)的光电元件有足够高的开路电压VOC和光电转换效率。而且有高可靠性，并能用可接受的价格成批制造。该发现是本发明的基础。
基本实施例(第1实施例)是有半导体结的光电元件，它设置有用非单晶材料构成的专用掺杂层，所述非单晶材料含有元素周期表中IV族元素中的一种以上的元素(该元素以下称作IV族元素)作为主要组分，它包括作为掺杂层主要组分的IV族元素浓度减小的多个区，所述的多个区是周期性地分布在掺杂层的里面。“有IV族元素浓度减少的区域”以下叫做“IV族元素低浓度区”。
IV族元素低浓度区是指作为掺杂区主要组分的IV族元素的浓度小于掺杂层的其余层区中的IV族元素浓度的区域。可使IV族元素低浓度区构形成圆形，椭圆形，固定多边形或不确定的形状。可以使分布在掺层中的IV族元素低浓度区的位置相互隔开，或者是不均匀的连续分布，相邻的IV族元素低浓度区相互接触。
第2实施例是，第1实施例中IV族元素低浓度区尺寸的平均值满足下列等式(a)和(b)：
        3nm≤d≤40nm    (a)
        3nm≤L≤80nm    (b)
d是IV族元素低浓度区在层厚方向的平均高度，L是IV族元素低浓度区按平行于其上形成掺杂层的衬底表面方向的平均直径。
第3实施例是第1实施例中每个IV族元素低浓度区，所含的光禁带扩大元素的浓度比掺杂层其余层区中含的光禁带扩大元素的浓度大。
第4实施例是，第1实施例中每个IV族元素低浓度区所含的价电子控制剂浓度大于掺杂层中其余层区中所含价电子控制剂浓度。
第5实施例是，第1实施例中含IV族元素低浓度区的掺杂层的至少一部分包括微晶半导体材料。
第6实施例是，第1实施例中的IV族元素低浓度区包括非晶材料。
第7实施例是，第1实施例的光电元件具有Pin半导体结的多个叠置光电元件的叠置电池型光电元件，其中至少有一个在n型和P型半导体层相互接触处的反向结部分，包括由含一种以上的IV族元素为主要组分的非单晶材料构成的特殊掺杂层，该掺杂层的里面有周期性分布的所述多个IV族元素低浓度区。
第8实施例是，第1实施例中的光电元件有用微晶半导体构成的基本上是本征型的半导体层(即，I型半导体层)。
按第1实施例，具有以下将要说明的优点。预先制成所希望的掺杂层(即，希望的P型或n型半导体层)，光电元件中有高浓度的已激活的受主或施主杂质，有小的激活能，小的光吸收系数。由此，能提高光电元件的开始电压VOC，短路电流JSC，和填充系数(F.F)，使光电转换效率提高。此外，掺杂层中的应力可望减小，因而，能防止掺杂层的上下层界面处出现膜层脱落。结果，提高了批量生产的光电元件合格率。
具有这些优点的机理目前还不清楚。但是，可以认为这些因素包括在下述内容里。周期性分布于掺杂层中的IV族元素低浓度区有较大的光禁带宽度，因此，使整个掺杂层吸收的光减小，因而，入射进i型半导体层中的光量增多，这种状态使光电元件的短路电流JSC增大，它明显地大于用常规掺杂层的常规光电元件的短路电流。
而且，IV族元素低浓度区周期性地分布在掺杂层中，使杂质层的激活能减小，因此，其内建电势增大，使光电元件的开路电压VOC提高。事实上，用本发明的掺杂层的情况与用其厚度可调节的常规掺杂层的情况相比，用常规的掺杂层和用本发明掺杂层吸收的光量基本相同，发现前者的激活能明显低于后者的激活能，前者的内建电势明显高于后者的内建电势，前者的光电元件的开路电压明显高于后者的开路电压。
此外，如上所述，由于内建电势增大，i型半导体层的内电场增大，减小了掺杂层与i型半导体层界面处光生载流子再复合的比例，因而，使填充系数(FF)明显提高。
第2实施例中，把IV族元素低浓度区制成满足所述式(a)和(b)的浓度减小区，增强第1实施例的作用，更进一步改善光电元件的开路电压VOC，短路电流JSC，和填充系数(FF)。更进一步提高光电转换元件的光电转换效率。为什么会有这些优点的机理目前还不十分清楚。但是也许包括以下要说明的因素。因为有浓度减小满足所述式(a)和(b)的IV族元素低浓度区是周期性地分布在掺杂层中，除IV族元素低浓度区外的掺杂层其余层区的构成部分变成与IV族元素低浓度区一样的有极小的浓度。因而，出现了所谓的量子阱效应，因而，电子IV族元素的低浓度区使除IV族元素低浓度区之外的掺杂层的其余层区的光禁带宽度扩大，因而进一步减少掺杂层吸收的光量。
第3实施例中，IV族元素低浓度区包括的光禁带宽度扩大元素浓度大于掺杂层中其余层区中的含光禁带宽度扩大元素的浓度，增强了第1实施例的作用，进一步改善了光电元件的开路电压VOC，短路电流JSC，和填充系数(FF)从而进一步提高了光电元件的光电转换效率。
这里，掺杂层中的主要组分是IV族元素Si时，光禁带宽度扩大元素是H、C、N、O和卤族元素。
为什么会有上述优点的机理目前还不十分清楚。但是认为这些因素可能包括在以下说明中。
如上所述，在有不均匀的化学组分的常规掺杂层的情况下，当其中含有大量这些元素中的一种以上的元素时，尽管掺杂层的吸光量减少，掺杂层的激活能会增大，使光电元件的开路电压VOC减小。
另一方面，在用按本发明的掺杂层的情况下，掺杂层中有多个含光禁带宽度扩大元素的浓度增大了的区域，这些区域是周期性地分布在掺杂层中，为此，能防止掺杂层的网状结构紊乱，能使受主和施主杂质激活，使掺杂层的激活能减小。结果，即使短路电流JSC增大，内建电势保持在规定高度，因此，能提高光电元件的开路电压VOC。
第4实施例中，IV族元素低浓度区中包含的价电子控制剂浓度大于掺杂层中其余层区内含的价电子控制剂浓度，增强了第1实施例的作用，进一步提高了光电元件的开路电压VOC，短路电流JSC，填充系数(FF)，使光电元件的光电转换效率进一步提高。
这里，IV族元素Si是掺杂层的主要组分时，价电子控制剂是例如元素周期表中III族元素的元素，例如，B，Al，Ga，In和Tl的P型价电子控制剂，和例如属于V族元素的元素，如P，As，Sb和Bi的n型价电子控制剂。
为什么具有上述优点的机理目前还不十分清楚。但是可以认为包括以下将要说明的因素。
如上所述，在有不均匀化学组分的常规掺杂层的情况下，其中含大量的这些元素中的一种以上元素时，尽管掺杂层的激活能下降，掺杂层的光禁带宽度会减小，由掺杂层吸收的光量会增多。
另一方面，在用按本发明的掺杂层的情况下，掺杂层中有多个含价电子控制剂浓度增大的区域(重掺杂区)，这些区域周期性地分布在掺杂层中，为此，能防止掺杂层的网状结构紊乱，因此，甚至当所含的价电子控制剂浓度增大，而使掺杂层的激活能减小时，仍能使掺杂层吸收的光量控制到所要求的低水平。结果，光电元件的短路电流(JSC)保持在所要求的高度。而且，如上所述，由于重掺杂层位于掺杂层中，并周期性地分布在掺杂层中，因此认为，由于所述的量子阱效应，而使这些区域变成了有相对扩大的光禁带宽度。因而由掺杂层吸收的光量减小。
第5实施例中，包括IV族元素低浓度区的含有微晶半导体的掺杂层的至少一部分，掺杂层的光禁带宽度扩大，因而能使掺杂层吸收的光量减少，结果，光电元件的短路电流JSC增大。此外，掺杂层的激活能减小，能使光电元件的开始电压VOC增大。
第6实施例中，IV族元素低浓度区含非晶材料，甚至当除IV族元素低浓度区之外的掺杂层的其余层区由主要是微晶半导体材料构成时，能减小掺杂层的应力，能防止掺杂层的上下界面出现剥落。结果，能提高光电元件批量制造合格率。此外，能使掺杂层与i型半导体层之间的界面的界面态出现减小，并使光电元件的填充系数(FF)提高。
第7实施例中，光电元件是包括有Pin半导体结的多个叠置的光电元件的叠置电池型光电元件，这些光电元件中至少有一个在P型和n型半导体层相互接触处的反向结部分，包括含一种以上IV族元素作主要组分的非单晶材料构成的特殊掺杂层，掺杂层里面区中包括周期性分布的多个IV族元素低浓度区，能改进反向结区的欧姆特性，使串连电阻明显改善，由此可提高光电元件的填充系数(FF)。
其原因描述如下。首先，认为用重掺杂方式形成掺杂层，并把掺杂层的吸光系数控制到所要求的低水平，使反向结变成隧道结，结果，能提高反向结部分的欧姆特性。除此之外，认为可使掺杂层的应力减小，以减少n型和P型半导体层之间的界面出现界面态。而且，使光电元件的光损失减小。其原因将在下面说明。提高光电元件的内建电势，提高i型半导本层中内电场强度，减小Staebler-Wronski效应的干扰，此外，反向结部分变成了隧道结，提高了反向结部分的欧姆特性。由于这些因素，能使反向结部分的光损失减小。
第8实施例中，光电元件有用微晶半导体材料构成的基本上是本征型的半导体层(即i型半导体层)，提供了下述的优点。
用微晶半导体材料构成其中的i型半导体层的常规光电元件中，缺陷是，会引起作为i型层的微晶半导体材料的晶界中的光生载流子复合，特别是在掺杂层与i型半导体层之间的界面附近部分会受到光电流复合的极其不利的影响，还会使作为i型层的微晶半导体材料的晶界部分出现漏电流。此外，还会因作为i型层的微晶半导体材料的晶界中的价电子控制剂扩散，造成光电元件损坏的问题。
本发明不存在这些缺陷。其原因认为是下面将要说明的因素造成的。周期性地分布在掺杂层中的IV族元素低浓度区起到缓冲部分的作用，掺杂层与作为i型层的微晶半导体材料的晶界接触不仅减小了光生载流子的复合比例，而且减小了价电子控制剂穿过上述晶界的热扩散，因此，能减小漏电流发生，能提高光电元件的填充系数(FF)，使光电元件的光电转换效率提高。
用微晶半导体材料构成的i型半导体层的情况下，有以下可能：(i)i型层的微晶半导体材料构成体积比是50％以上；(ii)微晶半导体材料的平均晶粒尺寸是3nm以上；或(iii)在垂直于其上形成i型半导体层的衬底表面方向的微晶半导体材料的平均晶粒尺寸是平行于衬底表面方向的平均晶体尺寸的两倍。
上述的(i)，(ii)，(iii)中任何一种情况下，具有下述的优点。
(i)的情况下，i型半导体层的吸光系数，特别是在红外线波长范围的吸光系数增大，能提高光电元件的短路电流JSC，并使初始光电转换效率损失比在5％以下。
(ii)的情况下，光生载流子的迁移率有助于改善光电元件的填充系数，使初始光电转换效率的损失率在5％以下。
(iii)的情况下，i型半导体层对紫外线和可见光有较高的光吸收系数，在i型半导体层层厚方向中的光生载流子的迁移率有助于改善光电元件的填充系数(FF)。
而且，可以在用非晶半导体材料构成的非晶掺杂层上的至少一部分，用与非晶掺杂层导电类型相同的微晶半导体材料构成与所述非晶掺杂层叠置的膜层，并在其上叠置用微晶材料构成的至少一部分基本上是本征型的半导体层(即，i型半导体层)。这种情况下，可以防止在下层，如位于包括微晶半导体材料的掺杂层下面的透明导电层，因为有掺杂层而损坏。由于光电元件的串联电阻下降，提高光电元件的填充系数(FF)。
图1是按本发明的单电池型光电元件的一个例子的横截面示意图；
图2是按本发明的单电池型光电元件的另一实例的横截面示意图；
图3是按本发明的叠置电池型光电元件的一个实例的横截面示意图；
图4是按本发明的叠置电池型光电元件的另一实例的横截面示意图；
图5是以后将要说明的例1中获得的光电元件的光电转换效率，开路电压VOC，短路电压JSC，和填充系数(FF)的曲线图，其中，横坐标是IV族元素低浓度区的平均高度[d(nm)]；
图6是以后将要说明的例7中获得的光电元件的光电转换效率，开路电压VOC，短路电流JSC，和填充系数(FF)的曲线图，其中，横坐标是IV族元素低浓度区的平均高度[d(nm)]；
图7是适于制造按本发明的光电元件的半导体层的膜形成设备的示意图；
图8是按本发明的光电元件的光接收侧说明图；
图9是适于制造光电元件的利用双卷盘系统(roll-to-rollsystem)的连续成膜设备的示意图。
以下将参见附图说明按本发明的光电元件(或光电装置)及其制造方法。
按本发明的光电元件可以是单电池型光电元件或叠置电池型光电元件。在单电池型光电元件结构中，有带特殊掺杂层的半导体结结构，掺杂层中包括多个周期性分布的所述IV族元素低浓度区(即，有多个具有作所述掺杂层的主要组分的IV族元素浓度减小的区域)。叠置电池型光电元件包括多个叠置的光电池，其中每个光电池均有带特殊掺杂层的半导体结结构的半导体结，特殊掺杂层中包括多个周期性分布的所述IV族元素低浓度区。
图1是按本发明的单电池型光电元件的一个实例的横截面图。图2是按本发明的单电池型光电元件的另一实例的横截面图。
图1和2中，参考数字101是衬底，102是背面电极层(或下电极)，103是透明导电层，104是包括掺杂层的n型半导体层，105是i型半导体层，106是包括掺杂层的P型半导体层，107是透明电极(或上电极)，108是集电极(或栅电极)。
109和110每个都指示作为掺杂层主要组分的IV族元素浓度减小区(即，所述IV族元素低浓度区)。已知作为n型半导体层104的掺杂区的作为P型半导体层106的掺杂层分别包括多个周期性分布在掺杂层内的IV族元素低浓度区。
图2中的数字111指示用于构成i型半导体层105的微晶半导体材料。
图1和2中每个光电元件的结构中，光穿过P型半导体层106一边侧入。这种结构可以改变成光穿过衬底101一边射入。这种情况下，通常是n型半导体层104和P型半导体层106互换，前者位于衬底101的对边上，后者位于衬底侧上。或者，把图1和2中除衬底之外的叠置顺序反过来。
图3是按本发明的叠置电池型光电元件的一个实例的横截面示意图。图4是按本发明的叠置电池型光电元件的另一实例的横截面示意图。
图3和4所示叠置电池型光电元件中任一种，均有把三个有pin半导体结的光电池叠置在一起的结构。
图3和4中，参考数字215是第1光电池(或顶电池)，它有位于光入射边上的Pin半导体结结构，216是第2光电池(或中间电池)，它有位于第1光电池215下面的Pin半导体结结构，217是第3光电池(或底电池)，它有位于第2光电池216下面和在衬底侧上的Pin半导体结结构。
201是衬底，202是形成在衬底上的背面电极层(或下电极)，203是形成在背面电极202上的透明导电层。
透明导电层203上依次叠置底电池217，中间电池216和顶电池215。
213指顶电池215表面上形成的透明电极(或上电极)，214指透明电极213上形成的集电极(或栅电极)。
三个电池215、216和217的每个电池包括由有掺杂层的n型半导体层(204、207、210)，i型半导体层(205、206、211)和P型半导体层(206、209、212)构成的叠层结构。每个电池的两个掺杂层中至少一个掺杂层包括多个周期性分布于其中的IV族元素低浓度区。
图3所示结构中、底电池217和中间电池216的每个电池中的i型层均是3层结构，具体结构是，在一对i型半导体层[(251和261)或(252和262)]之间有一层i型半导体层(205、208)，构成i型层251、252、261和262的给定的非单晶材料与构成i型层205、208的非单晶材料不同。
图4所示结构中，底电池217中的i型层有3层结构，即，位于一对i型半导体层251和261之间的i型半导体层205，构成i型半导体层的非单晶材料与构成一对i型半导体层251和261的非单晶材料不同。
图3和4所示结构中的任何一种结构中，根据掺杂层或电极的位置可将其叠置顺序适当变化。像图1和2所示结构一样。
以下将说明按本发明的光电元件的每个构件。
衬底
衬底(101，201)可用单晶材料或非单晶材料构成。衬底可以是导电的也可以是绝缘的，可以是透明的也可以是不透明的。
任何情况下均要求衬底是不变形或不扭曲的有合适的物理强度。
导电衬底可包括：例如金属、如Fe，Ni，Cr，Al，Mo，Au，Nb，Ta，V，Ti，Pt和Pb；这些金属的合金如，黄铜，不锈钢等，及这些合金组合物。
在衬底包括选自上述材料中的导电材料时，衬底也可用作下电极(102，202)。这种情况下，衬底也能用作电流输出电极。
电绝缘衬底可包括例如耐热合成树脂膜或板，例如，聚酯，聚乙烯，聚碳酸酯，乙酸纤维素，聚丙烯，聚氯乙烯，聚偏二氯乙烯，聚苯二烯，聚酰胺，聚酰亚胺，和环氧树脂的膜或薄板；和这些合成树脂与碳纤维，玻璃纤维，硼纤维或金属纤维的组合物。或者，它可以包括玻璃或陶瓷。
此外，衬底可以包括上述金属或合金薄板，并在该金属或合金薄板表面上镀覆与其不同的金属薄膜或SiO2、Si3N4、Al2O3或AlN薄膜，镀膜方法可以用溅射，真空蒸发，或电镀。而且，衬底可用上述的耐热合成树脂薄板制成，并对其表面用溅射法，真空蒸发法或电镀金属进行表面处理，在表面上形成上述金属或合金的薄膜掺杂层，或SiO2、Si3N4、Al2O3或AlN的绝缘薄膜。
在衬底包括上述的电绝缘膜或薄板时，要求在其表面上形成诸如Al，Ag，Pt，Au，Ni，Ti，Mo，W，Fe，V，Cr或Cu的金属，或诸如不锈钢，黄铜或镍铬的合金，或诸如SnO2，In2O3，ZnO，或ITO(In2O3+SnO2)等透明导电氧化物(TCO)材料的导电薄膜，
用电镀金属，真空淀积或溅射法在电绝缘衬底上形成膜。这种情况下，电绝缘衬底上形成的导电膜可用作电流输出电极。
即使用导电材料制成衬底，也可以在其表面上淀积与衬底构成金属不同的金属膜，以改善衬底表面的长波光反射系数，并防止衬底表面上形成的淀积膜与衬底之间的构成材料相互扩散。
光电元件中用的衬底比较透明并构成使光从衬底一侧入射的结构时，要求在衬底上预先形成所述的透明导电氧化物膜或所述的导电金属膜。
可使衬底有少量凹凸不平的不均匀表面或平坦表面。在衬底表面有少量凹凸不平时，凹凸不平可以是球形，圆锥形或四面体形，其高度(Rmax)最好是0.05至2μm。这种情况的优点是，光在衬底的不均匀表面上不规则反射，因此，能增加反射光的光路长度。
衬底可以是任意形状，如平板形，带形或圆柱形，它由所使用的位置相应地确定。
衬底的厚度应按其上能构成所要求的光电元件而适当地确定。当要求光电元件具有柔软性并使光从衬底一侧入射时，要求衬底在能充分起到衬底作用的前提下尽可能薄。但是，考虑到衬底容易制造，有好的加工效率和机械强度，通常把衬底厚度设计成不小于10μm。
    电极
本发明的光电装置中，根据光电元件的结构采用适当的电极。如背面下电极区(102，202)(该电极层在以下称作“下电极”)，透明电极层(107，213)(该电极层以下称作“上电极”)。集电极(108，214)(或栅电极)等电极。
上电极位于入射边上，下电极与上电极相对，在两个电极之间设置半导体层。
以下将说明这些电极。
下电极
如图1至4所示，下电极(102，202)(即背面电极层)位于相对于光入射方向的半导体层的后面。在衬底(101，201)允许光透过并透过衬底入射的情况下，下电极设置在上电极(107，213)(即透明电极层)的位置处。
用选自Au，Ag，Cu，Al，Ni，Fe，Cr，Mo，W，Ti，Co，Ta，Nb和Zr等组成的金属组中的金属，或这些金属的合金制造下电极。其中，特别优选诸如Al，Cu，Ag和Au等金属，因为这些金属有较高的反射率。在用有高反射率的金属制造的下电极的情况下，下电极可用作反光的光反射层，使到达下电极的光不被半导体层吸收地反射进半导体层。这种情况下，可把下电极(背面电极层)构成多面层以上的金属叠层结构，每一层都用不同的材料制成，以使用作背面光反射器。
下电极可以有平坦的表面状态。优选实施例中，下电极制成有少量凹凸不平的不平整表面，它能有效地反射光。这种情况下的优点是到达下电极的光不会被半导体层吸收，而由下电极的平整表面反射进半导体层，从而延长在半导体层中的光路长度，因而能提高光电元件对应波长的敏感度，增大短路电流JSC，提高光电转换效率，要求下电极不平整表面的高度(Rmax)是0.2至2.0μm。
衬底设计成可用作下电极的情况下，就不必设置下电极。
可用常规方法，如真空淀积，溅射、镀金属膜，或丝网印刷等方法形成下电极。
可用给定的金属或合金膜进行干腐蚀、湿腐蚀、喷砂或热处理，进行上述的有这种不平整表面的下电极形成。或者，在给定衬底加热的情况下在衬底表面真空淀积给定的金属或合金，进行下电极形成加工。
上电极
上电极(107，213)(即透明电极)设置在光入射边上，使入射光透过而进入半导体层。对其厚度进行最佳选择，使它能用作防止反光层。
要求上电极对具有能被半导体层吸收的波长的光有高透射率，并要求上电极有低电阻率。特别是，要求上电极对波长为550nm的光的吸收率为80％以上，85％上更好，要求它的电阻率为5×10-3Ωcm以下，1×10-3Ωcm以下更好。
用选自In2O3，SnO2，ITO(In2O3+SnO2)，ZnO，CdO，Cd2SnO4，TiO2，Ta2O5，Bi2O3，MoO3，和NaxWO3，及其混合物的导电金属氧化物构成上电极。
用于构成上电极的这些材料可以包含能控制电导率的元素(杂质)，该元素以下将叫做电导率控制元素。用ZnO构成上电极时，电导率控制元素能包括例如Al，In，B，Ga，Si和F。
用In2O3构成上电极时，电导率控制元素能包括例如Sn，F，Te，Ti，Sb和Pb。
用SnO2构成上电极时，电导率控制元素能包括例如F，Sb，P，As，In，Tl，Te，W，Cl，Br和I。
可用常规方法如真空淀积，CVD，喷涂，旋涂或滴淀法形成上电极(透明电极层)。
集电极
如果需要，在上电极(107、213)(即透明电极)上淀积集电极(108、214)(或栅电极)。不能充分减小上电极的电阻率的情况下，集电极有减小上电极电阻率的作用，因此，能减小光电元件的串联电阻。
能用选自包括Au，Ag，Cu，Al，Ni，Fe，Cr，Mo，W，Ti，Co，Ta，Nb和Zr的金属组中的金属，或选自这些金属的合金如不锈钢，或包含上述金属中的任何一种金属粉的导电浆料制造集电极。
要求这样设计集电极的结构，使进入半导体层的入射光尽可能地不受阻碍。特别是，例如，构成为图8所示的枝形，图8中数字168指示设置在光电元件的光接收边上的枝形集电极。
要求把集电极的面积设计成，最好覆盖光电元件光接收面的15％以下，10％以下更好，5％以下最好。
可用图形掩模、真空淀积、溅射、镀金属膜或丝网印刷法进行集电极的形成加工。
    透明导电层
为达到下述的目的，在背面电极层(102，202)(下电极或背面光反射器)与半导体层(104，204)(掺杂层)之间设置透明导电层(103，203)。第1目的是提高光电元件功率发生区的背面的光不规则反射，用薄膜的多倍干扰特性把光限制在功率发生区内，从而使半导体层中的光通路长度延长，提高光电元件的短路电流JSC。第2目的是，防止也能用作背面反光器的下电极(背面电极层)的金属组分扩散或迁移到半导体层中，以防止光电元件短路。第3目的是，使透明导电层有一定的电阻率，以防止位于下电极(102，202)(背面电极层)与上电极(107，213)(透明电极层)之间的半导体层中存在的针孔缺陷而短路。
要求透明导电层对具有能被半导体层吸收的波长的光有高的光透射率，并有足够的电阻率。特别要求透明导电层对波长为650nm波长的光的透光率为80％以下，85％以下更好，90％以上最好，电阻率为1×10-4至1×106Ω-cm，1×10-2至5×104Ω-cm更好。
用选自包括In2O3，SnO2，ITO(In2O3+SnO2)，ZnO，CdO，Cd2SnO4，TiO2，Ta2O5，Bi2O3，MoO3，和NaxWO3及其混合物组成的导电金属氧化物制成透明导电层。
用于构成透明导电层的这些材料可包含能控制导电率的元素(掺杂)，这些元素以下将叫做导电率控制元素。用ZnO构成透明导电层时，导电率控制元素能包括例如Al，In，B，Ge，Si和F。
用In2O3构成透明导电层时，导电率控制元素能包括例如Sn，F，Te，Ti，Sb和Pb。
用SnO2构成透明导电层时，导电率控制元素能包括例如F，Sb，P，As，In，Tl，Te，W，Cl，Br和I。
能用真空淀积如EB淀积，溅射淀积等，CVD、喷涂，旋涂，或滴淀等方式形成透明导电层。
    半导体层
按本发明的光电元件中用的半导体层的材成材料，可以是已说明过的非单晶半导体材料，包括一种以上的IV族元素，如Si，C，Ge等，该非单晶半导体材料以下将叫做IV族系列非单晶半导体材料，和包括IV族元素的非单晶半导体材料合金系列、如a-SiGe，a-SiC，a-SiSn等，这些非单晶半导体材料以下将叫做IV族合金系列非单晶半导体材料。
特别适用于本发明的光电元件的这些半导体材料的具体代表例有：a-Si：H，a-Si：F，a-Si：H：F，a-SiGe：H，a-SiGe：F，a-SiGe：H：F，a-SiC：H，a-SiC：F，a-SiC：H：F，μc-Si：H，μc-Si：F，μc-Si：H：Fμc-SiGe：H，μc-SiGe：F，μc-SiGe：H：F，μc-SiC：H，μc-SiC：F，μc-SiC：H：F等。
可对半导体层的价电子或/和禁带宽度进行控制。这种情况下，对半导体层的价电子或禁带宽度进行控制的方式，例如有，在形成半导体层时，把能提供控制电子的元素或能提供控制禁带宽度的元素的气态原料引入成膜室内，其中，所述气体原料可以单独引入成膜室，或与形成半导体层的成膜材料气混合，或与稀释气体混合引入成膜室。
用P型或n型杂质对半导体层部分掺杂，可至少形成Pin半导体结结构。经过形成多个Pin结结构，构成所述的叠置电池结构。
可用如微波等离子CVD，RF等离子CVD，光辅助CVD，热感应CVD，或MD-CVD等CVD方法；真空淀积法，如EB，MBE，离子镀膜、或离子束蒸发；溅射；喷涂；或印刷等方法进行半导体层形成。其中，等离子CVD法中，是用等离子体使原料气体分解，在衬底上形成淀积膜，是优选方法。
适用于半导体层形成的成膜设备，可选用一次生产成膜设备，或连续制造成膜设备。
以下将说明用IV族系列非单晶半导体材料或特别适用于形成本发明的光电元件中的半导体层的IV族元素合金系列非单晶半导体材料的半导体层形成。
I型半导体层(本征半导体层)
有pin半导体结结构的光电元件中，用IV族系列非单晶半导体材料或IV族合金系列非单晶半导体材料，pin半导体结结构中用的i型半导体层是产生并激活载流子再次发光的重要层。
i型半导体层中，也能用有轻微p型或n型性能的基本上是本征型的半导体层。
构成I型半导体层用的IV族系列非单晶半导体材料或IV族合金系列非单晶半导体材料包含氢原子(H、D)和/或卤素原子(X)，这些原子起补偿i型半导体层中存在的悬空键的作用，提高i型半导体中载流子的迁移率和寿命。而且，氢原子或/和卤素原子还起到补偿p型与i型半导体层之间和p型与n型半导体层之间界面中的界面态的作用，由此，提高光电元件的光电动力，光电流和光响应度。
i型半导体层中含的氢原子或/和卤素原子的量最好在1至40原子％范围内。
要求含在i型半导体层中的氢原子或/和卤素原子的浓度分布在i型与p型半导体层的界面侧和i型与n型半导体层间的界面侧上加大。要求i型半导体层的每个相对界面附近层中含的氢原子或/和卤素原子量是i型半导体层的体层区(除相对界面附近层区外的层区)中的氢原子或/和卤素原子含量的1.1至2倍。
此外，要求根据i型半导体层中的硅原子含量改变半导体层中的氢原子或/和卤素原子的含量。
叠置电池(结构)型光电元件中，要求光入射边附近中pin半导体结构中的i型半导体层用有较大禁带宽度的非单晶半导体材料制造，而离开光入射边的pin半导体结构中的i型半导体层用具有较小禁带宽度的非单晶半导体材料制造。
用于构成i型半导体层的非单晶半导体材料包括，例如，非晶硅(a-Si)材料，非晶硅锗(a-SiGe)材料，微晶硅(μc-Si)材料，和微晶硅锗(μc-SiGe)材料。这些材料含上述能补偿悬空键的氢原子(H)或/和卤素原子(X)。这些材料中特别合适的例子有：a-Si：H，a-Si：F，a-Si：H：F，a-SiGe：H，a-SiGe：F，a-SiGe：H：F，μc-Si：H，μc-Si：F，μc-Si：H：F，μc-SiGe：H，μc-SiGe：F，μc-SiGe：H：F，等。
用上述的这些微晶半导体材料构成i型半导体层时，i型半导体层中微晶半导体材料的体积比要求是50％以上，60％以上更好，70％以上最好。微晶半导体材料的平均颗粒尺寸是3nm以上，4nm以上更好，5nm以上最好。i型半导体层中微晶半导体材料的平均颗粒尺寸，在垂直于其上覆盖有形成的i型半导体层的衬底表面方向的大小，是平行于衬底表面方向的大小的2倍以上，3倍以上更好，5倍以上最好。
用透射电子显微镜(TEM)观察半导体层的横截面，或用Raman光谱峰值比分析法，检测微晶半导体材料的体积比。用X射线衍射法，根据半高峰宽能确定微晶半导体材料的平均颗粒尺寸。
如上述，用这种微晶半导体材料构成i型半导体层，能改善i型半导体层对紫外线、红外线的吸收系数，提高i型半导体中光生载流子的迁移率。这适合于减小因连续光照射到光电元件上对其造成的损坏。本发明人的实验研究结果表明，用微晶半导体材料构成i型半导体层时，根据光吸收系数与光能之间的关系曲线获得的半导体层的禁带宽度是1.0ev，它比单晶硅半导体材料的禁带宽度(1.1ev)小。用微晶半导体材料构成的i型半导体层的厚度，至少它有一部分用微晶半导体材料构成，尽管因材料种类不同而有些差别，例如，用微晶硅半导体材料构成i型半导体层时，厚度范围应是0.2至10μm，0.4至5μm更好。
在按本发明的光电元件i型半导体层的优选实施例中，当i型半导体层包含非晶半导体材料时，要求非晶半导体材料有氢原子含量(CH)1.0至25.0原子％，在100mw/cm2的模拟阳光(AM1，5)辐射下的光电导率(σP)为1.0×10-7S/cm以上，暗电导率(σd)是1.0×10-9S/cm以下，用CPM(恒定光电流法)测得的Urbach能是55mev以下；局部态密度是1017/cm3以下；i型半导体层含非晶半导体材料时，要求微晶半导体材料含氢量(CH)是0.1至15原子％；在100mW/cm2的模拟阳光(AM1，5)辐照下的光电导率(σp)是1.0×10-6S/cm以上，暗电导率(σd)是1.0×10-3s/cm以下；用CPM(恒定光电流法)测得的Urbach能是57mev以下；局部态密度是1017/cm3以下。
掺杂层(P型或n型半导体层)
按本发明的光电元件的主要特征是掺杂层(P型或n型半导体层)。
掺杂层是确定光电元件特性的重要膜层。
如上述，本发明的掺杂层特征是，掺杂层用主要含IV族元素的非单晶半导体材料构成，其中，包括多个IV族元素低浓度区(即，有多个作为掺杂层主要构成组分IV族元素的浓度减小区)，这些IV族元素低浓度区周期性地分布在掺杂层中。
优选实施例中，IV族元素低浓度区的平均尺寸应满足下式(a)和(b)：
            3nm≤d≤40nm    (a)
            3nm≤L≤80nm    (b)
d是IV族元素低浓度区在层厚方向的平均高度，L是IV族元素低浓度区平行于其上覆盖有掺杂层的衬底表面方向的平均直径。
更优选的实施例中，IV族元素低浓度区的平均尺寸应满足下式(a-i)和(b-i)：
        4nm≤d≤30nm    (a-i)
        4nm≤L≤60nm    (b-i)
最优选的实施例中，IV族元素低浓度区的平均尺寸应满足下式(a-ii)和(b-ii)
        5nm≤d≤20nm    (a-ii)
        5nm≤L≤40nm    (b-ii)
IV族元素的低浓度区的平均尺寸小于上述范围时，掺杂层的光吸收系数趋于增大。
IV族元素低浓度区的平均尺寸超出上述范围时，IV族元素低浓度区趋于相互接触，构成连续状态。这种情况下，尽管掺杂层的光吸收系数减小，掺杂层的激活能增大，引起光电元件的开路电压VOC下降。
使每个IV族元素低浓度区的尺寸在所述范围内，可以减小掺杂层的光吸收系数、同时使掺杂层的激活能保持在低水平，由此，能提高光电元件的开路电压VOC和短路电流JSC。
可把IV族元素低浓度区的形状构形成球形，椭圆形，固定多边形，或不固定形。
用适当的分析方法证实掺杂层中存在IV族元素低浓度区。例如，用透射电子显微镜(TEM)观察垂直于衬底方向切开的光电元件横截面，可以证实它。
要求周期性分布于掺杂层中的每个IV族元素低浓度区含的光禁带宽度扩大元素的浓度大于掺杂区中其余层区内含的光禁带宽度扩大元素浓度。IV族元素Si作为掺杂层的重要组分时，这些光禁带宽度扩大元素的具体例是H，C，N，O和卤素。
IV族元素低浓度区中包含的光禁带宽度扩大元素的优选浓度根据所用光禁带宽度扩大元素的种类不同而有些差别。但是，通常选择的范围是1至90原子％，3至80原子％更好，掺杂层的其余层区内含的光禁带宽度扩大元素的浓度优选在0.1至50原子％内，1至40原子％更好。特别是，要求IV族元素低浓度区中含的光禁带扩大元素浓度分别超过掺杂其余层区中所含光禁带扩大元素浓度2至200倍，超过3至100倍更好。
而且，要求掺杂层中周期性分布的每个IV族元素低浓度区含的价电子控制剂浓度大于掺杂层的其余层区中所含价电子控制剂浓度。
IV族元素低浓度区中含的价电子控制剂的优选浓度会因所用价电子控制剂的种类不同而有某些差别。但是，通常选择的范围是0.5至90原子％，1至80原子％更好。掺杂层其余层区中所含价电子控制剂的浓度最好在0.05至50原子％范围内，在0.1至40原子％范围内更好。特别是，IV族元素低浓度区中所含价电子控制剂浓度要求最好是分别超过掺杂层其余层区中所含价电子控制剂浓度的2至500倍，超过3至300倍更好。
其中有周期性分布的IV族元素低浓度区的掺杂层，要求它的至少一部分层区用微晶半导体材料构成。要求用非晶半导体材料构成IV族元素低浓度区。
构成掺杂层的非单晶材料的典型优选例是非晶(a-)半导体材料，微晶(μc-)半导体材料，和多晶(poly-)半导体材料。
这些非晶半导体材料的具体例是：a-Si：H，a-Si：H：X，a-SiC：H，a-SiC：H：X，a-SiGe：H，a-SiGe：H：X，a-SiGeC：H，a-SiGeC：H：X，a-SiO：H，a-SiO：H：X，a-SiN：H，a-SiN：H：X；a-SiON：H，a-SiON：H：X，a-SiOCN：H，和a-SiOCN：H：X，用P型或n型价电子控制剂高浓度对它们掺杂。P型价电子控制剂能包括属于元素周期表中的III族元素，如B，Al，Ga，In和Tl。n型价电子控制剂能包括属于元素周期表的V族元素，如P、As，Sb和Bi。
这些微晶半导体材料的具体例是，μc-Si：H，μc-Si：H：X，μc-SiC：H，μc-SiC：H：X，μc-SiGe：H，μc-SiGe：H：X，μc-SiGeC：H，μc-SiGeC：H：X，μc-SiO：H，μc-SiO：H：X，μc-SiN：H，μc-SiN：H：X，μc-SiON：H，μc-SiON：H：X，μc-SiOCN：H和μc-SiOCN：H：X，用P型或n型价电子控制剂高浓度对它掺杂。P型价电子控制剂能包括属于元素周期表的III族元素，如B，Al，Ga，In和Tl，n型价电子控制剂能包括属于元素周期表的V族元素，如P，As，Sb和Bi。
这些多晶半导体材料的具体例是：poly-Si：H，poly-Si：H：X，poly-SiC：H，poly-SiC：H：X，poly-SiGe：H，poly-SiGe：H：X，poly-SiGeC：H，poly-SiGeC：H：X，poly-SiO：H，poly-SiO：H：X，poly-SiN：H，poly-SiN：H：X，poly-SiON：H，poly-SiON：H：X，poly-SiOCN：H，poly-SiOCN：H：X，poly-Si，poly-SiC，poly-SiO，和poly-SiN，用P型或n型价电子控制剂高浓度对它掺杂。P型价电子控制剂能包括属于元素周期表的III族元素，如B，Al，Ga，In和Tl。n型价电子控制剂能包括属于元素周期表的V族元素。如P，As，Sb和Bi。
要求位于光入射边上的掺杂层(P型或n型半导体层)包括轻微吸光的结晶半导体层或有大禁带宽度的非晶半导体层。
用于构成P型或n型半导体层的掺杂层用的非单晶半导体材料含氢原子(H、D)或/和卤素原子(X)。这些原子有补偿作为P型或n型半导体层的掺杂层中存在的悬空键，由此，提高掺杂效率。作为p或n型半导体层的掺杂层中含的氢原子或/和卤素原子量最好在1至40原子％范围内。作为p型或n型半导体层的掺杂层包括结晶半导体层的情况下，最优选的范围是0.1至10原子％。
要求作为p型或n型半导体层的掺杂层有下述的电性能。激活能最好在0.2ev以下，为0.1ev以下最好，电阻率应在100Ωcm以下，在1Ωcm以下最好。
作为p型或n型半导体层的掺杂层厚度优选为1至50nm范围，在3至10nm范围最好。
    半导体层的形成
可用常规的膜形成工艺进行用适合于按本发明光电元件中的半导体层的IV族系列非单晶半导体材料或IV族元素合金系列非单晶半导体材料构成的半导体层的形成。
这些膜形成工艺的优选实例是用交流电流(AC)或高频的等离子CVD工艺，如RF等离子CVD工艺，和微波等离子CVD工艺。
用微波等离子CVD工艺进行半导体层的形成方式，是例如是以下方式。把选定的膜形成原料气体引入已抽真空的淀积室内，如果需要，可与稀释气体一起引入真空淀积室，使淀积室内的气压恒定在规定值，同时用真空泵对淀积室内抽真空，把由微波功率源供给的微波功率经波导和介电窗(用氧化铝陶瓷等制成)引入淀积室，淀积室内产生的等离子体使进入其中的气体分解，在设置于淀积室内的衬底上形成作为半导体层的要求的淀积膜。
按微波等离子CVD工艺，能在较宽的膜形成条件下形成能用于光电元件中的淀积膜。
用微波等离子CVD工艺形成用于按本发明的光电元件中的半导体层的优选成膜条件是，衬底温度是100至450℃，淀积室内压力(气体压力)是0.5至30mTorr，微波功率的瓦数是0.01至1w/cm3，微波功率的振荡频率是0.1至10GHz，淀积速率是0.05至20nm/sec。
能按上述微波等离子CVD工艺相同的方式用RF等离子CVD工艺进行半导体层的形成，只是用RF功率代替微波功率。
用RF等离子CVD工艺形成用于按本发明的光电元件中的半导体层的优选成膜条件是，衬底温度是100至350℃，淀积室内压力(气体压力)是0.1至10Torr，RF功率的瓦数是0.001至0.5w/cm3，淀积速率是0.01至3nm/sec。
用微波等离子CVD工艺形成由包含IV族元素为主要组分的微晶半导体材料构成的i型半导体层时，可用的膜形成方式例如是，用振荡频率为0.1至10GHz的微波功率，同时，叠加振荡频率为0.1至100MHz的RF高频功率。这种情况下，要求给RF高频电极(阴极)加负偏置电压，以给它加RF高频功率。此外，还可给它叠加DC偏置电压。也可以把加RF高频功率的电极用作公共电极，并经该公共电极加振荡频率为0.1至10GHz的微波功率。
要求加到RF高频电极上的偏置电压是-100V以下，-200V以下更好。为此，能防止正离子损坏形成的淀积膜表面，因而，能形成有规定特性的上述的含微晶半导体材料的i型半导体层。
此外，要求氢气流速与含淀积膜构成元素的膜形成原料气体流速之比是10倍以上，20倍以上更好。而且还要求RF高频功率量大于所加的微波功率量。
用IV族元素系列非单晶半导体材料或IV族元素合金系列非单晶半导体材料构成的半导体层的形成中用的膜形成原料气体可以是所述的含硅化合物，它在室温下呈气态，或者在膜形成时容易气化，含锗的化合物，它在室温下呈气态，或在膜形成时容易气化；含碳化合物，它在室温下呈气态，或在膜形成时容易气化；和这些化合物的混合物。
这些气态或容易气化的含硅化合物包括线性硅烷化合物和环形硅烷化合物。具体例是，SiH4，Si2H6，SiF4，SiFH3，SiF2H2，SiF3H，Si3H8，SiD4，SiHD3，SiH2D2，SiH3D，SiFD3，SiF2D2，Si2D3H3，(SiF2)5，(SiF2)6，(SiF2)4，Si2F6，Si3F8，Si2H2F4，Si2H3F3，SiCl4，(SiCl2)5，SiBr4，(SiBr2)5，Si2Cl6，SiHCl3，SiH2Br2，SiH2Cl2，和Si2Cl3F3。
这些气态或容易气化的含锗化合物的具体例是GeH4，GeD4，GeF4，GeFH3，GeF2H2，GeF3H，GeHD3，GeH2D2，GeH3D，Ge2H6和Ge2D6。
这些气态或容易气化的含碳化合物的具体例是CH4，CD4，CnH2n+2(其中n是整数)、CnH2n(式中n是整数)，C2H2，C6H6，CO2和CO。
除这些膜形成原料之外，如果需要，还可以用气态或容易气化的含氮化合物或气态或容易气化的含氧化合物。
这些含氮化合物的具体例是N2，NH3，ND3，NO，NO2和N2O。含氧化合物的具体例是O2，CO，CO2，NO，NO2，N2O，CH3CH2OH，CH3OH和H2O。
如上述，作为p型或n型半导体层的掺杂层中含的价电子控制剂包括III族和V族元素。
为了引入作为价电子控制剂的III族或V族元素，有在室温下呈气态或在膜形成时容易气化的能提供III族或V族元素的化合物。
能供给III族元素的气态或容易气化的化合物的具体例是硼氢化物，如B2H6，B4H10，B5H9，B5H11，B6H10，B6H12，和B6H14；和硼卤素化合物，如BF3，BCl3，和BBr3。此外，还能用AlCl3、GaCl3、InCl3、和TlCl3。其中，B2H6和BF3特别适用。
能供给V族元素的气态或容易气化的化合物的具体例是磷氢化物，如PH3和P2H4；磷卤化物，如PH4I，PF3，PF5，PCl3，PCl5，PBr3，PBr5，和PI3，除此之外，还能用AsH3，AsF3，AsCl3、AsBr3，AsF5，SbH3，SbF3，SbF5，SbCl3，SbCl5，BiH3，BiCl3和BiBr3。其中，PH3和PF3最适用。
上述任何一种原料均能用的稀释气体如H2气，氮气，He，Ne，Ar，Xe或Kr等惰性气体，或它们的混合物。如果需要，在膜形成时可把这些稀释气体引入膜淀积室内。
特别是在用微波等离CVD工艺，RF等离子CVD工艺形成由光吸收系数小或大禁带宽度材料，如微晶半导体材料，多晶半导体材料或者a-SiC：H半导体材料构成的半导体层时，最好把用H2气稀释过的气态所述原料引入淀积室，并根据半导体层的形成把较高瓦数的微波功率或RF功率引入淀积室。
掺杂层的形成
可用所述的半导体层形成方式形成作为本发明特征的掺杂层，该掺杂层由主要包含IV族元素的非单晶半导体材料构成，掺杂层包括周期性分布于其中的多个IV族元素低浓度区(即，有作为掺杂层主要组分的IV族元素浓度减小的多个区域)，只是要严格控制下述的至少两个膜形成条件。
条件(1)：加到与衬底相对的高频电极(阴极)的用于膜形成的偏置电压；
条件(2)：用氢气(H2气)稀释的膜形成原料气的稀释比。
这些条件的最佳范围会因所用膜形成工艺不同而不同。因此，很难对其归一化。
这里，将要说明用振荡频率13.56MHz的RF等离子CVD工艺的实例，和用振荡频率2.45GHz的微波等离子CVD工艺的实例。
关于条件(1)，必须使加到高频电极(阴极)的偏置电压是正偏压加到电极上，正离子射到衬底上，形成本发明的掺杂层。
就高频电极(阴极)的自偏压而言，应是负电压。其原因是，认为由于高频电极(阴极)的表面积通常是小的，能使有大迁移率的电子流动，使高频电极能加上高频功率的振荡频率。
但是，本发明中，例如，使与高频电极(阴极)表面上的等离子接触的覆盖层形成面积大于与如淀积室内表面的接地部分上的等离子接触的覆盖层形成面积。由此，给高频电极(阴极)加正自偏压。因此，衬底接地时，对着衬底的高频电极(阴极)加正偏电压。
本发明中，在用振荡频率为13.56MHz的高频功率的RF等离子CVD工艺时，对着衬底的高频电极(阴极)上加的正偏压值在100V以上，在130V以上更好。用所加的RF功率值和膜形成气体压力严格控制高频电极(阴极)上的正偏压值，它与高频电极(阴极)的表面积比无关。此外，它随所用膜形成原料气体的种类和所用原料气体的混合比变化。因此，必须适当调节这些因素，使偏置电压能在所述范围内。
也可以用正DC电压叠加到高频电极(阴极)上的方式，或用电浮动衬底并把负DC电压叠加到衬底边上的方式，进行上述的使对着衬底的高频电极(阴极)上加正偏置电压。
在高频功率的振荡频率大的情况下，特别是，例如用有2.45GHz的振荡频率的微波功率的微波等离子CVD的情况下，最好经设置于淀积室内的介电材料制成的微波传输窗。而不用高频电极(阴极)，引入微波功率，因此，要求用电浮动衬底并把负DC电压叠加到衬底边上的方式，或者，在产生微波等离子体的空间设置能加DC或RF偏压的电极，调节系统，使对着衬底规定的正偏置电压加到相应的电极上。
所述条件(2)，用氢气的稀释比，是指氢气流速与含有形成的淀积膜的组成元素的膜形成原料气体的流速之比，该比下面称作氢稀释比。该比例的优选范围随形成的淀积膜种类的不同而不同。例如，用有13.56MHz振荡频率的高频功率的RF等离子CVD工艺的情况下，通常，是100倍以上，200倍以上更好。这种情况下，所构成的淀积膜有时会含有微晶材料。
由于氢稀释比随所用膜形成原料气体的种类不同而不同，因此，氢稀释比无统一的上限。例如，要求形成非单晶硅淀积膜时的氢稀释比大于形成含磷的非单晶硅淀积膜时的氢稀释比。
此外，例如，用有2.45GHz振荡频率的微波功率的微波等离子CVD工艺时，氢稀释比的优选范围也随形成的淀积膜种类不同而不同。但是，通常是20倍以上，30倍以上更好。这种情况下，生成的淀积膜有时会含有微晶材料。
如上述，调节条件(1)(对着衬底的偏置电压)和(2)(氢稀释比)中任何一个条件，其中的另一个条件处于上述的优选范围内，就可以形成本发明的掺杂层，它用包括IV族元素的非单晶半导体材料构成，并在掺杂层内包括周期性分布的多个IV族元素低浓度区(即，多个作为掺杂层主要组分的IV族元素浓度减小区)。
形成上述掺杂层的机理目前还不十分清楚。但是认为如上述的使对着衬底的阴极的偏置电压为正，或相对于使衬底的偏置电压是负来调节所述的条件(1)(相对衬底的偏置电压)，而且，如上所述，调节所述条件(2)(氢气稀释比)，按足够的能量至少加速氢正离子，禁带宽度扩大元素正离子，或价电子控制元素的正离子到达衬底，由此，在掺杂层中周期性形成作为掺杂层主要组分的IV族元素浓度减小的多个区域。
用本发明的光电元件制造光电组件或光电极时，可用以下方式制造。
根据要求输出的电压或输出的电流，把多个本发明的光电元件按串联或并联连接方式组合在一起。在制成的组合整体表面和背面设置保护件，并对其固定，而制成成品。也可以把组合整体设置在绝缘体上。串联连接的组合体中可装入防止反向电流的合适的二极管。
可用图7与图9(图9(a)和9(b))所示的膜形成设备制造本发明的光电元件。
图7所示膜形成设备适合于制造按本发明的有较小面积的光电元件。
图7所示膜形成设备主要包括：相互连通的传输室401，402，403，404和405，传输室401用作装载室，传输室405用作卸载室；分别设置在传输室402，403和404下面的三个形成半导体层的淀积室417，418和419，阀门406，407，408和409，衬底温度控制装置410，411和412；分别电连接到RF功率源422或423的RF功率引入杯420和421(或RF高频电极或阴极)；微波引入装置，包括从微波功率源(未画)伸出的微波引入窗425和波导426(连接到微波引入窗)；分别从包括气体储存器，停止阀，流量控制器等(未画)的原料气供应系统伸出的原料气供应管429，449，469；和通过设置有传导阀(未画)的排气管分别连接真空装置(未画)的抽真空部件(未画)。
每个淀积室417、418和419用于形成给定的半导体层。特别是，在淀积室417中，用RF等离子CVD工艺形成n型半导体层；在淀积室418中，用微波(MW)等离子CVD工艺形成i型半导体层；在淀积室419中，用RF等离子CVD工艺形成p型半导体层。
标号413指示传输机，490是衬底夹具，424是电连接到淀积室418的RF功率源。
图7的圆中是淀积室418的内部放大图。淀积室418中，除经微波引入窗425引入的微波功率之外，还有经过与偏置功率源电连接的偏置功率引入电极428引入的RF或/和DC偏置功率。
把每个RF高频电极420和421(RF功率引入杯)设计成与等离体接触的大面积(它大于常规RF高频电极的面积)，因此，能形成本发明的掺杂层。
图9所示设备适合于连续制造按本发明的光电元件。图9所示膜形成设备中，进行所谓的双卷盘膜形成工艺，连续形成多层半导体层，同时，把这些半导体层叠放在长的衬底输送带上，并使衬底输送带移动穿过多个半导体层形成室。这种双卷盘膜形成工艺能有效地提高批量生产的光电元件的一致性，并按可接受的价格提高形成的淀积膜的均匀性。
这里，要说明由图9(a)和9(b)所示膜形成设备。图9(a)是膜形成设备的结构示意图，图9(b)是图9(a)所示膜形成设备中多个淀积室的装置从多室装置上面看的示意图。
图9(a)和9(b)所示膜形成设备包括衬底释放室601，它包括其上卷有衬底传送带617的放料盘625；多个淀积室602至614；衬底拾取室615，它包括拾取输送的衬底传输带617用的拾取盘627，用隔离通道616使每个相邻室隔开。每个室设置有从真空装置伸出的抽真空部件，以便对室内抽真空。
从衬底释放室601中的放料盘625放出的衬底传输带617经导辊626定向穿过隔离通道616传送到淀积室602中。按该方式，衬底传送带617传送进顺序设置的室603至614，并将其最后拾取并卷绕在拾取室615中的拾取盘627上。把膜形成设备构成为使要求的原料气体引入各淀积室，同时把净化气体流入各隔离通道616，在相邻淀积室互不干扰的情况下在每个淀积室中单独进行膜形成。
每个淀积室602至614中设置卤素灯加热器618，把衬底传送带617加热到在其中形成淀积膜所需的温度。每个淀积室602至604设置有从原料气体供应系统(未画)伸出的原料气体引入部件619和连接到例如油扩散泵，机械增强泵等的真空泵的抽气部件620。
每个淀积室602-603，605-608，和610-614设置电连接到RF功率源(未画)的RF功率引入电极621。
每个淀积室604和609设置从微波功率源(未画)伸出的微波施加器622和由连接到RF功率源(未画)的RF偏置电极631。
每个隔离通道616设置进气口624，经它使净化气流入。释放室601设置导向器626，用于使以释放盘625放出的衬底传送带定向地向拾取室615移动，并穿过各淀积室。拾取室615设置导向盘628，用足够的张力使衬底传送带617保持水平状。
以下将参照实例详细说明发明。应该了解，本发明不限于这些实例。
          例1
本例中，用图7所示膜形成设备制备图1所示结构的光电元件。
如上述，图7所示膜形成设备设置有装载室401和卸载室405。该膜形成设备中，其上要形成淀积膜的衬底从装载室401朝卸载室在减压条件下传输，并穿过淀积室417、418和419，在每个淀积室中，在衬底上形成淀积膜。该膜形成设备中，能进行微波等离子CVD工艺和RF等离子CVD工艺，如上述。本例中，用该膜形成设备进行半导体层形成。
上述的由它伸出原料气体供应管429，449和469的原料气体供应系统(图中未画)包括多个气体储存装置(图中没画)，每个储气装置中装有超高纯度的给定的原料气体；停止阀；和流量控制器(这些在图中都没画)。这些储气装置是装SiH4气的储气装置；装SiF4气体的储气装置；装有CH4气体的储气装置；装有GeH4气体的储气装置；装GeF4气的储气装置；装Si2H6气体的储气装置；装PH3/H2气(用H2气把PH3气稀释到浓度为2％)的储气装置；装BF3/H2气(用H2气把BF3气体稀释到浓度为2％)的储气装置；装H2气的储气装置；装He气的储气装置；装SiH4/H2气(用H2气把SiH4气稀释到浓度为10％)的储气装置。
顺序进行如下步骤制备光电元件：
步骤(1)：提供衬底101；
步骤(2)：形成背面电极层102；
步骤(3)：形成透明导电层103；
步骤(4)：形成n型半导体层104；
步骤(5)：形成i型半导体层105(基本上是本征层)；
步骤(6)：形成p型半导体层106；
步骤(7)：形成透明电极层107；和
步骤(8)：形成集电极108。
步骤(4)中，当n型半导体层104形成为3层结构的n型半导体层时，包括顺序叠置的(i)第1n型半导体层(包括n型加氢的非晶硅(a-Si：H)层)；(ii)，第2n型半导体层(包括n型微晶硅(μc-Si)半导体层)和(iii)，第3n型半导体层(包括n型加氢的非晶硅(a-Si：H)层，其中，有3层n型半导体层的n型半导体层104中有周期性分布的硅低浓度的尺寸不同的多个区域。
步骤(4)至(6)用图7所示的上述膜形成设备进行。
以下说明步骤(1)至(8)中每个步骤的实施。
步骤(1)：
用丙酮和异丙醇超声清洗不锈钢(SUS430BA)制成的厚度为0.5mm、尺寸为50mm×50mm的板，之后，用热空气吹干。由此，把表面清洗干净的不锈钢板用作衬底101。
步骤(2)：
用常规DC磁控溅射工艺，在室温下，在衬底101表面上形成厚度为0.3μm的厚Ag膜作背面电极层102。
步骤(3)：
在作为背面电极层102的Ag膜上、用常规磁控溅射工艺，在衬底温度为350℃的条件下，形成厚度为1.0μm的ZnO膜，作透明导电层103。
步骤(4)：
其上已形成背面电极层102和透明导电层103的衬底101放入图7所示膜形成设备中，顺序形成n型半导体层104的各构成层：
(i)20nm厚的n型加氢非晶硅(a-Si：H)层，该层在以下称作“第1n型半导体层；
(ii)30nm厚的n型微晶(μc-Si)半导体层，该层在以下称作”第2n型半导体层”；和
(iii)10nm厚的n型加氢非晶硅(a-Si：H)层，该层以下称作“第3n型半导体层”。上述3层构成层的形成方法说明如下。
首先，把图7所示膜形成设备的全部传输系统和淀积室抽真空使其达到较高的真空度。
把上述衬底101固定到衬底夹具490的背面，之后，放入装载室401中，使衬底夹具490位于传输轨413上。用抽真空装置(未画)把装载室401内抽真空到1×10-5乇的真空度。H2气流入装载室401和包括淀积室417的传输室402，使装载室内压力和传输室内压力基本相同。
之后，打开阀门406，夹有衬底101的衬底夹具移进包括淀积阀417的传输室402中。关闭阀门406。之后，有衬底101的衬底夹具490移动到淀积室417的衬底温度控制装置410下面的位置。衬底温度控制装置410下降，开始加热衬底101。
            第1n型半导体层的形成
H2气以原料气体供应系统经供气管429引入淀积室417，用相应的流量控制器(未画)并调节相应阀门(未画)把H2气流速控制到50sccm。调节传导阀的开口(未画)，使淀积室417内压力调节至1.2Torr。用衬底温度控制装置控制衬底101的温度，并保温在350℃。之后，按50sccm流速把H2连续引入淀积室417，打开原料气体供应系统的相应阀门(未画)，经原料气体供应管429，并用相应的流量控制器(未画)并调节相应的阀门(未画)使其气流速度控制到2sccm和0.5sccm，把SiH4气和PH3/H2气引入淀积室417。
之后，控制淀积室417的内部压力，并保持在1.2乇。之后，转换RF功率源422到接通，经RF功率引入杯420把5mw/cm3的RF功率加到淀积室417，产生辉光放电，在ZnO膜上形成作为第1n型半导体层的厚度为20nm的a-Si半导体膜，作为透明导电层103。
按上述方式，衬底101电气接地，作为RF电极的RF功率引入杯420有+13V的自偏压。
        第2n型半导体层的形成
用形成第1n型a-Si层用的相同的淀积室417，按表1中“EX.1-1”一列中所列的条件，重复第1n型a-Si层的形成工艺，用SiH4/H2气(用H2气把SiH4气浓度稀释到10％)代替第1n型a-Si层形成中间的SiH4气体，把PH3/H2气与SiH4/H2气的流速比控制为1/4，淀积室的内部压力(气体压力)控制到1.0乇，由此，在第1n型半导体层上形成作为第2n型半导体层的厚度为30nm的n型微晶硅(μc-si)半导体膜。
        第3n型半导体层的形成
用形成第1n型a-Si层用的同一浓积室417，重复第1n型a-Si层的形成工艺，在第2n型半导体层上形成作为第3n型半导体层的厚度为10nm的n型a-Si半导体膜。
按此方式完成在透明导电层103上的n型半导体层104的形成。
形成n型半导体层之后，把SiH4气和PH3/H2气引入淀积室417，并把RF功率加到RF电极上后，并连续5分钟把H2气引入淀积室。之后，结束H2气引入。把包括淀积室417的传输室402内部和供气管内部抽真空使真空度到1×10-5乇。
重复形成n型半导体层104的所述工艺，把分别形成的包括：用n型加氢非晶硅层(a-Si：H)构成的第1n型半导体层；用n微晶硅层( μc-Si)构成的第2n型半导体层；和用n型加氢非晶硅层(a-Si：H)构成的第3n型半导体层组成的3层结构的作为n型半导体层104的n型半导体层依次叠置在不锈钢衬底上。
用TEM(透射电子显微镜)检测所制成的样品按垂直于衬底方向切割的横截面。结果发现，3层结构的n型半导体层中包括周期性分布的多个不同尺寸的硅低浓度区。
这些硅低浓度区在层厚方向的平均高度“d”和平行于衬底表面方向的平均直径“L”如表1中列“Ex.1-1”所示。
此外，发现每个硅低浓度区内包含非晶硅材料。
步骤(5)：
按下述的微波等离子CVD工艺形成厚度为400nm的i型a-Si半导体膜，作为i型半导体层105。
升高衬底控制装置410。打开阀门407，夹有衬底101的衬底夹具490移送到包括淀积室418的已预先抽真空的上述传输室403中，关闭阀门407。
把有衬底101的衬底夹具490送入淀积室418的衬底温度控制装置411下面的位置。降低衬底温度控制装置411，开始加热衬底101。用抽真空装置(未画)把淀积室418内部抽真空使真空度到1×10-5乇。之后，用衬底温度控制装置411控制衬底温度并保持在350℃。之后，打开原料气供应系统(未画)的相关阀门(未画)，经原料气供气管449把SiH4和H2气引入淀积室418，同时用相应的流量控制器(未画)和控制相应的阀门(未画)把气体流速控制到50sccm和100sccm。控制传导阀(未画)的开口，把淀积室418的内部压力(气体压力)控制并保持在5m乇的真空度。
当淀积室418的盖板保持在关闭状态时，RF功率源424接通，把0.5w/cm3的RF功率加到RF偏置功率引入电极428上。之后，微波功率源(未画)接通，把0.2wcm-3的微波功率经波导426和微波引入窗425引入淀积室418，在淀积室418中产生辉光放电。当等离子体变稳定时，打开盖板427，在n型半导体层104上形成厚400nm的i型a-Si半导体膜作为i型半导体层105。
i型半导体层105形成后，SiH4气引入淀积室418，加RF功率和加微波功率结束后，H2气连续2分钟引入淀积室。之后，H2气引入结束。把包括淀积室418的传输室403内部和供气管内部抽真空使真空度到1×10-5乇。
步骤(6)：
以下要说明作为p型半导体层106的厚10nm的p型μc-Si半导体膜的形成。
升高衬底控制装置411。打开阀门408，把有衬底101的衬底夹具490移入包括淀积室419的如上述的已预先抽真空的传输室404中。关闭阀门408。
有衬底101的衬底夹具490移到淀积室419的衬底温度控制装置412下面的位置。降低衬底温度控制装置412，开始控制衬底101的温度。用抽真空装置(未画)对淀积室419内部抽真空，使真空度到1×10-5乇。之后，用衬底温度控制装置412控制衬底温度并保持在230℃。此后，打开原料气体供应系统(未画)的相应阀门(未画)，经原料气供应管469把SiH4气，H2气和BF3/H2气引入淀积室419，用相应的流量控制器(未画)并调节相应阀(未画)，把气流速度分别控制到0.2sccm，35sccm和0.5sccm。调节传导阀(未画)的开口，控制淀积室419的内部压力(气体压力)并保持在2.0乇的真空度。
之后，RF功率源423接通，经RF功率引入杯421把65mwcm-3的RF功率加到淀积室419，在淀积室419内产生辉光放电，在i型半导体层105上形成10nm厚P型μc-Si半导体膜作为p型半导体层106。
按上述方式，衬底101电接地，作为RF电极的RF功率引入帽426有+72V的自偏置电压。
p型半导体层106形成后，SiH4气和BF3/H2气引入淀积室419和加到RF电压上的RF功率结束。连续3分钟给淀积室引入H2气。之后，结束H2气引入。对包括淀积室419的传送室404的内部和供气管路内部抽真空，使真空度到1×10-5乇。
此后，升高衬底温度控制装置412。H2气流入已预先抽真空的包括淀积室419的传输室(404)和卸载室405中，并使其内压力基本相同。之后，阀门409打开，把在其上已形成了背面电极层102，透明导电层103，和n型，i型和p型半导体衬104、105和106的衬底101的衬底夹具490移到卸载室405中。关闭阀门409，从卸载室405中取出衬底。
现在，分别重复形成p型半导层106的所述工艺，在不锈钢衬底上形成包括10nm厚的p型μc-Si半导体膜的作为p型半导体层106的p型半导体层。
按垂直于衬底的方向切割的横截面用TEM(透射电子显微镜)检测所制成的样品。结果发现P型半导体中有周期性分布的多个硅低浓度区，每区的尺寸是“d”和“L”为2nm。
步骤7
有面积为0.25cm2的25个通孔的图形掩模盖在步骤6中制成的P型半导体层表面上，之后，用常规的电阻加热真空蒸发工艺形成厚70nm的ITO(In2O3+SnO2)膜，作为透明电极层107。
步骤8
带梳形开口的图形掩模盖在步骤(7)制成的透明电极层107表面，之后，用常规电子束真空淀积工艺，形成包括Cr(40nm)/Ag(1000nm)/Cr(40nm)的有图8所示结构的梳形集电极作为集电极108。
用此方法，获得有图1所示结构的光电元件，该光电元件用作表1中的样品Ex.1-1。
重复样品Ex.1-1的制造工艺，只是把第2μc-Sin型半导体层的形成条件改成表1中Ex.1-2，Ex.1-3，Ex.1-4或Ex.1-5的条件，获得4个光电元件，作为样品Ex.1-2至Ex.1-5(见表1)。
5个样品中的每一个要制备多个光电元件。
在环境温度25℃的条件下用光强为100mw cm-2的模拟阳光(AM1.5)照射所制成的每个样品，以测试它们的V-I特性。由此获得其开路电压V0c，短路电流JSC，填充系数F.F和光电转换效率(η)。
测试结果用曲线展示于图5中。图5所示的值是对应于以后将要说明的对比例1中获得的样品Comp Ex.1-1的值而言的，对比例1的值分别设定为1。
此外，要评估5个样品中每个样品的合格率，即，光电元件的批量生产合格率。按以下方式评估合格率，生产每只样品尺寸为0.25cm2的100只光电元件，检测其短路电阻值为5×104Ωcm-2以上的光电元件的比例，所获得的这个比例就是合格率。获得的结果汇集于表1中。
    对比例1
重复例1中样品Ex.1-1的光电元件的制造工艺，只是把步骤(4)中形成μc-Sin型半导体层的条件改为表2所列条件，获得3种光电元件样品，即comp Ex.1-1至comp Ex.1-3。发现comp Ex1-1和compEx.1-2中每一个的n型半导体层104基本上全部包括非晶半导体材料。在comp Ex1-1中没有发现Si低浓度区。
这些制成的样品中，每个样品在环境温度25℃的条件下用光强为100mw/cm2的模拟阳光(AM1.5)辐照，测试其V-I特性，由此获得其开路电压Voc，短路电流Jsc，填充系数F.F和光电转换效率η。
测试结果用曲线展示于图5中。图5所示值是相对于对比例compEx.1-1的分别设定为1的值的相对值。
此外，上述的每个样品按例1相同的方式评估合格率，结果列于表2中。
例2
重复例1中样品Ex.1-3的光电元件制造工艺，只是把步骤(6)中形成μc-Si P型半导体层106的条件换成表3所列条件，以获得两种光电元件样品Ex.2-1和Ex2-2。
特别是在表3所列条件中的每种情况下。代替例1所用SiH4气的是SiH4/H2气，即SiH4用H2气稀释到10％的浓度。表3中SiH4气和BF3气的流速分别是用SiH4/H2的流速乘浓度10％和BF3/H2的流速乘浓度2％获得的。
制成的这些样品中的每个样品在环境温度25℃的条件下，用光强为100mw/cm2的模拟太阳光(AM1.5)辐照，测试其V-I特性，由此获得它的开路电压Voc，短路电流Jsc，填充系数F.F和光电转换效率η。
测试结果列于表3中，它们与表3中列的光电元件样品Ex.1-3的测试结果一起是与对比样品comp Ex.1-1的分别设定为1的值的相对值。
此外，按与例1中相同的方式检测上述两个样品中每一个的合格率。结果列于表3中。
并按例1中步骤(6)相同的方式检测每个样品的P型半导体层106。结果发现，每种情况下的P型半导体层106中均有多个硅低浓度区，它们的“d”和“L”值如表3所列，并周期地分布于P型半导体层106中。
为什么会使3个光电元件样品中任何一个光电元件都有比光电元件样品Ex1-3优异的开路电压Voc，短路电流Jsc，填充系数F.F，和光电转换效率的原因将说明如下。表3中列出了增大氢稀释比，减小淀积室的内部压力(气体压力)，增大所加的RF功率的瓦数，调结RF电极的自编压所产生的结果，在P型半导体层106中按此状态周期性地分布如上述的有较大尺寸的多个这种硅低浓度区。因此，提高了开路电压Voc，短路电流Jsc，填充系数F.F.和光电转换效率η。
此外，光电元件例Ex.2-1与Ex.2-2相比，尽管只是P型半导体层106中包括的硅低浓度区的尺寸不同，用SIMS对各种情况下P型半导体层106的化学组分分析发现随氢(H)，硼(B)和氟(F)各自的检测浓度增大而Si浓度减小到一定程度。在此基础上，认为Si低浓度区中的H，B和F各自的浓度高于Si低浓度区之外的层区中的H、B和F的浓度。使它们中每一个的比例确定为前者中的H浓度是后者中H浓度的5倍，前者中B浓度是后者中B浓度的4倍，F浓度在前者中是后者中的4倍。
    例3
重复例1中光电元件样品Ex.1-1的制造工艺，只是用常规n型半导体膜形成方法形成的常规的包括20nm厚单层n型非晶硅加氢(a-Si：H)半导体膜代替n型半导体层104，并把步骤(6)中形成P型半导体层106的条件改成表4所列条件，形成15nm厚P型非晶碳化硅(a-SiC)半导体膜作P型半导体层106，获得两种光电元件样品Ex.3-1和Ex.3-2。
特别是，本例中，如表4所示，每种情况下，除了例1中形成P型半导体层106用的原料气体用CH4气外，还使P型半导体层形成时的衬底温度为200℃。表4所列BF3气的流速是用BF3/H2气的流速乘BF3气的浓度获得的计算值。
每个制成样品在25℃的环境温度下。用光强为100mw/cm2的模拟阳光(AM1.5)辐照，测试它们的V-I特性，由此获得开路电压Voc，短路电流Jsc，填充系数F.F，和光电转换效率η。
测试值列于表4中。表4所列值是相对于以下要说明的对比例2中获得的光电元件comp Ex.2-1的分别设定为1的值的相对值。
此外，用与例1中相同的方式评估上述两个样品中每个样品的合格率。结果列于表4中。
而且，按与例1的步骤(6)相同的方式检测每个样品的P型半导体层106。结果发现每种情况下P型a-SiC半导体层106中有周期性分布的多个其“d”值和“L”值如表4所列的硅低浓度区。
把两个光电元件样品中任何一个的开路电压Voc，短路电流Jsc，填充系数F.F和光电转换效率η和合格率都明显好于光电元件对比例Ex.2-1的相应参数的原因说明如下。表4中列出了增大氢稀释比，增加所加RF功率瓦数和调节RF电极的自偏置电压的结果。在两个光电元件中每个元件的P型a-SiC半导体层中按此状态周期性地分布有多个具有表4所列较大尺寸的硅低浓度区。因此，提高了开路电压Voc，短路电流Jsc，填充系数F.F，和光电转换效率，也提高了合格率。
    对比例2
重复例3中光电元件样品Ex.3-1的制造工艺，只是把形成P型a-SiC半导体层106的条件变成表5所列条件，获得一种光电元件样品comp Ex.2-1。
制成的光电元件样品comp Ex.2-1在25℃的环境温度条件下，用光强度为100mw/cm2的模拟阳光(AM1.5)辐照，测试它的V-I特性，由此获得它的开路电压Voc，短路电流Jsc，填充系数F.F，和光电转换效率η。
测试结果列于表5中。表5中所列值是分别设定为1以便与例3中的光电元件样品的值对比的值。
此外，用与例1中相同的方式检测它的合格率。获得的结果列于表5中。
而且，用与例1的步骤(6)相同的方式检测光电元件样品CompEx.1-2的P型a-SiC半导体层106。结果发现这种情况下的P型a-SiC半导体层中基本上没有较大尺寸的硅低浓度区。该状况列于表5中。
根据表4和5所示结果发现，光电元件对比例Comp Ex.2-1的光电元件特性和合格率明显地比光电元件样品Ex.3-1和Ex.3-2中的任何一个的光电特性和合格率差。
    例4
重复例1中光电元件样品Ex.1-1的制造工艺。只是用常规n型半导体膜形成方式形成的包括20nm厚的单层n型加氢硅(a-Si：H)膜的常规n型半导体层代替n型半导体层104，并把步骤(6)中形成P型半导体层106的条件变成表6所列条件，形成15nm厚的P型非晶氮化硅(a-SiN)半导体膜，作为P型半导体层106，获得两种光电元件样品Ex.4-1和Ex.4-2。
特别是，该样品中，如表4所示，每种情况下，除了形成例1中P型半导体层106用的原料气体是用NH3/H2气(即，NH3气用H2气稀释到浓度为10％)外，形成P型半导体层时的衬底温度为250℃。表6所列NH3气的流速是NH3气浓度乘NH3/H2的流速的计算值。表6中所列的NH3的流速是BF3/H2的流速乘BF3气浓度的计算值。
制成的两个光电元件样品中的每个样品，在25℃的环境温度条件下，用100mw/cm2光强度的模拟阳光(AM1.5)辐照，测它的V-I特性，由此获得它的开路电压Voc，短路电流Jsc，填充系数F.F和光电转换效率η。
测试结果列于表6中。表6所列值是相对于以下要说明的对比例3中获得的光电元件样品Comp.Ex.3-1的分别设定为1的值的相对值。
此外，上述两个样品中的每一个，用与例1中相同的方式检测它的合格率。结果列于表6中。
而且，按例1的步骤(6)中相同的方式检测每个样品的P型a-SiN半导体层106。结果发现，P型a-SiN半导体层中每种情况下均包括其“d”值和“L”值如表6所列的周期性分布的多个硅低浓度区。
开路电压Voc，短路电流Jsc，光电转换效率和合格率等项在两个光电元件样品的任一个样品中均显然优于光电元件对比例样品Comp.Ex.3-1的原因说明如下。表6中列出了氢稀释比增大，所加RF功率的瓦特数增大，和调节RF电极的自偏电压的结果，在两个光电元件样品中每一个样品中的P型a-SiN半导体层106中有按此状态的周期性分布的具有表6所列较大尺寸的多个这种硅低浓度区，由此，提高了开路电压Voc，短路电流Jsc，填充系数F.F和光电转换效率和合格率。
    对比例3
重复例4中光电元件样品Ex.1-4的制造工艺，只是P型a-SiN半导体层106的形成条件改为表7所列条件，获得一种光电元件样品Comp Ex.3-1。
制成的光电元件样品Comp.Ex.3-1在25℃的环境温度条件下，用光强度为100mw/cm2的模拟阳光(AM1.5)辐照，测它的V-I特性，由此获得它的开路电压Voc，短路电流Jsc，填充系统数F.F，和光电转换效率η。
测试结果列于表7中。表7所列值是分别设定为1的用于与例4中光电元件样品比较的值。
此外，按与例1中相同的方式检测光电元件例Comp Ex.3-1的合格率。结果列于表7中。
而且，按例1中步骤(6)相同的方式检测光电元件样品CompEx.3-1的P型a-SiN半导体层106。结果发现，这种情况下，P型a-SiN半导体层中基本不包括有较大尺寸的Si低浓度区。该状态列于表7中。
从表6和7的结果发现，在光电元件特性和合格率等项光电元件样品Comp Ex.3-1明显比光电元件样品Ex.4-1和Ex.4-2中任何一种都差。
    例5
重复光电元件样品Ex.1-1的制备工艺，是用常规n型半导体膜形成方式制备的含厚度为20nm单层n型加氢硅(a-Si：H)半导体膜的常规n型半导体层代替n型半导体层104，并在淀积室418中用微波等离子CVD工艺，按表8所列膜形成条件，进行P型半导体层106的形成工艺，形成厚15nm的P型微晶硅氧化物(μc-SiO)半导体膜，作为P型半导体层106，获得两种光电元件样品，Ex.5-1和Ex.5-2。每种情况下P型μc-SiO半导体层106的形成中，如表8所示，除给偏置引入电极428加预定的RF功率外、还把DC功率源(未画)输出的预定正DC电压叠加到偏置功率引入电极428。
本例中，如图8所示，每种情况下P型μc-SiO半导体层106的形成中，除气化H2O用作例1中P型半导体层106的形成中用的原料气体外，形成P型μc-SiO半导体层时的衬底温度是250℃。表8所列BF3气的流速是BF3/H2气的流速乘BF3气的浓度而获得的计算值。
制成的这两种光电元件样品中的每一种，在25℃的环境温度条件下，用光强度为100mw/cm2的模拟阳光(AM1.5)照射，测它的V-I特性，由此获得它的开路电压Voc，短路电流Jsc，填充系数F.F，和光电转换效率η。
测试结果列于表8中。表8所列值是相对于以下要说明的对比例4中获得的光电元件样品Comp Ex.4-1的分别设定为1的值的相对值。
此外，用与例1中相同的方式检测上述两种样品中每一种的合格率。获得的结果列于表8中。
而且，用例1中步骤(6)中相同的方式检测每个样品的P型μc-SiO半导体层106。结果发现，每种情况下，P型μc-SiO半导体层106中包括其“d”值和“L”值如表8所列的，周期性分布的多个硅低浓度区。
两个光电元件样品中任何一个的开路电压Voc、短路电流Jsc，填充系数F.F，光电转换效率和合格率均优于光电元件对比例Comp.Ex.4-1的这些参数的原因如下所述。表8中列出了增大氢稀释比，增大所加的RF功率和DC电压的结果，两种光电元件样品的每一种中，按该状态P型μc-SiO半导体层106中有周期分布的表8所列较大尺寸的多个这种硅低浓度区，因此提高了开路电压Voc，短路电流Jsc，填充系数F.F，光电转换效率和合格率。
    对比例4
重复光电元件例5中的样品Ex.5-1的制造工艺，只是形成P型μc-SiO半导体层106的条件改为表9所列条件。获得一种光电元件样品Comp.Ex.4-1。
制成的光电元件对比样品Comp.Ex.4-1在25℃的环境温度下用光强度为100mw/cm2的模拟阳光(AM1.5)辐照，测它的V-I特性，由此获得它的开路电压Voc，短路电流Jsc，填充系数F.F，和光电转换效率η。
测试结果列于表9中，表9中所列值是设定为1的用于与例5中光电元件样品比较的值。
此外，按与例1相同的方式检测光电元件对比样品Comp.Ex.4-1的合格率。结果列于表9中。
而且，用与例1中步骤(6)相同的方式检测光电元件对比样品Comp Ex.4-1的P型μc-SiO半导体层106。结果发现，这种情况下P型μc-SiO半导体层106基本上不包括有较大尺寸的Si低浓度区。这种状态列于表9中。
从表8和9所列结果发现，光电元件对比例Comp Ex.4-1的光电特性和合格率比光电元件样品Ex.5-1和Ex.5-2中任一种样品的光电特性和合格率都明显地差。
    例6
本例中、制备有图3所示结构和三个电池叠置的半导体结构(包括Si/SiGe/SiGe)的三个电池型光电元件，除三电池半导体结构外、其余构件按例1相同的方式构成。
叠置的三电池半导体结构，特别是按从光入射边顺序叠置的Pin结顶电池215，Pin结中间电池216和Pin结底电池217。其中，Pin结底电池217包括：
厚度为20nm的n型非晶硅(a-Si)半导体层204，这层以下将称作“n型层204”。
3层结构的i型半导体层，包括：厚10nm的i型非晶硅(a-Si)层251，它是用RF等离子CVD形成的，以下把这层叫做“RF i型层251”；用微波等离子CVD法形成的厚80nm的i型非晶硅锗(a-SiGe)层205，该层以下叫做“MWi型层205”；用RF等离子CVD形成的厚25nm的i型非晶硅(a-Si)层261，这层以下叫做“RF i型层261”；和
厚10nm的P型微晶硅(μc-Si)半导体层206，这层在以下叫做“P型层206；pin结中间电池216包括：
厚10nm的n型非晶硅(a-Si)半导体层207，这层以下叫做“n型层207”。
3层结构的i型半导体层，包括：用等离子CVD形成的厚10nm的i型非晶硅(a-Si)层252，这层以下叫做“RF i型层252”；用微波等离子CVD形成的厚60nm的i型非晶硅锗(a-SiGe)层208，这层以下叫做“MW i型层208”；和用RF等离子CVD形成的厚25nm的i型非晶硅(a-Si)层262，这层以下叫做“RF i型层206”和
厚10nm的P型微晶硅(μc-Si)半导体层209，这层以下叫做“P型层209”；和
pin结顶电池215，包括：
厚10nm的n型非晶硅(a-Si)半导体层210，这层以下叫做“n型层210”；
用RF等离子CVD形成的厚90nm的单层i型非晶硅(a-Si)半导体层211，这层以下叫做“RF i型层211”，和
厚8nm的P型微晶硅(μc-Si)半导体层212，这层以下叫做“P型层212”；[见表10]
用以下方式，用图9(a)和9(b)所示双卷盘型多室膜形成设备制造有该三电池叠置半导体结构的三电池型光电元件。
设置长100m，宽30cm和厚0.15mm的不锈钢(SUS 430BA)制成的长衬底载带作衬底201。衬底载带绕在真空RF等离子腐蚀槽(未画)中的旋转式卸料筒管(未画)上，并与卸料筒管相对设置旋转式拾取筒管(未画)，当衬底载带伸入RF等离子腐蚀槽中时，卸料筒管上的一部分衬底载带放出，固定到拾取筒管上。当旋转拾取筒管使衬底载带从卸料筒管朝拾取筒管移动时，衬底载带表面按表10所列条件用等离子体经RF等离子腐蚀表面处理，在衬底载带被等离子腐蚀后的表面上，用双卷盘DC磁控溅射法(见表10)顺序形成厚100nm包含AlSi的背面电极202和1.0μm厚的ZnO透明导电层203。
这样处理过的衬底载带送入图9(a)和9(b)所示膜形成设备中，按表11和12所列条件，在衬底载带上形成的透明导电层203上形成所述叠置的3电池半导体结构。
衬底载带绕到平均曲率半径为30cm的卸料盘625上。其上绕有衬底载带的卸料盘625放到卸料室601中，传送衬底载带，使其穿过各个淀积室，它的顶端固定到拾取室615中的拾取盘627上。用真空泵把膜形成设备的整个内部抽真空，并使卤灯加热器618工作，使淀积室602至614的每一个中的衬底载带保持在规定温度。
当膜形成设备整个内部真空度到1m乇以下时，清洁气体经各个清洗气入口624流入膜形成设备中，当衬底载带按箭头指示方向朝拾取室615移动时，顺序拾取衬底载带并绕到拾取盘627上。这种情况下，把规定的原料气体引入各淀积室，适当调节引入各隔离通道的清洁气体或调节各淀积室的内部压力，以防止原料气体扩散进相邻淀积室。之后，把预定的RF功率引进各淀积室602，603，605至608，和610至614，把预定的微波功率和预定的RF偏置功率引入各淀积室604和609，产生辉光放电，在这些淀积室的每个淀积室内产生等离子体。用该方法，按表10和11所列条件，在衬底载带的透明导电层203上连续形成：
在包括淀积室602至606的第一区中形成Pin结底部电池217，其中、在602淀积室内形成n型层204，在淀积室603中形成RF i型层251，在淀积室604中形成MW i型层205，在淀积室605中形成RFi型层261，并在淀积室606中形成P型层206，底部电池形成条件列于表11中，P型层形成条件列于表12中。
在包括淀积室607至611的第2区中形成pin结中部电池216，其中、在淀积室607中形成n型层207，在淀积室608中形成RF i型层252，在淀积室609中形成MW i型层208，在淀积室610中形成RFi型层262，在淀积室611中形成P型层209，中部电池的形成条件列于表11中，P型层的形成条件列于表12中。和
在包括淀积室612至614的第3区中形成Pin结顶电池215，其中，在淀积室612中形成n型层210，在淀积室613中形成RF i型层211，在淀积室614中形成P型层212，按表11列的顶部电池形成条件和表12列的P型层形成条件。
GeH4气经图9(b)所示的多个气体进口部件629引入相应的淀积室。
整个衬底载带制成品绕到拾取盘627上后，引入RF功率，微波功率和RF偏置功率结束。同时结束原料气和清洁气的引入。膜形成设备的整个内部回恢到大气压，从膜形成设备中取出拾取盘627。
用该方法在衬底载带上形成三个电池的半导体结构(Pin-Pin-Pin)。
在衬底载带上形成的三个电池半导体结构的顶电池的P型层212表面上，用常规反应溅射设备形成厚70nm的ITO膜，作为透明电极层213。之后，在透明电极层的213的表面上，用丝网印刷厚度为5μm，线宽为0.5mm的碳浆料，再丝网印刷厚度为10μm，线宽为0.5mm的Ag浆，形成梳形电极，作集电极214。
用该方法，获得带形光电元件或带形太阳能电池。带形光电元件切割成多个光电元件或太阳能电池、在样品Ex.6-1中，光电元件的尺寸是250mm×100mm。
制成的每个光电元件样品在25℃的环境温度下用光强度为100mw/cm2的模拟阳光(AM1.5)辐照，测它的V-I特性，由此获得它的开路电压Voc，短路电流Jsc，填充系数F.F.和光电转换效率η。
这里，每个制成的光电元件样品，按样品保存在50℃的大气下用光强为100mw/cm2的模拟阳光(AM1.5)辐照1000小时后，评估有关的入射光损耗比，即，初始光电转换效率与有入射光损失之后的光电转换效率之间的变化比。此后，在25℃的环境温度下测它的V-I特性，获得光电转换效率；获得的光电转换效率与初始光电转换效率比较。
评估结果平均值列于表12中。表12所列值是相对于在对比例5中(这在以下会说明)获得的光电元件对比样品Comp Ex.5-1的分别设定为1的值的相对值。
此外，按例1中相同的方式测试合格率。结果列于表12中。
而且，用TEM(透射电子显微镜)观察光电元件按垂直于衬底方向切割的横截面，以检测其中包括的Si低浓度区。结果发现，每个P型层中包括多个其“d”值和“L”值是表12所列的周期性分布的硅低浓度区。
光电元件样品的开路电压Voc，短路电流Jsc，填充系数F.F，光电转换效率，光入射损耗，和合格率均明显优于光电元件对比样品Comp Ex.5-1的这些参量的原因说明如下。表12中列出了增大氧稀释比，增大所加RF功率，增大偏置电压的结果。在三层P型层中的每一层中，按这种状态有表12所列较大尺寸的周期性分布的多个这种Si低浓度区。提高了开路电压Voc，短路电流Jsc，填充系数F.F.和光电转换效率和合格率。
    对比例5
重复光电元件样品Ex.6-1的制造工艺，只是每个P型层206，209和212的形成条件改为表13所列条件。获得多个光电元件对比样Comp.Ex.5-1。
制成的每个样品在25℃的环境条件下，用光强度为100mw/cm2的模拟阳光(AM1.5)辐照，测它的V-I特性，由此获得它的开路电压Voc，短路电流Jsc，填充系数F.F.和光电转换效率η。此外，按例6中相同的方法评估制成的每个光电元件样品的入射光的损失。
评估结果平均值列于表13中。表13中所列值设定为1，用于与例6中的光电元件样品对比。
此外，按与例1相同的方式检测合格率。结果列于表13中。
还有，用与例6相同的方法检测光电元件的三层P型层的每层中的Si低浓度区。结果发现，三层P型层的任一层中有其“d”值和“L”值是与表13列的小值相等的周期性分布的很少的Si低浓度区。
从表12和表13所列结果发现，对比例光电元件样品Comp Ex.5-1的光电元件特性和合格率显然比任何光电元件样品Ex.6-1的光电元件特性和合格率差。
    例7
本例中，用与例1相同的方法，用图7所示膜形成设备，制造图2所示结构的光电元件。
顺序进行以下步骤，制造光电元件：
步骤(1)：提供衬底101；
步骤(2)：形成背面电极层102；
步骤(3)：形成透明导电层103；
步骤(4)：形成n型半导体层104；
步骤(5)：形成i型半导体层105；
步骤(6)：形成p型半导体层106；
步骤(7)：形成透明电极层107；
步骤(8)：形成集电极108。
步骤(4)中，形成包括以下结构的两层结构的n型半导体层作为n型半导体层104；(i)包含n型加氢非晶硅(a-Si：H)层的第1n型半导体层；(ii)，包括n型微晶硅(μc-Si)半导体层的第2n型半导体层，两层n型层依次叠置，其中，包括两层n型半导体层的n型半导体层104包括周期性分布于其中的多个Si低浓度区。步骤(5)中：形成由微晶硅(μc-Si)半导体材料构成的基本上是本征半导体层作为i型半导体层105。步骤(6)中，形成用微晶硅(μc-Si)半导体材料构成的P型半导体层作P型半导体层，其中有周期性分布的各种尺寸的多个Si低浓度区。
用图7所示膜形成设备进行步骤(4)至(6)。
以下说明步骤(1)至(8)的每一步的实施。
步骤(1)：
用不锈钢(SUS 430BA)制造的厚0.5mm，尺寸为50mm×50mm的衬底，用丙酮和异丙醇超声清洗，随后用热空气吹干。由此提供表面清洗干净的不锈钢衬底作衬底101。
步骤(2)：
在衬底101表面上在室温下用常规DC磁控溅射工艺，形成0.3μm厚Ag膜作背面电极层102。
步骤(3)：
在用作背面电极层102的Ag膜上，在衬底温度为350℃的条件下，用常规磁控溅射工艺，形成厚1.0μm的ZnO膜，作透明导电层103。
步骤(4)：
其上已形成背面电极层102和透明导电层103的衬底101放进图7所示设备中，顺序形成n型半导体层104，它包括：
(i)20nm厚的n型加氢非晶硅(a-Si：H)层，这层以下叫做“第1n型半导体层”；和
(ii)30nm厚的n型微晶硅(μc-Si)半导体层，这层以下叫做“第2n型半导体层”，说明如下。
首先，图7所示膜形成设备的全部传输系统和淀积室抽真空使其达到较高的真空度。
上述衬底101固定到衬底夹具490的背面，之后放入装载室401中，使衬底夹具490位于运送轨413上。用抽真空装置把装载室401内部抽真空，使真空度达到1×10-5乇。H2气流入装载室和包括淀积室417的传输室402，使装载室和传输室的内部压力基本相同。
之后，打开阀门406，并把有衬底101的衬底夹具移进包括淀积室417的传输室402中。关闭阀门406。之后，有衬底101的衬底夹具490移到淀积室417的衬底温度控制装置410下面的位置。降下衬底温度控制装置410，开始加热衬底101。
    第1n型半导体层的形成
从原料气供应系统把H2气经供气管429引入淀积室417，用相应的流量控制器(未画)并同时调节相应的阀门(未画)把H2气流速控制到50sccm。调节传导阀(没画)的开口，把淀积室417的内部压力调到1.2乇。用衬底温度控制装置把衬底101的温度控制并保持在350℃。之后，按50sccm的流速把H2气引入淀积室417，打开原料气供应系统(没画)的相应阀门，经原料气供气管429把PH3/H2气引入淀积室417，并用相应的流量控制器(没画)和调节相应的阀门(没画)把气体流速控制到2sccm和0.5sccm。
之后，淀积室417的内部压力控制并保持在1.2乇。之后，接通RF功率源422，经RF功率引入杯420把频率为13.56MHz，功率数为5mw/cm3的RF功率引入淀积室417，产生辉光放电，在作为透明导电层103的ZnO膜上形成20nm厚的n型a-Si半导体膜作第1n型半导体层。
按上述方法，衬底101是电接地的，作为RF电极的RF功率引入杯420有自偏电压+13V。
    第2n型半导体层的形成
用形成第1n型a-Si层的同一淀积室417，按表14中“Ex.7-1”一列所示条件重复第1n型a-Si层的形成工艺，用SiH4/H2气(用H2气把SiH4气稀释成浓度为10％)代替第1n型a-Si层形成中用的SiH4，PH3/H2气的流速与SiH4/H2气的流速之比控制为1/4，衬底温度是300℃，淀积室的内部压力(气压)控制到1.0乇，由此，在第1n型半导体层上形成30nm厚的n型微晶硅(μc-Si)半导体膜作第2n型半导体层。
按该方法，完成在透明导电层103上的n型半导体层104的形成。
n型半导体层104形成之后，SiH4气和PH3/H2气引入淀积室417和RF功率加到RF电极上的工作结束。给淀积室连续5分钟引入H2气。之后，结束H2气引入。把包括淀积室417的传输室402内部和气体管路内部抽真空到1×10-5乇。
现在，重复所述的n型半导体层104的形成工艺，分别形成顺序叠置在不锈钢衬底上的包括含n型加氢非晶硅层(a-Si：H层)的第1n型半导体层和含n型微晶硅(μc-Si)层的第2n型半导体层的两层结构的n型半导体层，作为n型半导体层104。
用TEM(透射电子显微镜)检测制成样品按垂直于衬底方向切割的横截面。结果发现，两层结构的n型半导体层中有周期性分布的各种尺寸的多个Si低浓度区。
这些Si低浓度区在层厚方向的平均高度“d”和平行于衬底表面方向的平均直径“L”如表14中“Ex.7-1”一列所示。
此外，发现每个Si低浓度区内包含非晶硅材料。
步骤(5)：
以下将说明作为i型半导体层105的用微波等离子CVD形成的，2μm厚i型微晶硅(μc-Si)半导体膜。
升高衬底控制装置410。打开阀门407，有衬底101的衬底夹具490移入已预先抽真空的上述的包括淀积室418的传输室403中。关闭阀门407。
有衬底101的衬底夹具490移到淀积室418的衬底温度控制装置411下面的位置。降低衬底温度控制装置411，开始加热衬底101。用抽真空装置(没画)把淀积室418内部抽真空，使真空度到1×10-5乇。之后，用衬底温度控制装置411把衬底温度控制和保持在350℃。此后，打开原料气供气系统(没画)的相应阀门(没画)，经原料气供气管449把SiH4气和H2气引入淀积室418，同时用相应的流量控制器(没画)并调节相应的阀门(没画)把气体流速控制到40sccm和1300sccm。调节传导阀(没画)的开口把淀积室418的内部压力(气压)控制并保持在25m乇。
使淀积室418的盖427保持在关闭状态。接通RF功率源424，把振荡频率为13.56MHz，功率数为65w/cm3的RF功率加到RF偏置功率引入电极428。之后，接通微波功率源(没画)，经波导426和微波引入窗425把振荡频率为2.45GHz，瓦数为50mw/cm3的微波功率加到淀积室418，产生辉光放电，在淀积室418中产生等离子。等离子体稳定时，打开盖板427，在n型半导体层104上形成2μm厚的i型μc-Si半导体膜作i型半导体层105。
i型半导体层105形成后，SiH4气引入淀积室418，RF功率和微波功率的施加工作结束。H2气连续2分钟引入淀积室。之后，结束H2气引入。包括淀积室418的传送室403内部和气体管路内部抽真空，使真空度达到1×10-5乇。
现在，重复i型半导体层105的所述形成工艺，在不锈钢衬底上分开形成2μm厚的i型μc-Si半导体膜作i型半导体层105。
用TEM(透射电子显微镜)检测制成样品按垂直于衬底的方向切割的横截面。结果发现，i型μc-Si半导体膜主要包含微晶材料，微晶材料的体积比是85％，微晶材料含的微晶颗粒在垂直于衬底表面方向的平均长度尺寸是平行于衬底表面方向的平均长度的5倍。此外，用X射线衍射法分析发现微晶材料的平均晶粒尺寸是12nm。
步骤(6)：
以下将说明作为P型半导体层的10nm厚的p型μc-Si半导体膜的形成。
升高衬底控制装置411。打开阀门408，把有衬底(B)的衬底夹具490移进上述的已预先抽真空的包括淀积室419的传送室404中。关闭阀门408。
有衬底101的衬底夹具490移到淀积室419的衬底温度控制装置412下面的位置。降低衬底温度控制装置412，开始加热衬底101。用抽真空装置(没画)把淀积室419内部抽真空，使真空度达到1×10-5乇。之后，用衬底温度控制装置412把衬底温度控制并保持在230℃。此后，打开原料气体供应系统(没画)的相应阀门(没画)，把SiH4/H2气(用H2气把SiH4气稀释到浓度为10％)，H2气和BF3/H2气(用H2气把BF3气稀释到浓度为2％)经原料气供气管469引入淀积室419，同时用相应的流量控制器(没画)并调节相应阀门(没画)，把它们的流速控制至0.2sccm，40sccm和0.5sccm。调节传导阀(没画)的开口把淀积室419的内部压力(气压)控制并保持在2.0乇的真空度。
之后，接通RF功率源423，经RF功率引入杯421把170mw/cm3的RF功率加到淀积室，产生辉光放电，在i型半导体层105上形成10nm厚的P型μc-Si半导体膜作P型半导体层106。
上述方法中，衬底101电接地、作为RF电极的RF功率引入杯426的自偏压是+140V。
P型半导体层106形成后，结束SiH4/H2气，BF3/H2气引入淀积室419，H2气连续3分钟引入淀积室。之后，结束H2气引入。包括淀积室419的传输室404内部和气体管路内部抽真空，使真空度达到1×10-5乇。
此后，升高衬底温度控制装置412。H2气流进预先抽真空的包括淀积室419的传送室404和卸料室405，使它们的内部压力基本相同。之后，打开阀门409，有衬底101的衬底夹具490(衬底101上已形成有背面电极层102，透明导电层103，n型，i型和p型半导体层104，105和106)送入卸料室。关闭阀门409、从卸料室405取出衬底。
现在，重复P型半导体层106的形成工艺，在不锈钢衬底上分开形成厚10nm p型μc-Si半导体膜作p型半导体层106。
用TEM(透射电子显微镜)检测制成样品按垂直于衬底的方向切割的横截面。结果发现、p型半导体层中有周期性分布的“d”为8nm，“L”为10nm的多个Si低浓度区。
步骤(7)
有面积为0.25cm2的穿孔的图形掩模覆盖在步骤(6)制成的样品的p型半导体区的表面上，之后用常规的电阻加热真空淀积工艺形成70nm厚ITO(In2O3+SnO2)膜作透明电极层107。
步骤(8)
有梳形开口的图形掩模覆盖在步骤(7)中形成的透明电极层107的表面上，之后，用常规的电子束真空淀积工艺形成有图8所示结构的包括Cr(40nm)/Ag(1000nm)/Cr(40nm)梳形集电极，作集电极108。
用该方法，获得图2所示结构的光电元件。制成的该光电元件是样品Ex.7-1(见表14)。
重复样品Ex.7-1的制造工艺，只是把形成第2μc-Si n型半导体层的条件改成表14中Ex.7-2，Ex.7-3，Ex.7-4或Ex.7-5所列条件，获得作为表14中的样品Ex.7-2至Ex.7-5的四个光电元件。同样，重复样品Ex.7-1的制备工艺，只是把形成第2μc-Si n型半导体层的条件改成表14中对比例Comp.Ex.6-1，comp.Ex.6-2，Comp.Ex.6-3所列条件，获得作为表14中Comp.Ex.6-1，Comp.Ex.6-2，comp.Ex.6-3的3个光电元件。
检测每个样品(样品Ex.7-1除外)的n型半导体层104是否存在Si低浓度区，当有Si低浓度区时，用与所述步骤(4)相同的方式，检测Si低浓度区的“d”和“L”值。检测结果列于表14中。
发现样品Ex.7-2至Ex.7-5中每个样品的n型半导体层104中有周期性分布的，其“d”和“L”值如表14所列的多个Si低浓度区。发现，每种情况下n型半导体层中包括的Si低浓度区含非晶Si材料。
在25℃的环境温度下，用光强度为100mw/cm2的模拟阳光(AM1.5)辐照，测它的V-I特性，由此获得它的开路电压Voc，短路电流Isc，填充系数F.F，和光电转换效率η。
测试结果用曲线表示于图6中。图6所示值是相对于对比例CompEx.6-1的分别设定为1的值的相对值。图6中，横坐标是“d”，即，按层厚方向的IV族元素低浓度区的平均高度。
光电转换效率的测试结果也列于表14中。
从图6中的曲线所示发现，按本发明的光电元件中掺杂区(在层中包括周期性分布的含IV族元素，如Si的多个低浓度区)与微晶i型半导体层的半导体结，能提高开路电压Voc，短路电流Jsc，和填充系数F.F，因此，能提高光电转换效率η。特别发现当IV族元素低浓度区的浓度减小满足上述式(a)和(b)，即，3nm≤d≤40nm……(a)和30nm≤L≤80nm……(b)。其中d是IV族元素低浓度区的层厚方向的平均高度，L是IV族元素低浓度区的平行于衬底表面方向的平均直径，则能明显提高光电转换效率。
如表14所示还能提高光电元件的大批量生产合格率。这里的合格率，用制成的100个光电元件样品，每个样品尺寸为0.25cm2，进行评估，检测短路电阻大于5×104Ωcm-2的光电元件所占的比例，获得的这个比例就是生产合格率。
而且，所述的每个样品在180℃在大气中经24小时，测它的耐热性。此后，评估热损坏此，即，耐热测试后的光电转换效率与初始转换效率之比。
评估结果列于表14中。由表14所列结果发现，样品Ex.7-1至Ex.7-5中任何一个的热损坏比都令人满意。
此外，用SIMS法分析样品Ex.7-3至Ex.7-5和对比样Comp Ex.6-3的每个样品中p型半导体层所含Si、H、F和B的浓度。根据分析结果发现，Si低浓度区的尺寸有扩大的趋势，所检测到的H，B和F的各自的强度均增大，同时Si的浓度有一定程度的减小。在此基础上，在Si低浓度区中的H和F的浓度均大于(除Si低浓度区之外的)其余层区中的H和F的浓度。其中每一个的比例应是前者中的H浓度应是后者中H浓度的5倍，前者中的F浓度应是后者中F浓度的4倍。
        例8
重复例7中样品Ex.7-3的光电元件制造工艺，只是步骤(5)中i型半导体层105的形成中，有振荡频率500MHz的高频功率用振荡振频为2.45GHz的微波功率代替，i型半导体层105的形成条件改成表15所列条件，获得有由非晶材料构成的i型半导体层的光电元件样品作对比样品Comp Ex.7-1和4个光电元件样品Ex.8-1，Ex.8-2，Ex.8-3和Comp Ex.7-2，每一个样品有由不同平均晶粒尺寸的微晶材料构成的i型半导体层。
上述方法中，只有在Comp Ex.7-1的情况下用电接地的RF电极加500MHz的高频功率，在其余情况下由电浮动的RF电极加500MHz的高频功率。除Comp Ex.7-1之外的各种情况下，RF电极有负的自偏置电压。
对比Raman光谱中520cm-1处的峰值总强度与480cm-1处的峰值总强度，获得每种情况下的i型半导体层中微晶材料的体积此，其结果列于表15中。
而且，用TEM(透射电子显射镜)检测i型半导体层的横截面，检测每种情况下i型半导体层的微晶材料，获得垂直于衬底表面方向的平均晶粒尺寸H与平行于衬底表面方向的微晶平均尺寸W之比H/W。结果列于表15中。
制成的每个样品保持在大气压下50℃，之后，用光强度为100mw/cm2的模拟阳光(AM1.5)辐照1000小时，之后，在25℃的环境温度下测它的V-I特性，由此获得它的开路电压Voc，短路电流Jsc，填充系数F.F和光电转换效率η(样品经光入射损坏后)。
测试结果列于表15中。表15所列值是相对于对比样品CompEx.7-1的分别设定为1的值的相对值。
以表15所列结果发现，增大氢稀释比和所加的RF功率，并浮动RF电极使它有负偏置电压，增大作为i型半导体层的微晶材料的体积比，同时扩大平均晶粒尺寸，增大H/W比。特别发现，按本发明的任何一个光电元件样品，它的i型层是由平均体积比在50％以上的微晶材料构成，平均晶粒尺寸为3nm以上，有H/W比为2以上的轻微入射光损失，明显提高了光入射损失后的光电转换效率。发现样品Ex.8-2和Ex.8-3中每个样品的光入射损失比在5％以下。
    例9
重复例7中光电元件样品Ex.7-1的制造工艺，只是按表16所列膜形成条件用微波等离子CVD工艺，在淀积室418中进行P型半导体层106的形成，形成15nm厚P型微晶氧化硅(μc-SiO)半导体膜，作为P型半导体层106，以获得3种光电元件样品(Ex.9-1，Ex.9-2，Comp.Ex.8-1)。每种情况下，p型μc-SiO半导体层106的形成中，如表16所示，除预定的RF功率加到偏置引入电极428上之外，由DC功率源(没画)供给的预定正DC电压叠加到偏置功率引入电极428上。
本例中，如表16所示，每种情况下P型μc-SiO半导体层106的形成中，除例7中形成P型半导体层106用原料气体外，还用气化的H2O，还应使P型μc-SiO半导体层的形成中的衬底温度为250℃。表16所列BF3气的流速是用BF3/H2气流速乘BF3气的浓度获得的计算值。
因此，发现每种情况下形成的P型μc-SiO半导体层106有表16所列各种情况下不同尺寸的多个Si低浓度值。
每个样品在25℃的环境条件下，用光强度为100mw/cm2的模拟太阳光(AM1.5)辐照，测它的V-I特性，由此，获得它的开路电压Voc，短路电流(Jsc)，填充系数(F.F)，和光电转换效率η。
测试结果列于表16中。表16中所列值是相对于对比样品CompEx.8-1的分别设定为1的值的相对值。
此外，按与例7中相同的方式检测它的合格率。结果列于表16中。
而且，用与例7相同的方式检测每个样品的热损失比。结果列于表16中。
从表16所列结果发现，按本发明的光电元件样品Ex.9-1和Ex.9-2中任何一个的开路电压Voc，短路电流Jsc，填充系数F.F和光电转换效率、合格率，热损失都优于对比的光电元件样品Comp Ex.8-1的这些参量。其原因将说明如下。表16中列出了增大氢稀释比，增大所加的RF功率和增大DC电压的结果，在两个光电元件样品Ex.9-1和Ex.9-2中的任何一个样品中的p型μc-SiO半导体层106中，在这种状态下有周期性分布的表16所列较大尺寸的多个这种Si低浓度区，因而，提高了光电元件的开路电压Voc，短路电流Jsc，填充系数F.F，和光电转换效率，也提高了合格率，并使热损失比减至最小。
用AES(俄歇电子能谱分析技术)检测每个光电元件样品的P形半导体的化学组分。
根据获得的结果，发现，随着Si低浓度区尺寸扩大，层中的氧浓度增大。在此基础上，要求Si低浓度区中的氧含量大于除Si低浓度区之外的其余层区中的氧含量。并使Si低浓度区中的氧含量是其余层区中氧含量的4倍。
    例10
重复例7中光电元件样品Ex.7-1的制造工艺，只是第2n型μc-Si层，i型μc-Si层和p型μc-Si层中的每一层用微晶碳化硅(μc-SiC)半导体材料构成，获得3种光电元件样品(Ex.10-1，Ex.10-2和Comp Ex.9-1，见表17)。
按表17所列P型层形成条件形成每种情况下的第2n型μc-SiC层，只是把表17中的BF3/H2气换成PH3/H2气。这里，用TEM(透射电子显射镜)用与例7相同的方式观察形成的第2n型μc-SiC层的横截面。结果发现，第2n型μc-SiC层中有周期性分布的其“d”值是12nm，“L”值是15nm的多个Si低浓度区。
按表15中Ex.8-3一列所示i型层形成条件进行每种情况下的i型μc-SiC层的形成，只是还用流速为5sccm的CH4气，形成厚500nm的i型μc-SiC膜作每种情况下的i型μc-SiC层。
用Raman光谱法观测每种情况下的i型μc-SiC膜证实，微晶材料组分在i型μc-SiC膜中的体积比是80％。用X射线衍射法观察每种情况下的i型μc-SiC膜证实；i型μc-SiC膜的平均微晶尺寸是9nm。用TEM观察每种情况下的i型μc-SiC(膜发现，i型μc-SiC膜的H/W之比是5。
在除了用例7中形成P型层用的原料气体之外，还用CH4/H2气的不同条件下，并把膜形成条件变成表17所列条件，进行每种情况下P型μc-SiC层的形成，形成的厚15nm的μc-SiC膜作各种情况下的P型μc-SiC层。每种情况下的P型μc-SiC层的形成时的衬底温度控制到200℃。每种情况下SiH4气，CH4气，BF3气均用H2气稀释，用的SiH4气用H2气稀释到浓度为10％，CH4气用H2气稀释到浓度为10％，BF3气用H2气稀释到浓度是2％。表17中这些原料气的流速是根据它们的浓度的计算值。
每种情况下形成的P型μc-SiC层106有表17所列不同尺寸的多个Si低浓度区。
每个样品在25℃的环境温度下用光强度为100mw/cm2的模拟阳光(AM1.5)辐照，测它的V-I特性，由此获得它的开路电压Voc，短路电流Jsc，填充系数F.F和光电转换效率η。
测试结果列于表17中。表17中所列值是相对于对比样CompEx.9-1的分别设定为1的值的对比例。
此外，用与例7相同的方式检测它的合格率。结果列于表17中。
按与例7相同的方式检测它的热损失。结果列于表17中。
从表17所列结果发现，按本发明的任何光电元件样品Ex.10-1至Ex.10-2的开路电压Voc，短路电流Jsc，填充系数F.F，光电转换效率η，合格率和热损失比都优于对比例样品Comp Ex.9-1的这些参量。其原因将描述如下。表17中列出了增大氢稀释比，增大所加RF功率和增大自偏电压的结果，在两个光电元件样品Ex.10-1和Ex.10-2中任何一个中的P型μc-SiC层中有周期分布的表17所示较大尺寸的多种这种Si低浓度区，因此，提高了开路电压Voc，短路电流(Jsc)，填充系数(F.F)合格率，并把热损失比减到最小。
    例11
本例中，制备有图4所示结构的和包括a-Si/μc-Si/a-SiGe的叠置的三个电池半导体结构的三电池型光电元件。其中，除三电池半导体结构之外的其它构件按与例1相同的方式形成。
特别是，叠置的三电池半导体结构包括以光入射边顺序叠置的Pin结顶电池215，pin结中间电池216，和pin结底电池217，其中，pin结底电池包括：
厚度为20nm的n型非晶硅(a-Si)半导体层204，该层在以下叫做“n型层204”；
包括(厚度为10nm)的用RF等离子CVD形成的以下将称作“RFi型层251”的i型非晶硅(a-Si)层251，(厚度为100nm)的用微波等离子CVD形成的以下将称作“MW i型层205”的i型非晶硅锗(a-SiGe)层205和(厚度为25nm)的用RF等离子CVD形成的以下将叫做“RF i型层261”的i型非晶硅层261构成的三层结构的i型半导体层；和
(厚度为10nm)的P型微晶硅(μc-Si)半导体层206，该层下以叫做“P型层206”；
pin结中间电池216包括：
包括(厚度为10nm)的(以下将叫做“n型层207”)的n型非晶硅(a-Si)层207和(厚度为10nm)以下(将叫做“n型层252”)的n型微晶硅(μc-Si)半导体层252构成的两层结构的n型半导体层；
(厚度为1.2μm)用微波等离子CVD形成的i型微晶硅(μc-Si)半导体层208，(这层以下将叫做“MW i型层208”)和
(厚度为10nm)的P型微晶硅(μc-Si)半导体层209，(这层以下将叫做“P型层209”)；和
pin结顶电池215包括：
(厚度为10nm的)n型非晶硅(a-Si)半导体层210，(这层以下将叫做“n型层210”)。
(厚度为90nm)用RF等离子CVD形成的i型非晶硅(a-Si)半导体层211，(这层以下将叫做“RF i型层211”)，和
(厚度为8nm)的p型微晶硅(μc-Si)半导体层212，(这层以下将叫做“p型层212”)。[见表18]
用图9(a)和9(b)所示双卷盘型多室的膜形成设备按拟下方式制造有这种叠置的三电池半导体结构的三电池型光电元件。
设置不锈钢(SUS 430BA)制造的长100m的，宽30cm和厚0.15mm的长衬底载带作衬底201。衬底载带绕在真空RF等离子腐蚀槽(没画)中的旋转式释放筒管上，在真空RF等离子腐蚀槽中还设置有与释放筒管相对的旋转式拾取筒管，放出在释放筒管上的部分衬底载带，将其固定到拾取筒管上，同时把衬底载带伸入RF等离子腐蚀槽中。旋转拾取筒管，使衬底载带以释放筒管朝取筒管移动，按表18所列条件用Ar离子对衬底载带表面进行RF等离子腐蚀表面处理。之后，在径等离子腐蚀过的衬底载带表面上，用一盘接一盘的DC磁控溅射法按表18所列条件顺序形成包含AlSi(Si含量是10％)的厚100nm的背面电极202和厚1.0μm的ZnO透明导电层203。
衬底载带放入图9(a)和9(b)所示膜形成设备中，按表18和19所列条件在衬底载带上形成的透明导电层203上形成所述叠置的三电池半导体结构。
衬底载带绕在曲率半径为30cm的释放盘625上。其上绕有衬底载带的释放盘625放入卸载室601中，衬底载带移送通过各淀积室，它的顶头固定在拾取室615中的拾取盘627上。用真空泵对膜形成设备的整个内部抽真空，并使卤灯加热器618开始工作。使衬底载带在每个淀积室602至614中保持在要求的温度。
膜形成设备整个内部压力变成1m乇以下时，清洁气流经各个清洁气入口624进入膜形成设备，同时使衬底载带按箭头指示方向朝拾取室615移动，把衬底载带绕到拾取盘627上顺序拾取衬底载带。这种情况下，把所需的原料气引入每个淀积室，适当调节引入各隔离通道的清洁气体或各淀积室的内部压力，以防止原料气扩散进相邻的淀积室。之后把预定的RF功率引入每个淀积室602、603，605-608和610-614，把预定的微波功率和预定的RF偏置功率引入每个淀积室604和609，这每个淀积室内产生辉光放电产生等离子体。
用此方法，按表19和20所列条件，在衬底载带的透明导电层203上连续形成3个pin结电池。
特别是，在包括淀积室602-606的第1区中形成pin结底电池217；在淀积室602中形成n型层204；在淀积室603中形成i型层251；在淀积室604中形成MW i型层205；在淀积室605中形成RF i型层261；在淀积室606中形成P型层206，按表19所列底电池形成条件和表20所列P型层形成条件。
在包括淀积室607-611的第2区中形成pin结中间电池216，在淀积室607中形成n型层207；在淀积室608中形成n型层252；在淀积室609中形成MW i型层208，之后，在淀积室610中经过用H2等离子表面处理；并在淀积室611中形成P型层209，按表19所列中间电池形成条件和表20所列P型层形成条件。
在包括淀积室612-614的第3区中形成pin结顶电池215，在淀积室612中形成n型层210，在淀积室613中形成RF i型层211；在淀积室614中形成p型层212，按表19所列顶电池形成条件和表20所列P型层形成条件。
经图9(b)所示多个气体入口629把GeH4气引入相应的淀积室。
在P型层形成中制成有大表面积的阴极，使其有正自偏压。
整个衬底载带制品绕到卷轴627上之后，结束RF功率，微波功率和RF偏置功率的引入。同时，结束原料气和清洁气的引入。膜形成设备的整个内部恢复到大气压，从膜形成设备中取出卷轴627。
用此方法，在衬底载带上形成三电池(pin-pin-pin)半导体结构。
衬底载带上形成的三电池半导体结构的顶电池的P型层212的表面上，用常规的反应溅射设备形成厚70nm的ITO膜作透明电极层217。之后，在透明电极层213的表面上印刷10μm厚的Ag浆形成梳形电极作集电极214。
用该方法，获得带形光电元件或带形太阳能电池。把带形光电元件切割成尺寸为250mm×100mm的多个光电元件或太阳能电池、作样品Ex.11-1。
重复样品Ex.11-1的制造工艺，只是P型层形成条件换成表20所列对比样Comp.Ex.10-1或Comp.Ex.10-2一列的条件，制成对比样品Comp.Ex.10-1和Comp.Ex.10-2，其中每个对比样包括像样品Ex.11-1时的尺寸是250mm×100mm的多个光电元件或太阳能电池。
每个样品保存在50℃大气下。之后在25℃的环境温度下用光强度为10MW/cm2的模拟阳光(AM1.5)辐照，测它的V-I特性，由此获得它的开路电压Voc，短路电流Jsc，填充系数F.F，光入射损失后的光电转换效率(η)。这里，还评估光入射损失比。
评估结果的平均值列于表20中。表20所列值是相对于对比样Comp.Ex.10-1的分别设定为1的相对值。
此外，用与例1相同的方式评估每个样品的生产合格率，获得的结果列于表20中。
根据表20所列结果，知道了以下事实。从对比样Comp.Ex.10-1与Comp.Ex.10-2的对比发现，用由微晶硅半导体材料构成的i型半导体层，能减小整个三电池的光入射损失比。从样品Ex.11-1与对比样Comp.Ex.10-2的对比发现，在p型层形成中，如表20所列，增大氢稀释比，增大所加RF功率和偏置电压，在三层p型层中的每一层中有按此状态周期性分布的表20所列的较大尺寸的多个Si低浓度区。在三电池中有这些P型层的半导体结明显提高了光入射损失后的开路电压(Voc)，短路电流(Jsc)，和填充系数(F.F)，和光电转换效率。也提高了生产合格率。
                                            表1
    样品号    Ex.1-1    Ex.1-2    Ex.1-3    Ex.1-4     Ex.1-5
    SiH4(sccm*)     0.5     0.5     0.4     0.2     0.2
    H2(sccm)     50     70     100     100     120
    稀释比(H2/(SiH4+PH3)     95     133     238     476     571
    RF功率(mW/cm3)     40     50     60     80     100
    <1>self-bias voltage ofthe RF electrode(V)     105     130     155     180     200
    <2>“d”in the n-typesemiconductor layer(nm)     3     5     12     20     40
    <3>“L”in the n-typesemiconductor layer(nm)     3     5     20     40     80
    合格率(％)     85     90     92     90     88
*：用H2气稀释后的SiH4气的计算流速
<1>：RF电极的自偏压(V)
<2>：n型半导体层中的“d”值(nm)
<3>：n型半导体层中的“L”值(nm)
                                    表2
    样品号  Comp.Ex.1-1   Comp.Ex.1-2    Comp.Ex.1-3
    SiH4(sccm*)     1     0.8     0.2
    H2(sccm)     50     50     150
    稀释比(H2/(SiH4+PH3)     48     60     714
    RF功率(mW/cm3)     5     20     150
    <1>self-bias voltage of theRF electrode(V)     13     55     230
    <2>“d”in the n-typesemiconductor layer(nm)     0     1     50
    <3>“L”in the n-typesemiconductor layer(nm)     0     1     100
    合格率(％)     80     78     86
*：用H2气稀释后的SiH4气的计算流速
<1>：RF电极的自偏压(V)
<2>：n型半导体层中的“d”值(nm)
<3>：n型半导体层中的“L”值(nm)
                                表3
    样品号     Ex.1-3     Ex.2-1     Ex.2-2
    SiH4(sccm*)     0.2     0.03     0.02
    H2(sccm)     35     40     40
    稀释比(H2/(SiH4+BF3)     167     800     1000
    BF3(sccm)     0.01     0.02     0.02
    气压(乇)     2.0     2.0     1.5
    RF功率(mW/cm3)     65     150     190
    RF电极的自偏压(V)     72     140     195
    P型半导体层中的“d”值(nm)     2     6     10
    P型半导体层中的“L”值(nm)     2     8     15
    光电转换效率η     1.25     1.28     1.33
    开路电压(Voc)     1.07     1.08     1.10
    短路电流(Jsc)     1.09     1.10     1.11
    填充系数F.F.     1.07     1.08     1.09
    合格率(％)     92     93     94
*：用H2气稀释后的SiH4的计算流速。
                                表4
    样品号     Ex.3-1     Ex.3-2
    SiH4(sccm*1)     0.4     0.4
    CH4(sccm*2)     0.4     0.4
    BF3(sccm*3)     0.05     0.05
    H2(sccm)     100     100
    稀释比(H2/(SiH4+CH4+BF3))     118     118
    气压(乇)     1.0     1.0
    RF功率(mW/cm3)     52     95
    RF电极的自偏压(V)     125     185
    d(nm)     5     10
    L(nm)     5     15
    光电转换效率     1.17     1.22
    开路电压Voc     1.06     1.08
    短路电流Jsc     1.04     1.05
    填充系数(F.F.)     1.07     1.08
    合格率(％)     85     89
*1：用H2气稀释后的SiH4气计算流速
*2：用H2气稀释后的CH4气计算流速
*3：用H2气稀释后的BF3气计算流速
                            表5
    样品号     Comp.Ex.2-1
    SiH4(sccm*1)     1
    CH4(sccm*2)     1
    BF3(sccm*3)     0.05
    H2(sccm)     50
    稀释比(H2/(SiH4+CH4+BF3))     24
    气压(乇)     1.2
    RF功率(mW/cm3)     6
    RF电极的自偏压(V)     10
    d(nm)     0
    L(nm)     0
    光电转换效率η     1
    开路电压Voc     1
    短路电流Jsc     1
    填充系数(F.F.)     1
    合格率(％)     77
*1：用H2气稀释后的SiH4气的计算流速
*2：用H2气稀释后的CH4气的计算流速
*3：用H2气稀释后的BF3气的计算流速
                            表6
    样品号     Ex.4-1     Ex.4-2
    SiH4(sccm*1)     0.4     0.4
    NH3(sccm*2)     0.1     0.1
    BF3(sccm*3)     0.05     0.05
    H2(sccm)     120     120
    稀释比(H2/(SiH4+NH3+BF3))     218     218
    气压(乇)     1.0     1.0
    RF功率(mW/cm3)     58     105
    RF电极的自偏压(V)     145     195
    d(nm)     5     9
    L(nm)     5     12
    光电转换效率η     1.15     1.21
    开路电压Voc     1.06     1.09
    短路电流Jsc     1.03     1.04
    填充系数(F.F.)     1.05     1.07
    合格率(％)     82     87
*1：用H2气稀释后的SiH4气的计算流速
*2：用H2气稀释后的NF3气的计算流速
*3：用H2气稀释后的BF3气的计算流速
                            表7
    样品号     Comp.Ex.3-1
    SiH4(sccm*1)     1
    NH3(sccm*2)     0.2
    BF3(sccm*3)     0.05
    H2(sccm)     60
    稀释比(H2/(SiH4+NH3+BF3))     48
    气压(乇)     1.2
    RF功率(mW/cm3)     8
    RF电极的自偏压(V)     15
    d(nm)     0
    L(nm)     0
    光电转换效率η     1
    开路电压Voc     1
    短路电流Jsc     1
    填充系数(F.F.)     1
    合格率(％)     75
*1：用H2气稀释后的SiH4气的计算流速
*2：用H2气稀释后的NF3气的计算流速
*3：用H2气稀释后的BF3气的计算流速
                                表8
    样品号     Ex.5-1     Ex.5-2
    SiH4(sccm*1)     20     15
    H2O(sccm*2)     3     2
    BF3(sccm*3)     0.2     0.15
    H2(sccm)     500     600
    稀释比(H2/(SiH4+H2O+BF3))     22     35
    气压(毫乇)     20     20
    微波功率(mW/cm3)     93     93
    RF功率(mW/cm3)     140     140
    DC偏压(V)     120     200
    d(nm)     7     12
    L(nm)     7     20
    光电转换效率     1.16     1.24
    开路电压Voc     1.08     1.11
    短路电流Jsc     1.03     1.04
    填充系数(F.F.)     1.04     1.07
    合格率(％)     87     90
*1：用H2气稀释后的SiH4气的计算流速
*2：用H2气稀释后的H2O气的计算流速
*3：用H2气稀释后的BF3气的计算流速
                            表9
    样品号     Comp.Ex.4-1
    SiH4(sccm*1)     30
    H2O(sccm*2)     5
    BF3(sccm*3)     0.3
    H2(sccm)     500
    稀释比(H2/(SiH4+H2O+BF3))     14
    气压(毫乇)     30
    微波功率(mW/cm3)     190
    RF功率(mW/cm3)     23
    DC偏压(V)     40
    d(nm)     2
    L(nm)     2
    光电转换效率     1
    开路电压Voc     1
    短路电流Jsc     1
    填充系数(F.F.)     1
    合格率(％)     82
*1：用H2气稀释后的SiH4气的计算流速
*2：用H2气稀释后的H2O气的计算流速
*3：用H2气稀释后的BF3气的计算流速
                            表10
    衬底     201 不锈钢SUS 430-BA薄板(厚)：0.15mm
    表面处理     RF溅射RF功率300W 10分钟衬底温度：室温
    背面电极层     202     AlSi(厚)：100nm；衬底温度：室温；
    透明导电层     203     ZnO(厚)：1.0μm衬底温度：250℃
    n型半导体层     204     a-Si(厚)：20nm
    RF i-型半导体层     251     a-Si(厚)：10nm
    MW i-型半导体层     205     a-SiGe(厚)：80nm
    RF i-型半导体层     261     a-Si(厚)：25nm
    p-型半导体层     206     μc-Si(厚)：10nm
    n-型半导体层     207     a-Si(厚)：10nm
    RF i-型半导体层     252     a-Si(厚)：10nm
    MW i-型半导体层     208     a-SiGe(厚)：60nm
    RF i-型半导体层     262     a-Si(厚)：25nm
    p-型半导体层     209     μc-Si(厚)：10nm
    n-型半导体层     210     a-Si(厚)：10nm
    RF i-型半导体层     211     a-Si(厚)：90nm
    p-型半导体层     212     μc-Si(厚)：8nm
    透明电极层     213     ITO(厚)：70nm
    集电极     214     Ag-浆(厚)：10μm
                           表11
底电池                层构成  n-型层204  RF i-型层251   MW i-型层205   RF i-型层261   p-型层206
               淀积室   602     603     604    605     606
 所用气体流速     SiH4   100     30     50    30     *
    GeH4     50
 PH3/H2(2％)   150
 BF3/H2(2％)     *
    H2   500     500     200    2000     *
  RF功率(W)   100     100     650     200     *
  MW功率(W)     200
  气压(乇)   1.00     1.10     0.01     1.10     *
  衬底温度(℃)   300     280     350     280     220
  层厚(nm)   20     10     80     25     10
中间电池                层构成 n-型层207  RF i-型层252   MWi-型层208    RFi-型层262   p-型层209
               淀积室   607     608     609     610     611
 所用气体流速     SiH4   40     30     70     40     *
    GeH4     40
 PH3/H2(2％)   150
 BF3/H2(2％)     *
    H2   1500     500     200    2000     *
  RF功率(W)   50     100     600    200     *
  MW功率(W)     200
  气压(乇)   1.00     1.10     0.01    1.10     *
  衬底温度(℃)   300     250     350     280     200
  层厚(℃)   10     10     60     25     10
顶电池                层构成 n-型层210  RFi-型层211  p-型层212
               淀积室   612     613     614
 所用气体流速     SiH4   30     150     *
 PH3/H2(2％)   80
 BF3/H2(2％)     *
    H2   2000     1000     *
  RF功率(W)   100     300     *
  气压(乇)   1.00     1.10     *
  衬底温度(℃)   250     200     180
  层厚(nm)   10     90     8
*：示于表12和13中
                        表12
    样品号     Ex.6-1
    SiH4(sccm)     10
    BF3(sccm)     4
    H2(sccm)     2000
    稀释比(H2/(SiH4+BF3))     142
    气压(乇)     1.0
    RF功率(W)     1200
    RF电极的自偏压(V)     150
    d(nm)     8
    L(nm)     12
    光电转换效率     1.24
    开路电压Voc     1.08
    短路电流Jsc     1.05
    填充系数(F.F.)     1.09
    合格率(％)     95
    光入射损失比     0.8
                        表13
    样品号     Comp.Ex.5-1
    SiH4(sccm)     10
    BF3(sccm)     4
    H2(sccm)     1000
    稀释比(H2/(SiH4+BF3))     71
    气压(乇)     1.0
    RF功率(W)     800
    RF电极的自偏压(V)     60
    d(nm)     2
    L(nm)     2
    光电转换效率η     1
    开路电压Voc     1
    短路电流Jsc     1
    填充系数(F.F.)     1
    合格率(％)     90
    光入射损失比     1
                                表14
    样品号    Comp.Ex.6-1    Comp.Ex.6-2   Ex.7-1   Ex.7-2  Ex.7-3   Ex.7-4   Ex.7-5   Comp.Ex.6-3
    SiH4(sccm*)     1     0.8   0.5   0.5   0.4   0.2   0.2     0.2
    H2(sccm)     50     50   50   70   100   100   120     150
    稀释比(H2/(SiH4+PH3))     48     60   95   133   238   476   571     714
    RF功率(mW/cm3)     5     20   40   50   60   80   100     150
    RF电极的自偏压(V)     13     55   105   130   155   180   200     230
    <1>“d”in the n-typesemicondnctor layer(nm)     0     1   3   5   12   20   40     50
    <2>“L”in the n-typesemiconductor layer(nm)     0     1   3   5   20   40   80     100
    光电转换效率     1     1.01   1.15   1.24   1.27   1.25   1.18     1.05
    合格率(％)     80     78   85   90   92   88   86     81
    热损失比(％)     10     10   5   3   3   4   5     7
*：用H2气稀释后SiH4气的计算流速
<1>：n型半导体层中“d”值(nm)
<2>：n型半导体层中“L”值(nm)
                                 表15
    样品号   Comp.Ex.7-1   Comp.Ex.7-2   Ex.8-1  Ex.8-2     Ex.8-3
    SiH4(sccm)     40     40     35     30     25
    H2(sccm)     300     700     1000     1000     1000
    气压(m乇)     15     15     20     20     20
    RF功率(mW/cm3)     40     50     60     65     65
    RF电极的自偏压(V)     0     -300     -400     -420     -420
    微晶材料的体积比(％)     0     40     50     70     85
    平均晶粒尺寸(nm)   非晶     2     3     8     12
    H/W   非晶     1     2     4     8
    损失后的光电转换效率     1     1.01   1.10   1.24     1.36
    开路电压(Voc)     1     0.67   0.62   0.58     0.56
    短路电流(Jsc)     1     1.23   1.33   1.50     1.66
    填充系数(F.F)     1     1.22   1.33   1.42     1.47
                             表16
    样品号  Comp.Ex.8-1     Ex.9-1     Ex.9-2
    SiH4(sccm)     30     20     15
    H2O(sccm)     5     3     2
    BF3(sccm)     0.3     0.2     0.15
    H2(sccm)     500     500     600
    稀释比(H2/(SiH4+H2O+BF3))     14     22     35
    气压(m乇)     30     20     20
    微波功率(mW/cm3)     190     93     93
    RF功率(mW/cm3)     23     140     140
    DC偏压(V)     40     120     200
    d(nm)     2     7     12
    L(nm)     2     7     20
    光电转换效率     1     1.14     1.20
    开路电压(Voc)     1     1.05     1.08
    短路电流(Jsc)     1     1.03     1.04
    填充系数(F.F)     1     1.05     1.07
    合格率(％)     79     86     90
    热损失比(％)     7     4     3
                                    表17
    样品号 Comp.Ex.9-1   Ex.10-1   Ex.10-2
    SiH4(sccm*1)     0.1     0.03     0.03
    CH4(sccm*2)     0.1     0.01     0.01
    BF3(sccm*3)     0.02     0.02     0.02
    H2(sccm)     50     50     50
    稀释比(H2/(SiH4+CH4+BF3))     227     833     833
    气压(乇)     2.0     2.0     2.0
    RF功率(mW/cm3)     6     52     95
    RF电极的自偏压(V)     10     125     185
    d(nm)     2     8     12
    L(nm)     2     10     15
    光电转换效率     1     1.15     1.19
    开路电压Voc     1     1.05     1.07
    短路电流Jsc     1     1.03     1.04
    填充系数(F.F.)     1     1.06     1.07
    合格率(％)     78     83     86
    热损失比(％)     8     3     2
*1：用H2气稀释后的SiH4气的计算流速
*2：用H2气稀释后的CH4气的计算流速
*3：用H2气稀释后的BF3气的计算流速
                                表18
    衬底     201 不锈钢SUS 430-BA薄板(厚度)：0.15mm
    表面处理     RF溅射；RF功率300W 10分钟衬底温度：室温
    背面电极层     202     AlSi(厚)：100nm；衬底温度：室温；
    透明导电层     203     ZnO(厚)：1.0μm衬底温度：250℃
    n型半导体层     204     a-Si(厚)：20nm
    RF i-型半导体层     251     a-Si(厚)：10nm
    MW i-型半导体层     205     a-SiGe(厚)：100nm
    RF i-型半导体层     261     a-Si(厚)：25nm
    p-型半导体层     206     μc-Si(厚)：10nm
    n-型半导本层     207     a-Si(厚)：10nm
    n-型半导体层     252     μc-Si(厚)：10nm
    MW i-型半导体层     208     μc-Si(厚)：1.2nm
    p-型半导体层     209     μc-Si(厚)：10nm
    n-型半导体层     210     a-Si(厚)：10nm
    RF i-型半导体层     211     a-Si(厚)：90nm
    p-型半导体层     212     μc-Si(厚)：8nm
    透明电极层     213     ITO(厚)：70nm
    集电极     214     Ag-浆(厚)：10μm
                                 表19
底电池             层构成   n-型层204   RF i-型层251   MW i-型层205    RF i-型层261     p-型层206
            淀积室   602   603   604    605     606
 所用气体流速     SiH4   100   30   40    30     *
    GeH4   40
 PH3/H2(2％)   150
 BF3/H2(2％)     *
    H2   500   500   200    500     *
  RF功率(W)   100   100   650    250     *
  MW功率(W)   200
  气压(乇)   1.00   1.10   0.015    1.10     *
  衬底温度(℃)   300   280   350    280     220
  层厚(nm)   20   10   100    25     10
中间电池             层构成   n-型层207   RF i-型层252   MW i-型层208    用H2处理过     p-型层209
            淀积室   607   608   609     610     611
 所用气体流速     SiH4   40   5   100     *
    GeH4
 PH3/H2(2％)   150   150
 BF3/H2(2％)     *
    H2   1000   1500   2500     2000     *
  RF功率(W)   50   600   700     200     *
  MW功率(W)   200
  气压(乇)   1.00   1.10   0.02     1.10     *
  衬底温度(℃)   300   250   350     200     200
  层厚(nm)   10   10   1200     25     10
顶电池              层构成   n-型层210   RF i-型层211     p-型层212
             淀积室   612   613     614
 所用气体流速     SiH4   30   150     *
 PH3/H2(2％)   80
 BF3/H2(2％)     *
    H2   2000   1000     *
  RF功率(W)   100   300     *
  气压(乇)   1.00   1.10     *
  衬底温度(℃)   250   200     180
  层厚(nm)   10   100     8
*：列于表20中
                                 表20
    样品号 Comp.Ex.10-1  Comp.Ex.10-2  Ex.11-1
    SiH4(sccm)     10     10     10
    BF3(sccm)     4     4     4
    H2(sccm)     1000     1000     2000
    稀释比(H2/(SiH4+BF3))     71     71     142
    气压(乇)     1.0     1.0     1.0
    RF功率(mW/cm3)     800     800     1200
    RF电极的自偏压(V)     60     60     150
    d(nm)     2     2     8
    L(nm)     2     2     12
    MW i-型半导体层     a-SiGe     μc-Si     μc-Si
    寿命试验后的光电转换效率     1     1.01     1.17
    开路电压Voc     1     0.96     1.04
    短路电流Jsc     1     0.99     1.04
    填充系数(F.F.)     1     1.06     1.08
    合格率(％)     90     88     95
    光入射损失比(％)     1     0.4     0.3

Claims (15)

1、有半导体结结构的光电元件，其特征是所述半导体结结构有由元素周期表中IV族元素中的一种或一种以上元素为主要组分的非单晶材料制成的掺杂层，所述掺杂层中包括周期性分布的用作掺杂层主要组分的所述IV族元素的多个浓度减小区。
2、按权利要求1的光电元件，其中掺杂层是P型或n型。
3、按权利要求1的光电元件，其中IV族元素浓度减小区的平均尺寸满足下式(a)和(b)，
3nm≤d≤40nm……(a)
3nm≤L≤80nm……(b)
d是IV族元素浓度减小区在层厚方向的平均高度，L是IV族元素浓度减小区按平行于其上形成的掺杂层的衬底表面方向的平均直径。
4、按权利要求1的光电元件，其中，掺杂层含光禁带宽度扩大元素，每个IV族元素浓度减小区包含的光禁带宽度扩大元素的浓度大于掺杂层中其余层区中所含光禁带宽度扩大元素的浓度。
5、按权利要求1的光电元件，其中，掺杂层含价电子控制剂，每个IV族元素浓度减小区所含价电子控制剂的浓度大于掺杂层中其余层区中所含价电子控制剂的浓度。
6、按权利要求1的光电元件，其中、含IV族元素浓度减小区的掺杂层至少一部分包含微晶半导体材料。
7、按权利要求1的光电元件、其中，IV族元素浓度减小区包含非晶材料。
8、按权利要求1的光电元件，其中，半导体结结构除掺杂层外有基本上是本征的半导体层。
9、按权利要求8的光电元件、其中，基本上是本征型半导体层的至少一部分包含微晶半导体材料。
10、按权利要求1的光电元件，其中，半导体结结构是除掺杂层之外有基本上是本征型半导体层的pin半导体结结构。
11、按权利要求10的光电元件，其中，基本是本征型半导体层的至少一部分包含微晶半导体层。
12、按权利要求9的光电元件，其中，基本上是本征型半导体层的液晶半导体材料的体积比是50％以上，平均微晶晶粒尺寸是3nm以上，垂直于其上形成有基本上是本征型半导体层的表面方向的平均晶粒尺寸是平行于所述表面方向的平均晶粒尺寸的2倍或2倍以上。
13、按权利要求11的光电元件，其中，基本上是本征型半导体层的微晶半导体材料的体积比是50％以上，平均微晶晶粒尺寸是3nm以上，垂直于其上形成基本上是本征型半导体层的表面方向的平均晶粒尺寸是平行于所述表面方向的平均晶粒尺寸的两倍以上。
14、按权利要求1的光电元件，其中，半导体结结构包括两层结构的掺杂层，它包括(a)由包含元素周期表中IV族元素的至少一种元素为主要组分的非晶半导体材料构成的掺杂层，和(b)，至少一部分由元素周期表中IV族元素中一种或一种以上元素为主要组分其导电类型与所述掺杂层(a)的导电类型相同的微晶半导体材料构成的掺杂层；和基本上是本征型的半导体层，其中，所述掺杂层(a)和(b)之一包括周期性分布于其中的所述IV族元素的浓度减小的多个区域。
15、按权利要求1的光电元件，其中，半导体结结构包括多个叠置的pn或pin半导体结结构。
CNB971252815A 1996-09-19 1997-09-19 有特定掺杂层的光电元件 Expired - Fee Related CN1156021C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP247830/1996 1996-09-19
JP24783096 1996-09-19
JP247830/96 1996-09-19
JP351840/96 1996-12-12
JP35184096 1996-12-12
JP351840/1996 1996-12-12

Publications (2)

Publication Number Publication Date
CN1193194A true CN1193194A (zh) 1998-09-16
CN1156021C CN1156021C (zh) 2004-06-30

Family

ID=26538444

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971252815A Expired - Fee Related CN1156021C (zh) 1996-09-19 1997-09-19 有特定掺杂层的光电元件

Country Status (4)

Country Link
US (1) US5913986A (zh)
EP (1) EP0831538A3 (zh)
KR (1) KR100294102B1 (zh)
CN (1) CN1156021C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237429A (zh) * 2010-04-27 2011-11-09 乐金显示有限公司 包括微透镜的太阳能电池及其制造方法
CN102956756A (zh) * 2012-11-21 2013-03-06 浙江正泰太阳能科技有限公司 太阳能电池的制造方法及其结构
CN103187460A (zh) * 2011-12-27 2013-07-03 联相光电股份有限公司 薄膜太阳能电池
CN104733548A (zh) * 2015-02-13 2015-06-24 湖南共创光伏科技有限公司 具有量子阱结构的硅基薄膜太阳能电池及其制造方法
TWI603492B (zh) * 2015-08-31 2017-10-21 日本麥克隆尼股份有限公司 氧化物半導體二次電池及其製造方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437386B2 (ja) * 1996-09-05 2003-08-18 キヤノン株式会社 光起電力素子、並びにその製造方法
US6121634A (en) * 1997-02-21 2000-09-19 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device and its manufacturing method
JPH1154773A (ja) * 1997-08-01 1999-02-26 Canon Inc 光起電力素子及びその製造方法
US6228181B1 (en) * 1997-10-02 2001-05-08 Shigeo Yamamoto Making epitaxial semiconductor device
EP2251913A3 (en) * 1997-11-10 2012-02-22 Kaneka Corporation Method of Manufacturing Silicon-Based Thin Film Photoelectric Converter and Plasma CVD Apparatus Used for Such Method
US6268233B1 (en) * 1998-01-26 2001-07-31 Canon Kabushiki Kaisha Photovoltaic device
JP3768672B2 (ja) * 1998-02-26 2006-04-19 キヤノン株式会社 積層型光起電力素子
US6303945B1 (en) * 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
JP4158267B2 (ja) * 1999-03-15 2008-10-01 富士電機ホールディングス株式会社 非単結晶太陽電池
US6472248B2 (en) 1999-07-04 2002-10-29 Canon Kabushiki Kaisha Microcrystalline series photovoltaic element and process for fabrication of same
JP4341124B2 (ja) * 1999-11-25 2009-10-07 ソニー株式会社 半導体装置の製造方法
FR2812763B1 (fr) * 2000-08-04 2002-10-31 St Microelectronics Sa Formation de boites quantiques
US6908782B2 (en) * 2000-08-18 2005-06-21 Midwest Research Instittue High carrier concentration p-type transparent conducting oxide films
JP2002206168A (ja) * 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
DE10064134A1 (de) * 2000-12-19 2002-06-27 Bsh Bosch Siemens Hausgeraete Verfahren zum Veredeln von metallischen Oberflächen zur Vermeidung von thermischen Anlauf-Farben
US7517784B2 (en) * 2001-08-17 2009-04-14 Alliance For Sustainable Energy, Llc Method for producing high carrier concentration p-Type transparent conducting oxides
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
JP4063050B2 (ja) * 2002-10-31 2008-03-19 豊田合成株式会社 ｐ型ＩＩＩ族窒化物系化合物半導体の電極およびその製造方法
JP4086629B2 (ja) * 2002-11-13 2008-05-14 キヤノン株式会社 光起電力素子
WO2005020334A2 (en) * 2003-08-22 2005-03-03 Massachusetts Institute Of Technology High efficiency tandem solar cells on silicon substrates using ultra thin germanium buffer layers
US20070044832A1 (en) * 2005-08-25 2007-03-01 Fritzemeier Leslie G Photovoltaic template
US20070204957A1 (en) * 2006-03-01 2007-09-06 Braymen Steven D Plasma processing of large workpieces
US7671271B2 (en) * 2006-03-08 2010-03-02 National Science And Technology Dev. Agency Thin film solar cell and its fabrication process
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US8426722B2 (en) 2006-10-24 2013-04-23 Zetta Research and Development LLC—AQT Series Semiconductor grain and oxide layer for photovoltaic cells
US8373060B2 (en) * 2006-10-24 2013-02-12 Zetta Research and Development LLC—AQT Series Semiconductor grain microstructures for photovoltaic cells
US8158880B1 (en) * 2007-01-17 2012-04-17 Aqt Solar, Inc. Thin-film photovoltaic structures including semiconductor grain and oxide layers
US20080173350A1 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US8203071B2 (en) * 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080223440A1 (en) * 2007-01-18 2008-09-18 Shuran Sheng Multi-junction solar cells and methods and apparatuses for forming the same
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
US7875486B2 (en) * 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
JP4304638B2 (ja) * 2007-07-13 2009-07-29 オムロン株式会社 Ｃｉｓ系太陽電池及びその製造方法
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
US20090130827A1 (en) * 2007-11-02 2009-05-21 Soo Young Choi Intrinsic amorphous silicon layer
EP2215652A4 (en) * 2007-11-02 2011-10-05 Applied Materials Inc PLASMA PROCESSING BETWEEN DEPOSITION PROCESSES
WO2009059128A2 (en) * 2007-11-02 2009-05-07 Wakonda Technologies, Inc. Crystalline-thin-film photovoltaic structures and methods for forming the same
US20090133751A1 (en) * 2007-11-28 2009-05-28 Molecular Imprints, Inc. Nanostructured Organic Solar Cells
KR20090067350A (ko) * 2007-12-21 2009-06-25 주성엔지니어링(주) 박막형 태양전지 및 그 제조방법
KR20090131841A (ko) * 2008-06-19 2009-12-30 삼성전자주식회사 광전 소자
CN102138220A (zh) * 2008-08-29 2011-07-27 欧瑞康太阳Ip股份公司（特吕巴赫） 用于为具有降低的光致衰退的光伏器件淀积非晶硅膜以改进稳定性能的方法
US8895842B2 (en) * 2008-08-29 2014-11-25 Applied Materials, Inc. High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
US20100059110A1 (en) * 2008-09-11 2010-03-11 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
WO2010050035A1 (ja) * 2008-10-30 2010-05-06 三菱重工業株式会社 光電変換装置の製造方法
JP4764469B2 (ja) * 2008-10-31 2011-09-07 三菱重工業株式会社 光電変換装置及び光電変換装置の製造方法
WO2010088366A1 (en) * 2009-01-28 2010-08-05 Wakonda Technologies, Inc. Large-grain crystalline thin-film structures and devices and methods for forming the same
US20100212731A1 (en) * 2009-02-25 2010-08-26 First Solar, Inc. Photovoltaic Devices Including Controlled Copper Uptake
WO2011011301A2 (en) * 2009-07-23 2011-01-27 Applied Materials, Inc. A mixed silicon phase film for high efficiency thin film silicon solar cells
US20110030770A1 (en) * 2009-08-04 2011-02-10 Molecular Imprints, Inc. Nanostructured organic solar cells
KR100990111B1 (ko) * 2009-08-19 2010-10-29 엘지전자 주식회사 태양전지
WO2011046664A2 (en) * 2009-10-15 2011-04-21 Applied Materials, Inc. A barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells
US20110088760A1 (en) * 2009-10-20 2011-04-21 Applied Materials, Inc. Methods of forming an amorphous silicon layer for thin film solar cell application
US20110126875A1 (en) * 2009-12-01 2011-06-02 Hien-Minh Huu Le Conductive contact layer formed on a transparent conductive layer by a reactive sputter deposition
WO2011094015A1 (en) * 2010-01-28 2011-08-04 Molecular Imprints, Inc. Solar cell fabrication by nanoimprint lithography
US20110232753A1 (en) * 2010-03-23 2011-09-29 Applied Materials, Inc. Methods of forming a thin-film solar energy device
CN101950773A (zh) * 2010-08-09 2011-01-19 上海联孚新能源科技有限公司 多结太阳电池隧道结的制备方法
KR101727204B1 (ko) 2010-10-07 2017-04-14 구엘라 테크놀로지 가부시키가이샤 태양 전지
KR101605765B1 (ko) 2010-10-07 2016-03-24 구엘라 테크놀로지 가부시키가이샤 이차 전지
CN102034880B (zh) * 2010-11-10 2012-04-04 曾明生 一种高效太阳能光伏电池和一种高效太阳能光伏电池系统
KR101049223B1 (ko) * 2010-12-20 2011-07-13 한국기계연구원 투명 전극을 갖는 태양 전지
TWI488322B (zh) * 2010-12-27 2015-06-11 Nexpower Technology Corp 薄膜太陽能電池堆疊製造方法及其薄膜太陽能電池
US20120305059A1 (en) * 2011-06-06 2012-12-06 Alta Devices, Inc. Photon recycling in an optoelectronic device
CN104025329B (zh) * 2011-10-30 2017-07-04 日本麦可罗尼克斯股份有限公司 可反复充放电的量子电池
JP6872388B2 (ja) * 2016-05-19 2021-05-19 株式会社日本マイクロニクス 二次電池の製造方法
GB201620420D0 (en) * 2016-12-01 2017-01-18 Big Solar Ltd Optoelectronic Device
KR102491545B1 (ko) * 2017-02-24 2023-01-26 삼성전자주식회사 광수집 입자들을 갖는 에너지 하베스팅 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2949498A (en) * 1955-10-31 1960-08-16 Texas Instruments Inc Solar energy converter
US4254429A (en) * 1978-07-08 1981-03-03 Shunpei Yamazaki Hetero junction semiconductor device
US4377723A (en) * 1980-05-02 1983-03-22 The University Of Delaware High efficiency thin-film multiple-gap photovoltaic device
US4460670A (en) * 1981-11-26 1984-07-17 Canon Kabushiki Kaisha Photoconductive member with α-Si and C, N or O and dopant
US4816082A (en) * 1987-08-19 1989-03-28 Energy Conversion Devices, Inc. Thin film solar cell including a spatially modulated intrinsic layer
JP2616929B2 (ja) * 1987-08-22 1997-06-04 株式会社日本自動車部品総合研究所 微結晶炭化ケイ素半導体膜の製造方法
US5720827A (en) * 1996-07-19 1998-02-24 University Of Florida Design for the fabrication of high efficiency solar cells

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237429A (zh) * 2010-04-27 2011-11-09 乐金显示有限公司 包括微透镜的太阳能电池及其制造方法
CN102237429B (zh) * 2010-04-27 2014-01-22 乐金显示有限公司 包括微透镜的太阳能电池及其制造方法
US9240509B2 (en) 2010-04-27 2016-01-19 Lg Display Co., Ltd. Solar cell including microlens and method of fabricating the same
CN103187460A (zh) * 2011-12-27 2013-07-03 联相光电股份有限公司 薄膜太阳能电池
CN102956756A (zh) * 2012-11-21 2013-03-06 浙江正泰太阳能科技有限公司 太阳能电池的制造方法及其结构
CN104733548A (zh) * 2015-02-13 2015-06-24 湖南共创光伏科技有限公司 具有量子阱结构的硅基薄膜太阳能电池及其制造方法
TWI603492B (zh) * 2015-08-31 2017-10-21 日本麥克隆尼股份有限公司 氧化物半導體二次電池及其製造方法

Also Published As

Publication number Publication date
US5913986A (en) 1999-06-22
CN1156021C (zh) 2004-06-30
EP0831538A2 (en) 1998-03-25
EP0831538A3 (en) 1999-07-14
KR19980024893A (ko) 1998-07-06
KR100294102B1 (ko) 2001-09-07

Similar Documents

Publication Publication Date Title
CN1156021C (zh) 有特定掺杂层的光电元件
CN1096714C (zh) 光电器件
CN1140933C (zh) 光电元件及其制备方法
CN1225029C (zh) 光能转换装置
CN1096713C (zh) 具有一个有特定不规则表面结构的不透明衬底的光电器件
CN1020525C (zh) 具有抗反射层的叠层光生伏打器件
CN1147007C (zh) 形成微晶硅系列薄膜的工艺和适于实施所述工艺的装置
CN1163972C (zh) 半导体元件及其制造方法
CN1193433C (zh) 光电元件、它的电极结构及其制造方法
CN1194422C (zh) 制造光电器件的方法
CN1030722C (zh) 连续形成大面积膜的微波等离子体化学汽相淀积方法及设备
CN1269225C (zh) 光电元件
CN1121508C (zh) 氧化铟膜的形成方法、具有氧化铟膜的衬底及半导体元件
CN1638153A (zh) 光电转换装置
CN1049530A (zh) 应用微波等离子体cvd连续形成大面积实用淀积薄膜的方法和装置
CN1110723A (zh) 形成淀积膜的方法和设备
CN87107592A (zh) 具有一连续渐变带隙半导体区域的半导体器件
CN1706050A (zh) 层积型光电变换装置
CN1156022C (zh) 光生伏打元件及其制造法
CN1244163C (zh) 光电导薄膜和使用此薄膜的光生伏打器件
CN1049870A (zh) 采用微波等离子法连续制成大面积功能淀积薄膜的方法以及适用该方法的设备
CN1112294A (zh) 制造光电换能器的方法
CN1229874C (zh) 光电元件、其制造方法、及使用其的建筑材料和发电装置
CN1015008B (zh) 形成沉积膜的方法
CN1014185B (zh) 光接收元件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040630

Termination date: 20140919

EXPY Termination of patent right or utility model