CN119069536A - Mos器件及其制备方法 - Google Patents
Mos器件及其制备方法 Download PDFInfo
- Publication number
- CN119069536A CN119069536A CN202411565541.9A CN202411565541A CN119069536A CN 119069536 A CN119069536 A CN 119069536A CN 202411565541 A CN202411565541 A CN 202411565541A CN 119069536 A CN119069536 A CN 119069536A
- Authority
- CN
- China
- Prior art keywords
- isolation
- layer
- layers
- doping
- drift layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 222
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 210000000746 body region Anatomy 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 claims 5
- 210000003850 cellular structure Anatomy 0.000 claims 1
- 239000000178 monomer Substances 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000006978 adaptation Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000000463 material Substances 0.000 description 18
- 230000003068 static effect Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000002513 implantation Methods 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种MOS器件及其制备方法，该器件包括至少一个元胞结构，元胞结构包括：衬底；漂移层；第一源区结构和第二源区结构；隔离结构包括第一隔离层和多个第二隔离层，第二隔离层间隔的位于第一隔离层背离漂移层的一侧，每个第二隔离层中具有沿第一方向交替分布的第一掺杂层和第二掺杂层，相邻的任意两个第二隔离层的第一掺杂层具有不同的掺杂浓度，相邻的任意两个第二隔离层的第二掺杂层具有不同的掺杂浓度，第一方向为第二隔离层的延伸方向；栅极结构。在MOS管中形成了具有掺杂浓度不同的隔离结构，形成了耐静电击穿的不同单体隔离，以在不同适应场景下快速启用对应的抗静电单体，泄洪静电电流进而保护MOS器件。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种MOS器件及其制备方法。
背景技术
随着功率半导体器件的发展，人们对功率场效应晶体管（MOSFET，Metai-Oxide-Semiconductor Field-Effect Transistor，简称MOS）或绝缘栅双极晶体管（IGBT，Insulated Gate Bipolar Transistor）性能有更高的要求，例如在器件封装、运输、装配及使用过程中常常容易出现静电现象（ESD，ElectroStatic Discharge），静电现象会在器件的栅极处产生一个高电场，使得栅介质在高电场下发生绝缘击穿，从而使器件失效。
发明内容
本申请提供一种MOS器件及其制备方法，以解决相关技术中MOS器件的栅极结构容易被静电击穿的问题。
根据本申请的一个方面，提供了一种MOS器件，包括至少一个元胞结构，所述元胞结构包括：衬底；漂移层，位于所述衬底一侧；隔离结构，所述隔离结构位于所述漂移层背离所述衬底的一侧，所述隔离结构包括第一隔离层和多个第二隔离层，所述第二隔离层间隔的位于所述第一隔离层背离所述漂移层的一侧，每个所述第二隔离层中具有沿第一方向交替分布的第一掺杂层和第二掺杂层，相邻的任意两个所述第二隔离层的第一掺杂层具有不同的掺杂浓度，所相邻的任意两个所述第二隔离层的第二掺杂层具有不同的掺杂浓度，所述第一方向为所述第二隔离层的延伸方向；第一源区结构，位于所述漂移层中，位于所述隔离结构在所述第一方向上的一侧；第二源区结构，位于所述漂移层中，所述第二源区结构位于所述第一源区结构靠近所述隔离结构的一侧，所述第一源区结构背离所述衬底一侧表面与所述第二源区结构靠近所述衬底一侧的表面共面；栅极结构，与所述第一源区结构和所述第二源区结构接触。
可选地，多个所述第一掺杂层的掺杂浓度沿第二方向递增，多个所述第二掺杂层的掺杂浓度沿所述第二方向递增所述第二方向与所述第一方向垂直，且与所述漂移层背离所述衬底的一侧表面平行。
可选地，所述隔离结构还包括绝缘层，所述绝缘层位于所述第一隔离层背离所述漂移层的一侧，且至少位于相邻所述第二隔离层之间，所述绝缘层背离所述漂移层的一侧表面到所述第一隔离层的最大垂直距离大于所述第二隔离层背离所述漂移层的一侧表面到所述第一隔离层的最大垂直距离。
可选地，所述第一源区结构包括第一体区，所述第一体区在第一表面上的投影位于所述隔离结构在所述第一表面上的投影在所述第一方向上的一侧，所述第一表面为所述衬底靠近所述漂移层的一侧表面。
可选地，所述第二源区结构包括第二体区，所述第二体区在所述第一表面上的投影位于所述隔离结构在所述第一表面上的投影和所述第一体区在所述第一表面上的投影之间，所述第二体区背离所述漂移层的一侧表面与所述隔离结构靠近所述漂移层一侧的表面共面，所述第一体区背离所述漂移层的一侧表面与所述第二体区靠近所述漂移层一侧的表面共面。
可选地，所述元胞结构还包括栅极结构，所述栅极结构位于所述第二体区远离所述隔离结构的一侧。
可选地，所述元胞结构还包括：多个间隔的第一电极，多个所述第一电极中的每个所述第一电极的一部分位于所述绝缘层背离所述第一隔离层的一侧，多个所述第一电极中的每个所述第一电极的另一部分与所述第一掺杂层接触。
可选地，所述元胞结构还包括：多个第二电极和第三电极，其中：至少一个所述第二电极位于所述隔离结构靠近所述第二体区的一侧，至少一个所述第二电极位于所述栅极结构背离所述第二体区的一侧；第三电极，位于所述衬底背离所述漂移层的一侧。
根据本申请的一个方面，提供了一种MOS器件的制备方法，所述制备方法用于制备所述的MOS器件，所述MOS器件包括至少一个元胞结构，所述元胞结构的制备方法包括：提供衬底；在所述衬底的一侧形成漂移层；在所述漂移层背离所述衬底的一侧形成隔离结构，所述隔离结构包括第一隔离层和多个第二隔离层，所述第二隔离层间隔的位于所述第一隔离层背离所述漂移层的一侧，每个所述第二隔离层中具有沿第一方向交替分布的第一掺杂层和第二掺杂层，相邻的任意两个所述第二隔离层的第一掺杂层具有不同的掺杂浓度，相邻的任意两个所述第二隔离层的第二掺杂层具有不同的掺杂浓度，所述第一方向为所述第二隔离层的延伸方向，所述隔离结构位于所述源区结构在所述第一方向上的一侧，所述第一源区结构位于所述第二源区结构远离所述隔离结构的一侧；在所述漂移层中形成第一源区结构和第二源区结构，所述第一源区结构位于所述隔离结构在所述第一方向上的一侧，所述第二源区结构位于所述第一源区结构靠近所述隔离结构的一侧，所述第一源区结构背离所述衬底一侧表面与所述第二源区结构靠近所述衬底一侧的表面共面；形成栅氧结构，所述栅氧结构与所述第一源区结构和所述第二源区结构接触。
可选地，在所述漂移层背离所述衬底的一侧形成隔离结构的步骤包括：在所述漂移层背离所述衬底的一侧形成所述第一隔离层；在所述第一隔离层背离所述漂移层的一侧并沿第二方向形成多个间隔的第二隔离层，所述第二方向与所述漂移层背离所述衬底的一侧表面平行；至少在相邻所述第二隔离层之间形成绝缘层。
可选地，在所述第一隔离层背离所述漂移层的一侧并沿第二方向形成多个间隔的第二隔离层的步骤包括：在所述第一隔离层背离所述漂移层的一侧，在所述第二方向上形成多个间隔的第一掺杂层，所述第一掺杂层沿第一方向延伸，所述第一方向与所述第二方向垂直，且与所述漂移层背离所述衬底的一侧表面平行，所述第一掺杂层在所述第二方向上的掺杂浓度递增；对所述第一掺杂层进行图案化处理，以得到在所述第一方向上间隔分布的间隔区域；在所述间隔区域中形成第二掺杂层，所述第二掺杂层在所述第二方向上的掺杂浓度递增，所述第一掺杂层和所述第二掺杂层组成所述第二隔离层。
应用本申请的技术方案，提供一种MOS器件，该器件包括衬底、漂移层、第一源极结构、第二源极结构、栅极结构和隔离结构，其中隔离结构中包括第一隔离层和第二隔离层，第二隔离层中具有沿第二隔离层的延伸方向上交替分布的第一掺杂层和第二掺杂层，相邻的任意两个上述第二隔离层的第一掺杂层具有不同的掺杂浓度，所相邻的任意两个上述第二隔离层的第二掺杂层具有不同的掺杂浓度。在MOS管中形成了具有掺杂浓度不同的隔离结构，形成了耐ESD静电击穿的不同单体隔离，以在不同适应场景下快速启用对应的抗静电单体，泄洪静电电流进而保护MOS器件。解决了相关技术中MOS器件的栅极结构容易被静电击穿的问题。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是根据本申请实施例的一种MOS器件的剖面结构示意图；
图2是图1中隔离结构的俯视结构示意图；
图3是根据本申请实施例提供的一种MOS器件的制备方法的流程图；
图4示出了根据本申请实施例提供的一种MOS器件的制备方法中，各步骤得到隔离结构之前的基体的剖面结构示意图；
图5示出了根据本申请实施例提供的一种MOS器件的制备方法中，各步骤得到隔离结构的基体的剖面结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；20、漂移层；30、隔离结构；31、第一隔离层；32、第二隔离层；321、第一掺杂层；322、第二掺杂层；33、绝缘层；410、第一源区结构；420、第二源区结构；41、第一体区；42、第二体区；43、第一掺杂区；44、第二掺杂区；50、栅极结构；51、栅氧层；52、栅极；60、第一电极；70、导电层；80、第二电极；90、第三电极。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所描述的，在MOS器件封装、运输、装配及使用过程中常常容易出现静电现象（ESD，ElectroStatic Discharge），静电现象会在器件的栅极处产生一个高电场，使得栅介质在高电场下发生绝缘击穿，从而使器件失效。
静电(ESD)保护，它是指当带有静电的物体或人体接触器件时，能够迅速消除静电产生的大电压和大电流，减少或避免静电放电现象所造成的器件破坏，使得器件能承受静电产生的大电压和大电流的冲击而不被损坏。
根据本申请的一个方面，提供了一种MOS器件，如图1和图2所示，包括至少一个元胞结构，元胞结构包括：衬底10以及位于上述衬底10一侧的漂移层20，上述MOS器件还包括：隔离结构30，隔离结构30位于上述漂移层20背离上述衬底10的一侧，上述隔离结构30包括第一隔离层31和多个第二隔离层32，上述第二隔离层32间隔的位于上述第一隔离层31背离上述漂移层20的一侧，每个上述第二隔离层32中具有沿第一方向X交替分布的第一掺杂层321和第二掺杂层322，相邻的任意两个上述第二隔离层32的第一掺杂层321具有不同的掺杂浓度，所相邻的任意两个上述第二隔离层32的第二掺杂层322具有不同的掺杂浓度，上述第一方向X为上述第二隔离层32的延伸方向；第一源区结构410，位于上述漂移层20中，位于上述隔离结构30在上述第一方向X上的一侧；第二源区结构420，位于上述漂移层20中，上述第二源区结构420位于上述第一源区结构410靠近上述隔离结构30的一侧，上述第一源区结构410背离上述衬底10一侧表面与上述第二源区结构420靠近上述衬底10一侧的表面共面。
现有技术中，为了使功率MOSFET免受高于氧化物击穿值的电压破坏，常用的方法是在栅极和源极接入多晶齐纳二极管。齐纳二极管的形成是通过高浓度的离子注入对多晶硅进行掺杂，从而在栅极和源极之间形成一个串联的齐纳二极管组，实现对栅极和源极之间的ESD防护。现有技术使用的都是单通道ESD静电保护，不能在导通电阻和ESD静电流下做一个好的协调，静电防护敏感度也相应较弱。本申请是通过在MOS器件中形成具有多种掺杂浓度的第二隔离层，为MOS器件形成了耐ESD静电击穿多种不同的抗静电单体隔离，以使MOS器件在不同适应场景下快速启用对应的抗静电单体来泄洪静电电流进而保护MOS器件，解决了相关技术中MOS器件的栅极结构容易被静电击穿的问题。
具体地，上述衬底可以为N+型的SIC 衬底，其电阻率为0.02±20%Ωcm。在衬底上生长一层外延层（EPI，epilayer）做漂移层，承担主要击穿层，其掺杂浓度为1E+15~1E+16 cm-3，厚度根据产品需求进行调节，如，1200V的MOS器件的EPI层厚度为9~11μm，650V的MOS器件的EPI层厚度为5~7μm；第一隔离层的材料可以为二氧化硅，厚度可以为2000Å~20000Å。
具体地，如图1所示，上述栅极结构50包括栅氧层51和栅极52，部分栅氧层51位于第一体区41背离上述漂移层20的一侧，部分栅氧层51位于与上述第二体区42接触的上述第二掺杂区44背离上述第一掺杂区43的一侧。栅极52位于上述栅氧层51背离上述漂移层20的一侧。上述栅氧层51的厚度可以为400Å~800Å，栅氧层51采用干氧或者湿氧工艺制备得到，温度在1000℃~1500℃，如，若采用干氧工艺，可以采用Ar和O2气体、并通过N2、NO气体改善栅氧层51和与栅氧层51接触的第一体区41、第二体区42和第二掺杂区44之间的界面态。栅极52的材料可以为多晶硅，可以采用SiH4、PH3和N2在400~600℃下沉积得到。部分绝缘层33覆盖上述栅极52、栅氧层51和部分第二掺杂区44。
在一些可选的实施方式中，图1和图2所示，多个上述第一掺杂层321的掺杂浓度沿第二方向Y递增，多个上述第二掺杂层322的掺杂浓度沿上述第二方向Y递增，上述第二方向Y与上述第一方向X垂直，且与上述漂移层20背离上述衬底10的一侧表面平行。
具体地，如图2所示，上述第二隔离层32沿第二方向Y间隔分布，每个上述第二隔离层32中的第一掺杂层321和第二掺杂层322沿上述第一方向X交替分布。第一掺杂层321可以为N型，并沿第二方向Y上的浓度可以依次为1E+17~1E+18cm-3，1E+18~1E+19cm-3，1E+19~1E+20cm-3，第二掺杂层322可以为P型，第二掺杂层322的掺杂浓度与第一掺杂层321的掺杂浓度一致，第一掺杂层321和第二掺杂层322的厚度可以为1000~5000Å。
在一些可选的实施方式中，如图1和图2所示，上述隔离结构30还包括绝缘层33，上述绝缘层33位于上述第一隔离层31背离上述漂移层20的一侧，且至少位于相邻上述第二隔离层32之间，上述绝缘层33背离上述漂移层20的一侧表面到上述第一隔离层31的最大垂直距离大于上述第二隔离层32背离上述漂移层20的一侧表面到上述第一隔离层31的最大垂直距离。
具体地，如图1所示，部分上述绝缘层33位于第一隔离层31背离上述漂移层20的一侧，部分上述绝缘层33位于第二隔离层32背离上述第一隔离层31的一侧；如图2所示，部分上述绝缘层33位于相邻上述第二隔离层32之间。上述绝缘层33的材料可以是SIO2或者绝缘材料，可以先采用热乙基原硅酸盐热分解生成1000Å~4000Å的氧化层，再采用等离子体增强化学气相沉淀（PETEOS）沉积5000Å~8000Å的氧化层，最终两种工艺沉积下来的SiO2厚度在6000Å~12000Å，增强器件的耐压性能。
在一些可选的实施方式中，如图1所示，上述第一源区结构410还包括第一体区41，上述第一体区41在第一表面上的投影位于上述隔离结构30在上述第一表面上的投影在上述第一方向X上的一侧，上述第一表面为上述衬底10靠近上述漂移层20的一侧表面。
在一些可选的实施方式中，如图1所示，上述第二源区结构420还包括第二体区42，上述第二体区42在上述第一表面上的正投影位于上述隔离结构30在上述第一表面上的正投影和上述第一体区41在上述第一表面上的正投影之间，上述第二体区42背离上述漂移层20的一侧表面与上述隔离结构30靠近上述漂移层20一侧的表面共面，上述第一体区41背离上述漂移层20的一侧表面与上述第二体区42靠近上述漂移层20一侧的表面共面。
具体地，如图1所示，上述第一体区41和上述第二体区42的注入元素可以为Al元素，注入剂量可以为1E+17±50% cm-3，注入深度为0.7~0.8μm。上述MOS器件还包括多个第一掺杂区43和多个第二掺杂区44，其中部分第二掺杂区44和上述第一掺杂区43位于部分上述第一体区41背离上述漂移层的一侧，位于上述第一体区41上的第二掺杂区44位于在上述第一体区41上的第一掺杂区43和部分漂移层20之间，部分第一体区41位于第二掺杂区44和漂移层20之间；部分第二掺杂区44和上述第一掺杂区43位于上述第二体区42背离上述漂移层的一侧，位于上述第二体区42上的第一掺杂区43位于在上述第二体区42上的第二掺杂区44和部分漂移层20之间。第一掺杂区43可以为P型掺杂，注入元素可以为Al元素，注入剂量可以为1E+19±50% cm-3，注入深度为0.2~0.3μm，第二掺杂区44可以为N型掺杂，注入元素可以为N元素，注入剂量为1E+19~1E+20 cm-3，注入深度可以为0.2~0.3μm，在第一体区41中第二掺杂区44和第一掺杂区43的横向宽度比为1：1.5~1：1，纵向比为1：1~1：3，如此确保第一掺杂区43在水平方向和纵向阻止第二掺杂区44的载流子往其他方向运动，从而只能在规定路径上移动，功耗小，漏电小。
在一些可选的实施方式中，如图1所示，上述元胞结构还包括：多个间隔的第一电极60，多个上述第一电极60中的每个上述第一电极60的一部分位于上述绝缘层33背离上述第一隔离层31的一侧，多个上述第一电极60中的每个上述第一电极60的另一部分与上述第一掺杂层321接触。
具体地，如图1所示，上述第一电极60位于上述隔离结构30背离上述漂移层20的一侧，且每个上述第一电极60与未被绝缘层33覆盖的第一掺杂层321接触，上述第一电极60可以为静电电极，材料可以为AlCu(Cu比例为0.3~0.8%)，厚度为3μm~5μm。
在一些可选的实施方式中，如图1所示，上述元胞结构还包括：多个第二电极80和第三电极90，其中：至少一个上述第二电极80位于上述隔离结构30靠近上述第二体区42的一侧，至少一个上述第二电极80位于上述栅极结构50背离上述第二体区42的一侧；第三电极90，位于上述衬底10背离上述漂移层20的一侧。
具体地，如图1所示，上述MOS器件还包括多个导电层70，部分上述导电层70位于上述第二电极80和上述第一体区41之间，且与第一掺杂区43和第二掺杂区44接触，部分上述导电层70位于上述第二电极80和上述第二体区42之间，且与第一掺杂区43和第二掺杂区44接触。导电层70的材料可以为Ni和Ti等材料，如果采用Ni金属，一般采用600℃~800℃形成NiSi，厚度约200nm~400nm，然后通过Ni腐蚀液剥掉未反应的Ni，并在900℃~1000℃进行高温退火制备得到。第二电极80的材料可以为Al和Cu等材料，厚度可以为2μm~6μm，第三电极90的材料可以为Ti、Ni和Ag中的任一种或多种。第二电极80的材料可以为Al或Cu材料，厚度为2μm~6μm，第三电极90的材料可以为Ti、Ni和Ag中的任一种或多种，厚度为2μm~6μm。
另外，本申请的MOS器件集成了沟槽型和平面型MOS器件的特性，具有平面结构MOS器件的可靠性好的优点，又具有沟槽MOS器件导通电阻低的优点，具有良好的性能。本申请的MOS器件降低了导通电阻，且提高了MOS器件沟槽处栅氧层的可靠性，使之不易被击穿。
根据本申请的另一个方面，提供一种MOS器件的制备方法，如图3所示，该方法用于制备上述MOS器件的元胞结构，包括以下步骤：
S101：提供衬底；
S102：在衬底的一侧形成漂移层；
S103：在上述漂移层背离上述衬底的一侧形成隔离结构，上述隔离结构包括第一隔离层和多个第二隔离层，上述第二隔离层间隔的位于上述第一隔离层背离上述漂移层的一侧，每个上述第二隔离层中具有沿第一方向交替分布的第一掺杂层和第二掺杂层，相邻的任意两个上述第二隔离层的第一掺杂层具有不同的掺杂浓度，相邻的任意两个上述第二隔离层的第二掺杂层具有不同的掺杂浓度，上述第一方向为上述第二隔离层的延伸方向，上述隔离结构位于上述源区结构在上述第一方向上的一侧，上述第一源区结构位于上述第二源区结构远离上述隔离结构的一侧；
S104：在上述漂移层中形成第一源区结构和第二源区结构，上述第一源区结构位于上述隔离结构在上述第一方向上的一侧，上述第二源区结构位于上述第一源区结构靠近上述隔离结构的一侧，上述第一源区结构背离上述衬底一侧表面与上述第二源区结构靠近上述衬底一侧的表面共面；
S105：形成栅氧结构，上述栅氧结构与上述第一源区结构和上述第二源区结构接触。
采用本申请实施例的上述制备方法，在MOS器件中形成具有多种掺杂浓度的第二隔离层，为MOS器件形成了耐ESD静电击穿多种不同的抗静电单体隔离，以使MOS器件在不同适应场景下快速启用对应的抗静电单体来泄洪静电电流进而保护MOS器件，解决了相关技术中MOS器件的栅极结构容易被静电击穿的问题。
下面将结合附图更详细的描述根据本申请提供的MOS器件的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，进行步骤S101：如图4（a）所示，提供衬底10；
具体地，衬底的材料可以包括碳化硅材料，也可以包括硅、石英、氮化硅、氮化镓、氧化镓、氧化铝和氮化铝等材料，本领域人员可以根据实际需要进行合理的选取，不申请不做具体限定。
在提供衬底的步骤之后，进行步骤S102：如图4（a）所示，在衬底10的一侧形成漂移层20；
具体地，漂移层20承担主要击穿电压，其掺杂浓度为1E+15~1E+16 cm-3，厚度可以根据产品需求进行合理调节，如，1200V的MOS器件的EPI层厚度为9~11μm，650V的MOS器件的EPI层厚度为5~7μm。
在形成漂移层后，进行步骤S103，如图4所示，在上述漂移层20背离上述衬底10的一侧形成隔离结构30，上述隔离结构30包括第一隔离层31和多个第二隔离层32，上述第二隔离层32间隔的位于上述第一隔离层31背离上述漂移层20的一侧，每个上述第二隔离层32中具有沿第一方向X交替分布的第一掺杂层321和第二掺杂层322，相邻的任意两个上述第二隔离层32的第一掺杂层321具有不同的掺杂浓度，所相邻的任意两个上述第二隔离层32的第二掺杂层322具有不同的掺杂浓度，上述第一方向X为上述第二隔离层32的延伸方向，上述隔离结构30位于上述源区结构在上述第一方向X上的一侧，上述第一源区结构位于上述第二源区结构远离上述隔离结构30的一侧。
在一些可选的实施方式中，如图4所示，在上述漂移层20背离上述衬底10的一侧形成隔离结构30的步骤包括：在上述漂移层20背离上述衬底10的一侧形成上述第一隔离层31；在上述第一隔离层31背离上述漂移层20的一侧并沿第二方向Y形成多个间隔的第二隔离层32，上述第二方向Y与上述漂移层20背离上述衬底10的一侧表面平行；至少在相邻上述第二隔离层32之间形成绝缘层33。
具体地，如图4所示，在上述漂移层20背离衬底10的一侧形成第一隔离层31，并在第一隔离层31上形成第二隔离层32，第二隔离层32覆盖部分第一隔离层31，在未被第二隔离层32覆盖的第一隔离层31背离漂移层20的一侧形成部分绝缘层33，在第二隔离层32背离漂移层的一侧形成部分绝缘层33。
在一些可选的实施方式中，如图4所示，在上述第一隔离层31背离上述漂移层20的一侧并沿第二方向Y形成多个间隔的第二隔离层32的步骤包括：在上述第一隔离层31背离上述漂移层20的一侧，在上述第二方向Y上形成多个间隔的第一掺杂层321，上述第一掺杂层321沿第一方向X延伸，上述第一方向X与上述第二方向Y垂直，且与上述漂移层20背离上述衬底10的一侧表面平行，上述第一掺杂层321在上述第二方向Y上的掺杂浓度递增；对上述第一掺杂层321进行图案化处理，以得到在上述第一方向X上间隔分布的间隔区域；在上述间隔区域中形成第二掺杂层322，上述第二掺杂层322在上述第二方向Y上的掺杂浓度递增，上述第一掺杂层321和上述第二掺杂层322组成上述第二隔离层32。
具体地，如图4（a）至图4（b）所示，在漂移层20上形成第一隔离层31和第一掺杂层321，如图4（c）所示，对第一掺杂层321进行图案化处理，以使在第一方向X上的第一掺杂层321间隔分布，沿第一方向X延伸，如图4（d）所示，在相邻第一掺杂层321之间形成第二掺杂层322，第一掺杂层321和第二掺杂层322形成第二隔离层32，如图4（e）所示，在第一隔离层31背离漂移层20的一侧形成部分绝缘层33，部分绝缘层33一部分在相邻第一掺杂层321之间，另一部分位于第二隔离层32背离漂移层20的一侧。第一隔离层31、第二隔离层32和绝缘层33形成隔离结构30。
在形成隔离结构的步骤之后，进行步骤S104，如图5所示，在上述漂移层20中形成第一源区结构410和第二源区结构420，上述第一源区结构410位于上述隔离结构30在上述第一方向X上的一侧，上述第二源区结构420位于上述第一源区结构410靠近上述隔离结构30的一侧，上述第一源区结构410背离上述衬底10一侧表面与上述第二源区结构420靠近上述衬底10一侧的表面共面。
具体地，图5（a）为图4（e）后的步骤，上述制备方法还包括：如图5（a）所示，对漂移层20进行刻蚀处理，形成台面，如图5（b）所示，向台面处对漂移层20进行离子注入形成第一体区41和第二体区42，如图5（c）所示，分别在第一体区41和第二体区42中进行离子注入形成第一掺杂区43和第二掺杂区44，上述第一体区41和位于其上的第一掺杂区43和第二掺杂区44形成第一源区结构410，上述第二体区42和位于其上的第一掺杂区43和第二掺杂区44形成第二源区结构420。如图5（d）所示，在形成的第一体区41上形成栅氧层51、栅极52和绝缘层33，上述栅氧层51与第一掺杂区43、第二掺杂区44和第二体区42接触，如图5（e）所示，在第一掺杂区43背离上述第一体区41的一侧形成导电层70和第二电极80，在第一掺杂区43背离上述第二体区42的一侧形成导电层70和第二电极80。
具体地，如图5（f）所示，在第二隔离层32上制备第一电极60，第一电极60的一部分位于绝缘层33背离漂移层20的一侧，另一部分绝缘层33与第一掺杂层321接触，在衬底10背离漂移层20的一侧形成第三电极90。
具体地，绝缘层的厚度可以400~800Å，材料可以为二氧化硅，栅极的材料可以为多晶硅，栅氧层的厚度可以为400~800Å，可以采用干氧或者湿氧工艺，制备温度在1000~1500℃，如采用干氧，采用Ar 和O2、并通过N2、NO改善第一体区和第二体区与栅氧层之间的界面态。第一电极、第二电极、第三电极和导电层的材料可以为Ni、Ti或者其他材料，其中导电层如果采用Ni金属，一般采用600~800℃形成NiSi，厚度约200~400nm，然后通过Ni腐蚀液剥掉未反应的Ni，并在900~1000℃进行高温退火。
下面将结合实施例一步说明采用本申请的MOS器件的制备方法形成的MOS器件。
实施例1
如图1所示，本实施例提供的MOS器件包括：
衬底10，材料为碳化硅，厚度为1μm，掺杂类型为N；
漂移层20，位于衬底10的一侧，材料为碳化硅，厚度为1μm，掺杂类型为N；
第一体区41，位于漂移层20中，掺杂浓度为1E+17cm-3，深度为0.7μm；
第二体区42，位于漂移层20中，上述第二体区42在上述衬底10的第一表面上的投影位于上述第一体区41在上述第一表面上的投影的一侧，掺杂浓度为1E+17cm-3，深度为0.7μm；
第一掺杂区43，一部分位于第一体区41背离漂移层20的一侧，另一部分位于第二体区42背离漂移层20的一侧，第一掺杂区43掺杂类型为P，掺杂浓度为1E+19cm-3，深度为0.3μm；
第二掺杂区44，一部分位于第一体区41背离漂移层20的一侧，另一部分位于第二体区42背离漂移层20的一侧，在第一体区41背离漂移层20的一侧，第二掺杂区44位于第一掺杂区43和漂移层20之间，在第二体区42背离漂移层20的一侧，第一掺杂区43位于第二掺杂区44和漂移层20之间，第二掺杂区44掺杂类型为N，掺杂浓度为1E+19cm-3，深度为0.3μm；
栅极结构50，包括栅氧层51和栅极52，栅氧层51位于第一体区41和漂移层20背离衬底10的一侧，且与第二体区42和位于第二体区42上的第二掺杂区44接触；
第一隔离层31，位于漂移层20背离衬底10的一侧，上述第一隔离层31在上述第一表面上的投影位于上述第二体区42在上述第一表面上的投影背离上述第一体区41在上述第一表面上的投影之间，材料为二氧化硅，厚度为2000Å；
第二隔离层32，沿第二方向Y间隔的位于第一隔离层31背离漂移层20的一侧，并沿第一方向X延伸，第二隔离层32包括第一掺杂层321和第二掺杂层322，第一掺杂层321和第二掺杂层322沿第一方向X交替分布，第一掺杂层321的掺杂类型为N型，在第二方向Y上的多个第一掺杂层321的浓度依次为1E+17cm-3、1E+18cm-3和1E+19cm-3，厚度为1000Å；
绝缘层33，部分位于第一隔离层31背离漂移层20的一侧，部分第二隔离层32位于背离第一隔离层31的一侧，部分覆盖栅极52和栅氧层51，材料为SIO2，厚度为5000Å；
第一电极60，一部分位于绝缘层33背离第一隔离层31的一侧，另一部分与第一掺杂层321接触，材料为AlCu(Cu比例为0.3%)，厚度为3μm；
第二电极80，位于第一掺杂区43和部分第二掺杂区44背离漂移层20的一侧，材料为铜，厚度为5μm；
第三电极90，位于衬底10背离漂移层20的一侧，材料为银，厚度为5μm；
导电层70，位于第二电极80和第一掺杂区43以及部分第二掺杂区44之间，材料为钛，厚度为200nm。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1）在MOS器件中形成具有多种掺杂浓度的第二隔离层，为MOS器件形成了耐ESD静电击穿多种不同的抗静电单体隔离，以使MOS器件在不同适应场景下快速启用对应的抗静电单体来泄洪静电电流进而保护MOS器件，解决了相关技术中MOS器件的栅极结构容易被静电击穿的问题。
2）本申请的MOS器件集成了沟槽型和平面型MOS器件的特性，具有平面结构MOS器件的可靠性好的优点，又具有沟槽MOS器件导通电阻低的优点，具有良好的性能。本申请的MOS器件降低了导通电阻，且提高了MOS器件沟槽处栅氧层的可靠性，使之不易被击穿。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种MOS器件，其特征在于，包括至少一个元胞结构，所述元胞结构包括：
衬底；
漂移层，位于所述衬底一侧；
隔离结构，所述隔离结构位于所述漂移层背离所述衬底的一侧，所述隔离结构包括第一隔离层和多个第二隔离层，所述第二隔离层间隔的位于所述第一隔离层背离所述漂移层的一侧，每个所述第二隔离层中具有沿第一方向交替分布的第一掺杂层和第二掺杂层，相邻的任意两个所述第二隔离层的第一掺杂层具有不同的掺杂浓度，所相邻的任意两个所述第二隔离层的第二掺杂层具有不同的掺杂浓度，所述第一方向为所述第二隔离层的延伸方向；
第一源区结构，位于所述漂移层中，位于所述隔离结构在所述第一方向上的一侧；
第二源区结构，位于所述漂移层中，所述第二源区结构位于所述第一源区结构靠近所述隔离结构的一侧，所述第一源区结构背离所述衬底一侧表面与所述第二源区结构靠近所述衬底一侧的表面共面；
栅极结构，与所述第一源区结构和所述第二源区结构接触。
2.根据权利要求1所述的MOS器件，其特征在于，多个所述第一掺杂层的掺杂浓度沿第二方向递增，多个所述第二掺杂层的掺杂浓度沿所述第二方向递增所述第二方向与所述第一方向垂直，且与所述漂移层背离所述衬底的一侧表面平行。
3.根据权利要求1所述的MOS器件，其特征在于，所述隔离结构还包括绝缘层，所述绝缘层位于所述第一隔离层背离所述漂移层的一侧，且至少位于相邻所述第二隔离层之间，所述绝缘层背离所述漂移层的一侧表面到所述第一隔离层的最大垂直距离大于所述第二隔离层背离所述漂移层的一侧表面到所述第一隔离层的最大垂直距离。
4.根据权利要求2所述的MOS器件，其特征在于，所述第一源区结构包括第一体区，所述第一体区在第一表面上的投影位于所述隔离结构在所述第一表面上的投影在所述第一方向上的一侧，所述第一表面为所述衬底靠近所述漂移层的一侧表面。
5.根据权利要求4所述的MOS器件，其特征在于，所述第二源区结构包括第二体区，所述第二体区在所述第一表面上的正投影位于所述隔离结构在所述第一表面上的正投影和所述第一体区在所述第一表面上的正投影之间，所述第二体区背离所述漂移层的一侧表面与所述隔离结构靠近所述漂移层一侧的表面共面，所述第一体区背离所述漂移层的一侧表面与所述第二体区靠近所述漂移层一侧的表面共面。
6.根据权利要求3所述的MOS器件，其特征在于，所述元胞结构还包括：多个间隔的第一电极，多个所述第一电极中的每个所述第一电极的一部分位于所述绝缘层背离所述第一隔离层的一侧，多个所述第一电极中的每个所述第一电极的另一部分与所述第一掺杂层接触。
7.根据权利要求5所述的MOS器件，其特征在于，所述元胞结构还包括：多个第二电极和第三电极，其中：
至少一个所述第二电极位于所述隔离结构靠近所述第二体区的一侧，至少一个所述第二电极位于所述栅极结构背离所述第二体区的一侧；
第三电极，位于所述衬底背离所述漂移层的一侧。
8.一种MOS器件的制备方法，其特征在于，所述制备方法用于制备权利要求1至7中任一项所述的MOS器件，所述MOS器件包括至少一个元胞结构，所述元胞结构的制备方法包括：
提供衬底；
在所述衬底的一侧形成漂移层；
在所述漂移层背离所述衬底的一侧形成隔离结构，所述隔离结构包括第一隔离层和多个第二隔离层，所述第二隔离层间隔的位于所述第一隔离层背离所述漂移层的一侧，每个所述第二隔离层中具有沿第一方向交替分布的第一掺杂层和第二掺杂层，相邻的任意两个所述第二隔离层的第一掺杂层具有不同的掺杂浓度，相邻的任意两个所述第二隔离层的第二掺杂层具有不同的掺杂浓度，所述第一方向为所述第二隔离层的延伸方向，所述隔离结构位于所述源区结构在所述第一方向上的一侧，所述第一源区结构位于所述第二源区结构远离所述隔离结构的一侧；
在所述漂移层中形成第一源区结构和第二源区结构，所述第一源区结构位于所述隔离结构在所述第一方向上的一侧，所述第二源区结构位于所述第一源区结构靠近所述隔离结构的一侧，所述第一源区结构背离所述衬底一侧表面与所述第二源区结构靠近所述衬底一侧的表面共面；
形成栅氧结构，所述栅氧结构与所述第一源区结构和所述第二源区结构接触。
9.根据权利要求8所述的制备方法，其特征在于，在所述漂移层背离所述衬底的一侧形成隔离结构的步骤包括：
在所述漂移层背离所述衬底的一侧形成所述第一隔离层；
在所述第一隔离层背离所述漂移层的一侧并沿第二方向形成多个间隔的第二隔离层，所述第二方向与所述漂移层背离所述衬底的一侧表面平行；
至少在相邻所述第二隔离层之间形成绝缘层。
10.根据权利要求9所述的制备方法，其特征在于，在所述第一隔离层背离所述漂移层的一侧并沿第二方向形成多个间隔的第二隔离层的步骤包括：
在所述第一隔离层背离所述漂移层的一侧，在所述第二方向上形成多个间隔的第一掺杂层，所述第一掺杂层沿第一方向延伸，所述第一方向与所述第二方向垂直，且与所述漂移层背离所述衬底的一侧表面平行，所述第一掺杂层在所述第二方向上的掺杂浓度递增；
对所述第一掺杂层进行图案化处理，以得到在所述第一方向上间隔分布的间隔区域；
在所述间隔区域中形成第二掺杂层，所述第二掺杂层在所述第二方向上的掺杂浓度递增，所述第一掺杂层和所述第二掺杂层组成所述第二隔离层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411565541.9A CN119069536A (zh) | 2024-11-05 | 2024-11-05 | Mos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411565541.9A CN119069536A (zh) | 2024-11-05 | 2024-11-05 | Mos器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN119069536A true CN119069536A (zh) | 2024-12-03 |
Family
ID=93645291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202411565541.9A Pending CN119069536A (zh) | 2024-11-05 | 2024-11-05 | Mos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN119069536A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102322968A (zh) * | 2005-12-28 | 2012-01-18 | 维西埃-硅化物公司 | 沟槽式多晶硅二极管 |
| US20120049187A1 (en) * | 2010-09-01 | 2012-03-01 | Renesas Electronics Corporation | Semiconductor device |
| CN103579224A (zh) * | 2012-07-26 | 2014-02-12 | 英飞凌科技股份有限公司 | Esd保护 |
| CN103928516A (zh) * | 2013-01-14 | 2014-07-16 | 三星电子株式会社 | 具有双平行沟道结构的半导体器件及其制造方法 |
| CN108630525A (zh) * | 2017-03-21 | 2018-10-09 | 英飞凌科技股份有限公司 | 用于处理半导体工件的方法和半导体装置 |
| CN118073425A (zh) * | 2024-04-24 | 2024-05-24 | 北京智芯微电子科技有限公司 | 抗电磁环境干扰高可靠ldmos静电泄放器件、制备方法及芯片 |
-
2024
- 2024-11-05 CN CN202411565541.9A patent/CN119069536A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102322968A (zh) * | 2005-12-28 | 2012-01-18 | 维西埃-硅化物公司 | 沟槽式多晶硅二极管 |
| US20120049187A1 (en) * | 2010-09-01 | 2012-03-01 | Renesas Electronics Corporation | Semiconductor device |
| CN103579224A (zh) * | 2012-07-26 | 2014-02-12 | 英飞凌科技股份有限公司 | Esd保护 |
| CN103928516A (zh) * | 2013-01-14 | 2014-07-16 | 三星电子株式会社 | 具有双平行沟道结构的半导体器件及其制造方法 |
| CN108630525A (zh) * | 2017-03-21 | 2018-10-09 | 英飞凌科技股份有限公司 | 用于处理半导体工件的方法和半导体装置 |
| CN118073425A (zh) * | 2024-04-24 | 2024-05-24 | 北京智芯微电子科技有限公司 | 抗电磁环境干扰高可靠ldmos静电泄放器件、制备方法及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4812292B2 (ja) | トレンチ構造を有するｉｉｉ族窒化物半導体装置 | |
| JP5045441B2 (ja) | 半導体装置およびその製造方法 | |
| US20150021685A1 (en) | Semiconductor device and manufacturing method of the same | |
| US20110012132A1 (en) | Semiconductor Device | |
| US9153677B2 (en) | Insulated gate bipolar transistor with high emitter gate capacitance | |
| US9985128B2 (en) | Semiconductor device | |
| US10249752B2 (en) | Semiconductor devices having segmented ring structures | |
| US12002890B2 (en) | Semiconductor protection device | |
| TW201421705A (zh) | 具有增進的溝槽保護之溝槽為基的裝置 | |
| CN106206753A (zh) | 包括半导体结构的半导体器件及该半导体器件的制造方法 | |
| CN116598358A (zh) | 一种沟槽型功率mosfet器件及工艺流程 | |
| JP2008505487A (ja) | ショットキー素子及びその形成方法 | |
| CN105932044B (zh) | 半导体器件 | |
| JP2015050386A (ja) | 半導体装置 | |
| CN119069536A (zh) | Mos器件及其制备方法 | |
| CN116598355A (zh) | 一种集成结势垒肖特基的沟槽型功率mosfet器件及工艺流程 | |
| CN114864663A (zh) | 一种碳化硅肖特基二极管及其制造方法 | |
| TW201944596A (zh) | 功率半導體元件 | |
| JP5021862B2 (ja) | ゲートとエミッタとの間の静電気防止のためのダイオードを含むｍｏｓ型半導体素子 | |
| CN114005880A (zh) | 一种功率半导体器件及其制作方法 | |
| JP7570299B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN217214727U (zh) | 碳化硅肖特基二极管 | |
| JP3869581B2 (ja) | 半導体装置およびその製法 | |
| US20230061514A1 (en) | Superjunction semiconductor device and method of manufacturing same | |
| CN116314338B (zh) | 一种半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |