[go: up one dir, main page]

CN105932044B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN105932044B
CN105932044B CN201610312968.7A CN201610312968A CN105932044B CN 105932044 B CN105932044 B CN 105932044B CN 201610312968 A CN201610312968 A CN 201610312968A CN 105932044 B CN105932044 B CN 105932044B
Authority
CN
China
Prior art keywords
region
semiconductor device
electrode pattern
insulating film
set forth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610312968.7A
Other languages
English (en)
Other versions
CN105932044A (zh
Inventor
村川浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105932044A publication Critical patent/CN105932044A/zh
Application granted granted Critical
Publication of CN105932044B publication Critical patent/CN105932044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体器件，该半导体器件包括：具有第一区和第二区的第一导电类型的半导体主体，第一区是有源区，在所述有源区中形成有包括源极、漏极和栅极的晶体管元件，第二区包围第一区，半导体主体在平面图中具有四边形形状；形成在半导体主体的上方的绝缘膜；形成在绝缘膜中以包围有源区的环形电极图案，其在四边形形状的角处具有弯曲部分；连接到源极并且形成在有源区中的绝缘膜中的第一导电条；与第一导电类型相反的第二导电类型的第一扩散区，其形成在半导体主体中并且在第二区中；连接到第一半导体区和环形电极图案的第二导电条，其中第二导电条覆盖有绝缘膜且设置在半导体主体的第二区中。

Description

半导体器件
本申请是2011年6月30日提交的申请号为201110186387.0、发明名称为“半导体器件和制造半导体器件的方法”之申请的分案申请。
相关申请的交叉引用
包括说明书、附图以及摘要的2010年6月30日提交的日本专利申请No.2010-149510的公开通过引用整体合并在此。
技术领域
本发明涉及一种半导体器件和制造半导体器件的方法，并且更加特别地涉及具有优秀的反向特性的半导体器件和制造半导体器件的方法。
背景技术
近年来，已经发展了高压半导体元件的使用。通常，在高压半导体元件中，环形EQR(等电位环)电极形成为围绕其中排列有单元的有源区。如果保持EQR电极的漏电势，那么抑制了朝着单元区域的外部的耗尽层的扩展。耗尽层的扩展得到抑制的机构通常被称为“沟道截断结构”。在获得优秀的反向特性方面，沟道截断机构是非常重要的。
在现有技术的高压半导体元件中，EQR电极包括两个部分，这两个部分包括EQR电极形成在层间绝缘膜上的部分和EQR电极嵌入在层间绝缘膜中的部分。这两个部分相互电气耦接(日本专利No.3376209和日本专利No.3440987)。而且，存在具有其中上面的两个EQR电极集成在一起的构造的半导体元件(日本专利No.4059566)。类似地，在此半导体元件中，EQR电极的一部分被暴露到层间绝缘膜。
下面将会描述普通高压半导体器件。图13是示出普通高压半导体器件500的构造的平面图。半导体器件500具有矩形外形，并且具有被布置在中心的有源区51。诸如MOSFET(金属氧化物半导体场效应晶体管)的单元被布置在有源区51中。有源区51被覆盖有与各自的单元电气耦接的源电极(未示出)。
环形的第二栅电极76与有源区51隔开地形成在有源区51的外围中。第二栅电极76电气地耦接到稍后将会描述的第一栅电极66。环形的第二EQR电极73与第二栅电极76隔开地形成在第二栅电极76的外围中。
接下来，将会描述半导体器件500的横截面结构。图14是沿着图13中的线XIV-XIV截取的普通高压半导体器件500的横截面图。半导体器件500被分为有源区51和沟道截断区52。在半导体器件500中，n-型外延层62形成在n+型半导体衬底61上。漏电极69形成在半导体衬底61的后表面侧上。
在有源区51中，p型基极扩散区63形成在外延层62的上部中。在基极扩散区63的上表面侧的一部分上形成n+型源极扩散区64。第一栅电极66形成为将电压通过栅极氧化膜65施加给基极扩散区63。层间绝缘膜67形成在第一栅电极66上。覆盖有源区51的源电极68电气地耦接到源极扩散区64。
在沟道截断区52中，基极扩散区63形成在外延层62的上部中。n+型沟道截断层71形成在基极扩散区63的上表面侧的一部分上。沟道截断层71是与源极扩散区64相同的层。栅极氧化物膜65形成在其处没有形成沟道截断层71的外延层62和基极扩散区63上方。第一EQR电极72形成在栅极氧化物膜65上方。第一EQR电极72覆盖有层间绝缘膜67。开口部分形成在层间绝缘膜67的一部分中，并且第一EQR电极72的上表面被暴露。被电气地耦接到暴露的第一EQR电极72的第二EQR电极73形成在层间绝缘膜67和沟道截断层71上方。
在有源区51和沟道截断区52之间的区域中，场氧化物膜74形成在外延层62上方。场氧化物膜74覆盖有层间绝缘膜67。开口部分形成在层间绝缘膜67中，层间绝缘膜67形成在从有源区51延伸的第一栅电极66上方。第二栅电极76形成为通过开口部分电气地耦接到第一栅电极66。
在半导体器件500中，当反向偏置被施加在源电极68和漏电极69之间时，通过虚线L1表示的耗尽层从有源区51朝着沟道截断区52扩展。
另一方面，在沟道截断区52中，沟道截断层71、第一ERQ电极72、以及第二EQR电极73相互电气地耦接。而且，图14的末端表面75是通过划片形成的并且具有大量的缺陷的表面。为此，末端表面75具有导电性。通过此构造，沟道截断层71和漏电极69通过末端表面75相互电气地连接。结果，第一EQR电极72与漏电极69等电势。
当第一ERQ电极72被保持为漏极电势时，通过虚线L2表示的反型层通过形成在第一EQR电极72下方的栅极氧化物膜65形成在外延层62中。通过此构造，形成沟道截断结构以截断从有源区51延伸的电力线。结果，在电压-电流波形中，获得硬击穿形状(优秀的反向特性)。
而且，作为高压半导体元件的另一重要特性，存在导通电阻和击穿耐受电压。导通电阻主要取决于外延层的电阻率，并且能够通过增加外延层中的杂质浓度而减少。然而，当外延层62的杂质浓度增加时，击穿耐受电压减少。即，导通电阻和击穿耐受电压具有相互折衷的关系。为了避免相互折衷的关系的影响，减小单元以增加每单位面积的导通状态电流使得实现导通电阻的减少。
另一方面，存在以相同的芯片尺寸减少导通电阻的需求。为了满足此需求，尝试扩大单元面积(其中形成诸如晶体管的元件的区域)。作为一个尝试，已经提出减少沟道截断区的方法(日本专利申请公开No.2008-270440)。
而且，已经提出其中通过使用半导体元件的死区来减少耐受电压区域(与沟道截断区相对应)的技术(日本专利申请公开No.2008-193043)。在此技术中，多个环形保护环形成在有源区周围的半导体衬底上方。具有导电性的环形第一场板形成在保护环上方。由金属膜形成的第二场板形成在保护环上方。第二场板被暴露到层间绝缘膜。第二场板被布置在其中保护环和第一场板弯曲的半导体元件的每个角的一部分上。因为半导体元件的每个角最初是死区，所以第二场板被布置在角处使得能够减小耐受电压区域的宽度，并且能够增加有源区的面积。稍后将会描述日本专利申请公开No.Hei5(1993)-19010和日本专利No.3417336。
发明内容
在上述半导体器件中，有源区覆盖有源电极，并且环形的栅电极和EQR电极以给定的间隔形成在有源区周围。栅电极和EQR电极覆盖有常常被称为“覆盖膜”的绝缘膜。此外，在后工艺的封装中，树脂沉积在覆盖膜上。通常，与源电极、栅电极、以及EQR电极之间的各距离相比，覆盖膜的厚度较薄。为此，树脂进入各电极之间的空间中。
在上述情况下，当进行温度循环测试时，由于半导体器件本身和树脂之间的热膨胀系数的差导致应力被施加到半导体器件的表面侧。为此，各电极被挤压和拉伸，导致电极的位移或者剥离。如果电极由铝制成，那么已知热应力对电极的电气性能的影响，诸如铝滑移(电极的移位)、相邻的电极的短路、或者出现断开(日本专利申请公开No.Hei 5(1993)-19010)。已知在半导体器件的角处，由于树脂导致的热应力的影响大。为了解决此问题，例如，已经提出电极形成在除了角之外的区域中的技术(日本专利No.3417336)。
即，例如，如日本专利申请公开No.2008-193043中所公开的，当电极形成在半导体器件的角处时，半导体器件由于热应力的影响而变得脆弱。因此，到现在为止，不能够缩小使用死区同时保持优秀的反向特性的半导体器件的尺寸。
根据本发明的一个方面，提供一种半导体器件，包括：半导体主体，该半导体主体具有多边形形状并且具有包括形成在其中的晶体管元件的有源区；绝缘膜，该绝缘膜形成在半导体主体的上方；EQR电极，该EQR电极嵌入在有源区周围的绝缘膜中，并且包括在多边形的角处的弯曲部分；源极接触，该源极接触形成在有源区的绝缘膜内；以及EQR接触，该EQR接触形成在绝缘膜内以接触EQR电极的弯曲部分以及弯曲部分的外侧的半导体主体。
在半导体器件中，EQR接触的上表面低于绝缘膜的上表面和源极接触的上表面。
根据本发明的另一方面，提供一种制造半导体器件的方法，该半导体器件包括：有源区，该有源区形成在半导体主体中，该半导体主体具有多边形外形。该方法包括：在半导体主体上方形成EQR电极以围绕有源区，该EQR电极在多边形外形的角处具有弯曲部分；形成覆盖半导体主体和EQR电极的绝缘膜；移除绝缘膜的一部分，并且在从其暴露半导体主体的有源区中形成源极接触孔，并且同时在从其暴露EQR电极和EQR电极外侧的半导体主体的EQR电极的弯曲部分中形成EQR接触孔，其中EQR接触孔中的每一个具有比源极接触孔的开口大的开口；在绝缘膜上和在源极接触孔和EQR接触孔内沉积导电材料；以及蚀刻导电材料直到暴露绝缘膜的上表面，同时形成源极接触和EQR接触，其中EQR接触的上表面低于绝缘膜的上表面和源极接触的上表面。
根据本发明，能够提供具有优秀的反向特性的尺寸减小的半导体器件以及制造半导体器件的方法。
附图说明
图1是示出根据第一实施例的半导体器件的结构的平面图；
图2是示出根据第一实施例的半导体器件的角的放大的平面图；
图3是示出根据第一实施例的沿着图1的线III-III截取的半导体器件的截面图；
图4是示出根据第二实施例的半导体器件的结构的平面图；
图5是示出根据第二实施例的半导体器件的角的放大的平面图；
图6是示出根据第三实施例的半导体器件的结构的平面图；
图7是示出根据第三实施例的半导体器件的角的放大的平面图；
图8是示出根据第三实施例的沿着图6中的线VIII-VIII截取的半导体器件的截面图；
图9是示出根据第三实施例的半导体器件的有源区的截面图；
图10A1和图10A2是示出根据第三实施例的半导体器件的制造工艺的截面图；
图10B1和图10B2是示出根据第三实施例的半导体器件的制造工艺的截面图；
图10C1和图10C2是示出根据第三实施例的半导体器件的制造工艺的截面图；
图10D1和图10D2是示出根据第三实施例的半导体器件的制造工艺的截面图；
图10E1和图10E2是根据第三实施例的半导体器件的制造工艺的截面图；
图11是示出根据第四实施例的半导体器件的结构的平面图；
图12是示出根据第四实施例的半导体器件的半导体器件的角的放大的平面图；
图13是示出普通高压半导体器件的构造的平面图；以及
图14是示出沿着图13中的线XIV-XIV截取的普通高压半导体器件的截面图。
具体实施方式
第一实施例
下面将会参考附图描述本发明的实施例。首先，将会描述根据第一实施例的半导体器件。图1是示出根据第一实施例的半导体器件100的结构的平面图。半导体器件100具有矩形外形并且具有被布置在其中心的有源区21。例如，有源区21具有被布置在其中的诸如MOSFET或者IGBT(绝缘栅极双极晶体管)的单元。有源区21覆盖有与各单元连接的源电极(未示出)。
第二栅电极6形成为围绕有源区21。第二栅电极6电气地耦接到稍后将会描述的第一栅电极9。EQR电极8形成为与第二栅电极6隔开，并且围绕有源区21和第二栅电极6。
如上所述，半导体器件100具有矩形外形。为此，在沿着半导体器件100的侧面的区域中以直线形状形成第二栅电极6和EQR电极8。另一方面，沿着半导体器件100的每个角22弯曲第二栅电极6和EQR电极8。即，第二栅电极6和EQR电极8中的每一个具有其中直线部分和弯曲部分被相互耦接的环形状。如图1中所示，第二栅电极6形成有第二栅电极的直线部分6a和第二栅电极的弯曲部分6b。EQR电极8形成有EQR电极的直线部分8a和EQR电极的弯曲部分8b。
图2是示出根据第一实施例的半导体器件100的角22的放大的平面图。如图1和图2中所示，每个EQR接触10a接触EQR电极8的每个弯曲部分8b的外侧。
在图1和图2中，EQR电极8和EQR接触10a覆盖有稍后将会描述的层间绝缘膜7。然而，为了描述EQR电极8和EQR接触10a的位置，从图1和图2省略层间绝缘膜7。
接下来，将会描述半导体器件100的截面结构。图3是示出根据第一实施例的沿着图1的线III-III截取的半导体器件100的截面图。在半导体器件100中，外延层2形成在半导体层1上方。例如，半导体层1由n型硅衬底制成。例如，外延层2由n-型硅层制成。基极扩散区3形成在外延层2的一部分中。例如，基极扩散区3由p型硅扩散区构成。高浓度扩散区12形成在基极扩散区3的一部分中。例如，高浓度扩散区12由p+型硅扩散区构成。漏电极5形成在半导体层1的后表面侧上。
层间绝缘膜7形成在外延层2上方。EQR电极(即，EQR电极8)的直线部分8a和弯曲部分8b以及第一栅电极9嵌入在层间绝缘膜7中。第一栅电极9耦接到被排列在有源区21中的每个单元的栅极。例如，EQR电极8和第一栅电极9由多晶硅层构成。
开口部分形成在第一栅电极9上方的层间绝缘膜7中。第二栅电极(即，第二栅电极6)的直线部分6a和弯曲部分6b从开口部分在层间绝缘膜7上方延伸。因此，第一栅电极9和第二栅电极6相互电气地耦接。例如，第二栅电极6由铝层构成。
将EQR电极8电气地耦接到高浓度扩散区12的每个EQR接触10a嵌入在层间绝缘膜7中。EQR接触10a形成为钨塞。在从EQR接触10a延伸到末端表面16的区域中，沟道截断层4形成在基极扩散区3和层间绝缘膜7之间。例如，沟道截断层4由例如n+硅扩散层构成。尽管未示出，但是在封装半导体器件100时，树脂沉积在层间绝缘膜7上。
半导体层1、外延层2、基极扩散区3、沟道截止层4、以及高浓度扩散区12均由半导体材料制成，并且形成半导体主体30。
在本示例中，EQR电极8通过EQR接触10a、沟道截断层4、以及末端表面16电气地耦接到漏电极5。因此，EQR电极8被保持为与漏电极5等电势。通过此构造，形成沟道截断结构。
在半导体器件100中，如上所述，EQR电极8嵌入在层间绝缘膜7中。此外，EQR接触10a嵌入在层间绝缘膜7中。即，在半导体器件100中，沟道截断结构嵌入在层间绝缘膜7中。因此，EQR电极8和EQR接触10a没有接触沉积在层间绝缘膜7上的树脂。
因此，能够减少沉积在层间绝缘膜7上的树脂的热膨胀。因此，根据此构造，能够防止电极之间的短路，并且能够防止由于热应力的影响导致的EQR接触10a的移位和剥离。
而且，每个EQR接触10a形成在最初是死区(半导体器件100的每个角22)的EQR电极的每个弯曲部分8b的外区域中。因此，不需要确保用于形成EQR接触10a的额外的区域。
因此，根据此构造，能够提供具有优异的耐热性的尺寸缩小的半导体器件。
第二实施例
接下来，将会描述根据第二实施例的半导体器件。图4是示出根据第二实施例的半导体器件200的平面图。图5是示出根据第二实施例的半导体器件200的每个角23的放大的平面图。如图4和图5中所示，在半导体器件200中，半导体器件100的EQR接触10a被替换为EQR接触10b。半导体器件200的其它构造与半导体器件100中的相同，并且将会省略它们的描述。而且，半导体器件200的截面结构与图3中所示的半导体器件100的截面结构相同，并且因此将会省略它的描述。
在每个角23，EQR接触10b在与EQR电极8的外侧正交的方向上延伸。每个EQR接触10b形成为矩形形状，并且每个长侧沿着EQR电极8的正交方向延伸。并行地形成多个EQR电极10b。
在图4和图5中，EQR电极8和EQR接触10b覆盖有层间绝缘膜7。然而，为了描述EQR电极8和EQR接触10b的位置，从图4和图5中省略层间绝缘膜7。
根据此构造，EQR接触10b形成在每个角处。因此，与其中仅形成一个EQR接触的情况相比，能够确保用于EQR接触的形成缺陷的余裕。即，即使在EQR接触的一部分中出现形成缺陷，则正常地形成的EQR接触能够用作EQR接触。
而且，如果构造EQR接触10b的每个条纹电极的宽度变窄，那么EQR接触10b能够由与形成在有源区中的每个晶体管单元中的沟槽源极接触15相同的材料制成。在小型化晶体管单元的情况下，当沟槽源极接触15的宽度变窄(例如，0.8μm)时，不能够嵌入铝。因此，例如，使用诸如钨的具有优异的嵌入性质的材料。EQR接触10b的宽度可以被设置为足以令人满意地嵌入要嵌入的导电材料的宽度。
通过嵌入性质的改进，在通过已经沉积金属之后进行回蚀来形成EQR接触10b时，能够充分地确保EQR接触10b的厚度。另外，通过使条纹电极的宽度变窄，能够进一步减少在后工艺中由沉积在层间绝缘膜7上的树脂施加的热应力。
第三实施例
下面将会描述根据第三实施例的半导体器件。图6是示出根据第三实施例的半导体器件300的结构的平面图。图7是示出根据第三实施例的半导体器件300的每个角24的放大的平面图。如图6和图7中所示，在半导体器件300中，半导体器件100的EQR接触10a被替换为EQR接触10c。半导体器件300的其它构造与半导体器件100的相同，并且将会省略它们的描述。
在图6和图7中，EQR电极8覆盖有层间绝缘膜7。然而，为了描述EQR电极8的位置，从图6和图7中省略层间绝缘膜7。
下面将会描述半导体器件300的每个角的截面结构。图8是示出根据第三实施例的沿着图6中的线VIII-VIII截取的半导体器件300的截面图。与半导体器件100的EQR接触10a相比，每个EQR接触10c被暴露同时其上部没有覆盖有层间绝缘膜7。而且，EQR接触10c的侧壁接触层间绝缘膜7和EQR电极8。半导体器件300的其它截面结构与半导体器件100的相同，并且因此，将会省略它们的描述。
下面将会描述被布置在半导体器件300的有源区21中的每个单元的截面结构。图9是示出根据第三实施例的半导体器件300的有源区21的截面图。有源区21中的每个单元是沟槽栅极结构。
在有源区21中，外延层2形成在半导体层1上。漏电极5形成在半导体层1的后表面侧上。基极扩散区3和源极扩散区4a按顺序形成在外延层2的上部中。在本示例中，源极扩散区4a是与沟道截断层4相同的层。第一栅电极9穿过基极扩散区3和源极扩散区4a，并且到达外延层2。栅极氧化膜14形成在基极扩散区3、源极扩散区4a、以及外延层2与第一栅电极9之间。在图9中，尽管未示出，但是第一栅电极9延伸到有源区21的外部，并且电气地耦接到第二栅电极6。形成覆盖这些结构的层间绝缘膜7。
高浓度扩散区12形成在被第一栅电极9夹着的区域中的基极扩散区3的上部中。沟槽源极接触15穿过层间绝缘膜7和源极扩散区4a，并且电气地耦接到高浓度扩散区12。源电极13形成在层间绝缘膜7和沟槽源极接触15的上方。源电极13和沟槽源极接触15相互电气地耦接。
下面将会描述半导体器件300的制造方法。图10A1至图10E2是根据第三实施例的半导体器件300的制造工艺的截面图。在图10A至图10E2中，并排示出有源区和布置在有源区21中的角的截面结构。
首先，外延层2形成在半导体层1上。然后，基极扩散区3、沟道截断层4、以及源极扩散区4a按照所述顺序形成在外延层2的上部中。例如，通过在外延层2上方形成抗蚀剂掩模(未示出)，并且其后在其中注入离子能够分别形成基极扩散区3、沟道截断层4、以及源极扩散区4a。然后，在有源区21中，形成第一栅电极9、栅极氧化物膜14、以及层间绝缘膜7，如图10A1中所示。嵌入在层间绝缘膜7中的EQR电极8形成在每个角处(图10A2)。
接下来，抗蚀剂掩模17形成在层间绝缘膜7的上方。例如，通过光刻形成抗蚀剂掩模17。在抗蚀剂掩模17中，开口部分形成在有源区21中的沟槽源极接触15形成在层间绝缘膜7中的区域中，和同时形成角处的EQR接触10a的区域中。然后，通过使用抗蚀剂掩模17进行蚀刻以移除源极扩散区4a(图10B1)和沟道截断层4(图10B2)。在此情况下，执行蚀刻使得基极扩散区3不被穿透。
接下来，高浓度扩散区12形成在基极扩散区的上部中。例如，通过注入诸如硼的p型掺杂物离子来形成高浓度扩散区12。在其中剂量是3×1016离子/cm2，并且注入能量是50keV的条件下进行离子注入。然后，在高浓度扩散区12的形成之后，移除抗蚀剂掩模17(图10C1和图10C2)。
接下来，沉积钨层18使得利用钨层18填充开口部分(图10D1和图10D2)。在沉积钨层18之前可以很好地沉积诸如钛/氮化钛的阻挡金属。然后，钨层18被蚀刻直到钨层18的上表面与层间绝缘膜7的上表面对齐以形成沟槽源极接触15。在此情况下，以相同的方式蚀刻沉积在角处的钨层18。顺便提及，每个角的开口部分的面积比有源区21的开口部分的面积大。为此，角的开口部分的蚀刻速率比有源区21的高。结果，角处的EQR接触10c的上表面低于沟槽源极接触15的上表面(图10E1和图10E2)。结果，EQR接触10c的侧表面形成为接触EQR电极8和层间绝缘膜7，并且EQR接触10c的上表面低于层间绝缘膜7的上表面。其后，源电极13被电气地耦接到沟槽源极接触15。其后，EQR接触的上表面被覆盖有覆盖膜(未示出)。
即，根据此构造和此制造方法，能够同时形成EQR接触10c和沟槽源极接触15。因此，不需要增加用于形成EQR接触10c的工艺。因此，根据此构造和此制造方法，能够以低成本实现具有优异的抗热应力性的尺寸缩小的半导体器件。
第四实施例
下面将会描述根据第四实施例的半导体器件。图11是示出根据第四实施例的半导体器件400的结构的平面图。图12是示出根据第四实施例的半导体器件400的每个角25的放大的平面图。如图11和图12中所示，在半导体器件400中，半导体器件100的EQR接触10a被替换为EQR接触10d。半导体器件400的其它构造与半导体器件100中的相同，并且将会省略它们的描述。而且，半导体器件400的截面结构与图3中所示的半导体器件100的截面结构相同。
在半导体器件400中，EQR接触10d形成为矩形形状。两个EQR接触10d形成在一个角处。两个EQR接触10d分别在相对于与EQR电极的每个弯曲部分8b正交的方向的不同方向上倾斜。这两个EQR接触10d的每个宽度大约是0.6μm。
其它的实施例
本发明不限于上述实施例，在不偏离本发明的主题的情况下能够适当地改变。例如，EQR接触10a至10d不限于钨。EQR接触10a至10d能够由具有导电性的其它材料制成。因此，例如，EQR接触10a至10d能够由铝制成。
上述EQR接触10a、10b以及10d的上表面覆盖有层间绝缘膜7。然而，像EQR接触10c一样，EQR接触10a、10b以及10d的上表面可以不覆盖有层间绝缘膜7。因此，能够以图10A1至10E2中所示的制造工艺生产EQR接触10b和10d。
在上述第一至第四实施例中，EQR接触10a至10d形成在高浓度扩散区12上方。然而，如果EQR接触10a至10d被保持与漏电极5等电势，那么不总是要求接触EQR接触10a至10d的高浓度扩散区12，并且能够省略高浓度扩散区12。
而且，在上述第一至第四实施例中，沟道截断层4形成在EQR接触10a至10d与末端表面16之间。通过沟道截断层4能够截断从芯片末端表面开始的电力线。因此，能够提供具有优秀的反向特性的尺寸减少的半导体器件和制造此半导体器件的方法。然而，只要目的是通过例如基极扩散区3使EQR接触10a至10d保持与漏电极5等电势，就不总是要求有沟道截断层4，并且能够省略沟道截断层4。
根据上述第一至第四实施例的半导体器件的外形不限于矩形形状。根据本发明的半导体器件的外形能够是诸如任意的多边形、圆形或者椭圆形形状的形状。

Claims (33)

1.一种半导体器件，包括：
第一导电类型的半导体主体，所述半导体主体具有第一区和第二区，所述第一区是有源区，在所述有源区中形成有包括源极、漏极和栅极的晶体管元件，所述第二区包围所述第一区，所述半导体主体在平面图中具有四边形形状；
绝缘膜，所述绝缘膜形成在所述半导体主体的上方；
环形电极图案，所述环形电极图案形成在所述绝缘膜中以包围所述有源区，并且在所述四边形形状的角处具有弯曲部分；
第一导电条，所述第一导电条连接到所述源极并且形成在所述有源区中的所述绝缘膜中；
与所述第一导电类型相反的第二导电类型的第一扩散区，所述第一扩散区形成在所述半导体主体中并且在所述第二区中；以及
第二导电条，所述第二导电条连接到所述第一扩散区和所述环形电极图案，
其中所述第二导电条覆盖有所述绝缘膜，并且设置在所述半导体主体的所述第二区中，
其中所述第二导电条选择性地形成在所述环形电极图案的所述弯曲部分处，
其中所述第二导电条设置在所述半导体主体的所述第二区中并且在所述弯曲部分的外部。
2.根据权利要求1所述的半导体器件，进一步包括：
栅电极图案，所述栅电极图案形成在所述第二区中的所述绝缘膜的上方，
其中所述栅极延伸到所述第二区，
其中所述栅电极图案连接到所述第二区中的所述栅极。
3.根据权利要求2所述的半导体器件，
其中所述栅电极图案包围所述有源区并且被布置在所述环形电极图案和所述第一区之间。
4.根据权利要求1所述的半导体器件，
其中所述第二导电条中的至少一个的宽度大于所述第一导电条的宽度。
5.根据权利要求1所述的半导体器件，
其中用于所述环形电极图案的接触具有矩形形状，所述矩形形状具有从所述弯曲部分的外围朝着所述半导体主体的末端表面延伸的长边。
6.根据权利要求1所述的半导体器件，
其中所述第一导电条和所述第二导电条中的每一个包括钨塞。
7.根据权利要求1所述的半导体器件，
其中所述环形电极图案包括多晶硅。
8.根据权利要求2所述的半导体器件，
其中所述栅电极图案包括铝。
9.根据权利要求1所述的半导体器件，
其中所述第二导电条的上表面覆盖有另一绝缘膜。
10.根据权利要求1所述的半导体器件，
其中所述第二导电条的下表面低于所述半导体主体的上表面。
11.一种半导体器件，包括：
第一导电类型的半导体主体，所述半导体主体具有第一区和第二区，所述第一区是有源区，在所述有源区中形成有包括源极、漏极和栅极的晶体管元件，所述第二区包围所述第一区，所述半导体主体在平面图中具有四边形形状；
绝缘膜，所述绝缘膜形成在所述半导体主体的上方；
环形电极图案，所述环形电极图案形成在所述绝缘膜中以包围所述有源区，并且在所述四边形形状的角处具有弯曲部分；
第一导电条，所述第一导电条连接到所述源极并且形成在所述有源区中的所述绝缘膜中；
与所述第一导电类型相反的第二导电类型的第一扩散区，所述第一扩散区形成在所述半导体主体中并且在所述第二区中；以及
第二导电条，所述第二导电条连接到所述第一扩散区和所述环形电极图案，
其中所述第二导电条覆盖有所述绝缘膜，并且设置在所述半导体主体的所述第二区中，
其中所述第二导电条与形成在所述半导体主体的末端上的所述第二导电类型的所述第一扩散区和所述第一导电类型的第二扩散区接触，并且所述环形电极图案通过所述第二导电条以及所述第一扩散区和所述第二扩散区电气地耦接到所述半导体主体的末端表面。
12.根据权利要求11所述的半导体器件，进一步包括：
栅电极图案，所述栅电极图案形成在所述第二区中的所述绝缘膜的上方，
其中所述栅极延伸到所述第二区，
其中所述栅电极图案连接到所述第二区中的所述栅极。
13.根据权利要求12所述的半导体器件，
其中所述栅电极图案包围所述有源区并且被布置在所述环形电极图案和所述第一区之间。
14.根据权利要求11所述的半导体器件，
其中所述第二导电条中的至少一个的宽度大于所述第一导电条的宽度。
15.根据权利要求11所述的半导体器件，
其中用于所述环形电极图案的接触具有矩形形状，所述矩形形状具有从所述弯曲部分的外围朝着所述半导体主体的末端表面延伸的长边。
16.根据权利要求11所述的半导体器件，
其中所述第一导电条和所述第二导电条中的每一个包括钨塞。
17.根据权利要求11所述的半导体器件，
其中所述环形电极图案包括多晶硅。
18.根据权利要求12所述的半导体器件，
其中所述栅电极图案包括铝。
19.根据权利要求11所述的半导体器件，
其中所述第二扩散区形成在所述第一扩散区的上方，
其中所述第二导电条的每一个底表面接触所述第一扩散区，并且
其中所述第二扩散区接触所述第二导电条中的每一个的侧表面。
20.根据权利要求11所述的半导体器件，
其中所述第二导电条的上表面覆盖有另一绝缘膜。
21.根据权利要求11所述的半导体器件，
其中所述第二导电条的下表面低于所述半导体主体的上表面。
22.一种半导体器件，包括：
第一导电类型的半导体主体，所述半导体主体具有第一区和第二区，所述第一区是有源区，在所述有源区中形成有包括源极、漏极和栅极的晶体管元件，所述第二区包围所述第一区，所述半导体主体在平面图中具有四边形形状；
绝缘膜，所述绝缘膜形成在所述半导体主体的上方；
环形电极图案，所述环形电极图案形成在所述绝缘膜中以包围所述有源区，并且在所述四边形形状的角处具有弯曲部分；
第一导电条，所述第一导电条连接到所述源极并且形成在所述有源区中的所述绝缘膜中；
与所述第一导电类型相反的第二导电类型的第一扩散区，所述第一扩散区形成在所述半导体主体中并且在所述第二区中；以及
第二导电条，所述第二导电条连接到所述第一扩散区和所述环形电极图案，
其中所述第二导电条覆盖有所述绝缘膜，并且设置在所述半导体主体的所述第二区中，
其中所述第二导电条的上表面低于所述环形电极图案的第一上表面，并且所述第二导电条的上表面高于所述环形电极图案的第二上表面。
23.根据权利要求22所述的半导体器件，进一步包括：
栅电极图案，所述栅电极图案形成在所述第二区中的所述绝缘膜的上方，
其中所述栅极延伸到所述第二区，
其中所述栅电极图案连接到所述第二区中的所述栅极。
24.根据权利要求23所述的半导体器件，
其中所述栅电极图案包围所述有源区并且被布置在所述环形电极图案和所述第一区之间。
25.根据权利要求22所述的半导体器件，
其中所述第二导电条中的至少一个的宽度大于所述第一导电条的宽度。
26.根据权利要求22所述的半导体器件，
其中所述第二导电条形成在所述弯曲部分中的每一个处。
27.根据权利要求25所述的半导体器件，
其中多个所述第二导电条形成在所述弯曲部分中的每一个处。
28.根据权利要求25所述的半导体器件，
其中所述第二导电条形成在所述环形电极图案的四个角中。
29.根据权利要求22所述的半导体器件，
其中用于所述环形电极图案的接触具有矩形形状，所述矩形形状具有从所述弯曲部分的外围朝着所述半导体主体的末端表面延伸的长边。
30.根据权利要求22所述的半导体器件，
其中所述第一导电条和所述第二导电条中的每一个包括钨塞。
31.根据权利要求22所述的半导体器件，
其中所述环形电极图案包括多晶硅。
32.根据权利要求23所述的半导体器件，
其中所述栅电极图案包括铝。
33.根据权利要求22所述的半导体器件，
其中所述第二导电条的上表面覆盖有另一绝缘膜。
CN201610312968.7A 2010-06-30 2011-06-30 半导体器件 Active CN105932044B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010149510A JP5957171B2 (ja) 2010-06-30 2010-06-30 半導体装置及びその製造方法
JP2010-149510 2010-06-30
CN201110186387.0A CN102315248B (zh) 2010-06-30 2011-06-30 半导体器件和制造半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110186387.0A Division CN102315248B (zh) 2010-06-30 2011-06-30 半导体器件和制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN105932044A CN105932044A (zh) 2016-09-07
CN105932044B true CN105932044B (zh) 2020-03-06

Family

ID=45399056

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610312968.7A Active CN105932044B (zh) 2010-06-30 2011-06-30 半导体器件
CN201110186387.0A Active CN102315248B (zh) 2010-06-30 2011-06-30 半导体器件和制造半导体器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110186387.0A Active CN102315248B (zh) 2010-06-30 2011-06-30 半导体器件和制造半导体器件的方法

Country Status (3)

Country Link
US (3) US9000538B2 (zh)
JP (1) JP5957171B2 (zh)
CN (2) CN105932044B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20111416A1 (it) 2011-07-28 2013-01-29 St Microelectronics Srl Circuito integrato dotato di almeno una antenna integrata
CN104701365B (zh) * 2013-12-05 2018-02-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10170433B2 (en) * 2014-12-18 2019-01-01 Mitsubishi Electric Corporation Insulated circuit board, power module and power unit
JP7208875B2 (ja) * 2019-09-05 2023-01-19 株式会社東芝 半導体装置
JP7280213B2 (ja) * 2020-03-04 2023-05-23 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319040A (ja) * 2005-05-11 2006-11-24 Toyota Industries Corp 半導体装置
CN101114583A (zh) * 2006-06-28 2008-01-30 意法半导体股份有限公司 半导体功率器件及其制造工艺
CN101226939A (zh) * 2007-01-16 2008-07-23 恩益禧电子股份有限公司 半导体器件

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519010A (ja) 1991-07-12 1993-01-26 Matsushita Electric Works Ltd 樹脂封止半導体評価用チツプ
US5723882A (en) 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
JP2870402B2 (ja) * 1994-03-10 1999-03-17 株式会社デンソー 絶縁ゲート型電界効果トランジスタ
EP0698919B1 (en) * 1994-08-15 2002-01-16 Siliconix Incorporated Trenched DMOS transistor fabrication using seven masks
US5729037A (en) * 1996-04-26 1998-03-17 Megamos Corporation MOSFET structure and fabrication process for decreasing threshold voltage
JP3376209B2 (ja) 1996-05-27 2003-02-10 株式会社東芝 半導体装置とその製造方法
US5883416A (en) * 1997-01-31 1999-03-16 Megamos Corporation Gate-contact structure to prevent contact metal penetration through gate layer without affecting breakdown voltage
JP4059566B2 (ja) 1998-06-24 2008-03-12 Ｎｅｃエレクトロニクス株式会社 絶縁ゲート型半導体装置及びその製造方法
JP3440987B2 (ja) 1998-10-13 2003-08-25 関西日本電気株式会社 絶縁ゲート型半導体装置の製造方法
JP3417336B2 (ja) 1999-03-25 2003-06-16 関西日本電気株式会社 絶縁ゲート型半導体装置およびその製造方法
US6818958B2 (en) * 2001-04-13 2004-11-16 International Rectifier Corporation Semiconductor device and process for its manufacture to increase threshold voltage stability
JP4140232B2 (ja) * 2001-12-07 2008-08-27 株式会社デンソー 半導体装置
JP4929559B2 (ja) * 2003-10-30 2012-05-09 サンケン電気株式会社 半導体素子
JP4757449B2 (ja) * 2004-01-29 2011-08-24 三菱電機株式会社 半導体装置
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
CN100370625C (zh) * 2005-10-14 2008-02-20 西安电子科技大学 可集成的高压p型ldmos晶体管结构及其制备方法
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
JP5205856B2 (ja) 2007-01-11 2013-06-05 富士電機株式会社 電力用半導体素子
US8008734B2 (en) * 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5245280B2 (ja) 2007-04-18 2013-07-24 株式会社豊田自動織機 半導体装置
JP5285874B2 (ja) * 2007-07-03 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009088345A (ja) * 2007-10-01 2009-04-23 Toshiba Corp 半導体装置
JP4797203B2 (ja) * 2008-12-17 2011-10-19 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319040A (ja) * 2005-05-11 2006-11-24 Toyota Industries Corp 半導体装置
CN101114583A (zh) * 2006-06-28 2008-01-30 意法半导体股份有限公司 半导体功率器件及其制造工艺
CN101226939A (zh) * 2007-01-16 2008-07-23 恩益禧电子股份有限公司 半导体器件

Also Published As

Publication number Publication date
US20120001257A1 (en) 2012-01-05
US9263280B2 (en) 2016-02-16
US20160126100A1 (en) 2016-05-05
US20150155174A1 (en) 2015-06-04
CN102315248A (zh) 2012-01-11
JP2012015279A (ja) 2012-01-19
JP5957171B2 (ja) 2016-07-27
CN102315248B (zh) 2016-05-18
US9000538B2 (en) 2015-04-07
CN105932044A (zh) 2016-09-07
US10340147B2 (en) 2019-07-02

Similar Documents

Publication Publication Date Title
US9793342B2 (en) Insulated gate type semiconductor device and method for fabricating the same
TWI595651B (zh) 具有增強流動性之半導體裝置及方法
JP5210564B2 (ja) 半導体装置
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
CN102263107A (zh) 一种半导体功率器件及其制造方法
CN111370486A (zh) 沟槽型mos场效应晶体管及方法、电子设备
CN113614883B (zh) 半导体装置
CN110391296A (zh) 功率半导体元件
CN108470772A (zh) 一种soi半导体器件及其形成方法
JP7570299B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN110010685A (zh) 沟槽金氧半导体元件及其制造方法
CN102842596B (zh) 半导体结构及其制造方法
CN119317158A (zh) 场效应晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant