[go: up one dir, main page]

CN1174431C - 通用电荷抽样电路 - Google Patents

通用电荷抽样电路 Download PDF

Info

Publication number
CN1174431C
CN1174431C CNB008135592A CN00813559A CN1174431C CN 1174431 C CN1174431 C CN 1174431C CN B008135592 A CNB008135592 A CN B008135592A CN 00813559 A CN00813559 A CN 00813559A CN 1174431 C CN1174431 C CN 1174431C
Authority
CN
China
Prior art keywords
signal
sampling circuit
charge
sampling
charge sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008135592A
Other languages
English (en)
Other versions
CN1377504A (zh
Inventor
J
J·原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clastres LLC
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1377504A publication Critical patent/CN1377504A/zh
Application granted granted Critical
Publication of CN1174431C publication Critical patent/CN1174431C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)
  • Separation By Low-Temperature Treatments (AREA)
  • Peptides Or Proteins (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Glass Compositions (AREA)

Abstract

一种电荷抽样(CS)电路(1)，其包括一个用于控制至该电荷抽样电路(1)的模拟输入信号的控制信号发生器(4)，该模拟输入信号在抽样阶段期间响应来自该控制信号发生器的抽样信号由一积分器(3)积分，其中该模拟输入信号的电流被积分成积分电荷以在抽样阶段结束时于信号输出端生成比例电压或电流抽样。

Description

通用电荷抽样电路
发明背景
电压抽样传统地用于模/数(A/D)转换。在电压抽样器中，在一信号源和一个电容器之间设置一个抽样开关。在二个抽样时刻之间，该电容器的电压准确地跟踪信号电压。在抽样时刻，断开该开关以保持电容器电压。当提高信号频率时，这二个过程变得越加困难。对于给定的精度，热噪声和切换噪声决定最小容许电容，而跟踪速度决定最大容许电容或开关电阻。当该最大值小于该最小值时则成为不可能。另外，时钟抖动和有限关断速度(非零抽样孔径)使抽样计时不准确。事实上，电压抽样电路的带宽必须远大于信号带宽。这使得高频无线电信号的直接抽样非常困难。二次抽样可以降低抽样速率，但不能降低抽样电路的带宽而且不能降低对小的时钟起伏以及小抽样孔径的要求。
发明概述
本发明的目的是提供克服上述问题的一种改进型抽样电路和一种抽样模拟信号的方法。
为了达到所述目的，本发明提供一种电荷抽样(CS)电路，其包括一个用于控制一至该电荷抽样电路的模拟输入信号的控制信号发生器，该模拟输入信号在一抽样阶段期间响应一个来自该控制信号发生器的抽样信号由一积分器积分，其中该模拟输入信号的电流被积分成积分电荷以在该抽样阶段结束时于信号输出端处生成一比例电压或电流抽样。
本发明的一个更具体的目的是提供一种用于带通抽样的方法和抽样电路。
该目的是通过一个带通抽样(BPCS)电路达到的，其包括一个用于控制一个差分模拟信号的第一端和第二端的控制信号发生器，该差分模拟信号在一个加权与抽样(W&S)阶段期间响应来自该控制信号发生器的W&S信号由一个W&S元件加权，其中仅当所述一W&S信号处于W&S阶段时该模拟信号的电流才通过所述W&S元件，并且所述控制信号发生器适用于在W&S阶段期间控制该W&S元件的输出信号由一个积分器积分，其中该W&S元件的输出信号的电流被积分成积分电荷以在该W&S阶段结束时于信号输出端生成一个比例电压或电流抽样。
本发明另一个更具体的目的是提供一种二级BPCS电路。这是通过一个依据本发明的二级BPCS电路达到的，其包括：一个依据本发明的第一BPCS电路，用于生成带有第一抽样速率的信号抽样；一个斩波电路，用于按和该第一抽样速率相等的时钟信号频率及时对称地在该第一BPCS电路的信号输出端处或一对输出端处对来自第一BPCS电路的信号进行斩波；一个差动输出放大器，用于差动地放大来自该斩波电路的信号；其中所述第二BPCS的第一信号输入端和第二信号输入端与所述放大器(41)的信号输出端对连接，用以在信号输出端或输出端对处以一第二抽样速率生成信号抽样。
本发明的再一个具体目的是提供一种前端抽样无线电接收机。这是通过一种依据本发明的前端抽样无线电接收机达到的，其包括：一个用于接收并且滤波无线电信号的低通滤波器，其带宽高达时钟频率的二倍；一个低噪声放大器，用于从该滤波后的信号生成一个差动放大的无线电信号；一个本地振荡器，用于在其信号输出端生成一个I时钟信号；一个π/2移相器，其一个信号输入端和该本地振荡器连接，用于在其信号输出端处生成一个振幅和I时钟信号相同但移相π/2的Q时钟信号；其中所述低噪声放大器的信号输出对的二端分别都连接到第一BPCS电路和第二BPCS电路上，所述I时钟信号输出端连接到所述第一BPCS电路的时钟输入端，而Q时钟信号输出端连接到第二BPCS电路的时钟输入端，用以在第一BPCS电路的信号输出端或输出端对处生成该无线电信号的基带I抽样，而在所述第二BPCS电路的信号输出端或输出端对处生成该无线电信号的基带Q抽样。
依据本发明的电荷抽样电路的优点在于，该电荷抽样电路的带宽不必必须远大于信号带宽。另一个重要的背景是，对于一无线电信号，不论载波频率多么高，信号带宽(基带)保持为DC(直流)至载波频率之间的整个频带的一小部分。从而不必转换整个频带，而是只需要转换带有信号的频带。
在给定精度下，能由该CS电路或该BPCS电路抽样的信号频率高于或远高于电压抽样电路能抽样的信号频率。
该CS电路或该BPCS电路中使用的抽样电容大于或者远大于电压抽样电路中使用的抽样电容，从而给出低噪声和低时钟和电荷馈通的优点。
每个BPCS电路同时是一滤波器、一混频器和一抽样器，这大大简化无线电接收机。
该BPCS电路能直接在射频频带上工作，这使得带有前端抽样和A/D转换的高数字化无线电接收机成为可能。
BPCS电路的中心频率和带宽都很容易被编程。带宽可以按所需的尽量窄，等同于具有一个无限的Q值。
该CS电路和该BPCS电路是简单的，并且可容易地在CMOS或其它工艺中实现。
对于需要简单以及高数字化体系结构的单芯片系统目的，该技术是非常有用的。
要强调指出的是，当在本说明书中使用时术语“包括”用于规定所提及的特性、整数、步骤或部件的存在，但其不排除存在或添加一个或多个其它的特性、整数、步骤、部件和它们的组合。
附图的简要说明
为了更详细地解释本发明以及本发明的各种优点和特点，下面参照各附图详细说明一优选实施例，在附图中：
图1A是依据本发明的一种电荷抽样(CS)电路的一个第一实施例的方块图，
图1B示出图1A中的电荷抽样(CS)电路的工作波形，
图1C示出图1A中的电荷抽样(CS)电路的频率响应，
图2A是依据本发明的一种带通电荷抽样(BPCS)电路的一个第一
实施例的方块图，
图2B示出图2A中的带通电荷抽样(BPCS)电路的工作波形，
图3是依据本发明的一种差动BPCS电路的一个第一实施例的方块图，
图4是依据本发明的一种并联差动BPCS电路的一个第一实施例的方块图，
图5示出用于依据本发明的BPCS电路的滤波器功能的例图，
图6A是一依据本发明的n＝10的常数加权BPCS电路的理想频率响应，
图6B是n＝10的常数加权BPCS电路的输出抽样波形，
图7A是n＝50的常数加权BPCS电路的理想频率响应，
图7B是n＝500的常数加权BPCS电路的理想频率响应，
图8A是n＝50的线性加权BPCS电路的理想频率响应，
图8B是n＝500的线性加权BPCS电路的理想频率响应，
图9A是n＝75和n＝87的高斯加权BPCS电路的理想频率响应，
图9B是n＝750和n＝870的高斯加权BPCS电路的理想频率响应，
图10是图3中的差动BPCS电路的第一实施例的电路图，
图11A示出依据图10的n＝10在1000兆赫下常数加权的电路图，
图11B示出图11A中的电路产生的频率响应，
图12A示出依据图10的n＝59在1000兆赫下线性加权的电路图，
图12B是图12A中的电路产生的频率响应，
图13A是依据图10的n＝599在1000兆赫下线性加权的电路图，
图13B是图13A中的电路产生的频率响应，
图14A是一种单端有源积分器的电路图，
图14B是一种差动有源积分器的电路图，
图15是二级BPCS电路的方块图，以及
图16是一种前端抽样无线电接收机结构的方块图。
对各附图的详细说明
本发明是一个通过在给定的时间窗口内积分信号的电流以对该信号抽样的电荷抽样(CS)电路或带通电荷抽样(BPCS)电路，并且所产生的电荷代表该窗口的中心时间处的信号抽样。
参照图1A，其示出依据本发明的电荷抽样(CS)电路1的一个第一实施例。它包括抽样开关2，一个积分器3和一个控制信号发生器4。开关2具有一个信号输入端、一个信号输出端和一个控制输入端。向该开关的信号输入端施加一个模拟信号，其是该电荷抽样电路1的信号输入，并且向该控制输入端施加一个来自控制信号发生器4的抽样信号。仅当抽样信号处于抽样阶段内时，该开关才接通，即该信号输入端和该开关的信号输出端相连接。积分器3具有一个信号输入端、一个信号输出端和一个控制输入端。开关2的信号输出施加到积分器3的信号输入端，并且来自控制信号发生器4的一个复位信号施加到积分器3的控制输入端。在抽样阶段期间至CS电路1的模拟输入信号的电流被积分，并且在该抽样阶段结束点处，此积分电荷在该CS电路的信号输出端处产生一个比例电压或电源抽样。在开始复位信号的复位阶段之前一直保持该抽样，并且在此期间的时间间隔为保持阶段。当重复这些阶段时产生序列抽样，并且该信号输出是所述CS电路的信号输出。如前面所述，控制信号发生器4具有一个作为该CS电路的时钟输入的时钟输入，一个连接到开关2的控制输入端的抽样信号输出端，和一个连接到积分器3的控制输入端的复位信号输出端。
在本实施例中，积分器3包括一个电容器3-1，一个复位开关3-2和一个选用电阻器3-3。然而，在其它实施例中积分器3可具有不同的配置。对抽样开关2的输入端施加一个模拟信号。如已说明的，电荷抽样过程涉及三个相继的阶段：复位、抽样(t1至t2)和保持。从t1到t2的时间定义为抽样窗口。图1B示出该电路的工作波形。在复位阶段期间，只接通复位开关3-2并且电容器3-1复位。在抽样阶段期间，仅接通抽样开关2，并且信号电流在电容器3-1上积分。时间常数足够大，以便当信号从一电压源(通常情况)进入时能得到线性充电。如果开关2的接通电阻太小，可以附加选用电阻器3-3。在保持阶段期间，这二个开关都处于断开状态，并且保持积分器3的输出电压供进一步使用。一对组成一个差动CS电路的互连CS电路通过使用一个差分输入信号并共享控制信号发生器4，提供差动输出以消除共模效应。这些CS电路或CS电路对并联使用，以便通过在时间上交错的抽样信号和复位信号二者来提高抽样速率，并使二个抽样点之间的时间间隔可能小于该抽样窗口。信号电流可以用I(t)＝∑Iisin(ωit+φi)表示，i＝1，2，...，m。总积分电荷为Q＝∑Qi，其中Qi＝(Ii/ωi)(cos(ωit1+φi)-cos(ωit2+φi))。若ts为抽样窗口的中心时间并且2Δt＝(t2-t1)为窗口宽度，则Q1＝(2sin(ωiΔt/ωi)Iisin(ωits+φi)＝2Δt(sin(ωiΔt)/(ωiΔt))Iisin(ωits+φi)。
和ts处的第i个分量的瞬时值Ii(ts)＝Iisin(ωits+φi)相比，差ki＝2Δt(sin(ωiΔt/ωiΔt))，即一个取决于频率ωi和Δt的抽样系数。借助于该系数，已经准确地抽样时刻ts处的第i个频率分量。由于所有的频率分量都在ts时刻抽样，该电容器上的总电荷自然地代表ts时刻的信号抽样，即ts是等效抽样时间点。该CS电路的频率响应取决于函数sin(ωiΔt/ωiΔt)，如图1C中示出。它的3dB带宽等于Δf3dB＝1.4/(2πΔt)，即对于一个450ps的抽样窗口为1GHz，并和分辨率无关。然而，对于电压抽样，对于一个1GHz时的8比特分辨率，抽样孔径必须小于1ps。由于函数sin(ωiΔt/ωiΔt)是良好定义的，频率补偿变成可能。一种方法是抽样前让该模拟信号通过一个频响特性为(ωiΔt)/sin(ωiΔt)的网络。另一种替代是在A/D转换后采用数字信号处理(DSP)以补偿该频率响应。
此外，一种带通电荷抽样(BPCS)电路包括：二个开关，一个加权与抽样(W&S)元件，一个积分器和一个生成时钟、反向时钟、W&S信号和复位信号的控制信号发生器。差分信号的二端分别施加到二个开关的输入端。这二个分别由该时钟和该反向时钟控制的开关交替地接通。二个开关的输出馈送到该W&S元件输入端。W&S元件的输出馈送到积分器的输入端。它工作在三个相继的阶段：复位、抽样和保持。在复位阶段，该积分器由复位信号复位。每个抽样阶段包括n个时钟周期，在其期间信号电流在该W&S元件上加权并在该积分器中加以积分。在保持阶段期间保持积分器的输出。
图2A中示出带通电荷抽样(BPCS)电路5的一个实施例。它包括二个开关2A和2B，一个加权与抽样(W&S)元件6，一个积分器3以及一个生成时钟、反向时钟、W&S信号和复位信号的控制信号发生器7。差分模拟信号的二端分别施加到开关2A和2B的输入端。分别由该时钟和该反向时钟控制的开关2A和2B交替地接通。开关2A和2B的输出都馈送到W&S元件6的输入端。通过W&S元件6的电流由W&S信号控制。W&S元件6的输出馈送到积分器3的输入端。每个BPCS过程涉及三个相继的阶段：复位、抽样和保持。图2B示出这些工作波形。在复位阶段期间，积分器被复位。每个抽样阶段包括n个构成一个抽样窗口的时钟周期。通过W&S元件的信号电流在该抽样窗口之外时等于零，而当在该抽样窗口内时根据加权函数(常数、线性、高斯或其它函数)加权。该加权函数取决于W&S元件和W&S信号的组合。图2B示出的三种和三种加权函数(常数、线性和高斯)对应的W&S信号具体地用于一个W&S元件的情况，在该元件中电流通过W&S信号线性地控制。在保持阶段期间，保持积分器3的输出电压以供其它使用。
图3中示出一个差动BPCS电路8。如所连接那样，它包括四个开关2A、2B、2C、2D，一个差动W&S(D-W&S)元件9，一个差动积分器10以及一个控制信号发生器7。所示类型的D-W&S元件9包括二个并联的W&S元件6A和6B，并且所示类型的差动积分器包括二个并联的积分器3A和3B。D-W&S元件9和差动积分器10可以为其它类型。除了差分地产生二个输出外，差动BPCS电路8的工作方式和单端BPCS电路5的工作方式相同。差动BPCS 8有效地消除共模效应并且给出更加准确的结果。
图4示出一个并联差动BPCS电路11。如所连接的那样，它包括四个开关2A、2B、2C和2D，若干D-W&S元件9A、9B、...、9X，若干差动积分器10A、10B、...、10X，一个多路复用器(MUX)12和一个控制信号生成器13。每对D-W&S元件和差动积分器，9A+10A、9B+10B、...、9X+10X，和开关2A、2B、2C、2D一起以和差动BPCS电路8相同的方式工作。由控制信号发生器13生成的送至这些对中的W&S信号和复位信号在时间上是均匀交错的。在来自控制信号生成器13的多路复用信号的控制下，MUX12把处于保持状态下的差动积分器10A、10B、...、10X的输出多路复用到差分输出上。总的来说，该并联BPCS电路给出更高的抽样速率并且使得二个相继抽样点之间的时间间隔可能小于抽样窗口。如果去掉开关2C和2D，并且用单端型式替代这些差动W&S元件以及差动积分器，它变成并联式单端BPCS电路。
图5中示出BPCS电路的滤波器功能。从上至下，频率从DC增加到3fc，其中fc是时钟频率。注意在负时钟阶段相同信号反相连接，在该图中对此是通过改变信号符号来反映的。在图5中分别地列出在n个时钟周期中积分产生的各电荷的，即各区域和的，归一化振幅。很明显，对于频率远高于或远低于fc的输入信号，电荷几乎彼此完全抵消，造成几乎为零的输出。对于某些频率的镜象fc/4、fc/2、2fc、...、的输入信号，不论它们的相位如何这些电荷完全抵消。对于频率在fc附近的输入信号，这些电荷只会部分抵消。当fin＝fc时，若和fc同相则电荷彼此全部相加，而它和fc相位差π/2时(图5中未示出)则彼此全部抵消。存在一个在其中可以有效地积分信号电荷的带宽。在该带宽以外，信号电荷或者全部地或者明显地抵消。这明显地是一种滤波器功能。这意味着在该带宽之外的频率下的噪声也会被抵消。
在图6A中示出BPCS电路的理想频率响应，它对应于抽样窗口中信号电流的数学上准确的积分。在图6A中，假定n＝10并且为常数加权，这意味着在10个时钟周期的抽样窗口中对电流的加权保持不变。另外，图6A示出从fin＝0到fin＝8fc的频率响应，其中y轴是用整个频率范围中的最大输出振幅归一化后的差分频率分量的最大输出振幅，而x轴是用fc归一化后的输入频率。可以看出fin＞2fc后重复相同的频率响应但振幅更低。对于2(p-1)fc≤fin≤2pfc，输出频率fout等于|fin-(2p-1)fc|，其中p是一个整数(≥1)。当fin＝(2p-1)fc时，输出是一个DC电压，并且它的振幅取决于fin和fc的相位关系。对于一个给定的p，当(2p-1)fc-fin1＝fin2-(2p-1)fc时，对于输入频率fin1(＜(2p-1)fc)和fin2(＞(2p-1)fc)，得到相同的输出频率，但是它们的相位不同。图6B示出fc＝1000MHz下和I(实线所示)相位和Q(虚线所示)相位下差分输入频率处的输出抽样波形。它示出BPCS电路同时是一个滤波器、一个混频器和一个抽样器。
在图7A和图7B中，分别示出n＝50和n＝500的常数加权BPCS电路的理想频率响应。图7A示出n＝50的在0＜fin＜2fc范围内的以及在0.95fc＜fin＜1.05fc的小范围内的频率响应。图7B示出n＝500的0＜fin＜2fc范围内的以及0.995fc＜fin＜1.005fc小范围内的频率响应。可以看出对于n＝50，Δf3dB＝0.018fc而对于n＝500，Δf3dB＝0.0018fc，即带宽和n成反正。随着n的增大远端频率分量的振幅减小，但在这二种情况中最大相邻峰值几乎保持不变，约为-13dB。
图8A和图8B分别示出n＝50和n＝500的线性加权BPCS电路的理想频率响应。线性加权意味着在抽样阶段期间，对称于抽样窗口的中心先线性增加并接着线性减小对电流的加权。图8A示出n＝50的0＜fin＜2fc范围内的以及0.9fc＜fin＜1.1fc小范围内的频率响应。图8B示出n＝500的0＜fin＜2fc范围内的以及0.99fc＜fin＜1.01fc小范围内的频率响应。可以看出对于n＝50，Δf3dB＝0.025fc而对于n＝500，Δf3dB＝0.0025fc，和常数加权情况相比略微增大。随着n的增加远端频率分量的振幅迅速减小。和常数加权情况相比，最大相邻峰值分别下降到-26dB和-27dB。
在图9A和图9B中，示出高斯加权BPCS电路的理想频率响应。高斯加权意味着在抽样阶段期间，对称于抽样窗口的中心，对电流的加权根据一给定σ下的高斯函数exp(-t2/2σ2)变化。比值Δt/σ是加权参数，其中Δt是抽样窗口的二分之一而σ是标准偏差。图9A分别示出0＜fin＜2fc范围内的n＝75且Δt/σ＝3.5的以及n＝87且Δt/σ＝4的频率响应。二者的3dB带宽都是0.025fc。图9B分别示出0.9fc＜fin＜1.1fc范围内的n＝750且Δt/σ＝3.5的以及n＝870且Δt/σ＝4的频率响应。二者的3dB带宽都是0.0025fc。在高斯加权下，远端频率分量的振幅以及相邻峰值明显减小。最大相邻峰值在-61dB至-78dB的范围内。
图10中示出利用n-MOS(N沟道金属氧化半导体)晶体管对差动BPCS电路8的核心的实现14。这些定时开关是n-MOS晶体管15A、15B、15C和15D。W&S元件组是n-MOS晶体管16A和16B。复位开关组是n-MOS晶体管18A和18B。各电容器是单芯片MOS电容器17A和17B。时钟是正弦波，但是也可以使用准方波。实现14在全部CMOS(互补型金属氧化物半导体)工艺下完成。然而，在该HSPICE模拟中采用0.8μm CMOS工艺的参数组。下面三种实现基于实现14但具有特定的元件值及W&S信号参数。
图11A示出fc＝1000MHz下n＝10的常数加权的实现19。定时开关组是n-MOS晶体管20A、20B、20C和20D。W&S元件组是n-MOS晶体管21A和21B。复位开关组是n-MOS晶体管23A和23B。它们全具有最小化尺寸，2μm/0.8μm(宽度/长度)。电容器组是MOS电容器22A和22B，都为40pF。常数加权W&S信号的宽度是10ns，对应于n＝10。最大差分输出抽样电压约为100mV。图11B示出对于fin＝900-1100MHz的理论频率响应(实线)和HSPICE模拟频率响应(虚线)。模拟频率响应紧密跟随理论频率响应紧密一致。在这二种情况中，最大相邻峰值为-13dB并且Δf3dB＝18MHz。
在图12A中，示出fc＝1000兆赫下n＝59的线性加权的实现24。定时开关组是n-MOS晶体管25A、25B、25C和25D，它们的尺寸都增加到10μm/0.8μm。这使得信号电流由W&S元件而不是由开关主导。W&S元件组是n-MOS晶体管21A和21B，尺寸为2μm/0.8μm。复位开关是n-MOS晶体管23A和23B，尺寸为2μm/0.8μm。电容器组是MOS电容器22A和22B，都为40pF。线性加权W&S信号的宽度是59ns，对应于n＝59。最大差分输出抽样电压约为100mV。图12B示出对于fin＝900-1100MHz的理论频率响应(实线)和HSPICE模拟频率响应(虚线)。模拟频率响应基本上和理论频率响应相一致。二者都具有Δf3dB＝21MHz。但是，对于实现24其最大相邻峰值为-30dB，这小于理论响应。这是因为n-MOS晶体管21A或21B的电导对于线性W&S信号不是非常线性的。实际的加权函数以某种方式在线性加权和高斯加权之间。
在图13A中示出fc＝1000MHz下n＝599的线性加权的实现26。定时开关组是n-MOS晶体管25A、25B、25C和25D，尺寸为10μm/0.8μm。W&S元件是n-MOS晶体管27A和27B，尺寸为2μm/16μm。注意把27A和27B的长度增加到16μm以限制如此长的充电周期(599ns)期间的信号电流和电容器电压。复位开关组是n-MOS晶体管23A和23B，尺寸为2μm/0.8μm。电容器组是MOS电容器28A和28B，都为20pF。线性加权W&S信号的宽度是599ns，对应于n＝599。最大差分输出抽样电压约为100mV。图13B示出对于fin＝990-1010MHz的理论频率响应(实线)和HSPICE模拟频率响应(虚线)。模拟频率响应基本上和理论频率响应相一致。二者都具有Δf3dB＝2MHz。出于上面提过的相同原因，实现26的最大相邻峰值为-30dB，这小于理论响应。
图14A和图14B分别示出用于改进输出摆动和线性度的有源积分器。在图14A中示出单端有源积分器29。如所连接的那样，它包括一个差动输入单端输出放大器30，一个反相器35，一个电容器31和开关32、33、34。有源积分器总是把信号输入保持为虚地，以消除电容器电压对信号电流的影响。放大器30的带宽只需要覆盖信号基带不必覆盖载波，这使它是行得通的。反相器35利用复位信号作为输入，生成带有延迟的反相复位信号以控制开关33，同时复位信号控制开关32和34。在复位阶段期间，开关32和34接通，而开关33断开。电容器31的电压复位到放大器30的输入偏置电压。在抽样阶段期间，开关32和34断开而开关33接通。电容器31由信号电流充电。同时，抵消放大器30的偏置电压。在图14B中示出一个差动有源积分器36。它包括一个差动输入差动输出放大器37，二个电容器31A和31B，一个反相器35以及开关32A、32B、33A、33B、34A、34B。除了使用差分输入信号并且给出差分输出外，它的工作方式基本上和积分器29一样。积分器29可以替代图1A中的积分器3，而积分器36可以替代图3中的积分器10。
图15示出二级BPCS电路38。它包括一个第一BPCS电路39，一个斩波电路40，一个放大器41，一个第二BPCS电路42以及一个产生第二时钟的时钟信号发生器43。第一BPCS电路39和第二BPCS电路42可以是BPCS电路5、8、11、19、24和26中的任何类型。对于第一BPCS电路39，分别将一差分模拟信号的二端提供给它的二个输入端，并且将一个第一时钟信号施加给它的时钟输入端。从第一BPCS电路39产生具有一第一抽样速率的一些信号抽样并馈入斩波电路40。在第二时钟的控制下，时间上对称地对这些抽样进行斩波。从斩波电路40把具有等于斩波频率的新载波频率的斩波后信号馈入放大器41，并把放大后的差分信号分别馈到第二BPCS电路42的二个输入端。在第二时钟的控制下，第二BPCS电路42以一第二抽样速率生成最后的抽样输出。二级BPCS电路38给出了性能替换上的灵活性。可以基于二级BPCS电路38建立级数更多的BPCS电路。
在图16中示出一种前端抽样无线电接收机结构44。它包括一个具有fpass＜2fc的低通滤波器，一个差动输出低噪声放大器(LNA)46，二个BPCS电路47A和47B，一个90°移相器48，以及一个本地振荡器49。来自天线的无线电信号施加到低通滤波器45的输入端。2fc以上的频率分量大大减少。低通滤波器45的输出馈入LNA46以产生振幅足够大的差分输出。同时把差分输出馈送到BPCS电路47A和47B的输入端。在此同时，把本地振荡器49生成的I时钟信号馈入BPCS电路47A而把从该I时钟信号经90°移相器48后生成的Q时钟信号馈入BPCS电路47B。BPCS电路47A和47B分别产生I抽样和Q抽样，抽样输出可以或者立即转换成数字数据或者供作进一步处理。BPCS电路47A和47B可以是BPCS电路5、8、11、19、24和26之中的任一个。这些电路中的积分器可以是无源积分器或者可以是有源积分器。无线电接收机结构44同时在前端具有滤波、混频和抽样功能，这减缓了对A/D转换的性能要求，避免了模拟滤波器并且高度应用DSP能力。原则上，任何窄带宽，即任何高Q值，是可能的。可以容易地编定滤波功能的中心频率。这的确是一种带有广泛应用范围的超级无线电接收机结构。
在CS和BPCS电路中使用的抽样电容器比电压抽样电路中使用的电容器要大得多，从而噪声低、电荷少和时钟馈通低。
BPCS电路同时是滤波器、混频器和抽样器，从而能在射频下工作。可以通过时钟频率、数n和W&S信号的波形设定中心频率、带宽和相邻选择性，这尤其适用于前端抽样无线电接收机和单芯片系统。
应理解，尽管在本说明书中阐述了本发明的大量特征和特点以及本发明的功能细节，但本文之公开仅是示范性的而在下述权利要求书中定义的本发明的范围内可在细节上做出各种修改。

Claims (14)

1.一种电荷抽样电路(1)，其包括一个用于控制至该电荷抽样电路(1)的模拟输入信号的控制信号发生器(4)，该模拟输入信号将在抽样阶段期间响应来自该控制信号发生器(4)的抽样信号由一个积分器(3)积分，其中该模拟输入信号的电流被积分成积分电荷以在该抽样阶段结束时于信号输出端生成一比例电压或电流抽样，其特征在于
所述抽样阶段为从时刻t1至时刻t2，其中所述抽样代表所述模拟信号在时刻ts＝(t1+t2)/2处的瞬时值并且与所述瞬时值相差一个包含常数部分和一个频率相关部分(sin(2πfiΔt))/(2πfiΔt)组成的系数，其中fi是所述模拟信号的第i个分量的频率并且Δt＝(t2-t1)/2，即所述抽样阶段宽度的一半。
2.依据权利要求1的电荷抽样电路(1)，其特征在于包括：一个抽样开关(2)，该抽样开关(2)具有一个用于模拟输入信号的信号输入端，一个和所述积分器(3)的一个信号输入端连接的信号输出端，以及一个和所述控制信号发生器(4)的抽样信号输出端连接的控制输入端，用以控制该开关，使其仅当来自该发生器(4)的所述抽样信号处于抽样阶段时才接通。
3.依据权利要求1或2的电荷抽样电路(1)，其特征在于该控制信号发生器(4)适用于在把一个来自该发生器(4)的复位信号施加到该积分器(3)的一个控制输入端上之前控制该积分器(3)以保持该抽样。
4.一种差分电荷抽样电路，其特征在于包括依据权利要求1-3中任一权利要求的第一和第二电荷抽样电路，其中所述电荷抽样电路的所有控制信号发生器由一个公用的控制信号发生器(4)代替，所述第一电荷抽样电路的信号输入端是所述差分电荷抽样电路的第一模拟输入端，而所述第二电荷抽样电路的信号输入端是所述差分电荷抽样电路的用于差分模拟信号的第二输入端，所述第一电荷抽样电路的信号输出端以及所述第二电荷抽样电路的信号输出端是所述差分电荷抽样电路的第一信号输出端和第二信号输出端。
5.依据权利要求4的差分电荷抽样电路，其特征在于，所述第一电荷抽样电路的积分器(3)和所述第二电荷抽样电路的积分器(3)构成单个具有两个输入端的差分积分器，用以对所述模拟信号的差分电流进行积分并且在所述第一信号输出端和一个第二信号输出端产生差分抽样。
6.一种包括若干依据前面的权利要求1-3中任一权利要求的电荷抽样电路的并联电荷抽样电路，其特征在于，所有第一信号输入端连接在一起作为所述并联电荷抽样电路的一个第一模拟信号输入端，所述电荷抽样电路的所有控制信号发生器用一个公用控制信号发生器代替，一个具有分别和所述电荷抽样电路的信号输出端连接的所述数目个信号输入端、和所述公用控制信号发生器的多路复用信号输出端连接的控制输入端、以及一个信号输出端的多路复用器，该多路复用器用于当所述电荷抽样电路的输出为保持阶段时把所述电荷抽样电路的输出多路复用到所述并联电荷抽样电路的输出，其中所述并联电荷抽样电路提高抽样速率并使两个相继抽样点之间的时间间隔变短，并且该并联电荷抽样电路为单端型。
7.一种包括若干依据权利要求4或5的差分电荷抽样电路的并联电荷抽样电路，其特征在于，所有第一输入端连接在一起作为所述并联电荷抽样电路的第一信号输入端，用以接收差分模拟信号的第一端，所有第二输入端连接在一起作为所述并联电荷抽样电路的第二信号输入端，用以接收所述差分模拟信号的第二端，所述电荷抽样电路的所有控制信号发生器用一个公用控制信号发生器代替，一个具有分别和所述电荷抽样电路的信号输出端对连接的所述若干信号输入端对、和所述公用控制信号发生器的多路复用信号输出端连接的控制输入端、以及一对信号输出端的多路复用器，该多路复用器用于当所述电荷抽样电路的输出端对在保持阶段时把所述电荷抽样电路的输出对多路复用到所述并联电荷抽样电路的输出对，其中所述并联电荷抽样电路提高抽样速率并使两个相继抽样点之间的时间间隔变短，并且该并联电荷抽样电路为差分型。
8.依据权利要求6或7的并联电荷抽样电路，其特征在于，所述控制信号发生器具有一个时钟输入端，所述若干抽样信号输出端、所述若干复位信号输出端和所述若干多路复用信号输出端，其用于在分别和所述电荷抽样电路的开关的控制输入端连接的抽样信号输出端处生成所述若干抽样信号，并且用于在分别和电荷抽样电路的积分器的控制输入端连接的所述复位信号输出端处生成所述若干复位信号，并且所述若干多路复用信号是在多路复用信号输出端处生成的，而且所述复位信号、所述抽样信号和所述多路复用信号是均匀地时间交织的。
9.依据权利要求1-3或6中任一权利要求的电荷抽样电路，其特征在于包括一个具有一个用于接收模拟信号的信号输入端和一个信号输出端、并且具有和(2πfiΔt)/(sin(2πfiΔt))成比例的频率响应的模拟频率补偿电路，其中该信号输出端和所述电荷抽样电路的信号输入端连接。
10.依据权利要求4、5、或7中任一权利要求的电荷抽样电路，其特征在于包括一个具有一对用于接收模拟信号的信号输入端和一对信号输出端、并且具有和(2πfiΔt)/(sin(2πfiΔt))成比例的频率响应的模拟频率补偿电路，其中该信号输出端对和所述电荷抽样电路的第一信号输入端和第二信号输入端连接。
11.依据权利要求1-3或6中任一权利要求的电荷抽样电路，其特征在于包括一个连接在把所述电荷抽样电路的信号输出转换成数字信号的A/D转换器后面的、并且具有和(2πfiΔt)/(sin(2πfiΔt))成比例的频率响应的数字频率补偿电路。
12.依据权利要求4-5或7中任一权利要求的电荷抽样电路，其特征在于一个连接在把所述电荷抽样电路的信号输出对转换成数字信号的A/D转换器后面、并且具有和(2πfiΔt)/(sin(2πfiΔt))成比例的频率响应的数字频率补偿电路。
13.一种电荷抽样方法，特征在于下述步骤：
在抽样阶段期间积分模拟输入信号，其中该模拟输入信号的电流被积分成积分电荷，以及
在所述抽样阶段结束时产生所述积分电荷的比例电压或电流抽样，
其中如果所述抽样阶段为从时刻t1至时刻t2，则所述抽样代表所述模拟信号在时刻ts＝(t1+t2)/2处的瞬时值并且与所述瞬时值相差一个包含常数部分和一个频率相关部分(sin(2πfiΔt))/(2πfiΔt)的系数，其中fi是所述模拟信号的第i个分量的频率并且Δt＝(t2-t1)/2，即所述抽样阶段宽度的一半。
14.依据权利要求13的方法，其特征在于，所述模拟输入信号是差分模拟信号，并且所述积分电荷的所述比例电压或电流抽样是差分信号。
CNB008135592A 1999-09-28 2000-09-25 通用电荷抽样电路 Expired - Fee Related CN1174431C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9903532A SE9903532D0 (sv) 1999-09-28 1999-09-28 Versatile charge sampling circuits
SE99035321 1999-09-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100598399A Division CN1551505A (zh) 1999-09-28 2000-09-25 带通电荷抽样电路

Publications (2)

Publication Number Publication Date
CN1377504A CN1377504A (zh) 2002-10-30
CN1174431C true CN1174431C (zh) 2004-11-03

Family

ID=20417207

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB008135592A Expired - Fee Related CN1174431C (zh) 1999-09-28 2000-09-25 通用电荷抽样电路
CNA2004100598399A Pending CN1551505A (zh) 1999-09-28 2000-09-25 带通电荷抽样电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2004100598399A Pending CN1551505A (zh) 1999-09-28 2000-09-25 带通电荷抽样电路

Country Status (9)

Country Link
US (3) US7053673B1 (zh)
EP (2) EP1221166B1 (zh)
JP (2) JP4685310B2 (zh)
CN (2) CN1174431C (zh)
AT (1) ATE506677T1 (zh)
AU (1) AU7820100A (zh)
DE (1) DE60045867D1 (zh)
SE (1) SE9903532D0 (zh)
WO (1) WO2001024192A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1668647B1 (en) * 2003-09-29 2009-09-16 Nokia Corporation Active current mode sampling circuit
JP5046622B2 (ja) 2005-12-13 2012-10-10 パナソニック株式会社 サンプリングフィルタ装置
US7671658B2 (en) 2006-05-24 2010-03-02 Panasonic Corporation Mixer having frequency selection function
JP5258559B2 (ja) * 2006-06-08 2013-08-07 パナソニック株式会社 離散フィルタ、サンプリングミキサおよび無線装置
JP2008017220A (ja) * 2006-07-06 2008-01-24 Sony Corp チャージドメインフィルタ回路
JP5121069B2 (ja) 2006-10-23 2013-01-16 パナソニック株式会社 サンプリングフィルタ装置および無線通信装置
FR2911449B1 (fr) * 2007-01-16 2009-02-27 Commissariat Energie Atomique Filtre echantillonne a reponse impulsionnelle finie
JP5078988B2 (ja) * 2007-03-06 2012-11-21 パナソニック株式会社 離散時間ダイレクトサンプリング回路及び受信機
US8274418B2 (en) 2007-05-18 2012-09-25 Nokia Corporation Analogue-to-digital converter
US8711917B2 (en) 2008-01-16 2014-04-29 Panasonic Corporation Sampling filter device
EP2483891A2 (en) * 2009-09-28 2012-08-08 Arctic Silicon Devices As Input configuration for analog to digital converter
FR2954628B1 (fr) 2009-12-18 2012-02-24 Commissariat Energie Atomique Dispositif et procede de reception de signaux rf basee sur une architecture heterodyne a sous-echantillonnage if complexe
US9287851B2 (en) 2011-03-22 2016-03-15 Ess Technology, Inc. Finite impulse response filter for producing outputs having different phases
WO2012129271A1 (en) * 2011-03-22 2012-09-27 Ess Technology, Inc. Finite impulse response filter for producing outputs having different phases
ITFO20110009A1 (it) * 2011-08-12 2013-02-13 Marco Bennati Apparato e metodo di riduzione del rumore in amplificatori a tempo campionato.
US20140049291A1 (en) 2012-08-14 2014-02-20 Luxen Technologies, Inc. Noise-resistant sampling circuit and image sensor
CN107918443B (zh) * 2016-10-11 2020-04-24 深圳市中兴微电子技术有限公司 一种信号生成方法和装置
KR20230164443A (ko) * 2022-05-25 2023-12-04 삼성전자주식회사 클락 발생 장치 및 클락 발생 장치를 포함하는 전자 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1186340B (it) * 1985-10-29 1987-11-26 Sgs Microelettronica Spa Integratore differenziale a condensatore commutato utilizzante un unico condensatore di integrazione
JPS62145927A (ja) * 1985-12-20 1987-06-30 Hitachi Ltd デ−タ変換装置
IT1227615B (it) * 1988-12-22 1991-04-22 Sgs Thomson Microelectronics Filtro completamente differenziale a condensatori commutati utilizzante amplificatori operazionali cmos senza retroazione di modo comune
US5128966A (en) * 1989-02-15 1992-07-07 Samsung Electronics Co., Ltd. System for demodulating frequency- or phase-modulated signals by quadrature-phase
US5162670A (en) * 1990-01-26 1992-11-10 Kabushiki Kaisha Toshiba Sample-and-hold circuit device
JP3337241B2 (ja) * 1991-07-26 2002-10-21 テキサス インスツルメンツ インコーポレイテツド 改良型多重チャンネル・センサーインターフェース回路とその製造方法
JPH06236698A (ja) * 1993-02-10 1994-08-23 Tamagawa Seiki Co Ltd 正弦波のサンプル・ホールド方法及び回路
EP0620442B1 (en) * 1993-04-08 2001-07-25 Lecroy S.A. Charge sampling circuit
US5414311A (en) 1993-09-14 1995-05-09 Carnegie Mellon University Sample and hold circuit and finite impulse response filter constructed therefrom
US5392043A (en) * 1993-10-04 1995-02-21 General Electric Company Double-rate sampled signal integrator
US5617093A (en) * 1994-09-30 1997-04-01 Imp, Inc. Switched capacitor analog circuits with low input capacitance
JP2708007B2 (ja) * 1995-03-31 1998-02-04 日本電気株式会社 サンプル・ホールド回路
JPH0983588A (ja) * 1995-09-18 1997-03-28 Mitsubishi Electric Corp 復調器及び変復調システム及び復調方法
US5617063A (en) * 1995-12-13 1997-04-01 Pacific Communication Sciences, Inc. Matched filters for processing related signal components
JP3392670B2 (ja) * 1996-11-28 2003-03-31 株式会社東芝 サンプリング装置
US6175728B1 (en) * 1997-03-05 2001-01-16 Nec Corporation Direct conversion receiver capable of canceling DC offset voltages
JPH1127569A (ja) * 1997-07-01 1999-01-29 Fuji Film Micro Device Kk 信号サンプリング装置
US5982315A (en) * 1997-09-12 1999-11-09 Qualcomm Incorporated Multi-loop Σ Δ analog to digital converter
US6320459B2 (en) * 1997-11-24 2001-11-20 Mccullough Rob Notch filter implemented using analog sampling
US6243430B1 (en) * 1998-01-09 2001-06-05 Qualcomm Incorporated Noise cancellation circuit in a quadrature downconverter
JPH11234150A (ja) * 1998-02-09 1999-08-27 Toshiba Corp デジタル復調装置
FI120124B (fi) * 1998-05-29 2009-06-30 Nokia Corp Menetelmä ja piiri signaalin näytteistämiseksi suurella näytteistystaajuudella
US6181748B1 (en) * 1998-07-07 2001-01-30 Macronix International Co. Pulse shaper apparatus and method for ISDN U-interface
JP3568102B2 (ja) * 1998-07-24 2004-09-22 松下電器産業株式会社 直接変換受信機
US6157331A (en) * 1998-10-01 2000-12-05 Tritech Microelectronics, Ltd. Sigma delta modulator with automatic saturation detection and recovery
US6246867B1 (en) * 1998-11-17 2001-06-12 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for saving current while performing signal strength measurements in a homodyne receiver
US6366622B1 (en) * 1998-12-18 2002-04-02 Silicon Wave, Inc. Apparatus and method for wireless communications
US6757340B1 (en) * 1999-02-22 2004-06-29 Telefonaktiebolaget L M Ericsson (Publ) Radio receiver and method for preloading an average DC-offset into a channel filter
US6201835B1 (en) * 1999-03-05 2001-03-13 Burr-Brown Corporation Frequency-shaped pseudo-random chopper stabilization circuit and method for delta-sigma modulator
US6943618B1 (en) * 1999-05-13 2005-09-13 Honeywell International Inc. Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes

Also Published As

Publication number Publication date
JP2011103666A (ja) 2011-05-26
EP2228800A3 (en) 2010-09-29
CN1377504A (zh) 2002-10-30
US7023245B2 (en) 2006-04-04
US20050168371A1 (en) 2005-08-04
WO2001024192A1 (en) 2001-04-05
CN1551505A (zh) 2004-12-01
US8035421B2 (en) 2011-10-11
JP2003510933A (ja) 2003-03-18
SE9903532D0 (sv) 1999-09-28
JP4685310B2 (ja) 2011-05-18
EP1221166B1 (en) 2011-04-20
ATE506677T1 (de) 2011-05-15
EP1221166A1 (en) 2002-07-10
AU7820100A (en) 2001-04-30
JP4875201B2 (ja) 2012-02-15
EP2228800A2 (en) 2010-09-15
DE60045867D1 (de) 2011-06-01
US20050176397A1 (en) 2005-08-11
US7053673B1 (en) 2006-05-30

Similar Documents

Publication Publication Date Title
CN1174431C (zh) 通用电荷抽样电路
US4982193A (en) Analogue to digital conversion: method and apparatus therefor
Ranganathan et al. Discrete-time parametric amplification based on a three-terminal MOS varactor: Analysis and experimental results
CN101764588A (zh) 滤波电路和通信设备
CN1236244A (zh) 具有直流分量切断功能的直接变换接收装置
US20100156564A1 (en) Filter circuit and communication device
CN111555727A (zh) 一种高增益低噪声的开关电容可调增益放大器
CN1853341A (zh) 混频器电路、包括混频器电路的接收器、用于通过使输入信号与振荡器信号混频来产生输出信号的方法
CA1233890A (en) Decimating filter
Schouwenaars et al. A monolithic dual 16-bit D/A converter
CN101789789A (zh) 一种参考电压产生电路
JP2004336152A (ja) 正弦波発生回路
CN114844479B (zh) 一种电容式可编程放大器
US6473014B2 (en) Sampling device having an intrinsic filter
US4616145A (en) Adjustable CMOS hysteresis limiter
US5510737A (en) Method and apparatus for sampling of electrical signals
Scott et al. A CMOS slope adaptive delta modulator
CN101340196A (zh) 多通道数字化检波中频放大器
Repo et al. Programmable switched capacitor 4-tap FIR filter
US7286810B1 (en) Capacitor load mixer with PAM function
GB2073979A (en) Digital-to-analog converter deglitching circuit
JPH07202695A (ja) 循環形ａｄ変換器
JPS6231863B2 (zh)
Yim et al. A 200-MHz CMOS I/Q downconverter
JPS60154399A (ja) サンプルホ−ルド回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OPTIS WIRELESS TECHNOLOGY LLC

Free format text: FORMER OWNER: CLUSTER CO., LTD.

Effective date: 20150427

Owner name: CLUSTER CO., LTD.

Free format text: FORMER OWNER: TELEFONAKTIEBOLAGET LM ERICSSON (SE) S-126 25 STOCKHOLM, SWEDEN

Effective date: 20150427

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150427

Address after: Texas, USA

Patentee after: Telefonaktiebolaget LM Ericsson (publ)

Address before: Delaware

Patentee before: Clastres LLC

Effective date of registration: 20150427

Address after: Delaware

Patentee after: Clastres LLC

Address before: Stockholm

Patentee before: Telefonaktiebolaget LM Ericsson

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041103

Termination date: 20170925

CF01 Termination of patent right due to non-payment of annual fee