[go: up one dir, main page]

CN117352500A - Led电路基板结构、led测试封装方法及led像素封装体 - Google Patents

Led电路基板结构、led测试封装方法及led像素封装体 Download PDF

Info

Publication number
CN117352500A
CN117352500A CN202210911843.1A CN202210911843A CN117352500A CN 117352500 A CN117352500 A CN 117352500A CN 202210911843 A CN202210911843 A CN 202210911843A CN 117352500 A CN117352500 A CN 117352500A
Authority
CN
China
Prior art keywords
color
led
type
pixel
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210911843.1A
Other languages
English (en)
Inventor
黄乙川
陈筱儒
刘埃森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ingentec Corp
Original Assignee
Ingentec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ingentec Corp filed Critical Ingentec Corp
Publication of CN117352500A publication Critical patent/CN117352500A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/17—Operational modes, e.g. switching from manual to automatic mode or prohibiting specific operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种LED电路基板结构，包含第一色LED、第二色LED、第三色LED、集成电路芯片、载板、第一P型接垫、第一色接垫、第一测试线以及第一连接线。一像素正面图案区设置有一第一P型接垫以供一第一P型电极焊接。一像素正面图案区设置有一第一色接垫以供一集成电路芯片的一第一接脚焊接，且第一色接垫电性连接第一P型接垫。一像素正面图案区设置有一第一测试线自一第一P型接垫或一第一色接垫延伸。第一连接线电性并联相邻的二像素正面图案区的二第一测试线。借此，可以在切割封装前即测试LED，并能找出失效的LED。本发明还涉及一种LED测试封装方法及一种LED像素封装体。

Description

LED电路基板结构、LED测试封装方法及LED像素封装体
技术领域
本揭示内容在于提供一种电路基板结构、测试封装方法及像素封装体，尤其是一种LED电路基板结构、LED测试封装方法及LED像素封装体。
背景技术
随着个人化显示装置的普及，LED结构的微型化成为业界的趋势。LED的尺寸微缩，会使LED像素封装体的尺寸随的缩小。为确保良率，需对LED像素封装体进行测试。在现有的LED像素封装测试技术中，会在封胶完成后逐一点测LED像素封装体。然而，LED像素封装体的尺寸微小而数目庞大造成点测不易且耗时。此外，在封胶完成后发现故障，只能将整个LED像素封装体淘汰而造成成本的浪费。若是LED像素封装体中有设置用以驱动LED的集成电路芯片，则更是难以在封装完成后进行测试。因此，如何提升LED像素封装体的测试效率并且节省成本，是相关领域中欲达到的目标。
发明内容
本揭示内容提供一种LED电路基板结构、LED测试封装方法及LED像素封装体，通过第一测试线及第一连接线的结构，可以使电流不须经过集成电路芯片，直接供给电源至第一色LED，并使相邻像素正面图案区的第一色LED彼此并联，提升测试第一色LED的效率。此外，通过在LED测试步骤后进行载板切割步骤及像素封装步骤，可提升LED像素封装体的测试效率并且节省成本。
依据本揭示内容一实施方式提供一种LED电路基板结构，其包含多个第一色LED、多个第二色LED、多个第三色LED、多个集成电路芯片、载板、多个第一P型接垫、多个第二P型接垫、多个第三P型接垫、多个第一色接垫、多个第二色接垫、多个第三色接垫、多个第一测试线以及多个第一连接线。各第一色LED包含一第一P型电极及一第一N型电极，各第二色LED包含一第二P型电极及一第二N型电极，各第三色LED包含一第三P型电极及一第三N型电极。各集成电路芯片电性连接各第一色LED、各第二色LED及各第三色LED。载板包含相反的承载面及底面，承载面包含多个像素正面图案区间隔设置，底面包含多个像素反面图案区分别对应那些像素正面图案区，其中一像素正面图案区设置有一第一色LED、一第二色LED、一第三色LED及一集成电路芯片。那些第一P型接垫位于载板的承载面，且一像素正面图案区设置有一第一P型接垫以供一第一P型电极焊接。那些第二P型接垫位于载板的承载面，且一像素正面图案区设置有一第二P型接垫以供一第二P型电极焊接。那些第三P型接垫位于载板的承载面，且一像素正面图案区设置有一第二P型接垫以供一第三P型电极焊接。那些第一色接垫位于载板的承载面，一像素正面图案区设置有一第一色接垫以供一集成电路芯片的一第一接脚焊接，且第一色接垫电性连接第一P型接垫。那些第二色接垫位于载板的承载面，一像素正面图案区设置有一第二色接垫以供一集成电路芯片的一第二接脚焊接，且第二色接垫电性连接第二P型接垫。那些第三色接垫位于载板的承载面，一像素正面图案区设置有一第三色接垫以供一集成电路芯片的一第三接脚焊接，且第三色接垫电性连接第三P型接垫。那些第一测试线位于载板的承载面，且一像素正面图案区设置有一第一测试线自一第一P型接垫或一第一色接垫延伸。那些第一连接线电性并联相邻的二像素正面图案区的二第一测试线。
依据前述实施方式的LED电路基板结构，可更包含多个第二测试线、多个第二连接线、多个第三测试线以及多个第三连接线。那些第二测试线位于载板的底面，且一像素反面图案区设置有一第二测试线电性连接一第二P型接垫或一第二色接垫。那些第二连接线电性并联相邻的二像素反面图案区的二第二测试线。那些第三测试线位于载板的底面，且一像素反面图案区设置有一第三测试线电性连接一第三P型接垫或一第三色接垫。那些第三连接线电性并联相邻的二像素反面图案区的二第三测试线。
依据前述实施方式的LED电路基板结构，其中各像素正面图案区的各第一测试线自各第一色接垫延伸，各像素反面图案区的各第二测试线以一导电孔电性连接各第二色接垫，各像素反面图案区的各第三测试线以另一导电孔电性连接各第三色接垫。
依据前述实施方式的LED电路基板结构，可更包含多个第一N型接垫、多个第二N型接垫、多个第三N型接垫以及多个第四连接线。那些第一N型接垫位于载板的承载面，且一像素正面图案区设置有一第一N型接垫以供一第一N型电极焊接。那些第二N型接垫位于载板的承载面，且一像素正面图案区设置有一第二N型接垫以供一第二N型电极焊接。那些第三N型接垫位于载板的承载面，且一像素正面图案区设置有一第三N型接垫以供一第三N型电极焊接，其中各第一N型接垫、各第二N型接垫及各第三N型接垫电性连接。那些第四连接线位于载板的承载面，电性并联相邻的二像素正面图案区的二第一N型接垫、二第二N型接垫及二第三N型接垫。
依据前述实施方式的LED电路基板结构，更包含多个切割道，位于载板，且那些第一连接线、那些第二连接线、那些第三连接线及那些第四连接线位于那些切割道。
依据前述实施方式的LED电路基板结构，更包含多个第一信号线、多个第二信号线、多个第三信号线以及多个第四信号线，那些第一信号线及多个第四信号线沿一第一方向延伸，且分别电性连接那些第一连接线及那些第四连接线，那些第二信号线及那些第三信号线沿一第二方向延伸，且分别电性连接那些第二连接线及那些第三连接线。
依据前述实施方式的LED电路基板结构，其中各第一信号线、各第二信号线、各第三信号线以及各第四信号线的线宽界于25μm至40μm的范围，相邻的一第一信号线与一第四信号线之间的线距以及相邻的一第二信号线与一第三信号线之间的线距界于40μm至50μm的范围。
依据本揭示内容一实施方式提供一种LED测试封装方法，包含集成电路芯片打件步骤、LED打件步骤、LED测试步骤以及载板切割步骤。在集成电路芯片打件步骤中，将多个集成电路芯片打件至一电路基板。在LED打件步骤中，将多个第一色LED、多个第二色LED及多个第三色LED打件至电路基板，其中电路基板包含载板、多个第一P型接垫、多个第一色接垫、多个第一测试线、多个第一连接线及多个切割道。载板包含相反的承载面及底面，承载面包含多个像素正面图案区间隔设置，底面包含多个像素反面图案区分别对应那些像素正面图案区。那些第一P型接垫位于载板的承载面，且一像素正面图案区设置有一第一P型接垫以供一第一色LED焊接。那些第一色接垫位于载板的承载面，一像素正面图案区设置有一第一色接垫以供一集成电路芯片的一第一接脚焊接，且第一色接垫电性连接第一P型接垫。那些第一测试线位于载板的承载面，且一像素正面图案区设置有一第一测试线自一第一P型接垫或一第一色接垫延伸。那些第一连接线电性并联相邻的二像素正面图案区的二第一测试线。那些切割道位于载板，且位于各正面图案区之间，其中那些第一连接线的部分位于那些切割道。在LED测试步骤中，使那些第一连接线通电以测试各第一色LED，其中，让一电流由一第一连接线流入一第一测试线并经由一第一P型接垫流入一第一色LED，或经由一第一色接垫及一第一P型接垫流入一该第一色LED。在载板切割步骤中，沿那些切割道切割载板，使那些正面图案区彼此分离，且切断那些第一连接线或第一测试线，以形成多个待封装像素。
依据前述实施方式的LED测试封装方法，更包含像素封装步骤。在像素封装步骤中，将彼此分离的那些待封装像素进行封胶，以形成多个LED像素封装体。
依据前述实施方式的LED测试封装方法，其中各像素正面图案区的各第一测试线自各第一色接垫延伸。
依据本揭示内容一实施方式提供一种LED像素封装体，其包含载板、第一色LED、第二色LED、第三色LED、集成电路芯片、封装层以及第一组接线。载板包含承载面。第一色LED、第二色LED、第三色LED及集成电路芯片设置于承载面上，且集成电路芯片电性连接第一色LED、第二色LED及第三色LED。封装层覆盖第一色LED、第二色LED、第三色LED及集成电路芯片。第一组接线设置于承载面且电性连接第一色LED及集成电路芯片，且第一组接线的一部分自第一色LED或集成电路芯片延伸至载板的一边缘，且那一部分的顶面高于载板的承载面以于边缘处形成一金属断面。
附图说明
图1是绘示依照本揭示内容一实施例的LED电路基板结构的上视透视图；
图2是绘示依照图1实施例的LED电路基板结构的像素正面图案区；
图3是绘示依照图1实施例的LED电路基板结构的像素反面图案区；
图4是绘示依照图1实施例的LED电路基板结构的承载面；
图5是绘示依照图1实施例的LED电路基板结构的底面；
图6是绘示依照本揭示内容一实施例的LED测试封装方法的方框流程图；
图7是绘示图6实施例的LED测试封装方法的LED测试步骤的细部流程图；
图8是绘示依照图6实施例的LED测试封装方法中，载板被切割后形成的一待封装像素的上视图；以及
图9是绘示依照本揭示内容一实施例的LED像素封装体的侧视图。
其中，附图标记说明如下：
1000：LED电路基板结构
1100，5100：载板
1110，5110：承载面
1111：像素正面图案区
1120：底面
1121：像素反面图案区
1210，4210，5200：第一色LED
1220：第一P型接垫
1230：第一N型接垫
1240，1340，1440：导线
1310，4310：第二色LED
1320：第二P型接垫
1330：第二N型接垫
1410，4410：第三色LED
1420：第三P型接垫
1430：第三N型接垫
1510，5500：集成电路芯片
1520：第一色接垫
1530：第二色接垫
1532，1542：导电孔
1540：第三色接垫
1610：第一测试线
1620：第一连接线
1630：第一信号线
1710：第二测试线
1720：第二连接线
1730：第二信号线
1810：第三测试线
1820：第三连接线
1830：第三信号线
1910：第四连接线
1920：第四信号线
2100：切割道
2210，2220，2230，2240，2250：反面电极垫
3000：LED测试封装方法
301：集成电路芯片打件步骤302：LED打件步骤303：LED测试步骤304：载板切割步骤305：像素封装步骤4000：待封装像素
5000：LED像素封装体
5600：封装层
5700：第一组接线
5701：顶面
S01，S02，S03，S04，S05，S06，S07，S08，S09，S10：步骤
X：第一方向
Y：第二方向
具体实施方式
请参照图1至图3。图1是绘示依照本揭示内容一实施例的LED电路基板结构1000的上视透视图。图2是绘示依照图1实施例的LED电路基板结构1000的像素正面图案区1111。图3是绘示依照图1实施例的LED电路基板结构1000的像素反面图案区1121。由图1至图3可知，LED电路基板结构1000包含载板1100、多个第一色LED1210、多个第二色LED1310、多个第三色LED1410、多个集成电路芯片1510、多个第一P型接垫1220、多个第二P型接垫1320、多个第三P型接垫1420、多个第一N型接垫1230、多个第二N型接垫1330、多个第三N型接垫1430、多个第一色接垫1520、多个第二色接垫1530、多个第三色接垫1540、多个第一测试线1610以及多个第一连接线1620。
载板1100包含相反的承载面1110及底面1120，承载面1110包含多个像素正面图案区1111间隔设置，底面1120包含多个像素反面图案区1121分别对应那些像素正面图案区1111，其中一像素正面图案区1111设置有一第一色LED1210、一第二色LED1310、一第三色LED1410及一集成电路芯片1510。
各第一色LED1210包含一第一P型电极及一第一N型电极，各第二色LED1310包含一第二P型电极及一第二N型电极，各第三色LED1410包含一第三P型电极及一第三N型电极。各集成电路芯片1510电性连接各第一色LED1210、各第二色LED1310及各第三色LED1410。那些第一P型接垫1220位于载板1100的承载面1110，且一像素正面图案区1111设置有一第一P型接垫1220以供一第一P型电极焊接。那些第二P型接垫1320位于载板1100的承载面1110，且一像素正面图案区1111设置有一第二P型接垫1320以供一第二P型电极焊接。那些第三P型接垫1420位于载板1100的承载面1110，且一像素正面图案区1111设置有一第二P型接垫1320以供一第三P型电极焊接。那些第一N型接垫1230位于载板1100的承载面1110，且一像素正面图案区1111设置有一第一N型接垫1230以供一第一N型电极焊接。那些第二N型接垫1330位于载板1100的承载面1110，且一像素正面图案区1111设置有一第二N型接垫1330以供一第二N型电极焊接。那些第三N型接垫1430位于载板1100的承载面1110，且一像素正面图案区1111设置有一第三N型接垫1430以供一第三N型电极焊接。
在本实施例中，第一色LED1210、第二色LED1310及第三色LED1410具有垂直式结构，在其他实施例中，第一色LED1210、第二色LED1310及第三色LED1410可具有覆晶式结构等其他结构。在图1至图3的第一色LED1210中，第一N型电极贴近载板1100的承载面1110而焊接于第一N型接垫1230上，第一P型电极通过导线1240而焊接至第一P型接垫1220。第二色LED1310及第三色LED1410的焊接方式与第一色LED1210的焊接方式类似，第二N型电极及第三N型电极是直接焊接于第二N型接垫1330、第三N型接垫1430上，而第二P型电极、第三P型电极则是通过导线1340、1440而焊接至第二P型接垫1320、第三P型接垫1420。
那些第一色接垫1520位于载板1100的承载面1110，一像素正面图案区1111设置有一第一色接垫1520以供一集成电路芯片1510的第一接脚焊接，且第一色接垫1520电性连接第一P型接垫1220。那些第二色接垫1530位于载板1100的承载面1110，一像素正面图案区1111设置有一第二色接垫1530以供一集成电路芯片1510的第二接脚焊接，且第二色接垫1530电性连接第二P型接垫1320。那些第三色接垫1540位于载板1100的承载面1110，一像素正面图案区1111设置有一第三色接垫1540以供一集成电路芯片1510的第三接脚焊接，且第三色接垫1540电性连接第三P型接垫1420。
那些第一测试线1610位于载板1100的承载面1110，且一像素正面图案区1111设置有一第一测试线1610自一第一P型接垫1220或一第一色接垫1520延伸。举例而言，在图1至图3中，各像素正面图案区1111的各第一测试线1610自各第一色接垫1520延伸。那些第一连接线1620电性并联相邻的二像素正面图案区1111的二第一测试线1610。
此外，LED电路基板结构1000还包含反面电极垫2210、2220、2230、2240、2250，反面电极垫2210电性连接第三N型接垫1430以及集成电路芯片1510，反面电极垫2220、2230、2240、2250电性连接集成电路芯片1510。反面电极垫2210、2220、2230、2240、2250配置以在封装完成后连接处理器或控制器驱动集成电路芯片1510以控制第一色LED1210、第二色LED1310及第三色LED1410，因此在切割及封装完成后无法直接点测第一色LED1210、第二色LED1310及第三色LED1410。
通过第一测试线1610及第一连接线1620的结构，可以在切割载板1100前，使电流不须经集成电路芯片1510，直接供给电流至第一色LED1210，换句话说，若第一测试线1610自第一P型接垫1220延伸，则测试时，可让电流由第一连接线1620流入第一测试线1610并经由第一P型接垫1220流入第一色LED1210；若第一测试线1610自第一色接垫1520延伸，则测试时，可让电流由第一连接线1620流入第一测试线1610，并经由第一色接垫1520及第一P型接垫1220流入第一色LED1210。此外，可使相邻像素正面图案区1111的第一色LED1210彼此并联，因此，可以同时施加电压于LED电路基板结构1000中的多个第一色LED1210，且由于相邻像素正面图案区1111中的第一色LED1210为并联，因此当一第一色LED1210故障或未焊接完全但另一第一色LED1210正常时，会仅有故障或未焊接完全的第一色LED1210不发光，而正常的第一色LED1210仍发光。借此，提升测试第一色LED1210的效率。
进一步而言，LED电路基板结构1000，可更包含多个第二测试线1710、多个第二连接线1720、多个第三测试线1810以及多个第三连接线1820。那些第二测试线1710位于载板1100的底面1120，且一像素反面图案区1121设置有一第二测试线1710电性连接一第二P型接垫1320或一第二色接垫1530。举例而言，在图1至图3中，各像素反面图案区1121的各第二测试线1710通过导电孔1532电性连接各像素正面图案区1111的各第二色接垫1530。那些第二连接线1720电性并联相邻的二像素反面图案区1121的二第二测试线1710。那些第三测试线1810位于载板1100的底面1120，且一像素反面图案区1121设置有一第三测试线1810电性连接一第三P型接垫1420或一第三色接垫1540。举例而言，在图1至图3中，各像素反面图案区1121的各第三测试线1810通过导电孔1542电性连接各像素正面图案区1111的各第三色接垫1540。那些第三连接线1820电性并联相邻的二像素反面图案区1121的二第三测试线1810。
与第一测试线1610及第一连接线1620的功效类似地，通过第二测试线1710、第二连接线1720、第三测试线1810及第三连接线1820的结构，可提升测试第二色LED1310及第三色LED1410的效率。
在图1至图3中，各第一N型接垫1230、各第二N型接垫1330及各第三N型接垫1430电性连接，且LED电路基板结构1000更包含多个第四连接线1910。那些第四连接线1910位于载板1100的承载面1110，电性并联相邻的二像素正面图案区1111的二第一N型接垫1230、二第二N型接垫1330及二第三N型接垫1430。
以下进一步说明本实施例的LED电路基板结构1000的走线分布。请参照图1至图5。图4是绘示依照图1实施例的LED电路基板结构1000的承载面1110。图5是绘示依照图1实施例的LED电路基板结构1000的底面1120。在本实施例中，LED电路基板结构1000更包含多个第一信号线1630、多个第二信号线1730、多个第三信号线1830以及多个第四信号线1920。那些第一信号线1630及多个第四信号线1920沿第一方向X延伸至载板1100的二相对边缘，且分别电性连接那些第一连接线1620及那些第四连接线1910，那些第二信号线1730及那些第三信号线1830沿第二方向Y延伸至载板1100的另二相对边缘，且分别电性连接那些第二连接线1720及那些第三连接线1820。
借此，可于载板1100的边缘，以具有数个信号探针的治具夹住载板1100，同时使各信号探针分别电连接各第一信号线1630、各第二信号线1730、各第三信号线1830及各第四信号线1920，并将信号由信号探针输入至第一色LED1210、第二色LED1310及第三色LED1410。例如，可将输入信号配置以同时施加电压至同一排(于第一方向X排列)的第一色LED1210，若这一排之中有未被点亮的第一色LED1210，则可判断为异常的第一色LED1210，且据此移除并替换为新的一颗第一色LED1210，或者重新焊接以确认是否是焊接不良。或者，也可将输入信号配置以轮流施加电压至同一排的第一色LED1210，并搭配自动光学检察系统，配合输入信号变化的时点而快速取像，记录各第一色LED1210被施加电压的时点所对应的LED电路基板结构1000的光学影像，经分析而判断这一排的第n个第一色LED1210被施加电压时，是否有发光，可达到更精准的检测结果。类似的方式可用于检测第二色LED1310及第三色LED1410。
在图1至图3中，LED电路基板结构1000更包含多个切割道2100，切割道2100位于载板1100，且那些第一连接线1620、那些第二连接线1720、那些第三连接线1820及那些第四连接线1910位于那些切割道2100。借此，可沿切割道2100切割测试完毕的LED电路基板结构1000。若第一连接线1620、第二连接线1720及第三连接线1820部分位于像素正面图案区1111且部分位于切割道2100，可使第一连接线1620、第二连接线1720、第三连接线1820及第四连接线1910被切断；若第一测试线1610、第二测试线1710及第三测试线1810延伸至切割道2100而第一连接线1620、第二连接线1720及第三连接线1820全部位于切割道2100，则可使使第一测试线1610、第二测试线1710、第三测试线1810及第四连接线1910被切断，以移除不同像素正面图案区1111的第一色LED1210、第二色LED1310及第三色LED1410之间的并联关系，使不同像素正面图案区1111回到独立状态。通过本实施例的第一连接线1620、第二连接线1720、第三连接线1820及第四连接线1910布线方式，在切割载板1100后，会被完整切断或切除，可避免产生短路问题。
为达上述的功效，在LED电路基板结构1000中，各走线可依需求进行线宽与线距的调整。在本实施例中，各第一信号线1630、各第二信号线1730、各第三信号线1830以及各第四信号线1920的线宽界于25μm至40μm的范围，相邻的一第一信号线1630与一第四信号线1920之间的线距以及相邻的一第二信号线1730与一第三信号线1830之间的线距界于40μm至50μm的范围。在上述的范围内，可确保LED电路基板结构1000在通以工作电流时可正常运行，且避免于走线之间产生横向电场，造成突发性的短路，与此同时，适当的线宽与线距使各第一信号线1630、各第二信号线1730、各第三信号线1830以及各第四信号线1920容纳于切割工艺所需的切割道2100内，不额外占据布线空间，可保持单位载板1100可制造的LED像素封装体数，使载板1100的空间达到最佳利用率。
请参照图6至图8，并一并参阅第图至图3。图6是绘示依照本揭示内容一实施例的LED测试封装方法3000的方框流程图。图7是绘示图6实施例的LED测试步骤303的细部流程图。图8是绘示依照图6实施例的LED测试封装方法3000中，载板1100被切割后形成的一待封装像素4000的上视图。由图6可知，LED测试封装方法3000包含集成电路芯片打件步骤301、LED打件步骤302、LED测试步骤303、载板切割步骤304以及像素封装步骤305。在集成电路芯片打件步骤301中，将多个集成电路芯片1510打件至一电路基板。在LED打件步骤302中，将多个第一色LED1210、多个第二色LED1310及多个第三色LED1410打件至电路基板。例如，将图1实施例的LED电路基板结构1000区分为第一色LED1210、第二色LED1310、第三色LED1410、集成电路芯片1510以及第一色LED1210、第二色LED1310、第三色LED1410及集成电路芯片1510以外的其余部分(即可视为本实施例的电路基板)。电路基板包含载板1100、多个第一P型接垫1220、多个第一色接垫1520、多个第一测试线1610、多个第一连接线1620及多个切割道2100。载板1100包含相反的承载面1110及底面1120，承载面1110包含多个像素正面图案区1111间隔设置，底面1120包含多个像素反面图案区1121分别对应那些像素正面图案区1111。那些第一P型接垫1220位于载板1100的承载面1110，且一像素正面图案区1111设置有一第一P型接垫1220以供一第一色LED1210焊接。那些第一色接垫1520位于载板1100的承载面1110，且一像素正面图案区1111设置有一第一色接垫1520以供一集成电路芯片1510的一第一接脚焊接。那些第一测试线1610位于载板1100的承载面1110，且一像素正面图案区1111设置有一第一测试线1610自一第一P型接垫1220或一第一色接垫1520延伸。举例而言，在本实施例中，各像素正面图案区1111的各第一测试线1610自各第一色接垫1520延伸。那些第一连接线1620电性并联相邻的二像素正面图案区1111的二第一测试线1610。那些切割道2100位于载板1100，且位于各正面图案区之间，其中那些第一连接线1620位于那些切割道2100。
在LED测试步骤303中，使那些第一连接线1620通电以测试各第一色LED1210。详细而言，LED测试步骤303的细部流程图可如图7所示。在步骤S01中，逐一测试第一色LED1210，让一电流由一第一连接线1620流入一第一测试线1610并经由第一色接垫1520及一第一P型接垫1220流入第一色LED1210。在步骤S02中，判断是否有未发光的第一色LED1210，若有未发光的第一色LED1210，则执行步骤S03，重焊或更换第一色LED1210；若没有异常的第一色LED1210，则执行步骤S04，逐一测试第二色LED1310。在步骤S05中，判断是否有未发光的第二色LED1310，若有未发光的第二色LED1310，则执行步骤S06，重焊或更换第二色LED1310；若没有异常的第二色LED1310，则执行步骤S07，逐一测试第三色LED1410。在步骤S08中，判断是否有未发光的第三色LED1410，若有未发光的第三色LED1410，则执行步骤S09，重焊或更换第三色LED1410；若没有异常的第三色LED1410，则进入步骤S10，结束LED测试步骤303。在本实施例的LED测试步骤303中，逐一测试第一色LED1210、第二色LED1310及第三色LED1410，但在其他实施例中，亦可逐行/列进行测试。
在载板切割步骤304中，沿那些切割道2100切割载板1100，使那些像素正面图案区1111彼此分离，且切断那些第一连接线1620或那些第一测试线1610，以形成多个待封装像素4000。在图8中，绘示其中的一个待封装像素4000，其中将第一色LED4210、第二色LED4310及第三色LED4410绘示为不通过导线而直接跨接，也就是第一色LED4210、第二色LED4310及第三色LED4410可具有覆晶式结构。在像素封装步骤305中，将彼此分离的那些待封装像素4000进行封胶，以形成多个LED像素封装体。其中，于载板切割步骤304中，可切断第一测试线1610，而在其他实施例中，若第一测试线未延伸至切割道，而是让第一连接线部分位于像素正面图案区且部分位于切割道，则是切断第一连接线。
在LED测试封装方法3000中，通过在LED测试步骤303后进行像素封装步骤305，可在封装前即时发现异常的第一色LED1210、第二色LED1310及第三色LED1410并且将其替换或重焊，避免异常的第一色LED1210、第二色LED1310及第三色LED1410因封装后无法从LED像素封装体中取出或重焊，而需要将正常的第一色LED1210、第二色LED1310及第三色LED1410也一起丢弃，因此可以节省成本。
请参照图9。图9是绘示依照本揭示内容一实施例的LED像素封装体5000的侧视图。由于LED像素封装体5000的线路结构和图1至图3中单一像素正面图案区1111及像素反面图案区1121内的线路结构相同，其亦相同于图8所绘示的待封装像素4000，故仅绘示出侧面。由图1至图3及图9可知，LED像素封装体5000包含载板5100、第一色LED5200、第二色LED、第三色LED、集成电路芯片5500、封装层5600以及第一组接线5700。第一色LED5200、第二色LED、第三色LED及集成电路芯片5500设置于载板5100的承载面5110上，集成电路芯片5500电性连接第一色LED5200、第二色LED及第三色LED。第一组接线(对应于图2的第一测试线1610及第一连接线1620)设置于承载面5110且电性连接第一色LED5200及集成电路芯片5500，且第一组接线5700的一部分(对应第一测试线1610的部分)自第一色LED5200或集成电路芯片5500延伸至载板5100的边缘。与图1至图3实施例的不同处在于，LED像素封装体5000包含封装层5600覆盖第一色LED5200、第二色LED、第三色LED及集成电路芯片5500，且切割后的LED像素封装体5000中，第一组接线5700被切断而在载板5100的边缘的侧面上形成金属断面。由侧面观之，第一组接线5700中对应第一测试线1610的部分延伸至载板5100边缘的那一部分的顶面5701高于载板5100的承载面5110，而能形成中对应第一测试线1610部分。第二组接线(对应于图3的第二测试线1710及第二连接线1720)及第三组接线(对应于图3的第三测试线1810及第三连接线1820)亦类似，而能于载板5100的其他边缘处形成金属断面，细节不再赘述。
换句话说，如图1至图3所示，第一测试线1610有部分延伸至切割道2100，因此切割后的第一测试线1610仅会被切断而不会被整个移除，故最后形成LED像素封装体5000时，会保留金属断面于LED像素封装体5000的载板5100的边缘处，但不影响LED像素封装体5000应用时的电性。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (11)

1.一种LED电路基板结构，其特征在于，包含：
多个第一色LED，各该第一色LED包含一第一P型电极及一第一N型电极；
多个第二色LED，各该第二色LED包含一第二P型电极及一第二N型电极；
多个第三色LED，各该第三色LED包含一第三P型电极及一第三N型电极；
多个集成电路芯片，各该集成电路芯片电性连接各该第一色LED、各该第二色LED及各该第三色LED；
一载板，包含相反的一承载面及一底面，该承载面包含多个像素正面图案区间隔设置，该底面包含多个像素反面图案区分别对应所述多个像素正面图案区，其中一该像素正面图案区设置有一该第一色LED、一该第二色LED、一该第三色LED及一该集成电路芯片；
多个第一P型接垫，位于该载板的该承载面，且一该像素正面图案区设置有一该第一P型接垫以供一该第一P型电极焊接；
多个第二P型接垫，位于该载板的该承载面，且一该像素正面图案区设置有一该第二P型接垫以供一该第二P型电极焊接；
多个第三P型接垫，位于该载板的该承载面，且一该像素正面图案区设置有一该第二P型接垫以供一该第三P型电极焊接；
多个第一色接垫，位于该载板的该承载面，一该像素正面图案区设置有一该第一色接垫以供一该集成电路芯片的一第一接脚焊接，且该一第一色接垫电性连接该一第一P型接垫；
多个第二色接垫，位于该载板的该承载面，一该像素正面图案区设置有一该第二色接垫以供一该集成电路芯片的一第二接脚焊接，且该一第二色接垫电性连接该一第二P型接垫；
多个第三色接垫，位于该载板的该承载面，一该像素正面图案区设置有一该第三色接垫以供一该集成电路芯片的一第三接脚焊接，且该一第三色接垫电性连接该一第三P型接垫；
多个第一测试线，位于该载板的该承载面，且一该像素正面图案区设置有一该第一测试线自一该第一P型接垫或一该第一色接垫延伸；以及
多个第一连接线，电性并联相邻的二该像素正面图案区的二该第一测试线。
2.如权利要求1所述的LED电路基板结构，其特征在于，更包含：
多个第二测试线，位于该载板的该底面，且一该像素反面图案区设置有一该第二测试线电性连接一该第二P型接垫或一该第二色接垫；
多个第二连接线，电性并联相邻的二该像素反面图案区的二该第二测试线；
多个第三测试线，位于该载板的该底面，且一该像素反面图案区设置有一该第三测试线电性连接一该第三P型接垫或一该第三色接垫；以及
多个第三连接线，电性并联相邻的二该像素反面图案区的二该第三测试线。
3.如权利要求2所述的LED电路基板结构，其特征在于，各该像素正面图案区的各该第一测试线自各该第一色接垫延伸，各该像素反面图案区的各该第二测试线以一导电孔电性连接各该第二色接垫，各该像素反面图案区的各该第三测试线以另一导电孔电性连接各该第三色接垫。
4.如权利要求3所述的LED电路基板结构，其特征在于，更包含：
多个第一N型接垫，位于该载板的该承载面，且一该像素正面图案区设置有一该第一N型接垫以供一该第一N型电极焊接；
多个第二N型接垫，位于该载板的该承载面，且一该像素正面图案区设置有一该第二N型接垫以供一该第二N型电极焊接；
多个第三N型接垫，位于该载板的该承载面，且一该像素正面图案区设置有一该第三N型接垫以供一该第三N型电极焊接，其中各该第一N型接垫、各该第二N型接垫及各该第三N型接垫电性连接；以及
多个第四连接线，位于该载板的该承载面，电性并联相邻的二该像素正面图案区的二该第一N型接垫、二该第二N型接垫及二该第三N型接垫。
5.如权利要求4所述的LED电路基板结构，其特征在于，更包含多个切割道，位于该载板，且所述多个第一连接线、所述多个第二连接线、所述多个第三连接线及所述多个第四连接线位于所述多个切割道。
6.如权利要求5所述的LED电路基板结构，其特征在于，更包含多个第一信号线、多个第二信号线、多个第三信号线以及多个第四信号线，所述多个第一信号线及所述多个第四信号线沿一第一方向延伸，且分别电性连接所述多个第一连接线及所述多个第四连接线，所述多个第二信号线及所述多个第三信号线沿一第二方向延伸，且分别电性连接所述多个第二连接线及所述多个第三连接线。
7.如权利要求6所述的LED电路基板结构，其特征在于，各该第一信号线、各该第二信号线、各该第三信号线以及各该第四信号线的线宽界于25μm至40μm的范围，相邻的一该第一信号线与一该第四信号线之间的线距以及相邻的一该第二信号线与一该第三信号线之间的线距界于40μm至50μm的范围。
8.一种LED测试封装方法，其特征在于，包含：
一集成电路芯片打件步骤，将多个集成电路芯片打件至一电路基板；
一LED打件步骤，将多个第一色LED、多个第二色LED及多个第三色LED打件至该电路基板，其中该电路基板包含：
一载板，包含相反的一承载面及一底面，该承载面包含多个像素正面图案区间隔设置，该底面包含多个像素反面图案区分别对应所述多个像素正面图案区；
多个第一P型接垫，位于该载板的该承载面，且一该像素正面图案区设置有一该第一P型接垫以供一该第一色LED焊接；
多个第一色接垫，位于该载板的该承载面，一该像素正面图案区设置有一该第一色接垫以供一该集成电路芯片的一第一接脚焊接，且该一第一色接垫电性连接该一第一P型接垫；
多个第一测试线，位于该载板的该承载面，且一该像素正面图案区设置有一该第一测试线自一该第一P型接垫或一该第一色接垫延伸；
多个第一连接线，电性并联相邻的二该像素正面图案区的二该第一测试线；及
多个切割道，位于该载板，且位于各该正面图案区之间，其中所述多个第一连接线的部分位于所述多个切割道；
一LED测试步骤，使所述多个第一连接线通电以测试各该第一色LED，其中，让一电流由一该第一连接线流入一该第一测试线并经由一该第一P型接垫流入一该第一色LED，或经由一该第一色接垫及一该第一P型接垫流入一该第一色LED；以及
一载板切割步骤，沿所述多个切割道切割该载板，使所述多个正面图案区彼此分离，且切断所述多个第一连接线或所述多个第一测试线，以形成多个待封装像素。
9.如权利要求8所述的LED测试封装方法，其特征在于，更包含：
一像素封装步骤，将彼此分离的所述多个待封装像素进行封胶，以形成多个LED像素封装体。
10.如权利要求8所述的LED测试封装方法，其特征在于，各该像素正面图案区的各该第一测试线自各该第一色接垫延伸。
11.一种LED像素封装体，其特征在于，包含：
一载板，包含一承载面；
一第一色LED，设置于该承载面上；
一第二色LED，设置于该承载面上；
一第三色LED，设置于该承载面上；
一集成电路芯片，设置于该承载面上且电性连接该第一色LED、该第二色LED及该第三色LED；
一封装层，覆盖该第一色LED、该第二色LED、该第三色LED及该集成电路芯片；以及
一第一组接线，设置于该承载面且电性连接该第一色LED及该集成电路芯片，且该第一组接线的一部分自该第一色LED或该集成电路芯片延伸至该载板的一边缘，且该部分的一顶面高于该载板的该承载面以于该边缘处形成一金属断面。
CN202210911843.1A 2022-06-29 2022-07-29 Led电路基板结构、led测试封装方法及led像素封装体 Pending CN117352500A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111124310 2022-06-29
TW111124310A TWI813359B (zh) 2022-06-29 2022-06-29 Led電路基板結構、led測試封裝方法及led畫素封裝體

Publications (1)

Publication Number Publication Date
CN117352500A true CN117352500A (zh) 2024-01-05

Family

ID=88585859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210911843.1A Pending CN117352500A (zh) 2022-06-29 2022-07-29 Led电路基板结构、led测试封装方法及led像素封装体

Country Status (4)

Country Link
US (1) US20240006557A1 (zh)
JP (1) JP7535817B2 (zh)
CN (1) CN117352500A (zh)
TW (1) TWI813359B (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405093B2 (en) * 2004-08-18 2008-07-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
JP2007157761A (ja) 2005-11-30 2007-06-21 Kyocera Corp 信号伝送路の接続構造および発光装置ならびに画像形成装置
US8810532B2 (en) * 2011-04-22 2014-08-19 Pixart Imaging, Inc. In-situ detection of touchscreen panel shorts
JP2014072330A (ja) 2012-09-28 2014-04-21 Sumitomo Chemical Co Ltd 個別実装基板の製造方法および集合金属ベース回路基板
TWI486928B (zh) * 2012-11-16 2015-06-01 Au Optronics Corp 顯示面板及其檢測方法
US10002855B2 (en) 2013-02-11 2018-06-19 Lumileds Llc LED module with hermetic seal of wavelength conversion material
US10600823B2 (en) * 2015-09-02 2020-03-24 Facebook Technologies, Llc Assembly of semiconductor devices
CN107924653B (zh) 2015-09-11 2020-02-28 夏普株式会社 图像显示装置以及图像显示元件的制造方法
KR102553910B1 (ko) * 2016-08-31 2023-07-07 엘지디스플레이 주식회사 표시장치와 그의 검사방법
KR102423191B1 (ko) * 2017-09-05 2022-07-21 삼성디스플레이 주식회사 표시장치 및 표시장치의 검사 방법
JP7031547B2 (ja) 2018-09-27 2022-03-08 豊田合成株式会社 発光装置
TWI684812B (zh) * 2018-11-26 2020-02-11 友達光電股份有限公司 顯示面板
CN114097099A (zh) * 2019-01-29 2022-02-25 奥斯兰姆奥普托半导体股份有限两合公司 微型发光二极管、微型发光二极管装置、显示器及其方法
KR20210044430A (ko) 2019-10-15 2021-04-23 삼성전자주식회사 디스플레이 장치의 제조 방법, 중계 기판 및 기록 매체에 저장된 컴퓨터 프로그램
KR20210075441A (ko) * 2019-12-13 2021-06-23 엘지디스플레이 주식회사 투명 표시 패널 및 이를 포함하는 투명 표시 장치
US11137449B1 (en) * 2020-04-01 2021-10-05 Infineon Technologies Ag Built-in self-test for light emitting diodes
TWI730765B (zh) 2020-05-14 2021-06-11 友達光電股份有限公司 畫素陣列基板

Also Published As

Publication number Publication date
US20240006557A1 (en) 2024-01-04
JP7535817B2 (ja) 2024-08-19
TWI813359B (zh) 2023-08-21
TW202401037A (zh) 2024-01-01
JP2024007451A (ja) 2024-01-18

Similar Documents

Publication Publication Date Title
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US8691601B2 (en) Semiconductor device and penetrating electrode testing method
US20060231959A1 (en) Bonding pad for a packaged integrated circuit
KR100268414B1 (ko) 반도체 장치를 테스트하기 위한 프로브 카드
EP0892274B1 (en) A system and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board
US10056307B2 (en) Semiconductor device
KR100736575B1 (ko) 디스플레이 소자용 모기판 및 이를 이용한 디스플레이 장치
US5565767A (en) Base substrate of multichip module and method for inspecting the same
US20220375407A1 (en) Pixel structure having repairing light emitting diode die and extending conductor and display having pixel structure
JP2001358284A (ja) マルチチップパッケージ
TWI813359B (zh) Led電路基板結構、led測試封裝方法及led畫素封裝體
US7982317B2 (en) Semiconductor device, semiconductor device module, and method for manufacturing the semiconductor device module
KR101123802B1 (ko) 반도체 칩
TWI824591B (zh) Led電路基板結構、led測試封裝方法及led畫素封裝體
KR101790292B1 (ko) Cis 프로브카드 및 그 제작 방법
JPH07302930A (ja) 発光ダイオード及びその製造方法
KR100630756B1 (ko) 개선된 패드 구조를 갖는 반도체 장치
JP2003273313A (ja) 半導体装置およびその製造方法
JP2542431B2 (ja) 発光ダイオ―ドプリントヘッド
JPH1126814A (ja) 発光ダイオード
JP4014813B2 (ja) 半導体ウェハ及びその検査方法
JPH09307024A (ja) チップキャリア
JPH10209235A (ja) 半導体集積回路装置およびその解析方法
JPH11163067A (ja) 半導体装置及びその製造方法
KR0184929B1 (ko) 인쇄 회로 기판,그보수 및 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination