[go: up one dir, main page]

JP2014072330A - 個別実装基板の製造方法および集合金属ベース回路基板 - Google Patents

個別実装基板の製造方法および集合金属ベース回路基板 Download PDF

Info

Publication number
JP2014072330A
JP2014072330A JP2012216599A JP2012216599A JP2014072330A JP 2014072330 A JP2014072330 A JP 2014072330A JP 2012216599 A JP2012216599 A JP 2012216599A JP 2012216599 A JP2012216599 A JP 2012216599A JP 2014072330 A JP2014072330 A JP 2014072330A
Authority
JP
Japan
Prior art keywords
metal base
base circuit
circuit board
diodes
collective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012216599A
Other languages
English (en)
Inventor
Hideaki Nezu
秀明 根津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2012216599A priority Critical patent/JP2014072330A/ja
Publication of JP2014072330A publication Critical patent/JP2014072330A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Devices (AREA)

Abstract

【課題】分離金属ベース回路基板にダイオードが実装された個別実装基板を製造する際に、ダイオードの個数が多くても生産性を高める。
【解決手段】集合金属ベース回路基板1に複数個のダイオードDを実装するダイオード実装工程と、ダイオードDの導通試験を実施する導通試験工程と、複数個のダイオードDが実装された集合金属ベース回路基板1を複数枚の個別実装基板4に個片化する個片化工程とを含む。導通試験工程は、ダイオード実装工程の後で、かつ個片化工程の前であり、導通試験工程において、複数個のダイオードDが集合金属ベース回路基板1に実装された状態で、すべてのダイオードDの導通試験を一括して実施する。
【選択図】図1

Description

本発明は、分離金属ベース回路基板にダイオードが実装された個別実装基板の製造方法と、この個別実装基板の製造方法に好適に用いられる集合金属ベース回路基板とに関するものである。
なお、本発明においては、金属ベース回路基板にダイオードが実装された状態のものを実装基板と称する。そして、金属ベース回路基板については、その個片化の前後で二分し、個片化前のものを「集合金属ベース回路基板」、個片化後のものを「分離金属ベース回路基板」と称する。また、実装基板については、その個片化の前後で二分し、個片化前のものを「集合実装基板」、個片化後のものを「個別実装基板」と称する。
従来、この種の個別実装基板を製造する際には、一般に、図3に示すように、1枚の集合実装基板3を複数枚の個別実装基板4に個片化してから、各ダイオードDの導通試験を実施している(例えば、特許文献1、2参照)。
すなわち、まず、1枚の集合金属ベース回路基板1に複数個(図3では、4個)のダイオードDを実装することにより、1枚の集合実装基板3を作製する(図3(a))。その後、この集合実装基板3を分断線5に沿って切り離して個片化することにより、複数枚(図3では、4枚)の個別実装基板4、つまり、分離金属ベース回路基板2にダイオードDが実装されたものを作製する(図3(b))。次に、これらの個別実装基板4の良否を判定すべく、それぞれの個別実装基板4についてダイオードDの導通試験(発光ダイオードであれば、点灯試験など)を実施する(図3(c))。そして、この導通試験に合格した個別実装基板4(良品と判定された個別実装基板4)のみを選別して出荷する(図3(d))。
特開2011−243813号公報 特開2009−135247号公報
しかしながら、これでは、個別実装基板4ごとにダイオードDの導通試験を実施しなければならない。そのため、この個別実装基板4の枚数、換言すれば、集合金属ベース回路基板1に実装されたダイオードDの個数が多くなると、それに対応してダイオードDの導通試験に要する工数が増大する。例えば、縦500mm、横600mmの集合実装基板3から、縦50mm、横50mmの個別実装基板4を120枚切り出す場合には、ダイオードDの導通試験を120回も行なう必要がある。その結果、必然的に個別実装基板4の生産性が低下してしまう。
そこで、本発明の目的は、集合金属ベース回路基板に実装されたダイオードの個数が多くても生産性を高めることのできる個別実装基板の製造方法を提供することと、このような個別実装基板の製造方法に好適に用いられる集合金属ベース回路基板を提供することにある。
前記目的を達成するため、本発明は、集合金属ベース回路基板に複数個のダイオードを実装するダイオード実装工程と、前記複数個のダイオードの導通試験を実施する導通試験工程と、前記複数個のダイオードが実装された前記集合金属ベース回路基板を複数枚の個別実装基板に個片化する個片化工程とを含む個別実装基板の製造方法であって、前記導通試験工程は、前記ダイオード実装工程の後で、かつ前記個片化工程の前であり、この導通試験工程において、前記複数個のダイオードが前記集合金属ベース回路基板に実装された状態で当該複数個のダイオードの導通試験を一括して実施する個別実装基板の製造方法を提供する。
また、本発明は、複数の分離金属ベース回路基板に対応する複数の分離領域が分断線で区画される形で形成された集合金属ベース回路基板であって、前記複数の分離領域に実装される複数個のダイオードを電気的に並列に接続するための試験用配線が形成され、前記複数の分離領域を前記分断線に沿って分断するための分断補助手段が設けられている集合金属ベース回路基板を提供する。
本発明に係る個別実装基板の製造方法によれば、複数個のダイオードが実装された集合金属ベース回路基板を複数枚の個別実装基板に個片化する前の段階で、すべてのダイオードの導通試験が一括して実施される。したがって、集合金属ベース回路基板に実装されたダイオードの個数とは無関係に、これらのダイオードの導通試験に要する工数を削減することができる。その結果、集合金属ベース回路基板に実装されたダイオードの個数が多くても生産性を高めることのできる個別実装基板の製造方法が提供される。
また、本発明に係る集合金属ベース回路基板によれば、複数の分離領域に実装される複数個のダイオードを電気的に並列に接続するための試験用配線が形成されているとともに、複数の分離領域を分断するための分断補助手段が設けられているので、上述した個別実装基板の製造方法に好適に用いられる集合金属ベース回路基板が提供される。
本発明の実施の形態1に係る個別実装基板の製造方法の手順を示す工程図である。 図1に示す集合実装基板のA−A線による拡大断面図である。 従来の個別実装基板の製造方法の手順を示す工程図である。
以下、本発明の実施の形態について説明する。
[発明の実施の形態1]
図1および図2には、本発明の実施の形態1を示す。なお、図2においては、わかりやすさを重視して図示しているため、各構成要素の寸法比率は必ずしも正確ではない。
まず、この実施の形態1に係る集合金属ベース回路基板について説明する。
この集合金属ベース回路基板1は、図1(a)および図2に示すように、アルミニウム、アルミニウム合金、銅または銅合金などからなるベース金属11と、このベース金属11の上側(図2左側)にベース金属11の全面にわたって積層された絶縁層12と、この絶縁層12の上側に部分的に積層された銅または銅合金などからなる回路層(図示せず)とから構成されている。
そして、集合金属ベース回路基板1には、図1(a)および図2に示すように、4つの分離金属ベース回路基板2に対応する4つの分離領域15が分断線5で区画された形で2行2列のマトリックス状に形成されている。各分離領域15においては、一対のランド(導通接点)13、14が絶縁層12の上側に積層された形で設けられている。
また、ベース金属11の上面には、図1(a)に示すように、4つの分離領域15に実装される4個の発光ダイオードDを電気的に並列に接続するための試験用配線6が形成されているとともに、一対の端子7、8が試験用配線6の両端部にそれぞれ電気的に接続された形で形成されている。なお、このような試験用配線6は、例えば、前記回路層を形成するときに、公知の印刷技術などを用いて簡単に形成することができる。
さらに、ベース金属11の底面(図2右側面)には、4つの分離領域15を分断線5に沿って分断するための分断補助手段として、断面V字形の分割溝9が形成されている。この分割溝9は、その形状が特に限定されるものではないが、幅L2が深さL1の1〜2倍であるのが好ましい。
ベース金属11の厚さL3は、0.3〜2.5mmが好ましく、0.5〜1.5mmがより好ましい。そして、分割溝9は、ベース金属11の厚さL3から分割溝9の深さL1を引いた残り代L4(=L3−L1)が、0.2〜1.0mmが好ましく、0.2〜0.6mmがより好ましい。
絶縁層12としては、樹脂やセラミック板を用いることができ、その厚さL5は、樹脂の場合は、例えば80〜100μmであり、セラミック板の場合は、例えば0.2〜0.7mmである。
絶縁層12に用いる樹脂としては、液晶ポリエステルが好ましいが、その他の樹脂(熱硬化性樹脂であると熱可塑性樹脂であるとを問わない。)でも構わない。例えば、エポキシ樹脂が挙げられるが、1分子中に2個以上のエポキシ基を有するものであれば特に制約はない。ビスフェノールA型、ビスフェノールF型、フェノールノボラック型、クレゾールノボラック型、ゴム変性型等のエポキシ樹脂が挙げられ、1種または2種以上で用いることができる。また、エポキシ樹脂以外にも、メタクリル樹脂、フェノキシ樹脂、ブチラール樹脂、ポリスチレン樹脂、エチレン酢酸ビニル樹脂、ポリウレタン樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂などを用いることができる。
これらの樹脂には、無機充填剤のフィラーを分散することが好ましい。このとき、フィラーを分散したワニスを塗工・焼成する方法を採用することができる。このフィラーとしては、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、酸化カルシウム、酸化マグネシウム、アルミナ、窒化アルミニウム、ほう酸アルミウイスカ、窒化ホウ素、結晶性シリカ、非晶性シリカ、炭化ケイ素などが挙げられる。
また、絶縁層12に用いるセラミック板としては、窒化アルミニウム、窒化珪素等の窒化物系セラミックス、酸化アルミニウム、酸化ジルコニウ等の酸化物系セラミックス、炭化珪素等の炭化物系セラミックスを用いることができる。焼結助剤、例えば酸化イットリウム等の希土類酸化物、酸化マグネシウム等の金属酸化物を含有していてもよい。このセラミック板は、接着層を介してベース金属11に接合することができる。
以下、この集合金属ベース回路基板1を用いて個別実装基板4を製造する方法について説明する。
まず、ダイオード実装工程で、図1(a)および図2に示すように、集合金属ベース回路基板1の各分離領域15に発光ダイオードDを1個ずつ実装する。それには、各分離領域15において、予め形成された一対のランド13、14を跨ぐように発光ダイオードDを載置し、発光ダイオードDの各電極(図示せず)を各ランド13、14に電気的に接続する。すると、集合金属ベース回路基板1に4個の発光ダイオードDが実装された集合実装基板3が得られる。この集合実装基板3においては、4つの分離領域15に実装された4個の発光ダイオードDが試験用配線6によって電気的に並列に接続された状態となる。
なお、この発光ダイオードDの実装形態は特に限定されず、ベアチップ(チップオンボード)であっても、ベアチップをパッケージングした部品であっても構わない。
その後、導通試験工程に移行し、図1(b)に示すように、この集合実装基板3について、試験用配線6を利用して、すべての発光ダイオードDの導通試験(点灯試験)を一括して実施する。それには、一対の端子7、8に電源(図示せず)の正極および負極を電気的に接続して試験用配線6に電流を流し、発光ダイオードDが点灯するか否かを見る。そして、発光ダイオードDが点灯した個別実装基板4を良品(導通試験に合格したもの)と判定し、発光ダイオードDが点灯しなかった個別実装基板4を不良品(導通試験に合格しなかったもの)と判定する。なお、不良品については、これを取り除くか交換する。
このとき、集合金属ベース回路基板1に実装された4個の発光ダイオードDはすべて、上述したとおり、試験用配線6によって電気的に並列に接続されているので、不良品を容易に特定することができる。すなわち、仮に、これらの発光ダイオードDが電気的に直列に接続されていると、すべての発光ダイオードDが揃って点灯するか、発光ダイオードDが1つも点灯しないかのいずれかしか起こらず、前者の場合は、不良品が1つも含まれていない(すべて良品である)ことが分かるが、後者の場合は、不良品のみならず良品も点灯しないため、不良品が1つ以上含まれていることしか分からず、どれが不良品であるかまでは不明である。これに対して、この実施の形態1のように、すべての発光ダイオードDが電気的に並列に接続されていると、不良品のみが点灯しないので、不良品の特定が容易となるのである。
次いで、個片化工程に移行し、図1(c)に示すように、この集合実装基板3を分断線5に沿って切り離して個片化する。すると、4枚の個別実装基板4、つまり、分離金属ベース回路基板2に発光ダイオードDが実装されたものが得られる。
このとき、集合金属ベース回路基板1に試験用配線6がどのように設けられていても、集合実装基板3の個片化に伴い、この試験用配線6は必ず個別実装基板4ごとに断線された状態となる。したがって、各個別実装基板4に試験用配線6の断線部分が残っているからといって、個別実装基板4において回路の短絡などの不都合が生じる恐れはない。
最後に、出荷工程に移行し、図1(d)に示すように、これらの個別実装基板4のうち良品のみを選別して出荷する。
ここで、個別実装基板4の製造が終了する。
このように、実施の形態1に係る個別実装基板の製造方法においては、ダイオード実装工程の後で、かつ個片化工程の前の段階、つまり、集合実装基板3を4枚の個別実装基板4に個片化する前の段階で、4個すべての発光ダイオードDの導通試験が集合金属ベース回路基板1に実装された状態で一括して実施される。したがって、集合金属ベース回路基板1に実装された発光ダイオードDの個数とは無関係に、これらの発光ダイオードDの導通試験に要する工数を削減することができる。その結果、集合金属ベース回路基板1に実装された発光ダイオードDの個数が多くても、個別実装基板4の生産性を高めることが可能となる。
また、集合金属ベース回路基板1には、上述したとおり、4個の発光ダイオードDを電気的に並列に接続するための試験用配線6が形成されているので、導通試験工程において、すべての発光ダイオードDの導通試験を一括して実施するのが容易となる。これに加えて、集合金属ベース回路基板1には、4つの分離領域15を区画する分断線5に沿って分割溝9が形成されているので、個片化工程において、集合金属ベース回路基板1を両手で、或いは所定の折曲治具(図示せず)を使って容易に折り曲げて個片化することができる。これらの結果、集合金属ベース回路基板1は、上述した個別実装基板の製造方法に好適に用いることが可能となる。
[発明のその他の実施の形態]
なお、上述した実施の形態1では、集合金属ベース回路基板1に4つの分離領域15が形成されている場合について説明した。しかし、この分離領域15の数は、4つに限るわけではなく、複数(2つ以上)であれば、いくつでも構わない。分離領域15が多いほど、発光ダイオードDの導通試験に要する工数を削減する効果が高まるので、上述した本発明の効果(個別実装基板4の生産性の向上)が顕著なものとなる。
また、上述した実施の形態1では、分断補助手段として分割溝9を用いる場合について説明したが、分割溝9以外の分断補助手段(例えば、スリット、くり貫き等)を代用または併用することもできる。
また、上述した実施の形態1では、1枚の分離金属ベース回路基板2に1個の発光ダイオードDが実装された個別実装基板4を製造する場合について説明した。しかし、1枚の分離金属ベース回路基板2に複数個の発光ダイオードDが電気的に直列に接続された形で実装された個別実装基板4を製造する場合に本発明を同様に適用することも可能である。
また、上述した実施の形態1では、絶縁層12上の回路層が全面にわたって絶縁膜で被覆されていない場合について説明したが、例えばソルダーレジストを使用して絶縁膜を形成し、この絶縁膜で回路層の一部を被覆することも可能である。
さらに、上述した実施の形態1では、ダイオードとして発光ダイオードDを用いた場合について説明したが、発光ダイオードD以外のダイオード(例えば、整流用ダイオードなど)を実装する場合に本発明を同様に適用することも可能である。
本発明は、特に、発光ダイオードが実装された個別実装基板(例えば、発光モジュールや照明装置の構成部品その他)の製造に適している。
1……集合金属ベース回路基板
2……分離金属ベース回路基板
3……集合実装基板
4……個別実装基板
5……分断線
6……試験用配線
7、8……端子
9……分割溝(分断補助手段)
11……ベース金属
12……絶縁層
13、14……ランド
15……分離領域
D……発光ダイオード(ダイオード)

Claims (5)

  1. 集合金属ベース回路基板に複数個のダイオードを実装するダイオード実装工程と、前記複数個のダイオードの導通試験を実施する導通試験工程と、前記複数個のダイオードが実装された前記集合金属ベース回路基板を複数枚の個別実装基板に個片化する個片化工程とを含む個別実装基板の製造方法であって、
    前記導通試験工程は、前記ダイオード実装工程の後で、かつ前記個片化工程の前であり、この導通試験工程において、前記複数個のダイオードが前記集合金属ベース回路基板に実装された状態で当該複数個のダイオードの導通試験を一括して実施することを特徴とする個別実装基板の製造方法。
  2. 前記ダイオード実装工程で前記集合金属ベース回路基板に前記複数個のダイオードが実装されたときに、これらのダイオードが電気的に並列に接続されるように、前記集合金属ベース回路基板に試験用配線を形成する試験用配線形成工程を含み、
    前記導通試験工程において、前記試験用配線を利用して、前記複数個のダイオードが前記集合金属ベース回路基板に実装された状態で当該複数個のダイオードの導通試験を一括して実施することを特徴とする請求項1に記載の個別実装基板の製造方法。
  3. 前記ダイオードが、発光ダイオードであることを特徴とする請求項1または2に記載の個別実装基板の製造方法。
  4. 複数の分離金属ベース回路基板に対応する複数の分離領域が分断線で区画される形で形成された集合金属ベース回路基板であって、
    前記複数の分離領域に実装される複数個のダイオードを電気的に並列に接続するための試験用配線が形成され、
    前記複数の分離領域を前記分断線に沿って分断するための分断補助手段が設けられていることを特徴とする集合金属ベース回路基板。
  5. 前記分断補助手段が、分割溝、スリット、または、くり貫きであることを特徴とする請求項4に記載の集合金属ベース回路基板。
JP2012216599A 2012-09-28 2012-09-28 個別実装基板の製造方法および集合金属ベース回路基板 Pending JP2014072330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012216599A JP2014072330A (ja) 2012-09-28 2012-09-28 個別実装基板の製造方法および集合金属ベース回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012216599A JP2014072330A (ja) 2012-09-28 2012-09-28 個別実装基板の製造方法および集合金属ベース回路基板

Publications (1)

Publication Number Publication Date
JP2014072330A true JP2014072330A (ja) 2014-04-21

Family

ID=50747289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012216599A Pending JP2014072330A (ja) 2012-09-28 2012-09-28 個別実装基板の製造方法および集合金属ベース回路基板

Country Status (1)

Country Link
JP (1) JP2014072330A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3764408A4 (en) * 2018-03-06 2021-05-05 Samsung Electronics Co., Ltd. ELECTRICAL ELEMENT SUBSTRATE AND ASSOCIATED MANUFACTURING PROCESS
WO2021094177A1 (fr) * 2019-11-15 2021-05-20 Aledia Procédé de fabrication d'un ensemble d'émetteurs de lumière
JP7526520B2 (ja) 2022-06-29 2024-08-01 晶呈科技股▲分▼有限公司 Led回路基板構造、ledテスト・パッケージ方法、及びled画素パッケージ
JP7535817B2 (ja) 2022-06-29 2024-08-19 晶呈科技股▲分▼有限公司 Led回路基板構造、ledテスト・パッケージ方法、及びled画素パッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194383A (ja) * 1982-05-07 1983-11-12 Sumitomo Electric Ind Ltd 連続組立発光ダイオ−ド
JPH08334552A (ja) * 1995-06-07 1996-12-17 Polyplastics Co 不良検査回路付き導電回路形成品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194383A (ja) * 1982-05-07 1983-11-12 Sumitomo Electric Ind Ltd 連続組立発光ダイオ−ド
JPH08334552A (ja) * 1995-06-07 1996-12-17 Polyplastics Co 不良検査回路付き導電回路形成品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3764408A4 (en) * 2018-03-06 2021-05-05 Samsung Electronics Co., Ltd. ELECTRICAL ELEMENT SUBSTRATE AND ASSOCIATED MANUFACTURING PROCESS
WO2021094177A1 (fr) * 2019-11-15 2021-05-20 Aledia Procédé de fabrication d'un ensemble d'émetteurs de lumière
FR3103322A1 (fr) * 2019-11-15 2021-05-21 Aledia Procédé de fabrication d’un ensemble d’émetteurs de lumière
JP7526520B2 (ja) 2022-06-29 2024-08-01 晶呈科技股▲分▼有限公司 Led回路基板構造、ledテスト・パッケージ方法、及びled画素パッケージ
JP7535817B2 (ja) 2022-06-29 2024-08-19 晶呈科技股▲分▼有限公司 Led回路基板構造、ledテスト・パッケージ方法、及びled画素パッケージ
US12150242B2 (en) 2022-06-29 2024-11-19 Ingentec Corporation LED circuit board structure and LED testing and packaging method

Similar Documents

Publication Publication Date Title
US11349105B2 (en) Film attaching method, manufacturing method of display panel and display device
CN101471316B (zh) 电路基板及其制造方法、电路装置及其制造方法
US20190355644A1 (en) Insulated Gate Bipolar Transistor Module and Manufacturing Method Thereof
KR101541035B1 (ko) 절단에 따른 버를 방지하는 칩원판 및 이를 제조하는 방법
JP2014022465A (ja) 配線基板及びその製造方法
KR20150112112A (ko) 하이브리드 적층 구조를 갖는 반도체 소자 및 그 제조방법
CN104781927B (zh) 用于带沟槽和带芯片器件的盖帽、配有盖帽的器件、器件与有线元件的组装件和它们的制造方法
US9196554B2 (en) Electronic component, arrangement and method
US9860990B1 (en) Circuit board structure with chips embedded therein and manufacturing method thereof
CN102135244B (zh) 多发光二极管光源灯件
US20130229778A1 (en) Printed circuit board and method for manufacturing the same
JP2014072330A (ja) 個別実装基板の製造方法および集合金属ベース回路基板
JP2013106033A (ja) 半導体パッケージ及びその製造方法
US20130126082A1 (en) Metal copper clad laminate and method of manufacturing metal core printed circuit board using the same
KR102407430B1 (ko) 광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법
JP2021530098A (ja) 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ
JP2016157982A (ja) 配線基板及びその製造方法
KR20120116185A (ko) 유기 발광 표시 장치의 제조방법 및 그 제조방법에 사용되는 봉지시트
JP2015192095A (ja) Led発光装置及びled発光装置の製造方法
US10170401B2 (en) Integrated power module
JP6043604B2 (ja) 銅箔積層板の製造方法
US9655238B2 (en) Wiring board, method for manufacturing wiring board, and electronic device
TW201541587A (zh) 晶片封裝基板、晶片封裝結構及製作方法
JP2013110288A (ja) サイドビュー型発光装置及びその製造方法
US9349680B2 (en) Chip arrangement and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206