JPH09307024A - チップキャリア - Google Patents
チップキャリアInfo
- Publication number
- JPH09307024A JPH09307024A JP8122996A JP12299696A JPH09307024A JP H09307024 A JPH09307024 A JP H09307024A JP 8122996 A JP8122996 A JP 8122996A JP 12299696 A JP12299696 A JP 12299696A JP H09307024 A JPH09307024 A JP H09307024A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- inspection
- pad electrode
- chip carrier
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 チップキャリアにおいて、検査専用パッド電
極を底面に設けた場合、マザーボードの配線密度を低下
させる恐れがある。 【解決手段】 絶縁板２１の底面に凹部２３を設け、凹
部２３の中に絶縁板２１の底面より下には露出しないよ
うに検査専用パッド電極２４を形成する。このため、検
査専用パッド電極２４の位置に制限されることなくマザ
ーボード３８上の配線パターン４１を形成でき、マザー
ボード３８の配線密度を低下させることがない。
極を底面に設けた場合、マザーボードの配線密度を低下
させる恐れがある。 【解決手段】 絶縁板２１の底面に凹部２３を設け、凹
部２３の中に絶縁板２１の底面より下には露出しないよ
うに検査専用パッド電極２４を形成する。このため、検
査専用パッド電極２４の位置に制限されることなくマザ
ーボード３８上の配線パターン４１を形成でき、マザー
ボード３８の配線密度を低下させることがない。
Description
【０００１】
【発明の属する技術分野】本発明は、検査専用パッド電
極を備えるチップキャリアに関するものである。
極を備えるチップキャリアに関するものである。
【０００２】
【従来の技術】従来より、検査専用パッド電極を底面に
備え、端子電極を増加させることなく搭載する半導体チ
ップの電気的特性検査を容易に行えるチップキャリアが
採用されている。
備え、端子電極を増加させることなく搭載する半導体チ
ップの電気的特性検査を容易に行えるチップキャリアが
採用されている。
【０００３】以下、従来のチップキャリアについて図面
を参照しながら説明する。図４は従来のチップキャリア
の底面側から見た斜視図、図５は従来のチップキャリア
に実装した半導体チップの検査方法を示す断面図、図６
は従来のチップキャリアをマザーボードに実装した状態
を示す断面図である。
を参照しながら説明する。図４は従来のチップキャリア
の底面側から見た斜視図、図５は従来のチップキャリア
に実装した半導体チップの検査方法を示す断面図、図６
は従来のチップキャリアをマザーボードに実装した状態
を示す断面図である。
【０００４】図４、図５及び図６において、１は絶縁
板、２は絶縁板１の端部表面に形成された端子電極、３
は絶縁板１の底面に形成された検査専用パッド電極であ
る。検査専用パッド電極３は絶縁板１の底面に露出して
いる。
板、２は絶縁板１の端部表面に形成された端子電極、３
は絶縁板１の底面に形成された検査専用パッド電極であ
る。検査専用パッド電極３は絶縁板１の底面に露出して
いる。
【０００５】図５及び図６において、４は半導体チップ
であり、５は絶縁板１上に形成されたダイパッドであ
る。６はダイボンディング用ペーストであり、半導体チ
ップ４はダイボンディング用ペースト６によってダイパ
ッド５に接着される。７，８は半導体チップ４のパッド
電極、９，１０は絶縁板１上に形成された配線パターン
であり、配線パターン９は端子電極２と接続している。
１１，１２はボンディングワイヤーである。半導体チッ
プ４のパッド電極７はボンディングワイヤー１１によっ
て配線パターン９に接続される。半導体チップ４のパッ
ド電極８はボンディングワイヤー１２によって配線パタ
ーン１０に接続される。１３は封止樹脂である。半導体
チップ４、ダイパッド５、ダイボンディング用ペースト
６、パッド電極７，８、配線パターン９，１０、ボンデ
ィングワイヤー１１，１２、封止樹脂１３は絶縁板１の
上面にあるため、底面から見た斜視図である図４には図
示していない。
であり、５は絶縁板１上に形成されたダイパッドであ
る。６はダイボンディング用ペーストであり、半導体チ
ップ４はダイボンディング用ペースト６によってダイパ
ッド５に接着される。７，８は半導体チップ４のパッド
電極、９，１０は絶縁板１上に形成された配線パターン
であり、配線パターン９は端子電極２と接続している。
１１，１２はボンディングワイヤーである。半導体チッ
プ４のパッド電極７はボンディングワイヤー１１によっ
て配線パターン９に接続される。半導体チップ４のパッ
ド電極８はボンディングワイヤー１２によって配線パタ
ーン１０に接続される。１３は封止樹脂である。半導体
チップ４、ダイパッド５、ダイボンディング用ペースト
６、パッド電極７，８、配線パターン９，１０、ボンデ
ィングワイヤー１１，１２、封止樹脂１３は絶縁板１の
上面にあるため、底面から見た斜視図である図４には図
示していない。
【０００６】図４、図５及び図６において、１４は絶縁
板１に形成されたビアである。検査専用パッド電極３は
ビア１４、配線パターン１０、ボンディングワイヤー１
２を経由して半導体チップ４のパッド電極８に接続され
る。図５において、１５，１６は検査用プローブであ
る。図６において、１７は前記従来のチップキャリアを
実装するマザーボード、１８はマザーボード１７上に形
成されたランド電極、１９は半田であり、端子電極２と
ランド電極１８は半田１９によって接続されている。２
０はマザーボード１７上に形成された配線パターンであ
る。配線パターン２０は前記従来のチップキャリアをマ
ザーボード１７上の所定の位置に実装した場合に検査専
用パッド電極３と接触しない位置に形成されている。検
査用プローブ１５，１６、マザーボード１７、ランド電
極１８、半田１９、配線パターン２０は前記従来のチッ
プキャリアの動作を説明するために図示したものであっ
て、前記従来のチップキャリアを構成する要素ではな
い。
板１に形成されたビアである。検査専用パッド電極３は
ビア１４、配線パターン１０、ボンディングワイヤー１
２を経由して半導体チップ４のパッド電極８に接続され
る。図５において、１５，１６は検査用プローブであ
る。図６において、１７は前記従来のチップキャリアを
実装するマザーボード、１８はマザーボード１７上に形
成されたランド電極、１９は半田であり、端子電極２と
ランド電極１８は半田１９によって接続されている。２
０はマザーボード１７上に形成された配線パターンであ
る。配線パターン２０は前記従来のチップキャリアをマ
ザーボード１７上の所定の位置に実装した場合に検査専
用パッド電極３と接触しない位置に形成されている。検
査用プローブ１５，１６、マザーボード１７、ランド電
極１８、半田１９、配線パターン２０は前記従来のチッ
プキャリアの動作を説明するために図示したものであっ
て、前記従来のチップキャリアを構成する要素ではな
い。
【０００７】以上のように構成された前記従来のチップ
キャリアについて、以下その動作を説明する。
キャリアについて、以下その動作を説明する。
【０００８】まず図５に示すように、端子電極２及び検
査専用パッド電極３に検査用プローブ１５，１６の先端
を各々接触させ半導体チップ４を検査する。
査専用パッド電極３に検査用プローブ１５，１６の先端
を各々接触させ半導体チップ４を検査する。
【０００９】次に図６に示すように、端子電極２をマザ
ーボード１７上のランド電極１８に半田１９で接続す
る。このとき、配線パターン２０は検査専用パッド電極
３と接触しない位置に形成されているため、マザーボー
ド１７の動作に影響を与えない。
ーボード１７上のランド電極１８に半田１９で接続す
る。このとき、配線パターン２０は検査専用パッド電極
３と接触しない位置に形成されているため、マザーボー
ド１７の動作に影響を与えない。
【００１０】以上により、端子電極を増加させることな
く搭載する半導体チップの電気的特性検査を行うことが
できる。
く搭載する半導体チップの電気的特性検査を行うことが
できる。
【００１１】
【発明が解決しようとする課題】しかしながら前記従来
の構成においては、検査専用パッド電極３が絶縁板１の
底面に露出しているため、前記従来のチップキャリアを
マザーボード１７上の所定の位置に実装した場合に、配
線パターン２０を形成できる位置は検査専用パッド電極
３と接触しない領域に制限されるため、マザーボード１
７の配線密度を低下させるという課題があった。
の構成においては、検査専用パッド電極３が絶縁板１の
底面に露出しているため、前記従来のチップキャリアを
マザーボード１７上の所定の位置に実装した場合に、配
線パターン２０を形成できる位置は検査専用パッド電極
３と接触しない領域に制限されるため、マザーボード１
７の配線密度を低下させるという課題があった。
【００１２】本発明は、前記問題点を解決するものであ
って、マザーボードの配線密度を低下させることのない
検査専用パッドを設けたチップキャリアを提供すること
を目的とする。
って、マザーボードの配線密度を低下させることのない
検査専用パッドを設けたチップキャリアを提供すること
を目的とする。
【００１３】
【課題を解決するための手段】前記従来のような課題を
解決するために、本発明のチップキャリアは、絶縁板
と、前記絶縁板の底面に形成された少なくとも１個以上
の凹部と前記凹部の中に形成され前記絶縁基板の底面よ
り下に露出しない少なくとも１個以上の検査専用パッド
電極から構成されている。
解決するために、本発明のチップキャリアは、絶縁板
と、前記絶縁板の底面に形成された少なくとも１個以上
の凹部と前記凹部の中に形成され前記絶縁基板の底面よ
り下に露出しない少なくとも１個以上の検査専用パッド
電極から構成されている。
【００１４】
【発明の実施の形態】前記構成により、検査専用パッド
電極が絶縁板の底面より下には露出しないため、検査専
用パッド電極の位置に制限されることなくマザーボード
上の配線パターンを形成できる。このため、マザーボー
ドの配線密度を低下させることがない。
電極が絶縁板の底面より下には露出しないため、検査専
用パッド電極の位置に制限されることなくマザーボード
上の配線パターンを形成できる。このため、マザーボー
ドの配線密度を低下させることがない。
【００１５】以下、本発明の一実施形態について図面を
参照しながら説明する。図１は本発明の一実施形態にお
けるチップキャリアの底面側から見た斜視図、図２は本
発明の一実施形態のチップキャリアに実装した半導体チ
ップの検査方法を示す断面図、図３は本発明の一実施形
態のチップキャリアを印刷配線板に実装した状態を示す
断面図である。本実施形態のチップキャリアは、絶縁板
と、前記絶縁板の底面に形成された少なくとも１個以上
の凹部と前記凹部の中に形成され前記絶縁基板の底面よ
り下に露出しない少なくとも１個以上の検査専用パッド
電極から構成されているものである。
参照しながら説明する。図１は本発明の一実施形態にお
けるチップキャリアの底面側から見た斜視図、図２は本
発明の一実施形態のチップキャリアに実装した半導体チ
ップの検査方法を示す断面図、図３は本発明の一実施形
態のチップキャリアを印刷配線板に実装した状態を示す
断面図である。本実施形態のチップキャリアは、絶縁板
と、前記絶縁板の底面に形成された少なくとも１個以上
の凹部と前記凹部の中に形成され前記絶縁基板の底面よ
り下に露出しない少なくとも１個以上の検査専用パッド
電極から構成されているものである。
【００１６】図１、図２及び図３において、２１は絶縁
板、２２は絶縁板２１の端部表面に形成された端子電
極、２３は絶縁板２１の底面に形成された凹部、２４は
凹部２３の中に形成された検査専用パッド電極である。
検査専用パッド電極２４は絶縁板２１の底面より下には
露出しない。
板、２２は絶縁板２１の端部表面に形成された端子電
極、２３は絶縁板２１の底面に形成された凹部、２４は
凹部２３の中に形成された検査専用パッド電極である。
検査専用パッド電極２４は絶縁板２１の底面より下には
露出しない。
【００１７】図２及び図３において、２５は半導体チッ
プであり、２６は絶縁板２１上に形成されたダイパッド
である。２７はダイボンディング用ペーストであり、半
導体チップ２５はダイボンディング用ペースト２７によ
ってダイパッド２６に接着される。２８，２９は半導体
チップ２５のパッド電極、３０，３１は絶縁板２１上に
形成された配線パターンであり、配線パターン３０は端
子電極２２と接続している。３２，３３はボンディング
ワイヤーである。半導体チップ２５のパッド電極２８は
ボンディングワイヤー３２によって配線パターン３０に
接続される。半導体チップ２５のパッド電極２９はボン
ディングワイヤー３３によって配線パターン３１に接続
される。３４は封止樹脂である。半導体チップ２５、ダ
イパッド２６、ダイボンディング用ペースト２７、パッ
ド電極２８，２９、配線パターン３０，３１、ボンディ
ングワイヤー３２，３３、封止樹脂３４は絶縁板２１の
上面にあるため、底面から見た斜視図である図１には図
示していない。
プであり、２６は絶縁板２１上に形成されたダイパッド
である。２７はダイボンディング用ペーストであり、半
導体チップ２５はダイボンディング用ペースト２７によ
ってダイパッド２６に接着される。２８，２９は半導体
チップ２５のパッド電極、３０，３１は絶縁板２１上に
形成された配線パターンであり、配線パターン３０は端
子電極２２と接続している。３２，３３はボンディング
ワイヤーである。半導体チップ２５のパッド電極２８は
ボンディングワイヤー３２によって配線パターン３０に
接続される。半導体チップ２５のパッド電極２９はボン
ディングワイヤー３３によって配線パターン３１に接続
される。３４は封止樹脂である。半導体チップ２５、ダ
イパッド２６、ダイボンディング用ペースト２７、パッ
ド電極２８，２９、配線パターン３０，３１、ボンディ
ングワイヤー３２，３３、封止樹脂３４は絶縁板２１の
上面にあるため、底面から見た斜視図である図１には図
示していない。
【００１８】図２及び図３において、３５は絶縁板２１
に形成されたビアである。検査専用パッド電極２４はビ
ア３５、配線パターン３１、ボンディングワイヤー３３
を経由して半導体チップ２５のパッド電極２９に接続さ
れる。図２において、３６，３７は検査用プローブであ
る。図３において、３８は前記従来のチップキャリアを
実装するマザーボード、３９はマザーボード３８上に形
成されたランド電極、４０は半田であり、端子電極２２
とランド電極３９は半田４０によって接続されている。
４１はマザーボード３８上に形成された配線パターンで
ある。検査用プローブ３６，３７、マザーボード３８、
ランド電極３９、半田４０、配線パターン４１は本実施
形態におけるチップキャリアの動作を説明するために図
示したものであって、本実施形態におけるチップキャリ
アを構成する要素ではない。
に形成されたビアである。検査専用パッド電極２４はビ
ア３５、配線パターン３１、ボンディングワイヤー３３
を経由して半導体チップ２５のパッド電極２９に接続さ
れる。図２において、３６，３７は検査用プローブであ
る。図３において、３８は前記従来のチップキャリアを
実装するマザーボード、３９はマザーボード３８上に形
成されたランド電極、４０は半田であり、端子電極２２
とランド電極３９は半田４０によって接続されている。
４１はマザーボード３８上に形成された配線パターンで
ある。検査用プローブ３６，３７、マザーボード３８、
ランド電極３９、半田４０、配線パターン４１は本実施
形態におけるチップキャリアの動作を説明するために図
示したものであって、本実施形態におけるチップキャリ
アを構成する要素ではない。
【００１９】以上のように構成された前記本実施形態の
チップキャリアについて、以下その動作を説明する。
チップキャリアについて、以下その動作を説明する。
【００２０】まず図２に示すように、端子電極２２及び
検査専用パッド電極２４に検査用プローブ３６，３７の
先端を各々接触させ半導体チップ２５を検査する。
検査専用パッド電極２４に検査用プローブ３６，３７の
先端を各々接触させ半導体チップ２５を検査する。
【００２１】次に図３に示すように、端子電極２２をマ
ザーボード３８上のランド電極３９に半田４０で接続す
る。このとき、検査専用パッド電極２４は凹部２３の中
に形成され絶縁板２１の底面より下には露出しないた
め、配線パターン４１は検査専用パッド電極２４と絶縁
されており、マザーボード３８の動作に影響を与えるこ
とはない。
ザーボード３８上のランド電極３９に半田４０で接続す
る。このとき、検査専用パッド電極２４は凹部２３の中
に形成され絶縁板２１の底面より下には露出しないた
め、配線パターン４１は検査専用パッド電極２４と絶縁
されており、マザーボード３８の動作に影響を与えるこ
とはない。
【００２２】以上のように本実施形態によれば、検査専
用パッド電極２４が凹部２３の中に形成され絶縁板２１
の底面より下には露出しないため、検査専用パッド電極
２４の位置に制限されることなくマザーボード３８上の
配線パターン４１を形成できる。このため、マザーボー
ド３８の配線密度を低下させることがない。なお、本実
施形態では凹部２３の中に形成する検査専用パッド電極
２４の個数を１個としたが、これに代えて凹部２３の中
に形成する検査専用パッド電極２４の個数を２個以上と
してもよい。また、本実施形態では凹部２３の個数を３
個としたが、これに代えて凹部２３の個数を２個以下も
しくは４個以上としてもよい。
用パッド電極２４が凹部２３の中に形成され絶縁板２１
の底面より下には露出しないため、検査専用パッド電極
２４の位置に制限されることなくマザーボード３８上の
配線パターン４１を形成できる。このため、マザーボー
ド３８の配線密度を低下させることがない。なお、本実
施形態では凹部２３の中に形成する検査専用パッド電極
２４の個数を１個としたが、これに代えて凹部２３の中
に形成する検査専用パッド電極２４の個数を２個以上と
してもよい。また、本実施形態では凹部２３の個数を３
個としたが、これに代えて凹部２３の個数を２個以下も
しくは４個以上としてもよい。
【００２３】
【発明の効果】本発明のチップキャリアでは、検査専用
パッド電極が凹部の中に形成され絶縁板の底面より下に
は露出しないため、前記検査専用パッド電極の位置に制
限されることなくマザーボード上の配線パターンを形成
できる。このため、前記マザーボードの配線密度を低下
させることなく前記チップキャリアに実装する半導体の
検査を行うことができる。
パッド電極が凹部の中に形成され絶縁板の底面より下に
は露出しないため、前記検査専用パッド電極の位置に制
限されることなくマザーボード上の配線パターンを形成
できる。このため、前記マザーボードの配線密度を低下
させることなく前記チップキャリアに実装する半導体の
検査を行うことができる。
【図１】本発明の一実施形態のチップキャリアを示す斜
視図
視図
【図２】本発明の一実施形態のチップキャリアに実装し
た半導体チップの検査方法を示す断面図
た半導体チップの検査方法を示す断面図
【図３】本発明の一実施形態のチップキャリアをマザー
ボードに実装した状態を示す断面図
ボードに実装した状態を示す断面図
【図４】従来のチップキャリアを示す斜視図
【図５】従来のチップキャリアに実装した半導体チップ
の検査方法を示す断面図
の検査方法を示す断面図
【図６】従来のチップキャリアをマザーボードに実装し
た状態を示す断面図
た状態を示す断面図
１ 絶縁板 ２ 端子電極 ３ 検査専用パッド電極 ４ 半導体チップ ５ ダイパッド ６ ダイボンディング用ペースト ７ パッド電極 ８ パッド電極 ９ 配線パターン １０ 配線パターン １１ ボンディングワイヤー １２ ボンディングワイヤー １３ 封止樹脂 １４ ビア １５ 検査用プローブ １６ 検査用プローブ １７ マザーボード １８ ランド電極 １９ 半田 ２０ 配線パターン ２１ 絶縁板 ２２ 端子電極 ２３ 凹部 ２４ 検査専用パッド電極 ２５ 半導体チップ ２６ ダイパッド ２７ ダイボンディング用ペースト ２８ パッド電極 ２９ パッド電極 ３０ 配線パターン ３１ 配線パターン ３２ ボンディングワイヤー ３３ ボンディングワイヤー ３４ 封止樹脂 ３５ ビア ３６ 検査用プローブ ３７ 検査用プローブ ３８ マザーボード ３９ ランド電極 ４０ 半田 ４１ 配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 植田 賢治 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (1)
- 【請求項１】 絶縁板と、前記絶縁板の底面に形成され
た少なくとも１個以上の凹部と前記凹部の中に形成され
前記絶縁板の底面より下に露出しない少なくとも１個以
上の検査専用パッド電極を備えるチップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8122996A JPH09307024A (ja) | 1996-05-17 | 1996-05-17 | チップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8122996A JPH09307024A (ja) | 1996-05-17 | 1996-05-17 | チップキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09307024A true JPH09307024A (ja) | 1997-11-28 |
Family
ID=14849705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8122996A Pending JPH09307024A (ja) | 1996-05-17 | 1996-05-17 | チップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09307024A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278374A (ja) * | 2005-03-28 | 2006-10-12 | Sony Corp | 半導体装置及びその実装構造 |
| US7652383B2 (en) | 2004-12-28 | 2010-01-26 | Samsung Electronics Co., Ltd. | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module |
| JP2012023229A (ja) * | 2010-07-15 | 2012-02-02 | Mitsubishi Electric Corp | 半導体素子の特性測定方法および半導体装置の製造方法 |
-
1996
- 1996-05-17 JP JP8122996A patent/JPH09307024A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7652383B2 (en) | 2004-12-28 | 2010-01-26 | Samsung Electronics Co., Ltd. | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module |
| JP2006278374A (ja) * | 2005-03-28 | 2006-10-12 | Sony Corp | 半導体装置及びその実装構造 |
| JP4539396B2 (ja) * | 2005-03-28 | 2010-09-08 | ソニー株式会社 | 半導体装置の実装構造 |
| JP2012023229A (ja) * | 2010-07-15 | 2012-02-02 | Mitsubishi Electric Corp | 半導体素子の特性測定方法および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005010147A (ja) | 検査機能付きモジュール及びその検査方法。 | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| JP3604233B2 (ja) | 検査用ヘッド | |
| JPH09307024A (ja) | チップキャリア | |
| JPH1117058A (ja) | Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 | |
| JPS6221016Y2 (ja) | ||
| JPH08250620A (ja) | 半導体装置 | |
| JPH06349914A (ja) | 基 板 | |
| JPH09191169A (ja) | 印刷配線板 | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JP2924847B2 (ja) | 半導体パッケージ | |
| JPH10209235A (ja) | 半導体集積回路装置およびその解析方法 | |
| JP3978142B2 (ja) | 検査用基板 | |
| JPH01319956A (ja) | 半導体集積回路 | |
| JPH11330320A (ja) | Ｉｃソケット装置 | |
| JPS60759A (ja) | 半導体素子キヤリア | |
| JPH0282595A (ja) | 印刷回路基板の形成方法 | |
| JPH103973A (ja) | Ｃｓｐソケット構造 | |
| JP2001284486A (ja) | プリント配線板および電子機器 | |
| JPH09307210A (ja) | チップオンボード型半導体装置 | |
| JP2002162417A (ja) | 電気検査治具 | |
| JPS61170090A (ja) | 印刷配線板 | |
| JPH07106375A (ja) | 半導体装置のｔａｂテープ | |
| JPH10335396A (ja) | Ｂｇａパッケージ搭載のプリント基板およびその検査方法 | |
| JPH01187937A (ja) | キヤリア・テープ |