JPH1117057A - 検査パッド付きｂｇａ型半導体装置 - Google Patents
検査パッド付きｂｇａ型半導体装置Info
- Publication number
- JPH1117057A JPH1117057A JP9169771A JP16977197A JPH1117057A JP H1117057 A JPH1117057 A JP H1117057A JP 9169771 A JP9169771 A JP 9169771A JP 16977197 A JP16977197 A JP 16977197A JP H1117057 A JPH1117057 A JP H1117057A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- printed circuit
- circuit board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000007689 inspection Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000000523 sample Substances 0.000 claims abstract description 12
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 15
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡ型半導体装置は、外部電極パッドが半
導体装置の裏面に形成されているため、半導体装置をプ
リント基板に実装したときには、外部電極パッドを利用
しての特性検査ができない。 【解決手段】 基板２の表面と裏面のそれぞれに形成さ
れた配線３，５と、各配線を相互に電気接続するために
前記基板に設けられたスルーホール８と、基板２の表面
に搭載されたＩＣチップ９と、基板２の裏面の配線５に
よって格子状に配列形成された外部電極パッド６と、基
板２の表面の配線３の一部で構成される検査パッド４と
を備える。半導体装置をプリント基板に実装した状態で
も半導体装置の上側から検査パッド４に対してテスタの
プローブを接触させての特性検査が可能となる。プリン
ト基板に検査パッドを配設する必要がなく、実装した半
導体装置に近接して他の半導体装置を実装することが可
能となり、プリント基板の実装効率が向上される。
導体装置の裏面に形成されているため、半導体装置をプ
リント基板に実装したときには、外部電極パッドを利用
しての特性検査ができない。 【解決手段】 基板２の表面と裏面のそれぞれに形成さ
れた配線３，５と、各配線を相互に電気接続するために
前記基板に設けられたスルーホール８と、基板２の表面
に搭載されたＩＣチップ９と、基板２の裏面の配線５に
よって格子状に配列形成された外部電極パッド６と、基
板２の表面の配線３の一部で構成される検査パッド４と
を備える。半導体装置をプリント基板に実装した状態で
も半導体装置の上側から検査パッド４に対してテスタの
プローブを接触させての特性検査が可能となる。プリン
ト基板に検査パッドを配設する必要がなく、実装した半
導体装置に近接して他の半導体装置を実装することが可
能となり、プリント基板の実装効率が向上される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（Ball Gri
d Array ）型半導体装置に関し、特に検査パッドを有す
る半導体装置に関する。
d Array ）型半導体装置に関し、特に検査パッドを有す
る半導体装置に関する。
【０００２】
【従来の技術】半導体装置、特にＩＣチップが樹脂やセ
ラミックで封止された半導体装置では、半導体装置をプ
リント基板に実装する前に半導体装置の電気的特性を検
査するための検査パッドが設けられる。従来、この種の
ＢＧＡ型半導体装置として、例えば特開平８−７５５４
号公報に示されるものがある。図４は、このＢＧＡ型半
導体装置１’の一例の断面図である。半導体装置の基板
２の表面及び裏面にはそれぞれ所要パターンの配線３，
５が形成されており、表裏面の各配線はスルーホール８
により相互に電気接続されている。前記基板２の表面に
はＩＣチップ９が搭載され、ＩＣチップ９の電極パッド
と配線パターンとはボンデイングワイヤ１０により接続
され、かつ前記ＩＣチップ９及びボンデイングワイヤ１
０はモールド樹脂１１により封止されている。また、前
記基板２の裏面の配線５の一部は外部電極パッド６とし
て格子状に配列形成されており、各パッド６には半田バ
ンプ７が形成されている。そして、前記配線５の他の一
部を利用して前記半田バンプ７に隣接する位置に検査パ
ッド４Ａが形成されている。
ラミックで封止された半導体装置では、半導体装置をプ
リント基板に実装する前に半導体装置の電気的特性を検
査するための検査パッドが設けられる。従来、この種の
ＢＧＡ型半導体装置として、例えば特開平８−７５５４
号公報に示されるものがある。図４は、このＢＧＡ型半
導体装置１’の一例の断面図である。半導体装置の基板
２の表面及び裏面にはそれぞれ所要パターンの配線３，
５が形成されており、表裏面の各配線はスルーホール８
により相互に電気接続されている。前記基板２の表面に
はＩＣチップ９が搭載され、ＩＣチップ９の電極パッド
と配線パターンとはボンデイングワイヤ１０により接続
され、かつ前記ＩＣチップ９及びボンデイングワイヤ１
０はモールド樹脂１１により封止されている。また、前
記基板２の裏面の配線５の一部は外部電極パッド６とし
て格子状に配列形成されており、各パッド６には半田バ
ンプ７が形成されている。そして、前記配線５の他の一
部を利用して前記半田バンプ７に隣接する位置に検査パ
ッド４Ａが形成されている。
【０００３】したがって、この構造では、ＢＧＡ型半導
体装置１を単体検査する場合には、基板２の裏面側に露
呈されている検査パッド４Ａに検査装置（テスタ）のプ
ローブを接触させ、テスタを通して半導体装置に通電を
行うことで検査が実現できる。しかしながら、この半導
体装置１’では、図５に示すように、プリント基板２１
に実装する際には、基板２の裏面側をプリント基板２１
の表面に対向させ、半田バンプ７を利用してプリント基
板２１に接続する構成とされるため、実装した後には検
査パッド４Ａが基板２の裏面側に隠れることになり、テ
スタのプローブを検査パッドに接触させることが困難と
なり、実質的な検査は困難になる。
体装置１を単体検査する場合には、基板２の裏面側に露
呈されている検査パッド４Ａに検査装置（テスタ）のプ
ローブを接触させ、テスタを通して半導体装置に通電を
行うことで検査が実現できる。しかしながら、この半導
体装置１’では、図５に示すように、プリント基板２１
に実装する際には、基板２の裏面側をプリント基板２１
の表面に対向させ、半田バンプ７を利用してプリント基
板２１に接続する構成とされるため、実装した後には検
査パッド４Ａが基板２の裏面側に隠れることになり、テ
スタのプローブを検査パッドに接触させることが困難と
なり、実質的な検査は困難になる。
【０００４】そこで、従来では、図５に示すように、半
導体装置を実装するプリント基板２１に、実装した半導
体装置１’に隠されることがない領域に検査パッド２３
を配設することが提案されており、この検査パッド２３
に対してテスタのプローブ２２を接触させることで、半
導体装置１’をプリント基板２１に実装した状態での検
査を可能としている。
導体装置を実装するプリント基板２１に、実装した半導
体装置１’に隠されることがない領域に検査パッド２３
を配設することが提案されており、この検査パッド２３
に対してテスタのプローブ２２を接触させることで、半
導体装置１’をプリント基板２１に実装した状態での検
査を可能としている。
【０００５】
【発明が解決しようとする課題】しかしながら、この提
案されている構成では、プリント基板２１に検査パッド
２３を配設するためのスペースを確保しなければならな
いため、プリント基板における半導体装置の実装効率が
低下される原因となっている。
案されている構成では、プリント基板２１に検査パッド
２３を配設するためのスペースを確保しなければならな
いため、プリント基板における半導体装置の実装効率が
低下される原因となっている。
【０００６】本発明の目的は、プリント基板における実
装効率を低下させることなく、当該プリント基板に実装
した状態でも特性検査を可能にしたＢＧＡ型半導体装置
を提供することにある。
装効率を低下させることなく、当該プリント基板に実装
した状態でも特性検査を可能にしたＢＧＡ型半導体装置
を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、基板の表面上
にＩＣチップが搭載され、前記基板の裏面に前記ＩＣチ
ップに電気接続される複数個の外部電極パッドが配列形
成されているＢＧＡ型半導体装置において、前記基板の
表面に前記ＩＣチップに電気接続される検査パッドが配
設され、この検査パッドに対してテスト用のプローブが
接触可能に構成されていることを特徴とする。例えば、
基板の表面と裏面のそれぞれに形成された配線と、前記
各配線を相互に電気接続するために前記基板に設けられ
たスルーホールと、前記基板の表面に搭載されたＩＣチ
ップと、前記ＩＣチップを前記基板表面の配線に電気接
続する手段と、前記基板裏面の配線によって格子状に配
列形成された外部電極パッドと、前記基板表面の配線の
一部で構成される検査パッドとを備える構成とされる。
にＩＣチップが搭載され、前記基板の裏面に前記ＩＣチ
ップに電気接続される複数個の外部電極パッドが配列形
成されているＢＧＡ型半導体装置において、前記基板の
表面に前記ＩＣチップに電気接続される検査パッドが配
設され、この検査パッドに対してテスト用のプローブが
接触可能に構成されていることを特徴とする。例えば、
基板の表面と裏面のそれぞれに形成された配線と、前記
各配線を相互に電気接続するために前記基板に設けられ
たスルーホールと、前記基板の表面に搭載されたＩＣチ
ップと、前記ＩＣチップを前記基板表面の配線に電気接
続する手段と、前記基板裏面の配線によって格子状に配
列形成された外部電極パッドと、前記基板表面の配線の
一部で構成される検査パッドとを備える構成とされる。
【０００８】本発明のＢＧＡ型半導体装置では、検査パ
ッドが半導体装置の表面に配設されているため、半導体
装置を実装した状態でも半導体装置の上側からテスタの
プローブを接触させての特性検査が可能とされるため、
半導体装置を実装するプリント基板に検査パッドを配設
する必要がなく、実装した半導体装置に近接して他の半
導体装置を実装することが可能となり、プリント基板の
実装効率が向上される。
ッドが半導体装置の表面に配設されているため、半導体
装置を実装した状態でも半導体装置の上側からテスタの
プローブを接触させての特性検査が可能とされるため、
半導体装置を実装するプリント基板に検査パッドを配設
する必要がなく、実装した半導体装置に近接して他の半
導体装置を実装することが可能となり、プリント基板の
実装効率が向上される。
【０００９】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１（ａ）及び（ｂ）は、本発明の
ＢＧＡ型半導体装置１の一実施形態の一部を破断した上
面図とそのＡＡ線断面図である。セラミック等の絶縁性
の基板２の表面には所要パターンの配線３が形成され、
ているが、基板２の周辺部には前記配線３の一部によっ
て多数個の検査パッド４として形成されている。また、
前記基板２の裏面には配線５により多数個の外部電極パ
ッド６が格子状に配列形成されており、その表面には半
田バンプ７が形成されている。そして、前記基板２の表
面と裏面の各配線３，５は、基板２を厚さ方向に貫通す
るスルーホール８によって相互に電気接続されている。
また、前記基板２の表面上には、ＩＣチップ９が搭載さ
れ、ボンデイングワイヤ１０にて前記配線３に電気接続
されるとともに、これらＩＣチップ９とボンディングワ
イヤ１０を含む領域はモールド樹脂１１によって封止さ
れている。
参照して説明する。図１（ａ）及び（ｂ）は、本発明の
ＢＧＡ型半導体装置１の一実施形態の一部を破断した上
面図とそのＡＡ線断面図である。セラミック等の絶縁性
の基板２の表面には所要パターンの配線３が形成され、
ているが、基板２の周辺部には前記配線３の一部によっ
て多数個の検査パッド４として形成されている。また、
前記基板２の裏面には配線５により多数個の外部電極パ
ッド６が格子状に配列形成されており、その表面には半
田バンプ７が形成されている。そして、前記基板２の表
面と裏面の各配線３，５は、基板２を厚さ方向に貫通す
るスルーホール８によって相互に電気接続されている。
また、前記基板２の表面上には、ＩＣチップ９が搭載さ
れ、ボンデイングワイヤ１０にて前記配線３に電気接続
されるとともに、これらＩＣチップ９とボンディングワ
イヤ１０を含む領域はモールド樹脂１１によって封止さ
れている。
【００１０】図２は図１のＢＧＡ型半導体装置１の要部
の拡大断面図である。基板２の表面及び裏面にそれぞれ
形成された配線３，５は、基板２を貫通するスルーホー
ル８によって相互に電気接続されており、かつ前記基板
２の表面と裏面にはそれぞれソルダレジスト１２，１３
が形成され、このソルダレジスト１２，１３によって前
記各配線３，５は被覆され、保護されている。そして、
このソルダレジスト１２，１３を部分的に除去して下層
の前記各配線３，５の一部を露呈させることで、前記し
た各パッド４，６を形成しており、特に基板２の裏面で
はこのパッド６を外部電極パッドとして前記半田バンプ
７を形成している。一方、前記基板２の表面では単にソ
ルダレジスト１２を除去した部分を露呈させてパッド４
を形成しており、このパッドを検査パッドとして構成し
ている。したがって、検査パッド４を形成するために特
別な工程が必要とされることはない。ここで、前記検査
パッド４は、基板２の裏面に形成した外部電極パッド６
に対応して同一ピッチの格子状に配列形成されている。
の拡大断面図である。基板２の表面及び裏面にそれぞれ
形成された配線３，５は、基板２を貫通するスルーホー
ル８によって相互に電気接続されており、かつ前記基板
２の表面と裏面にはそれぞれソルダレジスト１２，１３
が形成され、このソルダレジスト１２，１３によって前
記各配線３，５は被覆され、保護されている。そして、
このソルダレジスト１２，１３を部分的に除去して下層
の前記各配線３，５の一部を露呈させることで、前記し
た各パッド４，６を形成しており、特に基板２の裏面で
はこのパッド６を外部電極パッドとして前記半田バンプ
７を形成している。一方、前記基板２の表面では単にソ
ルダレジスト１２を除去した部分を露呈させてパッド４
を形成しており、このパッドを検査パッドとして構成し
ている。したがって、検査パッド４を形成するために特
別な工程が必要とされることはない。ここで、前記検査
パッド４は、基板２の裏面に形成した外部電極パッド６
に対応して同一ピッチの格子状に配列形成されている。
【００１１】このように構成された、ＢＧＡ型半導体装
置１は、図３に示すように、プリント基板２１に実装す
る際には、これまでと同様に基板２の裏面に配設されて
いる半田バンプ７を利用したフェースダウンボンディン
グ法によって、プリント基板２１の表面に形成されてい
る図外の配線に接続することで、機械的及び電気的な実
装が実現される。そして、この実装された状態では、基
板２の表面に形成されている検査パッド４に対して図外
のテスタのプローブ２２を接触させ、テスタを通して通
電を行うことにより半導体装置１の特性検査を行なうこ
とができる。この場合、検査パッド４においては、図２
に示した基板２の表面のソルダレジスト１２の除去部分
にプローブ２２を当接することで、この部分に露呈され
ている配線３にプルーブが接触されて電気接続されるこ
とは言うまでもない。
置１は、図３に示すように、プリント基板２１に実装す
る際には、これまでと同様に基板２の裏面に配設されて
いる半田バンプ７を利用したフェースダウンボンディン
グ法によって、プリント基板２１の表面に形成されてい
る図外の配線に接続することで、機械的及び電気的な実
装が実現される。そして、この実装された状態では、基
板２の表面に形成されている検査パッド４に対して図外
のテスタのプローブ２２を接触させ、テスタを通して通
電を行うことにより半導体装置１の特性検査を行なうこ
とができる。この場合、検査パッド４においては、図２
に示した基板２の表面のソルダレジスト１２の除去部分
にプローブ２２を当接することで、この部分に露呈され
ている配線３にプルーブが接触されて電気接続されるこ
とは言うまでもない。
【００１２】したがって、プリント基板２１に検査パッ
ドを設けなくとも実装した半導体装置１の特性検査が可
能となり、図３に示すように、プリント基板２１に複数
個の半導体装置を実装する場合に、隣接される他の半導
体装置１Ａを近接配置することが可能となり、プリント
基板２１における半導体装置の実装効率を高めることが
可能となる。また、この実施形態のように、検査パッド
４を半田バンプ７を形成した外部電極パッド６と同一ピ
ッチの格子状に形成していることで、テスタのプローブ
２２は前記検査パッド４のみならず、半導体装置の上下
を逆向きにしたときに外部電極パッド（半田ハンプ）６
に接触が可能であり、かつまたプリント基板２１に形成
した実装用の配線パターンにも接触可能であるために、
実装前の半導体装置１の外部電極パッド６やプリント基
板２１の配線にそれぞれプローブ２２を接触させて、こ
れらの試験を行うことも可能となり、テスタの汎用性を
高めることができる。
ドを設けなくとも実装した半導体装置１の特性検査が可
能となり、図３に示すように、プリント基板２１に複数
個の半導体装置を実装する場合に、隣接される他の半導
体装置１Ａを近接配置することが可能となり、プリント
基板２１における半導体装置の実装効率を高めることが
可能となる。また、この実施形態のように、検査パッド
４を半田バンプ７を形成した外部電極パッド６と同一ピ
ッチの格子状に形成していることで、テスタのプローブ
２２は前記検査パッド４のみならず、半導体装置の上下
を逆向きにしたときに外部電極パッド（半田ハンプ）６
に接触が可能であり、かつまたプリント基板２１に形成
した実装用の配線パターンにも接触可能であるために、
実装前の半導体装置１の外部電極パッド６やプリント基
板２１の配線にそれぞれプローブ２２を接触させて、こ
れらの試験を行うことも可能となり、テスタの汎用性を
高めることができる。
【００１３】
【発明の効果】以上説明したように本発明は、半導体装
置の表面に検査パッドが設けられているので、半導体装
置をプリント基板に実装した状態で半導体装置の検査が
実行できるため、プリント基板に検査パッドを設ける必
要がなく、本発明のＢＧＡ型半導体装置を実装するプリ
ント基板の実装効率を向上することができる。また、検
査パッドは、基板表面の配線を覆う絶縁膜の一部を除去
し、その部分に配線を露呈させる構成とすることによ
り、検査パッドを形成するために特別な工程は不要とな
り、容易に製造することが可能となる。また、検査パッ
ドを外部電極パッドと同じ格子状に形成することによ
り、テスタのプローブの汎用性を高めることが可能とな
る。。
置の表面に検査パッドが設けられているので、半導体装
置をプリント基板に実装した状態で半導体装置の検査が
実行できるため、プリント基板に検査パッドを設ける必
要がなく、本発明のＢＧＡ型半導体装置を実装するプリ
ント基板の実装効率を向上することができる。また、検
査パッドは、基板表面の配線を覆う絶縁膜の一部を除去
し、その部分に配線を露呈させる構成とすることによ
り、検査パッドを形成するために特別な工程は不要とな
り、容易に製造することが可能となる。また、検査パッ
ドを外部電極パッドと同じ格子状に形成することによ
り、テスタのプローブの汎用性を高めることが可能とな
る。。
【図１】本発明の実施形態の一部を破断した上面図と、
そのＡＡ線断面図である。
そのＡＡ線断面図である。
【図２】図１の要部の拡大断面図である。
【図３】図１の半導体装置を実装した状態での試験方法
を説明するための図である。
を説明するための図である。
【図４】従来の半導体装置の一例の断面図である。
【図５】従来の半導体装置を実装した状態での試験方法
を説明するための図である。
を説明するための図である。
１ ＢＧＡ型半導体装置 ２ 基板 ３，５ 配線 ４ 検査パッド ６ 外部接続パッド ７ 半田バンプ ８ スルーホール ９ ＩＣチップ １１ モールド樹脂 １２，１３ ソルダレジスト ２１ プリント基板 ２２ プローブ
Claims (4)
- 【請求項１】 基板の表面上にＩＣチップが搭載され、
前記基板の裏面に前記ＩＣチップに電気接続される複数
個の外部電極パッドが配列形成されているＢＧＡ型半導
体装置において、前記基板の表面に前記ＩＣチップに電
気接続される検査パッドが配設され、この検査パッドに
対してテスト用のプローブが接触可能に構成されている
ことを特徴とする検査パッド付きＢＧＡ型半導体装置。 - 【請求項２】 基板の表面と裏面のそれぞれに形成され
た配線と、前記各配線を相互に電気接続するために前記
基板に設けられたスルーホールと、前記基板の表面に搭
載されたＩＣチップと、前記ＩＣチップを前記基板表面
の配線に電気接続する手段と、前記基板裏面の配線によ
って格子状に配列形成された外部電極パッドと、前記基
板表面の配線の一部で構成される検査パッドとを備える
ことを特徴とする検査パッド付きＢＧＡ型半導体装置。 - 【請求項３】 前記基板の表面及び裏面の配線は絶縁膜
によって被覆され、この被覆が除去された箇所において
前記各配線が露呈され、この露呈された配線部分によっ
て前記外部電極パッドと検査パッドが形成される請求項
２に記載の検査パッド付きＢＧＡ型半導体装置。 - 【請求項４】 前記検査パッドは、前記基板の表面の周
辺領域に配列形成され、かつ前記外部電極パッドと同じ
格子状に配列形成されている請求項３に記載の検査パッ
ド付きＢＧＡ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9169771A JPH1117057A (ja) | 1997-06-26 | 1997-06-26 | 検査パッド付きｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9169771A JPH1117057A (ja) | 1997-06-26 | 1997-06-26 | 検査パッド付きｂｇａ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117057A true JPH1117057A (ja) | 1999-01-22 |
Family
ID=15892564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9169771A Pending JPH1117057A (ja) | 1997-06-26 | 1997-06-26 | 検査パッド付きｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1117057A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008164623A (ja) * | 2008-01-25 | 2008-07-17 | Elpida Memory Inc | 半導体装置 |
| JP2008251608A (ja) * | 2007-03-29 | 2008-10-16 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2016514367A (ja) * | 2013-03-01 | 2016-05-19 | クアルコム，インコーポレイテッド | ファインピッチトレース上にテスト用パッドを有するパッケージ基板 |
-
1997
- 1997-06-26 JP JP9169771A patent/JPH1117057A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251608A (ja) * | 2007-03-29 | 2008-10-16 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| US7932517B2 (en) | 2007-03-29 | 2011-04-26 | Casio Computer Co., Ltd. | Semiconductor device comprising circuit substrate with inspection connection pads and manufacturing method thereof |
| JP2008164623A (ja) * | 2008-01-25 | 2008-07-17 | Elpida Memory Inc | 半導体装置 |
| JP2016514367A (ja) * | 2013-03-01 | 2016-05-19 | クアルコム，インコーポレイテッド | ファインピッチトレース上にテスト用パッドを有するパッケージ基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6870276B1 (en) | Apparatus for supporting microelectronic substrates | |
| KR100843202B1 (ko) | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 | |
| US6144090A (en) | Ball grid array package having electrodes on peripheral side surfaces of a package board | |
| US6946860B2 (en) | Modularized probe head | |
| EP0681186A2 (en) | Method for probing a semiconductor wafer | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| JP2010153901A (ja) | ボンディングパッドを有する半導体装置及びその形成方法 | |
| JP3063687B2 (ja) | マルチチップモジュール | |
| JPH1074800A (ja) | 半導体装置の実装構造、実装用基板および実装状 態の検査方法 | |
| JP3459765B2 (ja) | 実装検査システム | |
| JP3927783B2 (ja) | 半導体部品 | |
| TWI404938B (zh) | 探針卡 | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| JP2010021362A (ja) | 半導体装置の製造方法 | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| JPH1117058A (ja) | Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| KR20080000879A (ko) | 비지에이 반도체 칩 패키지 및 이의 검사 방법 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JP4539396B2 (ja) | 半導体装置の実装構造 | |
| JP2004311535A (ja) | チップサイズパッケージ半導体装置 | |
| JP3485424B2 (ja) | Ｉｃパッケージ | |
| JP3895465B2 (ja) | 基板の実装方法、基板の実装構造 | |
| JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
| JPH09211073A (ja) | フリップチップ接続基板の検査装置 |