[go: up one dir, main page]

CN116825920A - 一种垂直结构的led芯片及其制备方法 - Google Patents

一种垂直结构的led芯片及其制备方法 Download PDF

Info

Publication number
CN116825920A
CN116825920A CN202311045067.2A CN202311045067A CN116825920A CN 116825920 A CN116825920 A CN 116825920A CN 202311045067 A CN202311045067 A CN 202311045067A CN 116825920 A CN116825920 A CN 116825920A
Authority
CN
China
Prior art keywords
layer
electrode
material layer
gallium nitride
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311045067.2A
Other languages
English (en)
Inventor
李国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heyuan Choicore Photoelectric Technology Co ltd
Original Assignee
Heyuan Choicore Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heyuan Choicore Photoelectric Technology Co ltd filed Critical Heyuan Choicore Photoelectric Technology Co ltd
Priority to CN202311045067.2A priority Critical patent/CN116825920A/zh
Publication of CN116825920A publication Critical patent/CN116825920A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

本申请实施例属于LED芯片技术领域，涉及一种垂直结构的LED芯片，包括导电衬底、外延结构层、P电极与二维材料层；外延结构层设于导电衬底上，外延结构层包括P型氮化镓材料层；P电极设于外延结构层上，P电极与P型氮化镓材料层形成欧姆接触；二维材料层设于外延结构层上，二维材料层通过范德华力作用与P型氮化镓材料层形成异质结构。本申请还涉及一种LED芯片的制备方法。本申请提供的技术方案能够减小LED器件的尺寸且提高LED器件的发光功率。

Description

一种垂直结构的LED芯片及其制备方法
技术领域
本申请涉及LED芯片技术领域，更具体地，涉及一种垂直结构的LED芯片以及一种LED芯片的制备方法。
背景技术
随着LED照明市场份额的不断扩大，对于LED的应用场景也越来越广阔，随着可见光通信技术的逐渐发展，LED因为具备优异的光电性能以及高速明灭闪烁的半导体器件物理特性，而被认为是可见光通信(VLC)系统的理想光源。
为了提升整个通信系统的通信速率以及通话质量，会通过提升LED的调制带宽的方式，目前常用的提升LED的调制带宽会采用减小LED器件尺寸的方法，但是减小LED器件的尺寸会导致LED的发光功率下降，使LED器件无法同时提高通信质量与提高发光功率。
发明内容
本申请实施例所要解决的技术问题是现有的LED器件无法同时提高通信质量与提高发光功率。
为了解决上述技术问题，本申请实施例提供一种垂直结构的LED芯片，采用了如下所述的技术方案：
一种垂直结构的LED芯片，包括导电衬底、外延结构层、P电极与二维材料层；
所述外延结构层设于所述导电衬底上，所述外延结构层包括P型氮化镓材料层；
所述P电极设于所述外延结构层上，所述P电极与所述P型氮化镓材料层形成欧姆接触；
所述二维材料层设于所述外延结构层上，所述二维材料层通过范德华力作用与所述P型氮化镓材料层形成异质结构。
进一步的，所述LED芯片还包括N电极，所述外延结构层朝向所述导电衬底的一侧形成N电极台阶，所述N电极设于所述N电极台阶内。
进一步的，所述外延结构层还包括N型氮化镓材料层与多量子阱层；
所述N型氮化镓材料层设于所述导电衬底上；
所述多量子阱层设于所述N型氮化镓材料层上；
所述P型氮化镓材料层设于所述多量子阱层上。
进一步的，所述多量子阱层包括至少一层I nGaN/GaN组合层，所述I nGaN/GaN组合层由位于下方的I nGaN阱层与位于上方的GaN阱层相互连接组成。
进一步的，所述LED芯片还包括缓冲层，所述缓冲层设于所述导电衬底与所述N型氮化镓材料层之间。
进一步的，所述导电衬底的材料选自Si、I TO、Si、GaN、Si N、Si C的其中一种；
和/或，所述P电极的材料选自T i、Cr、Ag、Au、Pt中的至少一种；
和/或，所述N电极的材料选自N i、Au、Sn、T i中的至少一种；
和/或，所述N型氮化镓材料层的材料为掺杂的GaN材料，其中，所述N型氮化镓材料层的掺杂方式为N型掺杂，N型掺杂的掺杂材料为Si或N的其中一种；
和/或，所述P型氮化镓材料层的材料为掺杂的GaN材料，其中，所述P型氮化镓材料层的掺杂方式为P型掺杂，P型掺杂的掺杂材料为Mg；
和/或，所述二维材料层的材料为MXene材料，其中，所述MXene材料选自Hf2C(OH)2、Zr2N(OH)2、NbC2中的至少一种；
和/或，所述缓冲层的材料选自Al N和A l GaN中的至少一种。
进一步的，所述导电衬底的厚度范围为500μm～700μm；
和/或，所述P电极的厚度范围为500～700nm；
和/或，所述N电极的厚度范围为300～500nm；
和/或，所述N型氮化镓材料层的厚度范围为200～300nm；
和/或，所述P型氮化镓材料层的厚度范围为200～300nm；
和/或，所述多量子阱层的厚度范围为21～33nm；
和/或，所述二维材料层的厚度范围为5～10nm；
和/或，所述缓冲层的厚度范围为5～10μm。
进一步的，所述LED芯片还包括保护层，所述保护层设于所述P电极上。
为了解决上述技术问题，本申请实施例还提供一种LED芯片的制备方法，采用了如下所述的技术方案：
一种LED芯片的制备方法，用于制备如上所述的垂直结构的LED芯片，其特征在于，包括以下步骤：
提供基板，在所述基板上生长外延结构层；
在所述外延结构层上制备P电极，其中，所述P电极与所述P型氮化镓材料层形成欧姆接触；
在所述外延结构层上制备二维材料层，其中，所述二维材料层与所述外延结构层的P型氮化镓材料层通过范德华力作用形成异质结构，所述二维材料层至少部分覆盖于所述P电极上。
进一步的，所述在所述外延结构层上制备P电极之后，所述在所述外延结构层上制备二维材料层之前，还包括以下步骤：
去除基板；
对所述外延结构层的底面进行蚀刻，以形成N电极台阶；
在所述N电极台阶内制备N电极；
在所述外延结构层的底面制备缓冲层，所述缓冲层完全覆盖所述外延结构层的底面与所述N电极；
在所述缓冲层上制备导电衬底。
与现有技术相比，本申请实施例主要有以下有益效果：
本发明通过在外延结构层上制备二维材料层，且二维材料层与外延结构层最上层的P型氮化镓材料层形成异质结构，增强了LED芯片内部的电流拓展，提高了电流分布的均匀性，从而提高了LED芯片的发光效率；此外二维材料层与P型氮化镓材料层形成异质结构还能够增强LED芯片内部空穴的注入效率，以缩短空穴与电子结合所需的时间，从而降低了载流子的复合寿命，进而达到了降低了RC时间常数的作用，达到了同时提高发光功率以及提高通信质量的作用。
附图说明
为了更清楚地说明本申请的方案，下面将对实施例描述中所需要使用的附图作一个简单介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例的LED芯片的结构示意图；
图2是本申请另一实施例的LED芯片的结构示意图；
图3是本申请实施例的LED芯片制备方法的流程图；
图4是本申请实施例的LED芯片与常规LED芯片的电流-电压特性曲线图；
图5是本申请实施例的LED芯片与常规LED芯片的光功率与电流特性曲线图。
附图标记：
1、导电衬底；2、外延结构层；21、N型氮化镓材料层；22、多量子阱层；23、P型氮化镓材料层；3、P电极；4、二维材料层；5、N电极；6、缓冲层。
具体实施方式
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本申请垂直结构的LED芯片的实施例一
请参阅图1所示，本申请实施例提供了一种垂直结构的LED芯片，包括：导电衬底1、外延结构层2、P电极3与二维材料层4。
所述外延结构层2设于所述导电衬底1上，所述外延结构层2包括P型氮化镓材料层23，在本实施例中，所述外延结构层2还包括N型氮化镓材料层21与多量子阱层22，所述N型氮化镓材料层21设于所述导电衬底1上；所述多量子阱层22设于所述N型氮化镓材料层21上；所述P型氮化镓材料层23设于所述多量子阱层22上。
所述P电极设于所述外延结构层2上，所述P电极3与所述P型氮化镓材料层23形成欧姆接触。
所述二维材料层4设于所述外延结构层2上，所述二维材料层4通过范德华力作用与所述P型氮化镓材料层23形成异质结构，在本实施例中，所述二维材料层4至少部分覆盖于所述P电极3上。
本申请实施例提供的垂直结构的LED芯片通过在外延结构层2上制备二维材料层4，且二维材料层4与外延结构层2最上层的P型氮化镓材料层23形成异质结构，增强了LED芯片内部的电流拓展，提高了电流分布的均匀性，从而提高了LED芯片的发光效率；此外二维材料层4与P型氮化镓材料层23形成异质结构还能够增强LED芯片内部空穴的注入效率，以缩短空穴与电子结合所需的时间，从而降低了载流子的复合寿命，进而达到了降低了RC时间常数的作用，达到了同时提高发光功率以及提高通信质量的作用。
请继续参阅图1所示，在一些实施例中，所述外延结构层2朝向所述导电衬底1的一侧形成有N电极台阶，在本实施例中，对所述外延结构层2进行蚀刻以形成N电极台阶，所述N电极台阶贯穿所述N型氮化镓材料层21，且N电极台阶的底部深入至所述多量子阱层22。
在一些实施例中，所述N型氮化镓材料层21设于所述导电衬底1上，所述多量子阱层22设于所述N型氮化镓材料层21上，所述P型氮化镓材料层23设于所述多量子阱层22上。
所述多量子阱层22包括至少一层I nGaN/GaN组合层，所述I nGaN/GaN组合层由位于下方的I nGaN阱层与位于上方的GaN阱层相互连接组成，在本实施例中，所述多量子阱层22包括三层I nGaN/GaN组合层，所述N型氮化镓材料层21的上表面与多量子阱层22最下层的I nGaN阱层连接，所述P型氮化镓材料层23的下表面与所述多量子阱层22最上层的GaN阱层连接，所述N电极5设于所述N电极台阶内，且N电极5的底部与其中一层I nGaN阱层接触，所述N电极5的侧壁与所述多量子阱材料之间填充有N型氮化镓材料。
本申请实施例通过设置多量子阱层22，增加对载流子的捕获几率，从而提高LED芯片内的载流子复合几率，增加LED芯片的发光功率，通过在外延结构层朝向所述导电衬底的一侧形成有N电极台阶，并将N电极设于N电极台阶内的设置，优化LED芯片内部电流的均匀分布，改善电流拓展。
在一些实施例中，所述外延结构层2还包括缓冲层6，所述缓冲层6设于所述导电衬底1与所述N型氮化镓材料层21之间。
本申请实施例通过在导电衬底1上制备缓冲层6，可以调整导电衬底1的形貌，以便于降低外延结构制备的工艺复杂程度，且使外延结构层2的生长质量更加优良，此外还可以减小外延结构层2与导电衬底1之间的失配应力。
在一些实施例中，所述导电衬底1的材料选自Si、I TO、Si、GaN、SiN、Si C的其中一种，其中，所述导电衬底1的厚度范围为500～700μm，例如：500μm、550μm、600μm、650μm、700μm。在本实施例中，所述导电衬底1的材料优选为Si，且厚度为500μm。
在一些实施例中，所述缓冲层6的材料选自Al N和Al GaN的至少一种，其中，所述缓冲层6的厚度范围为5～10μm，例如：5μm、6μm、7μm、8μm、9μm、10μm。在本实施例中，所述缓冲层6的材料优选为Al，且厚度为7μm。
在一些实施例中，所述N型氮化镓材料层21的材料为掺杂的GaN材料，其中，所述N型氮化镓材料层21的掺杂方式为N型掺杂，N型掺杂的掺杂材料为Si或N的其中一种，所述N型氮化镓材料层21的厚度范围为200～300μm，例如：200μm、250μm、300μm。在本实施例中，所述N型氮化镓材料层21的材料为Si掺杂的GaN材料，且厚度为300nm。
在一些实施例中，所述多量子阱层22包括三层I nGaN/GaN组合层，其中，所述InGaN阱层的厚度范围为2～4nm，例如：2nm、3nm、4nm；所述GaN阱层的厚度范围为5～7nm，例如：5nm、6nm、7nm；所述多量子阱层22的厚度为21～33nm，例如：21nm、24nm、27nm、30nm、33nm。在本实施例中，所述I nGaN阱层的厚度2nm，所述GaN阱层的厚度为5nm，所述多量子阱层22的厚度为21nm。
在一些实施例中，所述P型氮化镓材料层23的材料为掺杂的GaN材料，其中，所述P型氮化镓材料层23的掺杂方式为P型掺杂，P型掺杂的掺杂材料为Mg，所述P型氮化镓材料层23的厚度范围为200～300μm，例如：200μm、250μm、300μm。在本实施例中，所述P型氮化镓材料层23的材料为Mg掺杂的GaN材料，且厚度为300nm。
在一些实施例中，所述P电极3的材料选自T i、Cr、Ag、Au、Pt中的至少一种，其中，所述P电极3的厚度范围为500～700nm，例如：500nm、550nm、600nm、650nm、700nm。在本实施例中，所述P电极3的材料为Ag，且厚度为500nm。
在一些实施例中，所述二维材料层4的材料为MXene材料，其中，所述MXene材料选自Hf2C(OH)2、Zr2N(OH)2、NbC2中的至少一种，其中，所述二维材料层4的厚度范围为5～10nm，例如：5nm、6nm、7nm、8nm、9nm、10nm。在本实施例中，所述二维材料层4的材料为NbC2，且厚度为10nm。
在一些实施例中，所述N电极5的材料选自N i、Au、Sn、T i中的至少一种，其中，所述N电极5的厚度范围为300～500nm，例如：300nm、310nm、350nm、400nm、450nm、500nm。在本实施例中，所述N电极5的材料为T i、Cr合金，且厚度为310nm。
本申请垂直结构的LED芯片的实施例二
请参阅图1、图2所示，本申请实施例提供了一种垂直结构的LED芯片，包括：导电衬底1、缓冲层6、至少一个外延结构层2、P电极3、二维材料层4以及至少一个N电极5，导电衬底1、缓冲层6、一个外延结构层2、P电极3、二维材料层4与一个N电极5组合形成一个垂直结构的LED芯片，所述导电衬底上形成多个并列阵列的垂直结构的LED芯片。
在一些实施例中，所述缓冲层6设置于所述导电衬底1上；多个所述外延结构层2间隔设置于所述缓冲层6上，相邻的两所述外延结构层2之间形成绝缘层，在本实施例中，所述绝缘层的材料为二氧化硅(SiO2)；P电极3设置于所述外延结构层2上且与多个所述外延结构层2分别欧姆连接；所述二维材料层4设置于外延结构层2上且通过范德华力作用与多个所述外延结构层2分别形成异质结构，所述二维材料层4至少部分覆盖于所述P电极3上。
本申请实施例提供的垂直结构的LED芯片通过设置多组并列设置的外延结构层2，以提升LED芯片的光输出功率，提高LED芯片对不同场景的适用性，此外通过二维材料层4与多个外延结构层2形成的异质结构，增强了每一外延结构层2内部的电流拓展，提高了电流帆布的均匀性，从而提高了LED芯片整体的发光效率；此外，二维材料层4与外延结构层2形成异质结构还能够增强LED芯片内部空穴的注入效率，以缩短空穴与电子结合所需的时间，从而降低了载流子的复合寿命，进而达到了降低了RC时间常数的作用，达到了同时提高发光功率以及提高通信质量的作用。
在一些实施例中，每一所述外延结构层2与所述缓冲层6连接的一侧蚀刻有N电极台阶，在本实施例中，所述外延结构层2包括层叠设置的N型氮化镓材料层21、多量子阱层22与P型氮化镓材料层23，所述N电极台阶贯穿所述N型氮化镓材料层21且N电极台阶的底部深入至所述多量子阱层22，多个所述N电极5对应设于所述N电极台阶内，且N电极5的侧壁与所述多量子阱材料之间填充有N型氮化镓材料。
本申请实施例通过设置多量子阱层22，增加对载流子的捕获几率，从而提高LED芯片内的载流子复合几率，增加LED芯片的发光功率。
本申请LED芯片的制备方法的实施例
请参阅图3所示，本申请实施例提供LED芯片的制备方法，用于制备如上所述的LED芯片，包括以下步骤：
步骤S100，提供基板，在所述基板上生长外延结构层。
在本实施例中，所述基板的材料选自Si、Si C、GaN的其中一种。
在一些实施例中，在所述步骤S100，在所述基板上生长外延结构层以前，还包括以下步骤：
通过金属有机化学气相沉淀法(MOCVD法)在基板上生长缓冲层，所述缓冲层的材料选自A l N和A l GaN的至少一种。
在本实施例中，所述步骤S100，提供基板，在所述基板上生长外延结构层具体包括以下步骤：
通过金属有机化学气相沉淀法在所述缓冲层上生长Si掺杂的GaN材料，以形成N型氮化镓材料层。在本实施例中，金属有机化学气相沉淀法生长N型氮化镓材料层的过程中，采用三甲基镓(TMGa)作为镓源，氨气(NH3)作为氮源，在硅烷(Si H4)的反应氛围下进行外延生长。
通过金属有机化学气相沉淀法在所述N型氮化镓材料层上依次生长I nGaN阱层和GaN阱层，以形成多量子阱层。在本实施例中，在生长I nGaN阱层时，控制环境温度为880℃，在生长GaN阱层时，控制环境温度为1080℃，金属有机化学气相沉淀法生长多量子阱层的过程中，采用三甲基镓(TMGa)作为镓源，三甲基铟(TM I n)作为铟源，氨气(NH3)作为氮源进行外延生长。
通过金属有机化学气相沉淀法在所述多量子阱层上生长Mg掺杂的GaN材料，以形成P型氮化镓材料层。在本实施例中，金属有机化学气相沉淀法生长P型氮化镓材料层的过程中，采用三甲基镓(TMGa)作为镓源，三甲基铟(TM I n)作为铟源，二茂镁(Mg(C5H5)2)作为镁源进行外延生长。
在本实施例中，所述N型氮化镓材料层的材料为Si掺杂的GaN材料，且厚度为300nm；所述多量子阱的厚度为21nm；所述P型氮化镓材料层的材料为Mg掺杂的GaN材料，且厚度为300nm。
步骤S200，在所述外延结构层上制备P电极，其中，所述P电极与所述P型氮化镓材料层形成欧姆接触。
在一些实施例中，所述步骤S200，在所述外延结构层上制备P电极，具体包括以下步骤：
通过电子束蒸发设备在P型氮化镓材料层上沉积P接触反射镜金属，形成P电极。
在本实施例中，所述电子束蒸发设备沉积P电极的金属蒸发速率为15埃/秒，P电极的材料为Ag，且厚度为500nm。
在一些实施例中，所述步骤S200以后，还包括以下步骤：
通过电子束蒸发设备在P电极上沉积保护层，其中，所述电子束蒸发设备沉积保护层的金属蒸发速率为15埃/秒。
在一些实施例中，所述步骤S200以后，还包括制备N电极的步骤，具体包括以下步骤：
去除基板。
在本实施例中，将步骤S200制备的器件的基板进行机械研磨，再浸没于混合酸性溶液中，以腐蚀去除基板。
将去除基板后的器件通过电感耦合等离子体(I CP)刻蚀去除缓冲层，以暴露外延结构层的底面。
对所述外延结构层的底面进行蚀刻，以形成N电极台阶。
在一些实施例中，所述去除基板之后，所述对所述外延结构层的底面进行蚀刻之前，还包括以下步骤：
通过电感耦合等离子体(I CP)刻蚀方法对所述外延结构层进行刻蚀，以形成若干个独立单元，相邻的两所述独立单元之间形成相同间隔的隔离区域。
通过等离子体增强化学气相沉积(PECVD)方法将绝缘材料沉积于隔离区域内，在本实施例中，所述绝缘材料为SiO2。
通过形成多个独立单元，在所述缓冲层上形成多个并列阵列的LED芯片，提高器件性能。
在本实施例中，对所述外延结构层的底面进行蚀刻，以形成N电极台阶，具体包括以下步骤：
通过光刻的方式对每一独立单元进行处理，在每一独立单元内形成N电极台阶。
在所述N电极台阶内制备N电极。
在本实施例中，所述在所述N电极台阶内制备N电极包括以下步骤：
通过电子束蒸发设备在N电极台阶内沉积N型金属，以形成N电极。
在本实施例中，所述电子束蒸发设备沉积N电极的金属蒸发速率为15埃/秒，N电极的材料为T i、Cr合金，且厚度为310nm。
在所述外延结构层的底面制备缓冲层，所述缓冲层完全覆盖多个所述独立单元。
在本实施例中，所述在所述外延结构层的底面制备缓冲层，具体包括以下步骤：
通过金属有机化学气相沉淀法(MOCVD法)在外延结构层的底面生长缓冲层，其中，所述缓冲层的材料优选为A l，且厚度为7μm。
在所述缓冲层上制备导电衬底。
在本实施例中，所述导电衬底的材料优选为导电硅衬底，且厚度为500μm。
步骤S300，在所述外延结构层上制备二维材料层，其中，所述二维材料层与所述外延结构层的P型氮化镓材料层通过范德华力作用形成异质结构。
在一些实施例中，所述步骤S300,在所述外延结构层上制备二维材料层，包括以下步骤：
对所述外延结构层进行清洗。
在本实施例中，采用丙酮溶液对S200制备的器件的P电极与外延结构层进行清洗。
将二维材料溶液形成于所述外延结构层上，形成液膜。
在本实施例中，将NbC2溶液滴入在P电极与外延结构层上，并通过旋涂的方式均匀铺开，形成液膜。
对所述液膜在设定温度下烘干处理，以形成二维材料层。
在本实施例中，将载有液膜的器件在75℃～80℃的温度下烘干30min，以形成二维材料层，在本实施例中，所述二维材料层的材料为NbC2，且厚度为10nm。
采用本申请实施例的制备方法制备的LED芯片通过设置多组并列设置的外延结构层，以提升LED芯片的光输出功率，提高LED芯片对不同场景的适用性，此外通过二维材料层与多个外延结构层形成的异质结构，增强了每一外延结构层内部的电流拓展，提高了电流帆布的均匀性，从而提高了LED芯片整体的发光效率；此外，二维材料层与外延结构层形成异质结构还能够增强LED芯片内部空穴的注入效率，以缩短空穴与电子结合所需的时间，从而降低了载流子的复合寿命，进而达到了降低了RC时间常数的作用，达到了同时提高发光功率以及提高通信质量的作用。
以下结合具体的实施例子对上述方案进行进一步说明，本发明的优选实施例详述如下：
实施例1
⑴提供基板，其中，所述基板的材料采用Si。
⑵在1100℃的条件下，通过金属有机化学气相沉淀法在衬底上外延生长缓冲层。
⑶在880℃的条件下，采用三甲基镓(TMGa)作为镓源，氨气(NH3)作为氮源，在硅烷(Si H4)的反应氛围下，通过金属有机化学气相沉淀法在缓冲层上外延生长N型氮化镓材料层，其中，所述N型氮化镓材料层的材料采用Si掺杂的GaN材料，厚度为300nm。
⑷采用三甲基镓(TMGa)作为镓源，三甲基铟(TM I n)作为铟源，氨气(NH3)作为氮源，通过金属有机化学气相沉淀法在所述N型氮化镓材料层上依次生长I nGaN阱层和GaN阱层，形成多量子阱层，在生长I nGaN阱层时，控制环境温度为880℃，在生长GaN阱层时，控制环境温度为1080℃，其中，所述多量子阱的厚度为21nm。
⑸采用三甲基镓(TMGa)作为镓源，三甲基铟(TM I n)作为铟源，二茂镁(Mg(C5H5)2)作为镁源通过金属有机化学气相沉淀法在多量子阱层上外延生长P型氮化镓材料层，其中，所述P型氮化镓材料层的材料为Mg掺杂的GaN材料，且厚度为300nm。
⑹通过电子束蒸发设备以15埃/秒的金属蒸发速率在P型氮化镓材料层上沉积P接触反射镜金属，形成P电极，其中，P电极的材料为Ag，且厚度为500nm。
⑺对完成P电极制备后的器件的基板进行机械研磨，再浸泡于氢氟酸、冰乙酸和硝酸的混合酸性溶液中，直至基板完全消失。
⑻将去除基板后的器件通过电感耦合等离子体(I CP)刻蚀去除缓冲层，以暴露外延结构层的底面。
⑼通过电感耦合等离子体(I CP)刻蚀方法对所述外延结构层进行刻蚀，以形成若干个独立单元，并通过等离子体增强化学气相沉积(PECVD)方法将SiO2沉积与相邻两独立单元之间的隔离区域内。
⑽通过光刻的方式对每一独立单元进行处理，在每一独立单元内形成N电极台阶、
⑾通过电子束蒸发设备在N电极台阶内沉积N型金属，以形成N电极，其中，N电极的材料为Ti、Cr合金，厚度为310nm。
⑿通过金属有机化学气相沉淀法(MOCVD法)在外延结构层的底面生长缓冲层，其中，所述缓冲层的材料优选为Al，厚度为7μm。
⒀在所述缓冲层上制备导电衬底，其中，所述导电衬底的材料优选为导电硅衬底，厚度为500μm
⒁采用丙酮溶液对器件的P电极与外延结构层进行清洗。
⒂将NbC2溶液滴入在P电极与外延结构层上，并通过旋涂的方式均匀铺开，形成液膜，在75℃～80℃的温度下烘干30min，形成二维材料层，以形成LED芯片。
对比例1
对比例1与实施例1的区别在于，无步骤⒂，对比例1制备的LED芯片无二维材料层。
测试结果分析：
对实施例1的制备方法制备所得的LED芯片与对比例1的制备方法制备所得的LED芯片在室温(25℃)、大气压强的条件下分别进行性能测试，测试结果如图4、图5所示。
请参阅图4所示，在室温(25℃)、大气压强的条件下，控制LED芯片启动，当输出相同的电流时，实施例1的LED芯片测得的电压小于对比例1的LED芯片测得的电压，因此根据图4的电流-电压特性曲线图可以认为实施例1的LED芯片的光电转化效率更高。
请参阅图5所示，其中，光输出功率指的是发光体受激发时将吸收能量转换为光能的能力，因此根据图5的光功率与电流特性曲线图可以认为在输出相同电流的情况下，实施例1的LED芯片的光输出功率更高，实施例1的LED芯片能够提高发光功率。
综上所述，实施例1制备所得LED芯片能够起到提高发光效率，提高发光功率，且起到减小LED芯片尺寸的作用从而提高通信质量的作用。
显然，以上所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例，附图中给出了本申请的较佳实施例，但并不限制本申请的专利范围。本申请可以以许多不同的形式来实现，相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来而言，其依然可以对前述各具体实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等效替换。凡是利用本申请说明书及附图内容所做的等效结构，直接或间接运用在其他相关的技术领域，均同理在本申请专利保护范围之内。

Claims (10)

1.一种垂直结构的LED芯片，其特征在于，包括导电衬底、外延结构层、P电极与二维材料层；
所述外延结构层设于所述导电衬底上，所述外延结构层包括P型氮化镓材料层；
所述P电极设于所述外延结构层上，所述P电极与所述P型氮化镓材料层形成欧姆接触；
所述二维材料层设于所述外延结构层上，所述二维材料层通过范德华力作用与所述P型氮化镓材料层形成异质结构。
2.根据权利要求1所述的垂直结构的LED芯片，其特征在于，所述LED芯片还包括N电极，所述外延结构层朝向所述导电衬底的一侧形成N电极台阶，所述N电极设于所述N电极台阶内。
3.根据权利要求1或2所述的垂直结构的LED芯片，其特征在于，所述外延结构层还包括N型氮化镓材料层与多量子阱层；
所述N型氮化镓材料层设于所述导电衬底上；
所述多量子阱层设于所述N型氮化镓材料层上；
所述P型氮化镓材料层设于所述多量子阱层上。
4.根据权利要求3所述的垂直结构的LED芯片，其特征在于，所述多量子阱层包括至少一层InGaN/GaN组合层，所述InGaN/GaN组合层由位于下方的InGaN阱层与位于上方的GaN阱层相互连接组成。
5.根据权利要求3所述的垂直结构的LED芯片，其特征在于，所述LED芯片还包括缓冲层，所述缓冲层设于所述导电衬底与所述N型氮化镓材料层之间。
6.根据权利要求5所述的垂直结构的LED芯片，其特征在于，所述导电衬底的材料选自Si、ITO、Si、GaN、SiN、SiC的其中一种；
和/或，所述P电极的材料选自Ti、Cr、Ag、Au、Pt中的至少一种；
和/或，所述N电极的材料选自Ni、Au、Sn、Ti中的至少一种；
和/或，所述N型氮化镓材料层的材料为掺杂的GaN材料，其中，所述N型氮化镓材料层的掺杂方式为N型掺杂，N型掺杂的掺杂材料为Si或N的其中一种；
和/或，所述P型氮化镓材料层的材料为掺杂的GaN材料，其中，所述P型氮化镓材料层的掺杂方式为P型掺杂，P型掺杂的掺杂材料为Mg；
和/或，所述二维材料层的材料为MXene材料，其中，所述MXene材料选自Hf2C(OH)2、Zr2N(OH)2、NbC2中的至少一种；
和/或，所述缓冲层的材料选自AlN和AlGaN中的至少一种。
7.根据权利要求5所述的垂直结构的LED芯片，其特征在于，所述导电衬底的厚度范围为500μm～700μm；
和/或，所述P电极的厚度范围为500～700nm；
和/或，所述N电极的厚度范围为300～500nm；
和/或，所述N型氮化镓材料层的厚度范围为200～300nm；
和/或，所述P型氮化镓材料层的厚度范围为200～300nm；
和/或，所述多量子阱层的厚度范围为21～33nm；
和/或，所述二维材料层的厚度范围为5～10nm；
和/或，所述缓冲层的厚度范围为5～10μm。
8.根据权利要求1所述的垂直结构的LED芯片，其特征在于，所述LED芯片还包括保护层，所述保护层设于所述P电极上。
9.一种LED芯片的制备方法，用于制备权利要求1～8任一项所述的垂直结构的LED芯片，其特征在于，包括以下步骤：
提供基板，在所述基板上生长外延结构层；
在所述外延结构层上制备P电极，其中，所述P电极与所述P型氮化镓材料层形成欧姆接触；
在所述外延结构层上制备二维材料层，其中，所述二维材料层与所述外延结构层的P型氮化镓材料层通过范德华力作用形成异质结构，所述二维材料层至少部分覆盖于所述P电极上。
10.根据权利要求9所述的LED芯片的制备方法，其特征在于，所述在所述外延结构层上制备P电极之后，所述在所述外延结构层上制备二维材料层之前，还包括以下步骤：
去除基板；
对所述外延结构层的底面进行蚀刻，以形成N电极台阶；
在所述N电极台阶内制备N电极；
在所述外延结构层的底面制备缓冲层，所述缓冲层完全覆盖所述外延结构层的底面与所述N电极；
在所述缓冲层上制备导电衬底。
CN202311045067.2A 2023-08-17 2023-08-17 一种垂直结构的led芯片及其制备方法 Pending CN116825920A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311045067.2A CN116825920A (zh) 2023-08-17 2023-08-17 一种垂直结构的led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311045067.2A CN116825920A (zh) 2023-08-17 2023-08-17 一种垂直结构的led芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN116825920A true CN116825920A (zh) 2023-09-29

Family

ID=88125997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311045067.2A Pending CN116825920A (zh) 2023-08-17 2023-08-17 一种垂直结构的led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN116825920A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740691A (zh) * 2009-12-22 2010-06-16 苏州纳晶光电有限公司 一种新型结构的大功率氮化镓基led
CN104733577A (zh) * 2015-03-30 2015-06-24 映瑞光电科技(上海)有限公司 垂直结构led芯片及其制造方法
WO2016019860A1 (zh) * 2014-08-08 2016-02-11 映瑞光电科技(上海)有限公司 垂直型led芯片结构及其制备方法
CN105655460A (zh) * 2014-12-08 2016-06-08 比亚迪股份有限公司 Led芯片及其制备方法
CN205488192U (zh) * 2016-04-07 2016-08-17 深圳市天瑞和科技发展有限公司 氮化镓基倒装led芯片
CN106206710A (zh) * 2016-07-15 2016-12-07 广东工业大学 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件
CN106206881A (zh) * 2016-08-31 2016-12-07 中联西北工程设计研究院有限公司 一种垂直结构led蓝光外延的制备方法
CN107833945A (zh) * 2017-11-24 2018-03-23 中国科学院半导体研究所 GaN基垂直LED结构及其制备方法
CN108346728A (zh) * 2017-12-30 2018-07-31 河源市众拓光电科技有限公司 一种高光提取效率的垂直结构led芯片及其制备方法
CN115768155A (zh) * 2021-09-02 2023-03-07 Tcl科技集团股份有限公司 一种发光二极管和显示装置
CN116505373A (zh) * 2023-03-30 2023-07-28 厦门市三安集成电路有限公司 一种半导体激光器及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740691A (zh) * 2009-12-22 2010-06-16 苏州纳晶光电有限公司 一种新型结构的大功率氮化镓基led
WO2016019860A1 (zh) * 2014-08-08 2016-02-11 映瑞光电科技(上海)有限公司 垂直型led芯片结构及其制备方法
CN105655460A (zh) * 2014-12-08 2016-06-08 比亚迪股份有限公司 Led芯片及其制备方法
CN104733577A (zh) * 2015-03-30 2015-06-24 映瑞光电科技(上海)有限公司 垂直结构led芯片及其制造方法
CN205488192U (zh) * 2016-04-07 2016-08-17 深圳市天瑞和科技发展有限公司 氮化镓基倒装led芯片
CN106206710A (zh) * 2016-07-15 2016-12-07 广东工业大学 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件
CN106206881A (zh) * 2016-08-31 2016-12-07 中联西北工程设计研究院有限公司 一种垂直结构led蓝光外延的制备方法
CN107833945A (zh) * 2017-11-24 2018-03-23 中国科学院半导体研究所 GaN基垂直LED结构及其制备方法
CN108346728A (zh) * 2017-12-30 2018-07-31 河源市众拓光电科技有限公司 一种高光提取效率的垂直结构led芯片及其制备方法
CN115768155A (zh) * 2021-09-02 2023-03-07 Tcl科技集团股份有限公司 一种发光二极管和显示装置
CN116505373A (zh) * 2023-03-30 2023-07-28 厦门市三安集成电路有限公司 一种半导体激光器及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MOHAMMAD KHAZAEI等: "Nearly free electron states in MXenes", 《PHYSICAL REVIEW B》, vol. 93, no. 20, 16 May 2016 (2016-05-16), pages 1 - 10 *

Similar Documents

Publication Publication Date Title
CN107946417B (zh) 一种全色微型led阵列垂直外延制备方法
CN106098882B (zh) 一种发光二极管外延片及其制备方法
CN108336203B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN115210885A (zh) 红色led和制造方法
CN108346725B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN111403566B (zh) 具有侧壁场板的发光二极管器件结构及其制备方法
CN101572288A (zh) 一种GaN基多量子阱超辐射发光二极管及其制备方法
CN109671813B (zh) 一种GaN基发光二极管外延片及其制备方法
JPH07263748A (ja) ３族窒化物半導体発光素子及びその製造方法
CN116314496B (zh) 一种高光效发光二极管外延片及其制备方法、led
CN106711295A (zh) 一种GaN基发光二极管外延片的生长方法
CN115763661A (zh) 紫外发光二极管及其制造方法
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109545922B (zh) 一种GaN基发光二极管外延片及其制备方法
CN107919419B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN113380931A (zh) 提高发光效率的红光发光二极管芯片及其制备方法
CN109638114B (zh) 一种发光二极管外延片及其制备方法
CN116825920A (zh) 一种垂直结构的led芯片及其制备方法
CN113161462B (zh) 发光二极管外延片及其制造方法
CN109473521A (zh) 一种发光二极管外延片及其制备方法
CN115274941A (zh) 一种外延片制备方法、外延片及led芯片
CN115020552A (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN117691019B (zh) 一种P型GaN层发光二极管外延片及制备方法
CN114899283B (zh) 提高键合质量的红光二极管芯片制备方法
CN113903834B (zh) 覆晶红光二极管芯片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination