[go: up one dir, main page]

CN109473514A - 一种氮化镓基发光二极管外延片及其制造方法 - Google Patents

一种氮化镓基发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN109473514A
CN109473514A CN201811253612.6A CN201811253612A CN109473514A CN 109473514 A CN109473514 A CN 109473514A CN 201811253612 A CN201811253612 A CN 201811253612A CN 109473514 A CN109473514 A CN 109473514A
Authority
CN
China
Prior art keywords
layer
gallium nitride
type semiconductor
epitaxial wafer
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811253612.6A
Other languages
English (en)
Inventor
胡任浩
丁杰
韦春余
周飚
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201811253612.6A priority Critical patent/CN109473514A/zh
Publication of CN109473514A publication Critical patent/CN109473514A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/816Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162Current-blocking structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

本发明公开了一种氮化镓基发光二极管外延片及其制造方法,属于半导体技术领域。所述氮化镓基发光二极管外延片包括衬底、缓冲层、未掺杂氮化镓层、缺陷阻挡层、N型半导体层、有源层和P型半导体层,所述缓冲层、所述未掺杂氮化镓层、所述缺陷阻挡层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上,所述缺陷阻挡层的材料采用氮化铝。本发明通过在未掺杂氮化镓层上形成氮化铝层,氮化铝层的势垒较高,可以有效阻挡衬底材料和外延材料之间晶格失配产生的缺陷沿外延生长的方向延伸,降低外延片内部的缺陷密度,提高外延片的晶体质量,进而提升外延片的抗静电击穿能力和光电转化效率。

Description

一种氮化镓基发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种氮化镓基发光二极管外延片及其制造方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种可以把电能转化成光能的半导体二极管。LED具有高效节能、绿色环保的优点,在交通指示、户外全彩显示等领域有着广泛的应用。尤其是利用大功率LED实现半导体固态照明,有望成为新一代光源进入千家万户,引起人类照明史的革命。
外延片是LED制作的初级成品,通过在晶体结构匹配的单晶材料上生长半导体薄膜而成,如在蓝宝石衬底上生长氮化镓基材料。氮化镓基材料包括氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)和铝铟镓氮(AlInGaN)等,具有禁带宽度大、电子漂移速度不易饱和、击穿场强大、介电常数小、导热性能好、耐高温、抗腐蚀等优点,是微波功率晶体管的优良材料,也是蓝绿光发光器件中具有重要应用价值的半导体材料之一。
现有的氮化镓基LED外延片包括衬底、缓冲层、未掺杂氮化镓层、N型半导体层、有源层和P型半导体层。衬底用于为外延材料提供生长表面,通常采用图形化蓝宝石衬底(英文:Patterned Sapphire Substrate,简称:PSS),一方面可以有效减少外延材料的位错密度,提高LED的发光效率;另一方面可以改变全反射光的出射角,增加LED的出光效率。PSS包括呈阵列分布的多个凸起部和位于各个凸起部之间的凹陷部。缓冲层用于为外延片材料的生长提供成核中心,铺设在凹陷部和各个凸起部上,材料通常采用氮化铝或者氮化镓。未掺杂氮化镓层用于填平凹陷部,并在填平凹陷部的过程中,利用相邻两个凸起部上生长方向的差异,使衬底材料和外延材料之间晶格失配产生的位错相互作用而湮灭。N型半导体层、有源层和P型半导体层依次铺设在未掺杂氮化镓层上,N型半导体层用于提供进行复合发光的电子,P型半导体层用于提供进行复合发光的空穴,有源层用于进行电子和空穴的辐射复合发光。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
图形化蓝宝石衬底、缓冲层和未掺杂氮化镓层的配合可以改善衬底材料和外延材料之间的晶格失配,将衬底材料和外延材料之间晶格失配产生的缺陷密度降低两个数量等级,但是图形化蓝宝石衬底、缓冲层和未掺杂氮化镓层的配合主要是改善凹陷部与外延材料之间的晶格失配,对凸起部与外延材料之间的晶格失配几乎没有作用。通过对外延片进行透射电镜切片分析,发现凸起部的顶端会出现非常明显的线缺陷,这些线缺陷会降低外延片的抗静电击穿能力和光电转化效率。
发明内容
本发明实施例提供了一种氮化镓基发光二极管外延片及其制造方法,能够解决现有技术的问题。所述技术方案如下:
一方面,本发明实施例提供了一种氮化镓基发光二极管外延片,所述氮化镓基发光二极管外延片包括衬底、缓冲层、未掺杂氮化镓层、N型半导体层、有源层和P型半导体层,所述缓冲层、所述未掺杂氮化镓层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上,所述氮化镓基发光二极管外延片还包括缺陷阻挡层,所述缺陷阻挡层设置在所述未掺杂氮化镓层和所述N型半导体层之间,所述缺陷阻挡层的材料采用氮化铝。
可选地,所述缺陷阻挡层的厚度为20nm~200nm。
可选地,所述缺陷阻挡层的折射率为1.5~2.0。
另一方面,本发明实施例提供了一种氮化镓基发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底上依次形成缓冲层、未掺杂氮化镓层、缺陷阻挡层、N型半导体层、有源层和P型半导体层;
其中,所述缺陷阻挡层的材料采用氮化铝。
可选地,所述缺陷阻挡层采用物理气相沉积技术形成。
优选地,所述缺陷阻挡层的形成温度为400℃~600℃。
优选地,所述缺陷阻挡层的厚度为20nm~200nm。
更优选地,所述缺陷阻挡层的折射率为1.5~2.0。
进一步地,所述缺陷阻挡层形成时物理气相沉积设备的功率为1500W~3000W。
进一步地,所述缺陷阻挡层形成时物理气相沉积反应腔内通入的氩气和氧气的体积比为10~40。
本发明实施例提供的技术方案带来的有益效果是:
通过在未掺杂氮化镓层上形成氮化铝层,氮化铝层的势垒较高,可以有效阻挡衬底材料和外延材料之间晶格失配产生的缺陷沿外延生长的方向延伸,降低外延片内部的缺陷密度,提高外延片的晶体质量,进而提升外延片的抗静电击穿能力和光电转化效率。同时氮化铝与氮化镓之间晶格较为匹配,可以避免后续产生新的缺陷。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图;
图2是本发明实施例提供的一种氮化镓基发光二极管外延片的制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种氮化镓基发光二极管外延片。图1为本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图。参见图1,该氮化镓基发光二极管外延片包括衬底10、缓冲层20、未掺杂氮化镓层30、缺陷阻挡层40、N型半导体层50、有源层60和P型半导体层70,缓冲层20、未掺杂氮化镓层30、缺陷阻挡层40、N型半导体层50、有源层60和P型半导体层70依次层叠在衬底10上。
在本实施例中,缺陷阻挡层40的材料采用氮化铝。
本发明实施例通过在未掺杂氮化镓层上形成氮化铝层,氮化铝层的势垒较高,可以有效阻挡衬底材料和外延材料之间晶格失配产生的缺陷沿外延生长的方向延伸,降低外延片内部的缺陷密度,提高外延片的晶体质量,进而提升外延片的抗静电击穿能力和光电转化效率。同时氮化铝与氮化镓之间晶格较为匹配,可以避免后续产生新的缺陷。
可选地,缺陷阻挡层40的厚度可以为20nm~200nm,优选为110nm。如果缺陷阻挡层的厚度小于20nm,则可能由于缺陷阻挡层的厚度较小而影响到缺陷的阻挡效果,无法有效提高外延片的抗静电击穿能力和光电转化效率;如果缺陷阻挡层的厚度大于200nm,则可能由于缺陷阻挡层的厚度较大而影响到未掺杂氮化镓层的晶体结构向延伸,产生新的晶格失配。
可选地,缺陷阻挡层的折射率为1.5~2.0,优选为1.9。当缺陷阻挡层的折射率在1.5~2.0之间时,缺陷阻挡层的晶体质量较高,可以有效提高外延片的晶体质量,进而提升外延片的抗静电击穿能力和光电转化效率。而且具有一定的反射效果,提高LED的正面出光。
可选地,衬底10可以为图形化蓝宝石衬底,也可以为平片蓝宝石衬底。图1仅以衬底为图形化蓝宝石衬底为例,并不作为对本发明的限制。
在具体实现时,当衬底为图形化蓝宝石衬底时,图形化蓝宝石衬底包括呈阵列分布的多个凸起部和位于各个凸起部之间的凹陷部,缓冲层平铺在凹陷部和各个凸起部上(凹陷部上缓冲层的厚度与凸起部上缓冲层的厚度相等),未掺杂氮化镓层设置在缓冲层上并将凹陷部填平(凹陷部上未掺杂氮化镓层的厚度与凸起部上未掺杂氮化镓层的厚度之差等于凸起部相对于凹陷部的高度),缺陷阻挡层、N型半导体层、有源层和P型半导体层依次铺设在未掺杂氮化镓层上。缺陷阻挡层可以有效阻挡凸起部顶端的线缺陷延伸到N型半导体层,甚至是有源层中,相当于提高了外延片的抗静电击穿能力和光电转化效率。
而当衬底为平片蓝宝石衬底时,缓冲层、未掺杂氮化镓层、缺陷阻挡层、N型半导体层、有源层和P型半导体层依次铺设在衬底上。缺陷阻挡层依然可以有效阻挡衬底材料和氮化镓基材料之间晶格失配产生的缺陷延伸到N型半导体层,甚至是有源层中,提高了外延片的晶体质量,进而提升了外延片的抗静电击穿能力和光电转化效率。
可选地,缓冲层20的材料可以采用氮化铝,也可以采用氮化镓。当缓冲层的材料采用氮化铝时,由于蓝宝石的主要成分为三氧化二铝,氮化铝与三氧化二铝和氮化镓都具有相同的元素,因此缓冲层除了为外延材料的生长提供成核中心之外,还可以缓解衬底材料和外延材料之间的晶格失配。当缓冲层的材料采用氮化镓时,缓冲层和未掺杂氮化镓层采用相同的材料,有利于未掺杂氮化镓层在缓冲层上生长,同时当缓冲层采用低温生长时,缓冲层的质量较差,对衬底材料和外延材料之间的晶格失配也有一定的缓解作用。
进一步地,缓冲层20的厚度可以为15nm~35nm,优选为25nm。
相应地,未掺杂氮化镓层30的厚度可以为1μm~5μm,优选为3μm。
具体地,N型半导体层50的材料可以采用N型掺杂(如硅)的氮化镓。有源层60可以包括多个量子阱和多个量子垒,多个量子阱和多个量子垒交替层叠设置;量子阱的材料可以采用氮化铟镓(InGaN),如InxGa1-xN,0<x<1,量子垒的材料可以采用氮化镓。P型半导体层70的材料可以采用P型掺杂(如镁)的氮化镓。
进一步地,N型半导体层50的厚度可以为1μm~5μm,优选为3μm;N型半导体层50中N型掺杂剂的掺杂浓度可以为1018cm-3~1019cm-3,优选为5*1018cm-3。量子阱的厚度可以为2.5nm~3.5nm,优选为3nm;量子垒的厚度可以为9nm~20nm,优选为15nm;量子阱的数量与量子垒的数量相同,量子垒的数量可以为5个~15个,优选为10个。P型半导体层70的厚度可以为100nm~800nm,优选为450nm;P型半导体层70中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该氮化镓基发光二极管外延片还可以包括应力释放层81,应力释放层81设置在N型半导体层50和有源层60之间,以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放,提高有源层的晶体质量,有利于电子和空穴在有源层进行辐射复合发光,提高LED的内量子效率,进而提高LED的发光效率。
具体地,应力释放层81的材料可以采用镓铟铝氮(AlInGaN),可以有效释放蓝宝石和氮化镓晶格失配产生的应力,改善外延片的晶体质量,提高LED的发光效率。
优选地,应力释放层81中铝组分的摩尔含量可以小于或等于0.2,应力释放层81中铟组分的摩尔含量可以小于或等于0.05,以避免造成不良影响。
进一步地,应力释放层81的厚度可以为50nm~500nm,优选为300nm。
可选地,如图1所示,该氮化镓基发光二极管外延片还可以包括电子阻挡层82,电子阻挡层82设置在有源层60和P型半导体层70之间,以避免电子跃迁到P型半导体层中与空穴进行非辐射复合,降低LED的发光效率。
具体地,电子阻挡层82的材料可以采用P型掺杂的氮化铝镓(AlGaN),如AlyGa1-yN,0.1<y<0.5。
进一步地,电子阻挡层82的厚度可以为50nm~150nm,优选为100nm。
优选地,如图1所示,该氮化镓基发光二极管外延片还可以包括低温P型层83,低温P型层83设置在有源层60和电子阻挡层82之间,以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出,影响发光二极管的发光效率。
具体地,低温P型层83的材料可以为与P型半导体层70的材料相同。在本实施例中,低温P型层83的材料可以为P型掺杂的氮化镓。
进一步地,低温P型层83的厚度可以为10nm~50nm,优选为30nm;低温P型层83中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该氮化镓基发光二极管外延片还可以包括接触层84,接触层84设置在P型半导体层70上,以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
具体地,接触层84的材料可以采用P型掺杂的氮化铟镓或者氮化镓。
进一步地,接触层84的厚度可以为5nm~300nm,优选为100nm;接触层84中P型掺杂剂的掺杂浓度可以为1021/cm3~1022/cm3,优选为5*1021/cm3
本发明实施例提供了一种氮化镓基发光二极管外延片的制造方法,适用于制造图1所示的氮化镓基发光二极管外延片。图2为本发明实施例提供的一种氮化镓基发光二极管外延片的制造方法的流程图。参见图2,该制造方法包括:
步骤201:提供一衬底。
可选地,该步骤201可以包括:
控制温度为1000℃~1200℃(优选为1100℃),在氢气气氛中对衬底进行6分钟~10分钟(优选为8分钟)退火处理;
对衬底进行氮化处理。
通过上述步骤清洁衬底的表面,避免杂质掺入外延片中,有利于提高外延片的生长质量。
步骤202:在衬底上依次形成缓冲层、未掺杂氮化镓层、缺陷阻挡层、N型半导体层、有源层和P型半导体层。
在本实施例中,缺陷阻挡层的材料采用氮化铝。
可选地,缺陷阻挡层可以采用物理气相沉积(英文:Physical Vapor Deposition,简称:PVD)技术形成,形成的缺陷阻挡层晶体质量较好,有利于提升外延片的抗静电击穿能力和光电转化效率。
在实际应用中,缺陷阻挡层也可以采用金属有机化合物化学气相沉淀(英文:Metal Organic Chemical Vapor Deposition,简称:MOCVD)技术形成。
优选地,缺陷阻挡层的形成温度可以为400℃~600℃,如500℃。缺陷阻挡层的形成温度较低,可以抑制氮化镓的分解。
相应地,如果缺陷阻挡层采用MOCVD技术形成,则缺陷阻挡层的形成温度可以为800℃~1000℃,缺陷阻挡层的晶体质量较好。
优选地,缺陷阻挡层的厚度可以为20nm~200nm。
更优选地,缺陷阻挡层的折射率可以为1.5~2.0。
进一步地,缺陷阻挡层形成时物理气相沉积设备的功率可以为1500W~3000W,缺陷阻挡层形成时物理气相沉积反应腔内通入的氩气和氧气的体积比为10~40,以匹配缺陷阻挡层的厚度,以使缺陷阻挡层的折射率达到1.5~2.0之间,缺陷阻挡层的晶体质量较高,可以有效提高外延片的晶体质量,进而提升外延片的抗静电击穿能力和光电转化效率。
可选地,当缓冲层的材料采用氮化镓时,缓冲层可以采用MOCVD技术形成;当缓冲层的材料采用氮化铝时,缓冲层可以采用MOCVD技术形成,也可以采用PVD技术形成。当缓冲层采用MOCVD形成时,缓冲层与未掺杂氮化镓层可以在同一个设备内形成,减少更换设备的次数,提高生产效率;当缓冲层采用PVD技术形成时,缓冲层的形成温度较低,可以抑制氮化镓的分解。
进一步地,当缓冲层的材料采用氮化镓时,缓冲层可以采用如下方式形成:
控制温度为500℃~600℃(优选为540℃),压力为400torr~600torr(优选为500torr),在衬底上生长缓冲层;
控制温度为1000℃~1100℃(优选为1040℃),压力为400torr~600torr(优选为500torr),对缓冲层进行5分钟~10分钟(优选为8分钟)的原位退火处理。
当缓冲层的材料采用氮化铝时,缓冲层的形成方式可以与缺陷阻挡层相同,在此不再详述。
具体地,未掺杂氮化镓层、N型半导体层、有源层和P型半导体层均可以采用MOCVD技术形成,具体形成过程可以如下:
控制温度为1000℃~1100℃(优选为1050℃),压力为100torr~500torr(优选为300torr),在缓冲层上生长未掺杂氮化镓层;
控制温度为950℃~1100℃(优选为1020℃),压力为100torr~500torr(优选为300torr),在未掺杂氮化镓层上生长N型半导体层;
在N型半导体层上生长有源层;其中,量子阱的生长温度为720℃~829℃(优选为760℃),量子阱的生长压力为100torr~500torr(优选为300torr);量子垒的生长温度为850℃~959℃(优选为900℃),量子垒的生长压力为100torr~500torr(优选为300torr);
控制温度为850℃~1050℃(优选为950℃),压力为100torr~300torr(优选为200torr),在有源层上生长P型半导体层。
可选地,在N型半导体层上生长有源层之前,该制造方法还可以包括:
在N型半导体层上生长应力释放层。
相应地,有源层生长在应力释放层上。
具体地,在N型半导体层上生长应力释放层,可以包括:
控制温度为800℃~1100℃(优选为950℃),压力为100torr~500torr(优选为300torr),在N型半导体层上生长应力释放层。
可选地,在有源层上生长P型半导体层之前,该制造方法还可以包括:
在有源层上生长电子阻挡层。
相应地,P型半导体层生长在电子阻挡层上。
具体地,在有源层上生长电子阻挡层,可以包括:
控制温度为850℃~1080℃(优选为960℃),压力为200torr~500torr(优选为350torr),在有源层上生长电子阻挡层。
优选地,在有源层上生长电子阻挡层之前,该制造方法还可以包括:
在有源层上生长低温P型层。
相应地,电子阻挡层生长在低温P型层上。
具体地,在有源层上生长低温P型层,可以包括:
控制温度为600℃~850℃(优选为750℃),压力为100torr~600torr(优选为300torr),在有源层上生长低温P型层。
可选地,在有源层上生长P型半导体层之后,该制造方法还可以包括:
在P型半导体层上生长接触层。
具体地,在P型半导体层上生长接触层,可以包括:
控制温度为850℃~1050℃(优选为950℃),压力为100torr~300torr(优选为200torr),在P型半导体层上生长接触层。
需要说明的是,在上述外延生长结束之后,会先将温度降低至650℃~850℃(优选为750℃),在氮气气氛中对外延片进行5分钟~15分钟(优选为10分钟)的退火处理,然后再将外延片的温度降低至室温。
控制温度、压力均是指控制形成外延片的反应腔中的温度、压力,具体为MOCVD设备的反应腔或者PVD设备的反应腔。实现时以三甲基镓(TMGa)作为镓源,高纯氨气(NH3)作为氮源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,N型掺杂剂选用硅烷(SiH4),P型掺杂剂选用二茂镁(CP2Mg)。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种氮化镓基发光二极管外延片,所述氮化镓基发光二极管外延片包括衬底、缓冲层、未掺杂氮化镓层、N型半导体层、有源层和P型半导体层,所述缓冲层、所述未掺杂氮化镓层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上,其特征在于,所述氮化镓基发光二极管外延片还包括缺陷阻挡层,所述缺陷阻挡层设置在所述未掺杂氮化镓层和所述N型半导体层之间,所述缺陷阻挡层的材料采用氮化铝。
2.根据权利要求1所述的氮化镓基发光二极管外延片,其特征在于,所述缺陷阻挡层的厚度为20nm~200nm。
3.根据权利要求1或2所述的氮化镓基发光二极管外延片,其特征在于,所述缺陷阻挡层的折射率为1.5~2.0。
4.一种氮化镓基发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底上依次形成缓冲层、未掺杂氮化镓层、缺陷阻挡层、N型半导体层、有源层和P型半导体层;
其中,所述缺陷阻挡层的材料采用氮化铝。
5.根据权利要求4所述的制造方法,其特征在于,所述缺陷阻挡层采用物理气相沉积技术形成。
6.根据权利要求5所述的制造方法,其特征在于,所述缺陷阻挡层的形成温度为400℃~600℃。
7.根据权利要求5或6所述的制造方法,其特征在于,所述缺陷阻挡层的厚度为20nm~200nm。
8.根据权利要求7所述的制造方法,其特征在于,所述缺陷阻挡层的折射率为1.5~2.0。
9.根据权利要求8所述的制造方法,其特征在于,所述缺陷阻挡层形成时物理气相沉积设备的功率为1500W~3000W。
10.根据权利要求8所述的制造方法,其特征在于,所述缺陷阻挡层形成时物理气相沉积反应腔内通入的氩气和氧气的体积比为10~40。
CN201811253612.6A 2018-10-25 2018-10-25 一种氮化镓基发光二极管外延片及其制造方法 Pending CN109473514A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811253612.6A CN109473514A (zh) 2018-10-25 2018-10-25 一种氮化镓基发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811253612.6A CN109473514A (zh) 2018-10-25 2018-10-25 一种氮化镓基发光二极管外延片及其制造方法

Publications (1)

Publication Number Publication Date
CN109473514A true CN109473514A (zh) 2019-03-15

Family

ID=65666298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811253612.6A Pending CN109473514A (zh) 2018-10-25 2018-10-25 一种氮化镓基发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN109473514A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430237A (zh) * 2020-04-21 2020-07-17 上海芯元基半导体科技有限公司 半导体器件结构、肖特基二极管及其制备方法
CN111834508A (zh) * 2020-07-15 2020-10-27 佛山市国星半导体技术有限公司 抗水解的GaN外延结构及其制作方法和芯片
CN113764556A (zh) * 2021-09-10 2021-12-07 圆融光电科技股份有限公司 一种氮化镓基发光二极管外延片的复合n型阻挡层、一种氮化镓基发光二极管外延片
CN114388669A (zh) * 2021-12-28 2022-04-22 安徽三安光电有限公司 一种发光二极管、发光装置及发光二极管的制备方法
CN114843379A (zh) * 2022-05-25 2022-08-02 江苏第三代半导体研究院有限公司 基于图形化氮化物单晶衬底的发光二极管结构及制备方法
CN116525730A (zh) * 2023-07-05 2023-08-01 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201667345U (zh) * 2010-04-23 2010-12-08 山东华光光电子有限公司 一种适合激光剥离的大功率GaN基LED外延结构
CN105514232A (zh) * 2016-01-08 2016-04-20 华灿光电股份有限公司 一种发光二极管外延片、发光二极管及外延片的制作方法
CN108597988A (zh) * 2018-05-09 2018-09-28 河源市众拓光电科技有限公司 一种生长在Si衬底上的AlGaN基深紫外LED外延片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201667345U (zh) * 2010-04-23 2010-12-08 山东华光光电子有限公司 一种适合激光剥离的大功率GaN基LED外延结构
CN105514232A (zh) * 2016-01-08 2016-04-20 华灿光电股份有限公司 一种发光二极管外延片、发光二极管及外延片的制作方法
CN108597988A (zh) * 2018-05-09 2018-09-28 河源市众拓光电科技有限公司 一种生长在Si衬底上的AlGaN基深紫外LED外延片及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430237A (zh) * 2020-04-21 2020-07-17 上海芯元基半导体科技有限公司 半导体器件结构、肖特基二极管及其制备方法
CN111834508A (zh) * 2020-07-15 2020-10-27 佛山市国星半导体技术有限公司 抗水解的GaN外延结构及其制作方法和芯片
CN113764556A (zh) * 2021-09-10 2021-12-07 圆融光电科技股份有限公司 一种氮化镓基发光二极管外延片的复合n型阻挡层、一种氮化镓基发光二极管外延片
CN114388669A (zh) * 2021-12-28 2022-04-22 安徽三安光电有限公司 一种发光二极管、发光装置及发光二极管的制备方法
CN114388669B (zh) * 2021-12-28 2024-03-29 安徽三安光电有限公司 一种发光二极管、发光装置及发光二极管的制备方法
CN114843379A (zh) * 2022-05-25 2022-08-02 江苏第三代半导体研究院有限公司 基于图形化氮化物单晶衬底的发光二极管结构及制备方法
CN116525730A (zh) * 2023-07-05 2023-08-01 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片
CN116525730B (zh) * 2023-07-05 2023-09-08 江西兆驰半导体有限公司 一种发光二极管外延片制备方法及外延片

Similar Documents

Publication Publication Date Title
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN110112269A (zh) 发光二极管外延片及其制备方法
CN109256445B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN112885937B (zh) 垂直结构发光二极管芯片的p电极的制备方法
CN109346576A (zh) 一种发光二极管外延片及其制备方法
CN109860359A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN103811601A (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
CN109346583A (zh) 一种发光二极管外延片及其制备方法
CN109192831A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109216514A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109545918B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN116314496A (zh) 一种高光效发光二极管外延片及其制备方法、led
CN116454185A (zh) 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN106876531B (zh) 一种发光二极管的外延片及其制备方法
CN108987544A (zh) 一种发光二极管外延片及其制造方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109671817A (zh) 一种发光二极管外延片及其制备方法
CN109473516A (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109192826B (zh) 一种发光二极管外延片及其制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109768130A (zh) 一种氮化镓基发光二极管外延片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190315