[go: up one dir, main page]

CN114823284A - 一种Si衬底GaN外延薄膜的生长方法 - Google Patents

一种Si衬底GaN外延薄膜的生长方法 Download PDF

Info

Publication number
CN114823284A
CN114823284A CN202210337909.0A CN202210337909A CN114823284A CN 114823284 A CN114823284 A CN 114823284A CN 202210337909 A CN202210337909 A CN 202210337909A CN 114823284 A CN114823284 A CN 114823284A
Authority
CN
China
Prior art keywords
substrate
gan
growing
growth
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210337909.0A
Other languages
English (en)
Inventor
潘拴
陈芝向
张建立
郑畅达
王小兰
高江东
李丹
杨小霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanchang Guiji Semiconductor Technology Co ltd
Nanchang University
Original Assignee
Nanchang Guiji Semiconductor Technology Co ltd
Nanchang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanchang Guiji Semiconductor Technology Co ltd, Nanchang University filed Critical Nanchang Guiji Semiconductor Technology Co ltd
Priority to CN202210337909.0A priority Critical patent/CN114823284A/zh
Publication of CN114823284A publication Critical patent/CN114823284A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本发明公开了一种Si衬底GaN外延薄膜的生长方法，该生长方法是在Si衬底上生长GaN薄膜时避免了AlN或AlN/AlGaN缓冲层的生长，通过对Si衬底预处理，形成隔离Si与Ga的界面，避免Ga与Si反应产生回熔；通过调整GaN应力调控层与GaN层的生长温度，调节材料生长过程产生的应力，从而形成连续完整的单晶GaN薄膜。该方法避免了AlN或AlN/AlGaN缓冲层的生长，从而有效地减少AlN在反应室中石墨和喷头等位置的沉积，降低外延生长的成本，减少因为沉积物导致的不稳定性和沉积物处理引起的不确定性和成本增加，有效地降低外延生长的成本和沉积物处理的频率，提高外延生长的稳定性、可靠性和产品良率，在所述GaN薄膜上可生长其他结构或功能层，应用于功率电子器件、照明等领域。

Description

一种Si衬底GaN外延薄膜的生长方法
技术领域
本发明涉及半导体薄膜材料技术领域，尤其涉及一种Si衬底GaN外延薄膜的生长方法。
背景技术
硅衬底GaN基LED技术作为三条主要GaN基LED技术路线之一，已经取得了丰硕的成果，同时Si衬底也是适合商用GaN电力电子器件生长的理想衬底。采用Si衬底生长GaN材料，己成为业界共识。
目前在Si衬底上外延生长GaN的产业化方法是利用金属有机化学气相沉积（MOCVD）在Si衬底上先外延生长AlN或AlN/AlGaN作为缓冲层，再外延生长GaN。这是由于Ga会与Si发生反应，对Si衬底产生回熔腐蚀，因而无法形成连续平整的晶体薄膜，先外延生长AlN或AlN/AlGaN缓冲层再外延生长GaN，可以避免Ga与Si衬底直接接触发生回熔反应，并在一定程度上减小GaN与Si之间的应力。
在AlN和GaN的MOCVD生长过程中，除了沉积在Si衬底上之外，还会沉积在反应室内其它位置，比如喷头、石墨等，这些产物会引起反应室内环境的变化，导致生长的不稳定性。其中AlN比GaN更容易沉积，而且难以在线清理，只能通过定期更换石墨，利用高温炉烘烤去除沉积物，人工定期清理喷头等位置的沉积物来保持反应室内环境的稳定。AlN的生长会大大增加沉积物处理的频率，增加时间成本，并会导致材料生长的不确定性，影响产品良率。
发明内容
本发明的目的在于提供一种Si衬底GaN外延薄膜的生长方法，该方法不需要生长AlN或AlN/AlGaN缓冲层，从而避免了AlN在反应室中石墨和喷头等位置的沉积，减少因为沉积物导致的不稳定性和沉积物处理引起的不确定性和成本增加，有效地降低外延生长的成本和沉积物处理的频率，提高外延生长的稳定性、可靠性和产品良率。
本发明的目的是这样实现的：
一种Si衬底GaN外延薄膜的生长方法，特征是：具体步骤如下：
（1）将Si衬底置于反应室中，并对所述Si衬底预处理，形成隔离Si与Ga的界面；
（2）在所述界面上，于第一生长温度下生长GaN应力调控层；
（3）在所述GaN应力调控层上，于高于第一生长温度的第二生长温度下生长GaN薄膜层。
可选地，步骤（1）中所述隔离Si与Ga的界面的实现方法是通过向反应室内通入氨气，对所述Si衬底进行氨化处理实现。
可选地，步骤（1）中所述隔离Si与Ga的界面的实现方法是通过在不通入氨气的情况下向反应室通入Al源，预沉积1至数个原子层实现。
可选地，步骤（1）中所述隔离Si与Ga的界面的实现方法是通过在不通入氨气的情况下向反应室通入In源，预沉积1至数个原子层实现。
步骤（2）中所述第一生长温度为800℃-1000℃。
步骤（2）中生长所述GaN应力调控层的载气为N2。
步骤（3）中所述第二生长温度为900℃-1200℃，且所述第二生长温度高于所述第一生长温度。
步骤（3）中生长所述GaN薄膜层的载气为H2。
可选的，所述Si衬底为图形化后的衬底，所述图形化是通过异质材料在Si衬底的表面局部掩膜，使Si衬底的表面形成多个窗口区或刻蚀Si衬底的表面形成沟槽，使Si衬底的表面分割成多个台面来实现；GaN材料外延在各个Si衬底的图形上。
本发明所述方法获得的GaN薄膜，自下而上依次包括Si衬底，隔离Si与Ga的界面、GaN应力调控层和GaN薄膜。在生长所述GaN薄膜时，避免生长AlN缓冲层。在生长所述GaN应力调控层之前，对Si衬底进行预处理，形成所述隔离Si与Ga的界面。所述GaN应力调控层的生长温度低于所述GaN薄膜的生长温度。
可选地，所述GaN应力调控层与所述GaN薄膜的载气不同，载气分别为N2、H2。
本发明的技术关键是：步骤（1）中通过对Si衬底预处理，形成所述隔离Si与Ga的界面，有效地避免Ga与Si衬底反应产生回熔腐蚀；通过调整步骤（2）中所述GaN应力调控层与步骤（3）中所述GaN薄膜的生长温度，起到调控材料生长过程应力的作用，避免后续在所述GaN应力调控层上生长GaN薄膜时裂纹的产生，从而形成连续完整的单晶GaN薄膜。
与现有技术相比，本发明具有如下优点：
在Si衬底上外延生长GaN薄膜，避免了AlN或AlN/AlGaN缓冲层的生长，从而有效地减少AlN在反应室中石墨和喷头等位置的沉积，降低外延生长的成本，减少因为沉积物导致的不稳定性和沉积物处理引起的不确定性和成本增加，有效地降低外延生长的成本和沉积物处理的频率，提高外延生长的稳定性、可靠性和产品良率，在所述GaN薄膜上生长其他结构或功能层，应用于功率电子器件、照明等领域。
具体实施方式
为了便于本领域普通技术人员理解和实施本发明，下面结合实施例对本发明作进一步的详细描述，应当理解，此处所描述的实施示例仅用于说明和解释本发明，并不用于限定本发明。
本发明给出如下实施例：
实施例1 ：
本发明的实现步骤如下：
步骤1，向反应室通入氨气，对Si衬底进行氨化处理，形成隔离Si与Ga的界面；
将图形化的Si衬底置于金属有机物化学气相淀积MOCVD反应室中，并向反应室通入氨气，在预设温度为925℃下对Si衬底进行预处理，预处理时间为20s；
步骤2，生长GaN应力调控层；
将进行预处理后的Si衬底的温度降低到800℃，向反应室通入TMGa、氨气，载气为氮气，生长厚度为100nm的GaN应力调控层；
步骤3，生长GaN薄膜；
将温度升高到1000℃，向反应室通入TMGa、氨气，载气为氢气，生长厚度为1000nm的GaN薄膜。
实施例2 ：
本发明的实现步骤如下：
步骤1，不通氨气的情况下向反应室通入Al源，在Si衬底上预沉积数个Al原子层，形成隔离Si与Ga的界面；
将图形化的Si衬底置于金属有机物化学气相淀积MOCVD反应室中，并向反应室通入TMAl，在预设温度为925℃下对Si衬底进行预处理，预处理时间为20s；
步骤2，生长GaN应力调控层；
将进行预处理后的Si衬底的温度升高到950℃，向反应室通入TMGa、氨气，载气为氮气，生长厚度为150nm的GaN应力调控层；
步骤3，生长GaN薄膜；
将已经生长了GaN应力调控层的Si衬底的温度升高到1050℃，向反应室通入TMGa、氨气，载气为氢气，生长厚度为800nm的GaN薄膜。
实施例3 ：
本发明的实现步骤如下：
步骤1，不通氨气的情况下向反应室通入In源，在Si衬底上预沉积数个In原子层，形成隔离Si与Ga的界面；
将图形化的Si衬底置于金属有机物化学气相淀积MOCVD反应室中，并向反应室通入TMIn，在预设温度为700℃下对Si衬底进行预处理，预处理时间为20s；
步骤2，生长GaN应力调控层；
将进行预处理后的Si衬底的温度降低到850℃，向反应室通入TMGa、氨气，载气为氮气，生长厚度为80nm的GaN应力调控层；
步骤3，生长GaN薄膜。
将温度升高到1050℃，向反应室通入TMGa、氨气，载气为氢气，生长厚度为600nm的GaN薄膜。
以上仅是本发明的三个具体实施例，而不是全部的实施例。
应当理解的是，上述针对较佳实施例的描述较为详细，并不能因此而认为是对本发明专利保护范围的限制，本领域的普通技术人员在本发明的启示下，在不脱离本发明权利要求所保护的范围情况下，还可以做出替换或变形，均落入本发明的保护范围之内，本发明的请求保护范围应以所附权利要求为准。

Claims (9)

1.一种Si衬底GaN外延薄膜的生长方法，特征在于：具体步骤如下：
（1）将Si衬底置于反应室中，并对所述Si衬底预处理，形成隔离Si与Ga的界面；
（2）在所述界面上，于第一生长温度下生长GaN应力调控层；
（3）在所述GaN应力调控层上，于高于第一生长温度的第二生长温度下生长GaN薄膜层。
2.根据权利要求1所述的Si衬底GaN外延薄膜的生长方法，特征在于：步骤（1）中所述隔离Si与Ga的界面的实现方法是通过向反应室内通入氨气，对所述Si衬底进行氨化处理实现。
3.根据权利要求1所述的Si衬底GaN外延薄膜的生长方法，特征在于：步骤（1）中所述隔离Si与Ga的界面的实现方法是通过在不通入氨气的情况下向反应室通入Al源，预沉积1至数个原子层实现。
4.根据权利要求1所述的Si衬底GaN外延薄膜的生长方法，特征在于：步骤（1）中所述隔离Si与Ga的界面的实现方法是通过在不通入氨气的情况下向反应室通入In源，预沉积1至数个原子层实现。
5.根据权利要求1或2或3或4所述的Si衬底GaN外延薄膜的生长方法，特征在于：步骤（2）中所述第一生长温度为800℃-1000℃。
6.根据权利要求1或2或3或4所述的Si衬底GaN外延薄膜的生长方法，特征在于：步骤（2）中生长所述GaN应力调控层的载气为N2。
7.根据权利要求1或2或3或4所述的Si衬底GaN外延薄膜的生长方法，特征在于：步骤（3）中所述第二生长温度为900℃-1200℃，且所述第二生长温度高于所述第一生长温度。
8.根据权利要求1或2或3或4所述的Si衬底GaN外延薄膜的生长方法，特征在于：步骤（3）中生长所述GaN薄膜层的载气为H2。
9.根据权利要求1所述的Si衬底GaN外延薄膜的生长方法，特征在于：所述Si衬底为图形化后的衬底，所述图形化是通过异质材料在Si衬底的表面局部掩膜，使Si衬底的表面形成多个窗口区或刻蚀Si衬底的表面形成沟槽，使Si衬底的表面分割成多个台面来实现。
CN202210337909.0A 2022-04-01 2022-04-01 一种Si衬底GaN外延薄膜的生长方法 Pending CN114823284A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210337909.0A CN114823284A (zh) 2022-04-01 2022-04-01 一种Si衬底GaN外延薄膜的生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210337909.0A CN114823284A (zh) 2022-04-01 2022-04-01 一种Si衬底GaN外延薄膜的生长方法

Publications (1)

Publication Number Publication Date
CN114823284A true CN114823284A (zh) 2022-07-29

Family

ID=82532959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210337909.0A Pending CN114823284A (zh) 2022-04-01 2022-04-01 一种Si衬底GaN外延薄膜的生长方法

Country Status (1)

Country Link
CN (1) CN114823284A (zh)

Similar Documents

Publication Publication Date Title
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP6406811B2 (ja) Ｉｉｉ 族窒化物半導体装置の製造装置および製造方法ならびに半導体ウエハの製造方法
CN108010995A (zh) 一种基于石墨烯蓝宝石衬底的高光效led芯片
CN115305571B (zh) 氧化镓外延结构及其制备方法
WO2024040958A1 (zh) 基于氧化铝氧化硅复合衬底的led芯片及其制造方法
JP2005183997A (ja) 発光素子用窒化物半導体テンプレートおよびその製造方法
JP2008056499A (ja) 窒化物半導体薄膜を有するＳｉ基板の製造方法。
KR20150052246A (ko) 에피택시얼 웨이퍼 및 그 제조 방법
CN114823284A (zh) 一种Si衬底GaN外延薄膜的生长方法
TWI547585B (zh) 氮化鋁銦薄膜的成長方法
JP7066178B2 (ja) Ｉｉｉ族窒化物半導体素子の製造装置および製造方法ならびに半導体ウエハの製造方法
CN114775050A (zh) 一种改善腔体铝环境的镀层及其沉积方法
CN115323487A (zh) 衬底表面刻蚀方法及半导体器件
CN103346071A (zh) 含有SiNx插入层的InN半导体器件的制备方法
CN111962044A (zh) 一种在线清洗石墨和喷头的GaN薄膜外延生长方法
WO2012164827A1 (ja) 気相成長方法及び発光素子用基板の製造方法
JP2000269142A (ja) 窒化ガリウムエピタキシャル層の形成方法及び発光素子
KR19980043941A (ko) 질화갈륨 반도체 단결정 기판의 제조방법
US20210210340A1 (en) Group iii nitride semiconductor substrate and manufacturing method thereof
CN104037282A (zh) 生长在Si衬底上的AlGaN薄膜及其制备方法和应用
JP2019153791A (ja) Ｉｉｉ族窒化物半導体素子の製造方法および基板の洗浄方法
TWI752256B (zh) 基底及其製備方法
JP7100871B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
JP5360136B2 (ja) Ｇａ含有窒化物半導体の製造方法
JP3479041B2 (ja) Ｉｉｉ族金属窒化物薄膜の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination