CN114613741B - 导电结构及其制造方法 - Google Patents
导电结构及其制造方法 Download PDFInfo
- Publication number
- CN114613741B CN114613741B CN202210202906.6A CN202210202906A CN114613741B CN 114613741 B CN114613741 B CN 114613741B CN 202210202906 A CN202210202906 A CN 202210202906A CN 114613741 B CN114613741 B CN 114613741B
- Authority
- CN
- China
- Prior art keywords
- conductive
- layers
- dry films
- substrate
- reflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000004891 communication Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 60
- 230000003667 anti-reflective effect Effects 0.000 claims description 51
- 239000011810 insulating material Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229920000089 Cyclic olefin copolymer Polymers 0.000 claims description 5
- 239000002033 PVDF binder Substances 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 5
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 5
- 229920002981 polyvinylidene fluoride Polymers 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- -1 polyethylene terephthalate Polymers 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 3
- 239000005751 Copper oxide Substances 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 229910000431 copper oxide Inorganic materials 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 147
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 239000011229 interlayer Substances 0.000 abstract description 6
- 238000003475 lamination Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- MYWUZJCMWCOHBA-VIFPVBQESA-N methamphetamine Chemical compound CN[C@@H](C)CC1=CC=CC=C1 MYWUZJCMWCOHBA-VIFPVBQESA-N 0.000 description 9
- 238000005553 drilling Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000013071 indirect material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
- Laminated Bodies (AREA)
- Formation Of Various Coating Films On Cathode Ray Tubes And Lamps (AREA)
Abstract
一种导电结构包含基板、两抗反射层、两导电干膜、导电连通柱以及两黑化层。两抗反射层分别位于基板之相反两表面上，且两相反表面各暴露出一部分。两导电干膜分别设置于两抗反射层远离基板的一侧。导电连通柱穿越基板，并具有两端分别延伸至两导电干膜。两黑化层分别覆盖两导电干膜，其中两导电干膜的每一者由对应之抗反射层与对应之黑化层包覆。藉由本揭露的导电结构，即可达成金属细线路、无反射光以及无层间叠片刮伤的功效。
Description
技术领域
本揭露系有关于一种导电结构及其制造方法，尤其是一种用于透明显示器的通孔搭接结构及其制造方法。
背景技术
现行透明显示器的通孔搭接结构多使用钻孔、化镀以及电镀填孔搭配图案化制程的生产流程。透明显示器的需求主要为双面导电层，并增厚表面金属铜层以降低金属阻抗，且藉由通孔化镀制程使正反双面导电层(例如：金属层)经由通孔进行电性搭接以导通。
由于现行透明显示器普遍为双面导电层，且利用电镀制程增厚导电层(例如：金属铜层)降低金属阻抗，并利用化镀制程进行通孔与正反金属层电性导通。然而，为了达到金属层的增厚需求，业界普遍使用两次电镀制程，且电镀前底层需先行溅镀一层导电性佳之金属膜作为导电触媒，故底层金属将存在视效反光的问题。除此之外，现行透明显示器的通孔搭接结构多使用钻孔之后加上化镀的制程，其制程工序上较为繁琐，且钻孔时因使用叠片钻孔技术，此将间接导致层间摩擦并造成刮伤风险，进而影响透明显示器的品质。
因此，如何提出一种可以解决上述问题的导电结构，是目前业界亟欲投入研发资源解决的问题之一。
发明内容
有鉴于此，本揭露之一目的在于提出一种可有解决上述问题的导电结构。
为了达到上述目的，依据本揭露之一实施方式，一种导电结构包含基板、两抗反射层、两导电干膜、导电连通柱以及两黑化层。两抗反射层分别位于基板之相反两表面上，且相反两表面各暴露出一部分。两导电干膜分别设置于两抗反射层远离基板的一侧。导电连通柱穿越基板，并具有两端分别延伸至两导电干膜。两黑化层分别覆盖两导电干膜，其中两导电干膜的每一者由对应之抗反射层与对应之黑化层包覆。
于本揭露的一或多个实施方式中，基板之材料包含聚对苯二甲酸乙二酯(PET)、环烯烃聚合物(COP)、透明聚酰亚胺(CPI)、聚酰亚胺(PI)以及聚偏二氟乙烯(PVDF)。
于本揭露的一或多个实施方式中，两抗反射层于一方向上部分重叠。
于本揭露的一或多个实施方式中，两抗反射层之光学密度大于4。
于本揭露的一或多个实施方式中，两抗反射层之材料包含油墨、碳、氧化铜、铬以及黑镍。
于本揭露的一或多个实施方式中，两导电干膜于一方向上部分重叠。
于本揭露的一或多个实施方式中，两导电干膜完全覆盖导电连通柱。
于本揭露的一或多个实施方式中，两导电干膜之厚度大于10微米。
于本揭露的一或多个实施方式中，导电连通柱系实心填充结构。
于本揭露的一或多个实施方式中，导电连通柱贯穿两抗反射层。
于本揭露的一或多个实施方式中，导电连通柱之材料包含银、铜以及碳。
于本揭露的一或多个实施方式中，每一导电干膜面向基板的一表面系由对应的抗反射层所覆盖，且每一导电干膜的其余表面系由对应之黑化层所覆盖。
依据本揭露之一实施方式，一种导电结构的制造方法包含：分别形成两抗反射层于基板之相反两表面上；分别形成两虚设绝缘材料层于两抗反射层上；形成通孔穿越两虚设绝缘材料层、基板与两抗反射层；去除两虚设绝缘材料层；形成导电连通柱于通孔，且导电连通柱完全填充通孔；分别形成两导电干膜位于两抗反射层上，以完全覆盖导电连通柱；图案化两导电干膜；以及分别形成两黑化层包覆两导电干膜。
于本揭露的一或多个实施方式中，导电结构的制造方法还包含烘烤以固化两抗反射层于去除两虚设绝缘材料层的步骤之后。
于本揭露的一或多个实施方式中，导电结构的制造方法还包含烘烤以固化两导电干膜于图案化两导电干膜的步骤之后。
于本揭露的一或多个实施方式中，导电结构的制造方法还包含去除两抗反射层之各一部位于分别形成两黑化层包覆两导电干膜的步骤之前。
于本揭露的一或多个实施方式中，形成导电连通柱于通孔使得导电连通柱的两端分别穿过两抗反射层。
于本揭露的一或多个实施方式中，导电结构的制造方法还包含清洁基板于分别形成两抗反射层的步骤之前。
综上所述，在本揭露之导电结构及其制造方法中，因为绝缘层形成于抗反射层上而对抗反射层产生保护，所以可以避免在形成通孔的过程中可能造成的层间叠片刮伤风险以及在通孔中形成导电连通柱的偏移风险。在本揭露之导电结构及其制造方法中，透过在抗反射层形成导电干膜以及在导电干膜表面形成黑化层，以在无新增制程的状况下同时达到细线路、四面无反射光、通孔可以导电以及无层间叠片刮伤的诉求。
以上所述仅系用以阐述本揭露所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本揭露之具体细节将在下文的实施方式及相关图式中详细介绍。
附图说明
为让本揭露之上述和其他目的、特征、优点与实施例能更明显易懂，所附图式之说明如下：
图1绘示根据本揭露之一实施方式之导电结构的制造方法的流程图。
图2绘示根据本揭露之一实施方式之制造导电结构的中间阶段的示意图。
图3绘示根据本揭露之一实施方式之制造导电结构的中间阶段的示意图。
图4绘示根据本揭露之一实施方式之制造导电结构的中间阶段的示意图。
图5绘示根据本揭露之一实施方式之制造导电结构的中间阶段的示意图。
图6绘示根据本揭露之一实施方式之制造导电结构的中间阶段的示意图。
图7绘示根据本揭露之一实施方式之制造导电结构的中间阶段的示意图。
图8绘示根据本揭露之一实施方式之制造导电结构的中间阶段的示意图。
图9绘示根据本揭露之一实施方式之制造导电结构的中间阶段的示意图。
图10绘示根据本揭露之一实施方式之制造导电结构的中间阶段的示意图。
图11绘示根据本揭露之一实施方式之制造导电结构的中间阶段的示意图。
图12绘示根据本揭露之一实施方式之制造导电结构的中间阶段的示意图。
图13绘示根据本揭露之一实施方式之导电结构的示意图。
附图标记：
100:导电结构 110:基板
120:抗反射层 130:虚设绝缘材料层
140:导电连通柱 150:导电干膜
160:黑化层 B:烘烤装置
E:曝光装置 M:遮罩
METH:制造方法 S11,S12,S13,S14,S15,S16,S17,S18,S19:步骤
V:通孔
具体实施方式
以下将以图式揭露本揭露之复数个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本揭露。也就是说，在本揭露部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意的方式绘示之。在所有图式中相同的标号将用于表示相同或相似的元件。
以下将详细介绍本揭露之导电结构所包含的各元件的结构、功能以及各元件之间的连接关系，并详细叙述制造本揭露的导电结构的方法。
图1是根据本揭露之一或多个实施方式之用于制造导电结构100的制造方法METH的流程图。如图1所示，制造方法METH包含步骤S11至步骤S19。透过执行制造方法METH，制造者可以制造出如图13所示的导电结构100。以下于介绍步骤S11至步骤S19时，请同时参考图2至图13以获得本揭露之最佳理解。
步骤S11：分别形成两抗反射层120于基板110之相反两表面上。
首先，请参考图2。图2提供了基板110。在本实施方式中，基板110作为非导电体。基板110在图2中的上表面与下表面分布了金属线路，金属线路用以传输与影像相关联的讯号。在一些实施方式中，基板110的材料可以包含聚对苯二甲酸乙二酯(PET)、环烯烃聚合物(COP)、透明聚酰亚胺(CPI)、聚酰亚胺(PI)、聚偏二氟乙烯(PVDF)或任何合适的材料。因此，在一些实施方式中，基板110可以是透明材料。或者，在一些实施方式中，基板110可以是半透明材料。本揭露不意欲针对基板110的材料进行限制。
接着，请参考图3。如图3所示，两个抗反射层120形成于基板110的相反两表面上。更详细的说，两个抗反射层120分别形成于基板110的上表面以及下表面，使得基板110位于两个抗反射层120之间。
在一些实施方式中，两个抗反射层120可以藉由贴附、涂布、网印或任何合适的方法来形成。本揭露不意欲针对形成两个抗反射层120于基板110的相反两表面上之方法进行限制。
在一些实施方式中，两个抗反射层120的材料可以包含油墨、碳、碳衍伸物、氧化铜、铬、镍、黑镍或任何合适的材料。因此，在一些实施方式中，抗反射层120可以是导电材料。或者，在一些实施方式中，抗反射层120可以是非导电材料。本揭露不意欲针对抗反射层120的材料进行限制。
在一些实施方式中，两个抗反射层120形成于基板110的相反两表面之后，其光学密度大于约4。
在一些实施方式中，抗反射层120形成于基板110的相反两表面之后，其可见光全波段的反射率小于约70％。
在一些实施方式中，制造方法METH可以进一步包含清洁制程。此清洁制程用以清洁基板110。在一些实施方式中，此清洁制程可以执行于步骤S11之前，以使两个抗反射层120可以以更佳的品质形成于基板110的相反两表面上。
步骤S12：分别形成两虚设绝缘材料层130于两抗反射层120上。
请参考图4。如图4所示，两个虚设绝缘材料层130形成于两个抗反射层120上。更详细的说，两个虚设绝缘材料层130分别形成于两个抗反射层120的上表面以及下表面，使得每一抗反射层120位于每一虚设绝缘材料层130与基板110之间。在本实施方式中，两个虚设绝缘材料层130用以保护两个抗反射层120的表面，并配置以在后续的制程(例如：钻孔制程)中避免层间叠片刮伤的问题。在本实施方式中，虚设绝缘材料层130作为间接材料而非永久材料，即，虚设绝缘材料层130在制造导电结构100的过程中被去除而不会保留在导电结构100中。
在一些实施方式中，两个虚设绝缘材料层130可以藉由贴附、涂布、网印或任何合适的方法来形成。本揭露不意欲针对形成两个虚设绝缘材料层130于两个抗反射层120上之方法进行限制。
在一些实施方式中，两个虚设绝缘材料层130可以是塑胶保护膜、可剥塑胶材料或任何合适的材料。本揭露不意欲针对虚设绝缘材料层130的材料进行限制。
步骤S13：形成通孔V穿越两虚设绝缘材料层130、基板110与两抗反射层120。
请参考图5。如图5所示，在本实施方式中，通孔V形成于由基板110、抗反射层120以及虚设绝缘材料层130所组成的中间结构之中。更详细的说，通孔V穿越基板110、两个抗反射层120与两个虚设绝缘材料层130。
在一些实施方式中，通孔V可以藉由钻孔或任何合适的方法来形成。本揭露不意欲针对形成通孔V穿越两个虚设绝缘材料层130、基板110与两个抗反射层120之方法进行限制。
步骤S14：形成导电连通柱140于通孔V，且导电连通柱140完全填充通孔V。
请参考图6。如图6所示，在本实施方式中，导电连通柱140填充通孔V，并且导电连通柱140贯穿基板110、两个抗反射层120以及两个虚设绝缘材料层130。如图6所示，导电连通柱140具有两端自两个虚设绝缘材料层130朝向图面中的上方以及下方突伸。
在一些实施方式中，如图6所示，导电连通柱140系实心填充结构。导电连通柱140实心填充通孔V以达到降低电阻值的功效。
在一些实施方式中，导电连通柱140的材料可以包含银、铜、碳或任何合适的材料。本揭露不意欲针对导电连通柱140的材料进行限制。
步骤S15：去除两虚设绝缘材料层130。
请参考图7。如图7所示，在完成步骤S16以实现导电连通柱140填充通孔V之后，遂去除两个虚设绝缘材料层130，使得导电连通柱140贯穿基板110以及两个抗反射层120。导电连通柱140的两端自两个抗反射层120朝向图面中的上方与下方突伸。
在一些实施方式中，两个虚设绝缘材料层130可以藉由剥除、刮除、撕除或任何合适的方法去除。本揭露不意欲针对从两个抗反射层120的表面去除虚设绝缘材料层130的方法进行限制。
接着，请继续参考图7。在一些实施方式中，如图7所示，制造方法METH可以进一步包含烘烤制程。此烘烤制程用以固化两个抗反射层120。如图7所示，由基板110、两个抗反射层120以及导电连通柱140所组成的中间结构可以藉由烘烤装置B的烘烤，使得至少两个抗反射层120可以固化。在一些实施方式中，此烘烤制程可以执行于步骤S15之后，以利后续的制程(例如：压模制程)在两个抗反射层120的表面上执行。
步骤S16：分别形成两导电干膜150位于两抗反射层120上。
请参考图8。如图8所示，两个导电干膜150分别形成于两个抗反射层120上。在本实施方式中，两个导电干膜150分别设置于两个抗反射层120远离基板110的一侧。更详细的说，两个导电干膜150分别形成于两个抗反射层120的上表面以及下表面，使得每一抗反射层120位于每一导电干膜150与基板110之间。如图8所示，两个导电干膜150形成于两个抗反射层120上以完全覆盖导电连通柱140，使得两个导电干膜150可以透过导电连通柱140电性连接，并使得分布于基板110的上表面与下表面的金属线路之讯号可以透过导电连通柱140彼此连接。
在一些实施方式中。两个导电干膜150可以藉由压膜、涂布或任何合适的方法形成。本揭露不意欲针对分别形成两个导电干膜150于两个抗反射层120上的方法进行限制。
在一些实施方式中，两个导电干膜150的材料可以包含感光银膜或任何合适的材料。本揭露不意欲针对两个导电干膜150的材料进行限制。
在一些实施方式中，两个导电干膜150的厚度大于约10微米。足够厚的两个导电干膜150使得分布于基板110的表面的金属线路具有低阻抗。
步骤S17：图案化两导电干膜150。
请参考图9。如图9所示，在本实施方式中，两个导电干膜150系藉由曝光装置E来执行图案化制程。如图9所示，在曝光装置E与两个导电干膜150之间可以分别设置有两个遮罩M。遮罩M上分布有数个实心部与镂空部所组成的图案，使得曝光装置E在对两个导电干膜150进行曝光制程时可以在两个导电干膜150上形成图案。
在一些实施方式中，曝光装置E可以是极紫外光(EUV)曝光机或任何合适的装置。本揭露不意欲针对用以图案化两个导电干膜150的装置和方法进行限制。
在一些实施方式中，遮罩M可以包含但不限于光罩(photomask)。
接着，请参考图10。如图10所示，两个导电干膜150藉由曝光装置E以及遮罩M执行的曝光制程之后，遂执行显影制程。显影制程使得两个导电干膜150被去除各一部位。更详细的说，如图10所示，两个导电干膜150被去除各一部位，使得两抗反射层120暴露各一部位。举例来说，位于基板110上方的导电干膜150被去除其右方的一部位，位于基板110下方的导电干膜150被去除其左方的一部位，使得两个导电干膜150在一方向(例如：在图10中的上-下方向)上部分重叠。藉由执行显影制程，导电连通柱140仍然被两个导电干膜150完全覆盖。
接着，请参考图11。如图11所示，制造方法METH可以进一步包含烘烤制程。此烘烤制程用以固化两个导电干膜150。如图11所示，由基板110、两个抗反射层120、导电连通柱140以及两个导电干膜150所组成的中间结构可以藉由烘烤装置B的烘烤，使得至少两个导电干膜150以及两个抗反射层120暴露之各一部位可以固化。在一些实施方式中，此烘烤制程可以执行于步骤S17之后，以利后续的制程(例如：微蚀刻制程以及黑化制程)的执行。
步骤S18：去除两抗反射层120之各一部位。
请参考图12。如图12所示，在本实施方式中，两个抗反射层120暴露的各一部位被去除，使得基板110的两相反表面各暴露出一部分。举例来说，位于基板110上的抗反射层120被去除其右方的一部位，位于基板110下的抗反射层120被去除其左方的一部位，使得两个抗反射层120在一方向(例如：在图10中的上-下方向)上部分重叠。藉由执行微蚀刻制程，导电连通柱140仍然被两个导电干膜150完全覆盖，并使基板110的两相反表面各暴露出一部分。
在一些实施方式中，两个抗反射层120可以藉由微蚀刻制程或任何合适的制程来去除各一部位。本揭露不意欲针对去除两个抗反射层120之各一部位的方法进行限制。
步骤S19：分别形成两黑化层160包覆两导电干膜150。
请参考图13。如图13所示，两个导电干膜150分别被两个黑化层160包覆。更详细的说，每一导电干膜150面向基板110的表面系由对应之抗反射层120覆盖，且每一导电干膜150的其余表面系由对应之黑化层160所覆盖，如图13所示。藉由分别形成两黑化层160包覆两导电干膜150，可以达成避免产生视效反光的问题之功效。
在一些实施方式中，如图13所示，两个黑化层160在一方向(例如：进-出纸面方向)上系三面地分别包覆两个导电干膜150。在藉由对应的抗反射层120在一方向(例如：进-出纸面方向)上一面地覆盖两个导电干膜150，使得两个导电干膜150在一方向(例如：进-出纸面方向)上可以被四面地包覆。
在一些实施方式中，两个黑化层160可以藉由化镀、电镀、涂布、网印、喷印或任何合适的方法来形成。本揭露不意欲针对分别形成两个黑化层160包覆两个导电干膜150的方法进行限制。
藉由执行制造方法METH的上述步骤S11至步骤S19，制造者可以制造出导电结构100。如图13所示，藉由执行制造方法METH制造出的导电结构100包含基板110、两个抗反射层120、导电连通柱140、两个导电干膜150以及两个黑化层160。两个抗反射层120分别位于基板110之相反两表面上，且此两相反表面各暴露出一部分。两个导电干膜150分别设置于两个抗反射层120远离基板110的一侧。导电连通柱140穿越基板110并具有两端分别延伸至两个导电干膜150。两个黑化层160分别覆盖两个导电干膜150，且每一导电干膜150系由对应的抗反射层120与对应的黑化层160包覆。
在一些实施方式中，导电连通柱140的两端分别与两个抗反射层120非共平面，以避免因为导电连通柱140的两端之表面平行或低于两个抗反射层120而导致可能的导电连通柱140与两个导电干膜150之间的接触不良。
在一些实施方式中，两个导电干膜150完全覆盖导电连通柱140，以避免在执行步骤S18时因为两个导电干膜150的厚度不足而导致两个抗反射层120的各一部位被去除时导电连通柱140亦被蚀刻。
由以上对于本揭露之具体实施方式之详述，可以明显地看出，在本揭露之导电结构及其制造方法中，因为绝缘层形成于抗反射层上对抗反射层产生保护，所以可以避免在形成通孔的过程中可能造成的层间叠片刮伤风险以及在通孔中形成导电连通柱的偏移风险。在本揭露之导电结构及其制造方法中，透过在抗反射层形成导电干膜以及在导电干膜表面形成黑化层，以在无新增制程的状况下同时达到细线路、四面无反射光、通孔可以导电以及无层间叠片刮伤的诉求。
虽然本揭露已以实施方式揭露如上，然其并不用以限定本揭露，任何熟习此技艺者，在不脱离本揭露的精神和范围内，当可作各种的更动与润饰，因此本揭露的保护范围当视权利要求所界定者为准。
Claims (18)
1.一种导电结构，其特征在于，包含：
基板；
两抗反射层，分别位于所述基板的相反两表面上，所述相反两表面各暴露出一部分；
两导电干膜，分别设置于所述两抗反射层远离所述基板的一侧；
导电连通柱，穿越所述基板，并具有两端分别延伸至所述两导电干膜；以及
两黑化层，分别覆盖所述两导电干膜，其中所述两导电干膜的每一者由对应的所述抗反射层与对应的所述黑化层包覆。
2.如权利要求1所述的导电结构，其特征在于，其中所述基板的材料包含聚对苯二甲酸乙二酯、环烯烃聚合物、透明聚酰亚胺、聚酰亚胺或聚偏二氟乙烯。
3.如权利要求1所述的导电结构，其特征在于，其中所述两抗反射层于一方向上部分重叠。
4.如权利要求1所述的导电结构，其特征在于，其中所述两抗反射层的光学密度大于4。
5.如权利要求1所述的导电结构，其特征在于，其中所述两抗反射层的材料包含油墨、碳、氧化铜、铬或黑镍。
6.如权利要求1所述的导电结构，其特征在于，其中所述两导电干膜于一方向上部分重叠。
7.如权利要求1所述的导电结构，其特征在于，其中所述两导电干膜完全覆盖所述导电连通柱。
8.如权利要求1所述的导电结构，其特征在于，其中所述两导电干膜的厚度大于10微米。
9.如权利要求1所述的导电结构，其特征在于，其中所述导电连通柱系实心填充结构。
10.如权利要求1所述的导电结构，其特征在于，其中所述导电连通柱贯穿所述两抗反射层。
11.如权利要求1所述的导电结构，其特征在于，其中所述导电连通柱的材料包含银、铜或碳。
12.如权利要求1所述的导电结构，其特征在于，其中每一所述两导电干膜面向所述基板的表面是由对应的所述抗反射层所覆盖，且每一所述两导电干膜的其余表面是由对应的所述黑化层所覆盖。
13.一种导电结构的制造方法，其特征在于，包含：
分别形成两抗反射层于基板的相反两表面上；
分别形成两虚设绝缘材料层于所述两抗反射层上；
形成通孔穿越所述两虚设绝缘材料层、所述基板与所述两抗反射层；
形成导电连通柱于所述通孔，且所述导电连通柱完全填充所述通孔；
去除所述两虚设绝缘材料层；
分别形成两导电干膜位于所述两抗反射层上，以完全覆盖所述导电连通柱；
图案化所述两导电干膜；以及
分别形成两黑化层包覆所述两导电干膜。
14.如权利要求13所述的方法，其特征在于，进一步包含烘烤以固化所述两抗反射层于所述去除所述两虚设绝缘材料层的步骤之后。
15.如权利要求13所述的方法，其特征在于，进一步包含烘烤以固化所述两导电干膜于所述图案化所述两导电干膜的步骤之后。
16.如权利要求13所述的方法，其特征在于，进一步包含去除所述两抗反射层的各一部位于所述分别形成所述两黑化层包覆所述两导电干膜的步骤之前。
17.如权利要求13所述的方法，其特征在于，其中所述形成所述导电连通柱于所述通孔的步骤使得所述导电连通柱的两端分别穿过所述两抗反射层。
18.如权利要求13所述的方法，其特征在于，进一步包含清洁所述基板于所述分别形成所述两抗反射层的步骤之前。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210202906.6A CN114613741B (zh) | 2022-03-02 | 2022-03-02 | 导电结构及其制造方法 |
| TW111108658A TWI810843B (zh) | 2022-03-02 | 2022-03-09 | 導電結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210202906.6A CN114613741B (zh) | 2022-03-02 | 2022-03-02 | 导电结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114613741A CN114613741A (zh) | 2022-06-10 |
| CN114613741B true CN114613741B (zh) | 2023-05-12 |
Family
ID=81861388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210202906.6A Active CN114613741B (zh) | 2022-03-02 | 2022-03-02 | 导电结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114613741B (zh) |
| TW (1) | TWI810843B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326853A (ja) * | 1994-05-31 | 1995-12-12 | Nippon Avionics Co Ltd | プリント配線板のボールバンプ形成方法 |
| JP3061788B1 (ja) * | 1999-01-26 | 2000-07-10 | イビデン株式会社 | プリント配線板とその製造方法 |
| CN1925130A (zh) * | 2005-09-02 | 2007-03-07 | 上海集成电路研发中心有限公司 | 一种降低半导体大马士革铜工艺中表面反射率的方法 |
| JP2009239238A (ja) * | 2008-03-28 | 2009-10-15 | Fujifilm Corp | 電子回路基板の製造方法 |
| JP2015070103A (ja) * | 2013-09-29 | 2015-04-13 | 株式会社村田製作所 | 電子部品の製造方法 |
| CN105524420A (zh) * | 2014-10-17 | 2016-04-27 | 太阳油墨制造株式会社 | 干膜、固化物及印刷电路板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8373271B2 (en) * | 2010-05-27 | 2013-02-12 | International Business Machines Corporation | Interconnect structure with an oxygen-doped SiC antireflective coating and method of fabrication |
| TWI667946B (zh) * | 2018-05-29 | 2019-08-01 | 夏爾光譜股份有限公司 | 軟式電路板基材及其製作方法 |
-
2022
- 2022-03-02 CN CN202210202906.6A patent/CN114613741B/zh active Active
- 2022-03-09 TW TW111108658A patent/TWI810843B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326853A (ja) * | 1994-05-31 | 1995-12-12 | Nippon Avionics Co Ltd | プリント配線板のボールバンプ形成方法 |
| JP3061788B1 (ja) * | 1999-01-26 | 2000-07-10 | イビデン株式会社 | プリント配線板とその製造方法 |
| CN1925130A (zh) * | 2005-09-02 | 2007-03-07 | 上海集成电路研发中心有限公司 | 一种降低半导体大马士革铜工艺中表面反射率的方法 |
| JP2009239238A (ja) * | 2008-03-28 | 2009-10-15 | Fujifilm Corp | 電子回路基板の製造方法 |
| JP2015070103A (ja) * | 2013-09-29 | 2015-04-13 | 株式会社村田製作所 | 電子部品の製造方法 |
| CN105524420A (zh) * | 2014-10-17 | 2016-04-27 | 太阳油墨制造株式会社 | 干膜、固化物及印刷电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202337282A (zh) | 2023-09-16 |
| TWI810843B (zh) | 2023-08-01 |
| CN114613741A (zh) | 2022-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4601710B1 (ja) | 狭額縁タッチ入力シートとその製造方法 | |
| CN110554789B (zh) | 双面电极及其图案化方法 | |
| CN106909258B (zh) | 一种触摸屏功能片引线的结构及其制作方法 | |
| JP5435556B2 (ja) | 導電性シート、積層導電性シート及び導電性パターンシート、並びに積層導電性シートの製造方法、透明アンテナ又は透明ディスプレイ又はタッチ入力シートの製造方法 | |
| JP2019192216A (ja) | タッチパネル及びその直接パターニング方法 | |
| CN106201041A (zh) | 一种触摸屏制备方法 | |
| CN109614008B (zh) | 双面图案化的方法及触控面板的制造方法 | |
| CN116744585B (zh) | 超薄介厚基板及其制作方法、音圈马达 | |
| CN114613741B (zh) | 导电结构及其制造方法 | |
| KR20180045712A (ko) | 터치 스크린 패널용 센서의 제조 방법 및 터치 스크린 패널용 센서 | |
| JP2011129272A (ja) | 両面透明導電膜シートとその製造方法 | |
| KR101368994B1 (ko) | 터치 패널용 패드의 제조 방법 | |
| JPH11112126A (ja) | 微細パターンの製造方法 | |
| CN105988621A (zh) | 一种触摸屏及其制备方法 | |
| JPH09312471A (ja) | 多層配線板及びその製造方法 | |
| CN113766727B (zh) | 柔性电路板及其制作方法 | |
| KR101551859B1 (ko) | 금속 레이어를 에칭 레지스트로 이용하는 에칭 방법 | |
| JPH09260560A (ja) | リードフレーム及びその製造方法 | |
| TWI874927B (zh) | 具有較佳定位精度的電路板增層製程 | |
| CN214795277U (zh) | 一种光漫射及红外滤光组合镀膜半导体 | |
| CN114063336B (zh) | 黑矩阵及其制作方法、彩膜基板及其制作方法和显示屏 | |
| JP3003119B2 (ja) | 表示素子用電極板およびその製造方法 | |
| JPH09133915A (ja) | 微細パターン形成方法及びマスター基板及びそれらを用いて形成されたカラーフィルター | |
| JP2000002805A (ja) | カラーフィルタ基板とカラーフィルタ基板の製造方法 | |
| CN116909047A (zh) | 一种ctp与tft贴合液晶模组及其制作工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240112 Address after: 518109, Building E4, 101, Foxconn Industrial Park, No. 2 East Ring 2nd Road, Fukang Community, Longhua Street, Longhua District, Shenzhen City, Guangdong Province (formerly Building 1, 1st Floor, G2 District), H3, H1, and H7 factories in K2 District, North Shenchao Optoelectronic Technology Park, Minqing Road, Guangdong Province Patentee after: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd. Patentee after: Interface Technology (Chengdu) Co., Ltd. Patentee after: GENERAL INTERFACE SOLUTION Ltd. Address before: No.689 Hezuo Road, West District, high tech Zone, Chengdu City, Sichuan Province Patentee before: Interface Technology (Chengdu) Co., Ltd. Patentee before: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd. Patentee before: Yicheng Photoelectric (Wuxi) Co.,Ltd. Patentee before: GENERAL INTERFACE SOLUTION Ltd. |
|
| TR01 | Transfer of patent right |