[go: up one dir, main page]

CN114078947A - 沟槽金氧半晶体管器件及其制造方法 - Google Patents

沟槽金氧半晶体管器件及其制造方法 Download PDF

Info

Publication number
CN114078947A
CN114078947A CN202010838591.5A CN202010838591A CN114078947A CN 114078947 A CN114078947 A CN 114078947A CN 202010838591 A CN202010838591 A CN 202010838591A CN 114078947 A CN114078947 A CN 114078947A
Authority
CN
China
Prior art keywords
upper electrode
layer
trench
dielectric layer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010838591.5A
Other languages
English (en)
Inventor
蔡依芸
洪章响
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UPI Semiconductor Corp
Original Assignee
UPI Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UPI Semiconductor Corp filed Critical UPI Semiconductor Corp
Priority to CN202010838591.5A priority Critical patent/CN114078947A/zh
Priority to TW110118202A priority patent/TW202209676A/zh
Publication of CN114078947A publication Critical patent/CN114078947A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种沟槽金氧半晶体管器件及其制造方法。沟槽金氧半晶体管器件包括：衬底以与栅极结构。衬底具有沟槽。栅极结构配置在沟槽中。栅极结构包括：下部电极、第一上部电极、第二上部电极、第一介电层以及第二介电层。下部电极具有第一宽度。第一上部电极与第二上部电极分别配置在沟槽的两侧，且第一上部电极与第二上部电极之间具有第二宽度。第一上部电极与第二上部电极各自具有弧形底面。第一介电层配置在下部电极上，以将下部电极与第一上部电极以及第二上部电极分隔开。第二介电层配置在第一上部电极与第二上部电极之间的第一介电层上，并延伸覆盖第一上部电极的顶面与第二上部电极的顶面。

Description

沟槽金氧半晶体管器件及其制造方法
技术领域
本发明涉及一种功率半导体器件及其制造方法，尤其涉及一种沟槽金氧半晶体管器件及其制造方法。
背景技术
功率半导体器件在电源管理领域已广泛使用，理想的功率半导体器件必须具有低寄生电容(parasitic capacitance)的特性，以确保功率半导体器件的反应速度并提供良好的功率转换效率。
具有遮蔽栅极的沟槽金氧半晶体管器件为目前常见的一种功率半导体器件。在现有结构中，具有遮蔽栅极的沟槽金氧半晶体管器件包括遮蔽栅极以及位于遮蔽栅极上的栅电极。遮蔽栅极与栅电极之间的重叠区域会导致沟槽金氧半晶体管器件的寄生电容(Cgs)增加，进而影响沟槽金氧半晶体管器件的切换速度。
发明内容
本发明提供一种具有遮蔽栅极的沟槽金氧半晶体管器件，其可减少下部电极(即遮蔽栅极)与上部电极(即栅电极)的重叠区域，进而降低下部电极与上部电极之间的寄生电容。
本发明提供一种沟槽金氧半晶体管器件的制造方法，其可通过光掩膜来定义上部电极，以准确控制上部电极的宽度与栅极电阻，进而增加设计灵活性。
本发明提供一种沟槽金氧半晶体管器件，包括：衬底以与栅极结构。衬底具有沟槽。栅极结构配置在沟槽中。栅极结构包括：下部电极、第一上部电极、第二上部电极、第一介电层以及第二介电层。下部电极具有第一宽度。第一上部电极与第二上部电极分别配置在沟槽的两侧，且第一上部电极与第二上部电极之间具有第二宽度。第一上部电极与第二上部电极各自具有弧形底面。第一介电层配置在下部电极上，以将下部电极与第一上部电极以及第二上部电极分隔开。第二介电层配置在第一上部电极与第二上部电极之间的第一介电层上，并延伸覆盖第一上部电极的顶面与第二上部电极的顶面。
在本发明的一实施例中，上述的第二宽度小于第一宽度。
在本发明的一实施例中，上述的第二宽度大于等于第一宽度。
在本发明的一实施例中，上述的第一介电层具有第三宽度，且第三宽度实质上等于第一宽度。
在本发明的一实施例中，上述的第一上部电极与第二上部电极的弧形底面高于第一介电层的顶面。
在本发明的一实施例中，还包括第一绝缘层自衬底的顶面延伸至沟槽的两侧的上部，以分隔衬底与第一上部电极及第二上部电极。
在本发明的一实施例中，上述的第一上部电极与第二上部电极各自具有平坦的顶面，平坦的顶面与第一绝缘层的顶面实质上齐平。
在本发明的一实施例中，还包括第二绝缘层包围下部电极与第一介电层，以将下部电极、第一介电层与衬底分隔开。
在本发明的一实施例中，上述的下部电极的顶面低于第一上部电极与第二上部电极的弧形底面。
本发明提供一种沟槽金氧半晶体管器件的制造方法，包括：在衬底中形成至少一沟槽；在至少一沟槽中共形地形成绝缘材料层；在绝缘材料层上形成下部电极；在下部电极上形成介电材料层；进行刻蚀工艺，移除部分绝缘材料层与部分介电材料层，以在下部电极上形成第一介电层，并在第一介电层及绝缘材料层上形成具有弧形底面的第一开口；形成第一绝缘层，以覆盖第一开口的侧壁以及衬底的顶面；在第一开口中的第一绝缘层上形成导体层；图案化导体层以形成第二开口，第二开口暴露出至少部分的第一介电层，并将导体层分隔为第一上部电极与第二上部电极；以及形成第二介电层，第二介电层从衬底上连续延伸并填入第二开口中。
基于上述，本发明通过图案化导体层，以形成彼此分离的上部电极，并将介电层填入相邻的上部电极之间，以减少上部电极与下部电极的重叠区域，从而降低栅-源电容(Cgs)。
另一方面，本发明通过将上部电极形成弧形底面，拉开上部电极与衬底之间的距离，从而降低栅-漏电容(Cgd)。因此，本发明可有效地降低沟槽式金氧半晶体管器件的寄生电容，进而提升器件的效能。另外，本发明还可通过光掩膜来准确控制上部电极的宽度与电阻，进而增加设计灵活性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1J为依照本发明一实施例所示出的一种沟槽金氧半晶体管器件的制造方法的剖面示意图；
图2A至图2C分别为依照本发明各种实施例所示出的沟槽金氧半晶体管器件的剖面示意图；
图3为依照本发明另一实施例所示出的沟槽金氧半晶体管器件的剖面示意图。
具体实施方式
参照本实施例的附图以更全面地阐述本发明。然而，本发明也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的器件，以下段落将不再一一赘述。
图1A至图1J为依照本发明一实施例所示出的一种沟槽金氧半晶体管器件的制造方法的剖面示意图。
请参照图1A，提供衬底100。在一实施例中，衬底100为具有第一导电型的半导体衬底，例如是N型重掺杂的硅衬底。
接着，在衬底100上形成外延层102。在一实施例中，外延层102为具有第一导电型的外延层，例如是N型轻掺杂的外延层，且其形成方法包括进行选择性外延生长(selectiveepitaxy growth，SEG)工艺。在本实施例中，外延层102的N型掺杂浓度小于衬底100的N型掺杂浓度。另一方面，衬底100与外延层102可视为一种复合衬底。也就是说，以下段落提到的外延层102的顶面也可视为复合衬底的顶面。
然后，在外延层102中形成至少一个沟槽10。如图1A所示，沟槽10具有均匀的宽度10w。也就是说，沟槽10的顶部宽度10tw实质上等于沟槽10的底部宽度10bw。在一实施例中，形成沟槽10的方法包括在衬底100上形成掩膜层；以掩膜层为掩膜，移除部分外延层102；以及移除掩膜层。
在形成沟槽10之后，于沟槽10的表面上共形地形成绝缘材料层104。绝缘材料层104从沟槽10的表面延伸并覆盖外延层102的顶面102t。在一实施例中，绝缘材料层104的材料包括氧化硅，且其形成方法包括进行热氧化法或化学气相沉积法。
之后，在绝缘材料层104上形成导体材料层106。如图1A所示，导体材料层106填入由绝缘材料层104的内表面所定义的空间中并延伸覆盖绝缘材料层104的顶面104t。在一实施例中，导体材料层106的材料包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。
请参照图1A与图1B，对导体材料层106进行平坦化工艺，以在沟槽10中形成导体层106a。在一些实施例中，上述的平坦化工艺包括回刻蚀工艺或是化学机械抛光(CMP)工艺。在此情况下，如图1B所示，导体层106a的顶面106t与绝缘材料层104的顶面104t实质上齐平。但本发明不以此为限，在其他实施例中，导体层106a的顶面106t也可低于绝缘材料层104的顶面104t。
请参照图1B与图1C，进一步凹蚀导体层106a，以在沟槽10中形成下部电极116。在此情况下，如图1C所示，下部电极116的顶面116t低于绝缘材料层104的顶面104t，且低于外延层102的顶面102t。
请参照图1C与图1D，在下部电极116上形成介电材料层108。在一实施例中，介电材料层108包括氧化硅，且其形成方法包括化学气相沉积工艺。如图1D所示，介电材料层108填满沟槽10，并延伸覆盖绝缘材料层104的顶面104t。
请参照图1D与图1E，进行刻蚀工艺，移除部分介电材料层108以及部分绝缘材料层104，以在下部电极116上形成第一介电层118，并在第一介电层118上形成第一开口12。在一实施例中，第一介电层118具有宽度118w，其实质上等于下部电极116的宽度116w。在进行刻蚀工艺之后，如图1E所示，第一开口12暴露出第一介电层118的顶面118t，且具有自第一介电层118的顶面118t向上延伸的弧形底面12bt。也就是说，第一开口12的弧形底面12bt可高于第一介电层118的顶面118t。另外，第一开口12的侧壁12s也暴露出部分外延层102。在一实施例中，上述的刻蚀工艺包括湿式刻蚀工艺或是干式刻蚀工艺。此外，在形成第一开口12之后，剩余的绝缘材料层104包围下部电极116与第一介电层118，以形成绝缘层114(可称为第二绝缘层)。绝缘层114可分隔外延层102与下部电极116以及第一介电层118。
请参照图1E与图1F，形成绝缘层120(可称为第一绝缘层)，以覆盖第一开口12的侧壁12s以及外延层102的顶面102t。在一实施例中，绝缘层120的材料包括氧化硅，且其形成方法包括进行热氧化法或化学气相沉积法。在此情况下，绝缘层120会形成在外延层102的表面上。
请参照图1F与图1G，在第一开口12中的绝缘层120与第一介电层118上形成导体层122。具体来说，形成导体层122的步骤包括以下步骤。首先，在外延层102上形成导体材料层，所述导体材料层填满第一开口12并延伸覆盖绝缘层120的顶面120t。在一实施例中，导体材料层的材料包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。然后，对导体材料层进行平坦化工艺(例如，回刻蚀工艺或化学机械抛光工艺)，以暴露出绝缘层120的顶面120t并在第一开口12中形成导体层122。
接着，如图1G与图1H所示，图案化导体层122以形成第二开口16，进而将导体层122分隔为第一上部电极126与第二上部电极128。具体来说，图案化导体层122的步骤包括以下步骤。首先，在导体层122与外延层102上形成具有光刻胶开口14的光刻胶图案124。如图1G所示，光刻胶开口14可对应于下部电极116。接着，以光刻胶图案124为掩膜，移除部分导体层122，以形成暴露出第一介电层118的第二开口16。之后，移除光刻胶图案124，以暴露出第一上部电极126、第二上部电极128以及绝缘层120。
值得注意的是，由于光刻胶图案124的覆盖与保护，在移除光刻胶图案124之后，第一上部电极126可具有平坦的顶面126t，且第二上部电极128也可具有平坦的顶面128t。在本实施例中，第一上部电极126的顶面126t以及第二上部电极128的顶面128t可与绝缘层120的顶面120t实质上齐平。在此情况下，可保护沟槽10边缘处的绝缘层120以在后续工艺中不易被过度刻蚀而暴露出衬底100，从而防止该处漏电。此外，光刻胶图案124可具有各种图案，以改变第一上部电极126与第二上部电极128的宽度，进而调整第一上部电极126与第二上部电极128的电阻值(Rg)。因此，在本实施例中，通过光掩膜或光刻胶图案来定义上部电极，可增加设计灵活性，以符合客制化的需求。另外，如图1H所示，第二开口16的宽度16w可大于下部电极116的宽度116w。但本发明不以此为限，在其他实施例中，第二开口16的宽度16w也可等于或是小于下部电极116的宽度116w。
请参照图1H与图1I，在形成第一上部电极126与第二上部电极128之后，在外延层102中形成主体层130。在一实施例中，主体层130为具有第二导电型的主体层，例如是P型主体层，且其形成方法包括进行离子注入工艺。接着，在主体层130中形成掺杂区132。在一实施例中，掺杂区132为具有第一导电型的掺杂区132，例如是N型重掺杂区，且其形成方法包括进行离子注入工艺。在此情况下，如图1I所示，掺杂区132可环绕第一上部电极126的上部与第二上部电极128的上部。
请参照图1I与图1J，在外延层102上形成第二介电层134。具体来说，如图1J所示，第二介电层134从绝缘层120的顶面120t连续延伸并填入第二开口16中，以与第一介电层118接触。在一实施例中，第二介电层134的材料包括氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟硅玻璃(FSG)或未掺杂硅玻璃(USG)，且其形成方法包括进行化学气相沉积工艺。另外，第二介电层134可视为层间介电层(ILD)。
接着，形成穿过第二介电层134与绝缘层120的多个第一插塞136，以与掺杂区132电性连接。具体来说，形成第一插塞136的步骤包括以下步骤。首先，形成贯穿第二介电层134与绝缘层120的插塞开口，插塞开口也部分穿入掺杂区132中，在某些需求下，插塞开口亦会穿入主体层130。在一实施例中，形成上述的插塞开口的方法包括进行光刻刻蚀工艺。然后，在上述的插塞开口中填入导体层以形成第一插塞136。在一实施例中，导体层的材料包括金属，例如钨，且其形成方法包括进行化学气相沉积工艺。
然后，在第一插塞136上形成金属层138。在一实施例中，金属层138的材料包括铜、铝、铝铜等，且其形成方法包括进行沉积工艺(例如化学气相沉积工艺或是物理气相沉积工艺)与图案化工艺。至此，完成本发明实施例的沟槽式金氧半晶体管1的制作。
在本发明的沟槽式金氧半晶体管1中，第一上部电极126与第二上部电极128可视为栅电极、绝缘层120可视为栅介电层，第一介电层118可视为栅间介电层、而下部电极116可视为遮蔽栅极，以构成栅极结构150。衬底100可视为漏极区，而掺杂区132可视为源极区。在本实施例中，遮蔽栅极116的配置可减少栅电极126、128与漏极100之间的电容并提升沟槽式金氧半晶体管1的崩溃电压。另外，遮蔽栅极116也可电性连接至源极区132，以进一步减少栅电极126、128与漏极100之间的电容。
如图1J所示，沟槽式金氧半晶体管1的栅极结构150配置在沟槽10中。具体来说，栅极结构150包括：下部电极116、第一上部电极126、第二上部电极128、第一介电层118以及第二介电层134。第一上部电极126与第二上部电极128分别配置在沟槽10的两侧上。栅极结构150还包括绝缘层120，其至少覆盖第一上部电极126的侧壁与第二上部电极128的侧壁，以将第一上部电极126与第二上部电极128分隔开(或电性分隔)。值得注意的是，第一上部电极126具有弧形底面126bt且第二上部电极128具有弧形底面128bt。弧形底面126bt、128bt自第一介电层118的顶面118t向上延伸。也就是说，弧形底面126bt、128bt可高于第一介电层118的顶面118t，弧形底面126bt、128bt与第一介电层118的顶面118t相连的夹角可大于90度，且下部电极116的顶面116t可低于弧形底面126bt、128bt。在此情况下，此弧形底面126bt、128bt可拉大栅电极126、128与通往漏极100的电流通道之间的距离(即栅电极126、128与外延层102之间的距离)，以降低栅电极126、128与电流通道(即外延层102)之间的寄生电容，进而降低沟槽式金氧半晶体管1的总寄生电容。
另外，第一介电层118配置在下部电极116上，以将下部电极116与第一上部电极126以及第二上部电极128分隔开(或电性分隔)。第二介电层134从第一介电层118上延伸并覆盖第一上部电极126的顶面126t与第二上部电极128的顶面128t。从另一角度来看，第二介电层134可包括突出部分134p。突出部分134p可配置在第一上部电极126与第二上部电极128之间的第一介电层118上，以被视为分隔(或电性分隔)上部电极126、128的隔离结构。在此情况下，对应于第一介电层118的隔离结构134p可减少上部电极126、128与下部电极116的重叠区域，进而降低上部电极126、128与下部电极116之间的寄生电容，并提升沟槽式金氧半晶体管1的效能。另一方面，本实施例可在同一步骤中同时形成层间介电层(ILD)134与分隔上部电极126、128的隔离结构134p，以降低工艺成本。
图2A至图2C分别为依照本发明各种实施例所示出的沟槽式金氧半晶体管的剖面示意图。
图2A至图2C所示出的沟槽式金氧半晶体管2a、2b、2c的构件与配置与图1J所示出的沟槽式金氧半晶体管1的构件与配置大致上相似，于此便不再赘述。具体来说，沟槽式金氧半晶体管2a、2b、2c分别表示相邻两个上部电极126、128之间具有不同宽度W1、W2、W3的各种实施例。在一实施例中，如图2A所示，相邻两个上部电极126、128之间的宽度W1实质上等于下部电极116的宽度116w。从另一角度来看，第二介电层134的突出部分134p的宽度W1实质上等于下部电极116的宽度116w。此实施例在上部电极126、128的电阻值(Rg)以及上部电极126、128与下部电极116之间的电容值(Cgs)之间取得平衡，可具有较广的应用层面。在另一实施例中，如图2B所示，相邻两个上部电极126、128之间的宽度W2小于下部电极116的宽度116w。从另一角度来看，第二介电层134的突出部分134p的宽度W2小于下部电极116的宽度116w。此实施例的上部电极126、128的电阻值(Rg)较小，可适用于高频应用。在其他实施例中，如图2C所示，相邻两个上部电极126、128之间的宽度W3大于下部电极116的宽度116w。从另一角度来看，第二介电层134的突出部分134p的宽度W3大于下部电极116的宽度116w。此实施例的上部电极126、128的电阻值(Rg)较大，而上部电极126、128与下部电极116之间的电容值(Cgs)较小，可具有高的抗噪声能力。
图3为依照本发明另一实施例所示出的沟槽式金氧半晶体管的剖面示意图。
图3所示出的沟槽式金氧半晶体管3的构件与配置与图2A所示出的沟槽式金氧半晶体管2a的构件与配置大致上相似，于此便不再赘述。上述两者不同之处在于：沟槽式金氧半晶体管3具有穿过第二介电层134的多个第二插塞236以及第二插塞236上的金属层238。如图3所示，第二插塞236贯穿第二介电层134，以分别电性连接上部电极126、128与金属层238。虽然图3所示出的相邻两个上部电极126、128之间的宽度W1实质上等于下部电极116的宽度116w，但本发明不以此为限。在其他实施例中，相邻两个上部电极126、128之间的宽度也可小于或大于下部电极116的宽度116w。
综上所述，本发明将层间介电层填入相邻的上部电极之间，以减少上部电极与下部电极的重叠区域。因此，本发明可有效地降低下部电极与上部电极之间的寄生电容，进而提升沟槽式金氧半晶体管的效能。另外，本发明还可通过光掩膜来定义上部电极，以准确控制上部电极的宽度与电阻，进而增加设计灵活性。此外，本发明的上部电极具有高于栅间介电层的弧形底面，其可拉大上部电极与外延层之间的距离，以降低上部电极与外延层之间的寄生电容。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种沟槽金氧半晶体管器件，包括：
衬底，具有沟槽；以及
栅极结构，配置在所述沟槽中，其中所述栅极结构包括：
下部电极，具有第一宽度；
第一上部电极与第二上部电极，分别配置在所述沟槽的两侧，且所述第一上部电极与所述第二上部电极之间具有第二宽度，其中所述第一上部电极与所述第二上部电极各自具有弧形底面；
第一介电层，配置在所述下部电极上，以将所述下部电极与所述第一上部电极以及所述第二上部电极分隔开；以及
第二介电层，配置在所述第一上部电极与所述第二上部电极之间的所述第一介电层上，并延伸覆盖所述第一上部电极的顶面与所述第二上部电极的顶面。
2.根据权利要求1所述的沟槽金氧半晶体管器件，其中所述第二宽度小于所述第一宽度。
3.根据权利要求1所述的沟槽金氧半晶体管器件，其中所述第二宽度大于等于所述第一宽度。
4.根据权利要求1所述的沟槽金氧半晶体管器件，其中所述第一介电层具有第三宽度，且所述第三宽度实质上等于所述第一宽度。
5.根据权利要求1所述的沟槽金氧半晶体管器件，其中所述第一上部电极与所述第二上部电极的所述弧形底面高于所述第一介电层的顶面。
6.根据权利要求1所述的沟槽金氧半晶体管器件，还包括第一绝缘层自所述衬底的顶面延伸至所述沟槽的所述两侧的上部，以分隔所述衬底与所述第一上部电极及所述第二上部电极。
7.根据权利要求6所述的沟槽金氧半晶体管器件，其中所述第一上部电极与所述第二上部电极各自具有平坦的顶面，所述平坦的顶面与所述第一绝缘层的顶面实质上齐平。
8.根据权利要求1所述的沟槽金氧半晶体管器件，还包括第二绝缘层包围所述下部电极与所述第一介电层，以将所述下部电极、所述第一介电层与所述衬底分隔开。
9.根据权利要求1所述的沟槽金氧半晶体管器件，其中所述下部电极的顶面低于所述第一上部电极与所述第二上部电极的所述弧形底面。
10.一种沟槽金氧半晶体管器件的制造方法，包括：
在衬底中形成至少一沟槽；
在所述至少一沟槽中共形地形成绝缘材料层；
在所述绝缘材料层上形成下部电极；
在所述下部电极上形成介电材料层；
进行刻蚀工艺，移除部分所述绝缘材料层与部分介电材料层，以在所述下部电极上形成第一介电层，并在所述第一介电层及所述绝缘材料层上形成具有弧形底面的第一开口；
形成第一绝缘层，以覆盖所述第一开口的侧壁以及所述衬底的顶面；
在所述第一开口中的所述第一绝缘层上形成导体层；
图案化所述导体层以形成第二开口，其中所述第二开口暴露出至少部分的所述第一介电层，并将所述导体层分隔为第一上部电极与第二上部电极；以及
形成第二介电层，其中所述第二介电层从所述衬底上连续延伸并填入所述第二开口中。
CN202010838591.5A 2020-08-19 2020-08-19 沟槽金氧半晶体管器件及其制造方法 Pending CN114078947A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010838591.5A CN114078947A (zh) 2020-08-19 2020-08-19 沟槽金氧半晶体管器件及其制造方法
TW110118202A TW202209676A (zh) 2020-08-19 2021-05-20 溝槽金氧半電晶體元件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010838591.5A CN114078947A (zh) 2020-08-19 2020-08-19 沟槽金氧半晶体管器件及其制造方法

Publications (1)

Publication Number Publication Date
CN114078947A true CN114078947A (zh) 2022-02-22

Family

ID=80281658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010838591.5A Pending CN114078947A (zh) 2020-08-19 2020-08-19 沟槽金氧半晶体管器件及其制造方法

Country Status (2)

Country Link
CN (1) CN114078947A (zh)
TW (1) TW202209676A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975126B (zh) * 2022-07-29 2022-10-25 威晟半导体科技(广州)有限公司 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法

Also Published As

Publication number Publication date
TW202209676A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US9893190B2 (en) Fin FET and method of fabricating same
TWI470790B (zh) 溝渠式閘極金氧半場效電晶體
TWI426568B (zh) 半導體功率元件與其製作方法
TWI548086B (zh) 溝渠式橫向擴散金屬氧化半導體元件及其製造方法
US9406669B2 (en) Method and structure for vertical tunneling field effect transistor and planar devices
CN111092123A (zh) 横向双扩散晶体管及其制造方法
TWI840699B (zh) 具有直接連接到閘極、汲極和源極的金屬互連的電晶體結構
US20090166731A1 (en) Vertical-type field-effect transistor and manufacturing method thereof
CN110021663B (zh) 半导体元件
CN116632061A (zh) 半导体装置及其制作方法
CN114078947A (zh) 沟槽金氧半晶体管器件及其制造方法
CN106601811B (zh) 沟槽式功率晶体管
CN116844964A (zh) 一种屏蔽栅沟槽mos结构及其制备方法
CN108962972B (zh) 沟槽式功率半导体元件及其制造方法
US11616059B2 (en) Semiconductor device and method of fabricating the same
CN113964176B (zh) 半导体结构及其形成方法
KR102435160B1 (ko) 반도체 디바이스 및 그 제조 방법
CN110190123A (zh) 沟槽式栅极金氧半场效晶体管
CN110364564B (zh) 半导体器件及其制作方法
TWI546956B (zh) 溝渠式閘極金氧半場效電晶體
KR102495516B1 (ko) 반도체 장치 및 그 제조 방법
CN109585547B (zh) 沟槽式功率半导体元件及其制造方法
CN113284953B (zh) 一种屏蔽栅沟槽型mosfet结构及其制造方法
RU2810689C1 (ru) Полупроводниковая структура и способ ее изготовления
CN110010685A (zh) 沟槽金氧半导体元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220222

WD01 Invention patent application deemed withdrawn after publication