CN113972258A - 半导体装置以及金属氧化物半导体电容器结构 - Google Patents

Abstract

本申请提供了半导体装置以及金属氧化物半导体电容器结构。半导体装置设置于一电感器之下。半导体装置包含一金属氧化物半导体电容器结构以及一图案化屏蔽结构。金属氧化物半导体电容器结构包含一多晶硅层、一氧化定义层以及一第一金属层。第一金属层连接多晶硅层以及氧化定义层。图案化屏蔽结构设置于金属氧化物半导体电容器结构之上且包含一第二金属层。

Description

半导体装置以及金属氧化物半导体电容器结构

技术领域

本公开中所述实施例内容涉及一种半导体技术，特别涉及一种金属氧化物半导体电容器结构以及包含金属氧化物半导体电容器结构的半导体装置。

背景技术

随着半导体技术的发展，金属氧化物半导体电容器结构已应用于许多电路系统。然而，一些相关技术中的金属氧化物半导体电容器结构存在有许多缺点，导致半导体装置的品质因数值(quality factor，Q value)不佳。

发明内容

本公开的一些实施方式涉及一种半导体装置。半导体装置设置于一电感器之下。半导体装置包含一金属氧化物半导体电容器结构以及一图案化屏蔽结构。金属氧化物半导体电容器结构包含一多晶硅层、一氧化定义层以及一第一金属层。第一金属层连接多晶硅层以及氧化定义层。图案化屏蔽结构设置于金属氧化物半导体电容器结构之上且包含一第二金属层。

本公开的一些实施方式涉及一种金属氧化物半导体电容器结构。金属氧化物半导体电容器结构设置于一图案化屏蔽结构之下。金属氧化物半导体电容器结构包含一多晶硅层、一氧化定义层以及一第一金属层。第一金属层通过一第一连接通孔连接多晶硅层，且通过一第二连接通孔连接氧化定义层。图案化屏蔽结构包含一第二金属层，且第一金属层通过一第三连接通孔连接第二金属层。

综上所述，本公开的半导体装置可利用两层金属层实现金属氧化物半导体电容器结构以及图案化屏蔽结构，且可提高品质因数值。

附图说明

为让本公开的上述和其他目的、特征、优点与实施例能够更明显易懂，附图的说明如下：

图1是依照本公开一些实施例所示出的一电感器以及一半导体装置的示意图；

图2是依照本公开一些实施例所示出的一半导体装置的示意图；

图3是依照本公开一些实施例所示出的图2中一剖面线的剖面图；

图4是依照本公开一些实施例所示出的图2中一剖面线的剖面图；

图5是依照本公开一些实施例所示出的一半导体装置的示意图；以及

图6是依照本公开一些实施例所示出的一半导体装置的示意图。

符号说明

110：电感器

120：半导体装置

120A：半导体装置

120B：半导体装置

120C：半导体装置

122：金属氧化物半导体电容器结构

1221：多晶硅层

1222：氧化定义层

1223、M1：第一金属层

124：图案化屏蔽结构

AA’：剖面线

BB’：剖面线

M11：第一导电部件

M12：第二导电部件

M2：第二金属层

V1：第一连接通孔

V2：第二连接通孔

V3：第三连接通孔

X：方向

Y：方向

Z：方向

C1：第一导电段

C2：第二导电段

C3：第三导电段

具体实施方式

下文是举实施例配合附图作详细说明，但所提供的实施例并非用以限制本公开所涵盖的范围，而结构运行的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等技术效果的装置，皆为本公开所涵盖的范围。另外，附图仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件或相似元件将以相同的附图标记来说明。

在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本公开的本意。

参考图1。图1是依照本公开一些实施例所示出的电感器110以及半导体装置120的示意图。以图1示例而言，半导体装置120设置于电感器110的下方。

参考图2、图3以及图4。图2是依照本公开一些实施例所示出的半导体装置120A的示意图。图3是依照本公开一些实施例所示出的图2中剖面线AA’的剖面图。图4是依照本公开一些实施例所示出的图2中剖面线BB’的剖面图。在一些实施例中，图2的半导体装置120A用以实现图1中的半导体装置120。

半导体装置120A包含金属氧化物半导体电容器结构(metal-oxide-semiconductor capacitor，MOSCAP)122以及图案化屏蔽结构124。图案化屏蔽结构124设置于金属氧化物半导体电容器结构122的上方。

详细而言，金属氧化物半导体电容器结构122包含多晶硅层1221、氧化定义(oxidedefinition；OD)层1222、第一金属层1223(例如：M1层，后述以第一金属层M1称之)、多个连接通孔(via)V1以及多个连接通孔V2。多晶硅层1221设置于氧化定义层1222的上方。第一金属层1223设置于多晶硅层1221的上方。

图案化屏蔽结构124设置于第一金属层1223的上方。图案化屏蔽结构124可由第二金属层(例如：M2层，后述以第二金属层M2称之)实现。

在一些相关技术中，位于上方的电感器运行时所产生的磁场会造成下方的半导体装置产生涡电流。而涡电流会影响到上方电感器的品质因数值(quality factor，Qvalue)。

相较于上述相关技术，本公开中的半导体装置120A中包含有图案化屏蔽结构124。在一些实施例中，图案化屏蔽结构124可接地。图案化屏蔽结构124可降低电感器110中的互感，以避免半导体装置120A产生上述的涡电流，进而有效地维持电感器110的品质因数值。

另外，在一些其他的相关技术中，金属氧化物半导体电容器结构需利用至少三层金属层实现。

相较于上述其他的相关技术，本公开中的金属氧化物半导体电容器结构122仅利用两层金属层(第一金属层M1以及第二金属层M2)来实现。据此，本公开的金属氧化物半导体电容器结构122具有低成本以及结构简单的优点。

再次参考图3。第一金属层M1包含第一导电部件M11以及至少一第二导电部件M12。在图3的例子中，第一金属层M1包含两个第二导电部件M12。第一导电部件M11用以接收第一电压。第二金属层M2用以接收第二电压。第二电压相异于第一电压。举例而言，第一电压可大于第二电压。在一些实施例中，第一电压为正电压，且第二电压为地电压。

再次参考图4。第一导电部件M11通过第一连接通孔V1连接多晶硅层1221。再次参考图3。氧化定义层1222通过第二连接通孔V2连接第一金属层M1的第二导电部件M12。第一金属层M1的导电部件M12通过第三连接通孔V3连接第二金属层M2。由于氧化定义层1222连接第一金属层M1的第二导电部件M12以及第二金属层M2，因此氧化定义层1222、第一金属层M1的第二导电部件M12以及第二金属层M2的电压位准会相同。

再次参考图2。第一金属层M1的第一导电部件M11于方向X与方向Y所形成的平面上的第一投影范围位于第二金属层M2于方向X与方向Y所形成的平面上的第二投影范围内。换句话说，第一金属层M1的第一导电部件M11于方向X与方向Y所形成的平面上的投影范围的面积小于第二金属层M2于方向X与方向Y所形成的平面上的投影范围的面积。方向X以及方向Y平行于方向Z。

第二导电部件M12大约呈H状。详细而言，第二导电部件M12包含第一导电段C1、第二导电段C2以及第三导电段C3。第一导电段C1通过第二连接通孔V2连接氧化定义层1222。第二导电段C2通过该第三连接通孔V3连接第二金属层M2。第三导电段C3连接第一导电段C1以及第二导电段C2。第三导电段C3垂直于第一导电段C1以及第二导电段C2设置。第一导电段C1平行于第二导电段C2设置。第一导电段C1以及第二导电段C2沿方向X延伸。第三导电段C3沿方向Y延伸。

在一些相关技术中，金属氧化物半导体电容器结构会有电容值较大以及较多回路(loop)的缺点，这些都不利于金属氧化物半导体电容器结构的品质因数值。

相较于上述的相关技术，在图2的实施例中，由于第二导电部件M12是由多个导电段形成，且第二导电部件M12于方向X与方向Y所形成的平面上的投影范围与多晶硅层1221于方向X与方向Y所形成的平面上的投影范围重叠的较少(仅第二导电段C2以及第三导电段C3与多晶硅层1221重叠)，因此可降低电容值(例如：寄生电容值)且减少回路的形成，以提高品质因数值。

在图2的例子中，第一导电段C1的长度大于第二导电段C2的长度。在一些其他的实施例中，第一导电段C1的长度可等于或小于第二导电段C2的长度。

以图2示例而言，图面左方的该些第一连接通孔V1的第一连线方向即为方向Y，图面上方的该些第二连接通孔V2的第二连线方向即为方向X。方向Y垂直于方向X。也就是说，图面左方的该些第一连接通孔V1的第一连线方向垂直于图面上方的该些第二连接通孔V2的第二连线方向。图面上方的该些第二连接通孔V2以及图面下方的该些第二连接通孔V2分别设置于多晶硅层1221的两侧。

以图2示例而言，图面左方的该些第一连接通孔V1的连线方向即为方向Y，图面上方的该些第三连接通孔V3的连线方向即为方向X。方向Y垂直于方向X。也就是说，图面左方的该些第一连接通孔V1的连线方向垂直于图面上方的该些第三连接通孔V3的连线方向。

需特别注意的是，图2中该些第一连接通孔V1的数量、该些第二连接通孔V2的数量以及该些第三连接通孔V3的数量仅用以示例，各种适用的数量皆在本公开的范围中。

在一些实施例中，图2的半导体装置120A可沿一方向重复设置且连接。举例而言，图2的半导体装置120A可沿方向X重复设置且连接，以形成较大的半导体装置且可用于需要较大尺寸的应用中。

参考图5。图5是依照本公开一些实施例所示出的半导体装置120B的示意图。图5的半导体装置120B与图2的半导体装置120A之间的主要差异为，图5的半导体装置120B的第一金属层M1的该些第二导电部件M12呈长方状。在图5的例子中，由于半导体装置120B呈长方状，且第二导电部件M12于方向X与方向Y所形成的平面上的投影范围与多晶硅层1221于方向X与方向Y所形成的平面上的投影范围重叠的较多，因此其电容值较大。另外，第一导电部件M11与第二导电部件M12之间的电容值也会较大。据此，图5的半导体装置120B可用于需要较大电容值的应用中。

在一些实施例中，图5的半导体装置120B可沿一方向重复设置且连接。举例而言，图5的半导体装置120B可沿方向X重复设置且连接，以形成较大的半导体装置且可用于需要较大尺寸的应用中。

参考图6。图6是依照本公开一些实施例所示出的半导体装置120C的示意图。图6的半导体装置120C与图2的半导体装置120A之间的其中一个主要差异为，半导体装置120C仅包含图面左方的该些第一连接通孔V1而不包含图2图面右方的该些第一连接通孔V1。另外，图6的半导体装置120C与图2的半导体装置120A之间的另一个主要差异为，图面下方的第二导电部件M12仅包含第一导电段C1而不包含图2图面下方的第二导电段C2、第三导电段C3以及第三连接通孔V3。

在图6的实施例中，由于第二导电部件M12于方向X与方向Y所形成的平面上的投影范围与多晶硅层1221于方向X与方向Y所形成的平面上的投影范围重叠的较少(少了图2图面下方的第二导电段C2以及第三导电段C3与多晶硅层1221重叠的部分)，因此可更加有效地降低电容值(例如：寄生电容值)且减少回路的形成，以提高品质因数值。

在一些实施例中，图6的半导体装置120C可沿一方向重复设置且连接。举例而言，图6的半导体装置120C可沿方向X重复设置且连接，以形成较大的半导体装置且可用于需要较大尺寸的应用中。

综上所述，本公开的半导体装置可利用两层金属层实现金属氧化物半导体电容器结构以及图案化屏蔽结构，且可提高品质因数值。

虽然本公开已以实施方式公开如上，然其并非用以限定本公开，任何本领域普通技术人员，在不脱离本公开的构思和范围内，当可作各种的变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种半导体装置，设置于一电感器之下，其中该半导体装置包含：

一金属氧化物半导体电容器结构，包含：

一多晶硅层；

一氧化定义层；及

一第一金属层，连接该多晶硅层以及该氧化定义层；以及

一图案化屏蔽结构，设置于该金属氧化物半导体电容器结构之上且包含一第二金属层。

2.如权利要求1所述的半导体装置，其中该第一金属层包含一第一导电部件以及至少一第二导电部件，其中该第一导电部件通过一第一连接通孔连接该多晶硅层，且该至少一第二导电部件通过一第二连接通孔连接该氧化定义层。

3.如权利要求2所述的半导体装置，其中该至少一第二导电部呈H状。

4.如权利要求2所述的半导体装置，其中该第一导电部件于一平面上的一第一投影范围位于该第二金属层于该平面上的一第二投影范围内。

5.如权利要求2所述的半导体装置，其中该至少一第二导电部件通过一第三连接通孔连接该第二金属层。

6.如权利要求5所述的半导体装置，其中该至少一第二导电部件包含：

一第一导电段，通过该第二连接通孔连接该氧化定义层；

一第二导电段，通过该第三连接通孔连接该第二金属层；以及

一第三导电段，连接该第一导电段以及该第二导电段，其中该第一导电段平行于该第二导电段设置。

7.如权利要求5所述的半导体装置，其中多个第一连接通孔的一第一连线方向垂直于多个第二连接通孔的一第二连线方向。

8.如权利要求2所述的半导体装置，其中该第一导电部件用以接收一第一电压，且该第二金属层用以接收一第二电压。

9.如权利要求2所述的半导体装置，其中该至少一第二导电部呈长方状。

10.一种金属氧化物半导体电容器结构，设置于一图案化屏蔽结构之下，其中该金属氧化物半导体电容器结构包含：

一多晶硅层；

一氧化定义层；以及

一第一金属层，通过一第一连接通孔连接该多晶硅层，且通过一第二连接通孔连接该氧化定义层，其中该图案化屏蔽结构包含一第二金属层，且该第一金属层通过一第三连接通孔连接该第二金属层。

Images