[go: up one dir, main page]

CN107464801A - 金属‑氧化物‑金属电容 - Google Patents

金属‑氧化物‑金属电容 Download PDF

Info

Publication number
CN107464801A
CN107464801A CN201710372855.0A CN201710372855A CN107464801A CN 107464801 A CN107464801 A CN 107464801A CN 201710372855 A CN201710372855 A CN 201710372855A CN 107464801 A CN107464801 A CN 107464801A
Authority
CN
China
Prior art keywords
metal
conductive
conductive bar
electrode
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710372855.0A
Other languages
English (en)
Other versions
CN107464801B (zh
Inventor
蔡志厚
蔡伟浩
褚嵘兴
林英儒
吕昭信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN107464801A publication Critical patent/CN107464801A/zh
Application granted granted Critical
Publication of CN107464801B publication Critical patent/CN107464801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/711Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/306Stacked capacitors made by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种金属‑氧化物‑金属(MOM)电容。该金属‑氧化物‑金属(MOM)电容包括至少一个电容组件,其中,每一个电容组件包括第一电极和第二电极。该第一电极具有闭合图案。该第二电极被该第一电极的该闭合图案围绕。采用本发明,可以提高电容的线性度。

Description

金属-氧化物-金属电容
技术领域
本发明涉及一种电容,更特别地,涉及一种金属-氧化物-金属(metal-oxide-metal,MOM)电容。
背景技术
无源元件(如电容)广泛应用在用于射频(RF)和混合信号应用的集成电路(integrated circuit,IC)设计中,如旁路、级间耦合、谐振电路以及滤波器。最常用的电容之一是金属-氧化物-金属(MOM)电容。金属-氧化物-金属(MOM)电容是常见的半导体电容,其提供高电容密度。金属-氧化物-金属(MOM)电容的制造工艺比金属-绝缘体-金属(metal-insulator-metal,MIM)电容要少一个掩模过程(mask process),因此,金属-氧化物-金属(MOM)电容的制造工艺更简单且更具成本效益。
由于半导体产业通过持续减小最小特征尺寸来继续提高电子元件的集成密度,因此,现在难以精确地形成具有弯曲图案(curved pattern)的金属条(metal strip)。从而,形成具有某一弯曲图案的金属条或金属框架变得很困难,其中,该弯曲图案用于隔离相同金属层的每一个电容组件中的另一金属条。因此,排成阵列的电容组件将彼此干扰,以及,电容的线性度将降低。
发明内容
有鉴于此,本发明的目的之一在于提供一种金属-氧化物-金属(MOM)电容,以解决上述问题。
本发明提供一种金属-氧化物-金属(MOM)电容。该金属-氧化物-金属(MOM)电容包括至少一个电容组件,其中,每一个电容组件包括第一电极和第二电极。该第一电极具有闭合图案。该第二电极被该第一电极的该闭合图案围绕。
在本申请的金属-氧化物-金属(MOM)电容中,第二电极被第一电极的闭合图案围绕,因此,能够提高金属-氧化物-金属(MOM)电容的线性度。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后,可以毫无疑义地理解本发明的这些目的及其它目的。
附图说明
图1A根据本发明第一实施例示出了一种金属-氧化物-金属(MOM)电容的俯视图的示意图;
图1B根据本发明第一实施例的变型实施例示出了一种金属-氧化物-金属(MOM)电容的俯视图的示意图;
图2是根据本发明第二实施例示出的一种金属-氧化物-金属(MOM)电容的等效电路图;
图3是根据本发明第二实施例示出的一种金属-氧化物-金属(MOM)电容的第一图案化导电层和第二图案化导电层的俯视图的示意图;
图4是根据本发明第二实施例示出的一种金属-氧化物-金属(MOM)电容的其它图案化导电层的布局的示意图;
图5是本发明第三实施例示出的一种金属-氧化物-金属(MOM)电容的俯视图的示意图;
图6是本发明第四实施例示出的一种金属-氧化物-金属(MOM)电容的俯视图的示意图;
图7是根据本发明第五实施例示出的一种金属-氧化物-金属(MOM)电容的俯视图的示意图;
图8是本发明第六实施例示出的一种金属-氧化物-金属(MOM)电容的俯视图的示意图;
图9是根据本发明第七实施例示出的一种金属-氧化物-金属(MOM)电容的第一图案化导电层的俯视图的示意图;
图10是根据本发明第七实施例示出的一种金属-氧化物-金属(MOM)电容的第二图案化导电层和第三图案化导电层的俯视图的示意图;
图11是根据本发明第七实施例示出的一种金属-氧化物-金属(MOM)电容的第五图案化导电层的桥接线和第四图案化导电层的俯视图的示意图。
具体实施例
以下描述为本发明实施的较佳实施例,其仅用来例举阐释本发明的技术特征,而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件,所属领域技术人员应当理解,制造商可能会使用不同的名称来称呼同样的元件。因此,本说明书及权利要求书并不以名称的差异作为区别元件的方式,而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体,其中,该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语,故应解释成“包含,但不限定于…”的意思。此外,术语“耦接”意指间接或直接的电气连接。因此,若文中描述一个装置耦接于另一装置,则代表该装置可直接电气连接于该另一装置,或者透过其它装置或连接手段间接地电气连接至该另一装置。
文中所用术语“基本”或“大致”是指在可接受的范围内,本领域技术人员能够解决所要解决的技术问题,基本达到所要达到的技术效果。举例而言,“大致等于”是指在不影响结果正确性时,技术人员能够接受的与“完全等于”有一定误差的方式。
在本发明实施例中,术语“垂直投影方向”(vertical projection direction)被定义为垂直于一平面(如半导体芯片或晶片基板的表面)的方向。例如,在本发明实施例中,垂直投影方向垂直于第一方向和第二方向所构成的平面。
为了清楚地表达本发明实施例的主要特征,实施例的附图中省略了金属-氧化物-金属(MOM)电容中的介电材料(dielectric material)。对于半导体制造技术领域的普通技术人员而言,应当理解介电材料被形成在同一图案化导电层(patterned conductivelayer)中的多个电极或多个导电条之间,用于隔离的目的,以及,介电材料也被形成在不同的图案化导电层之间。
本申请提供一种具有特定图案设计的金属-氧化物-金属(MOM)电容,能够克服现有技术在先进半导体制造技术中精确地形成具有弯曲图案的金属条的困难。此外,本申请提供的金属-氧化物-金属(MOM)电容还能够给该金属-氧化物-金属(MOM)电容的电容组件提供良好的隔离,从而,能够提高金属-氧化物-金属(MOM)电容的线性度。
在本申请的金属-氧化物-金属(MOM)电容中,第二电极被第一电极的闭合图案围绕。因此,能够防止每一个电容组件受任何其它的电子装置的影响,以及,能够提高金属-氧化物-金属(MOM)电容的线性度。此外,本申请提供一种设计来形成具有两个图案化导电层的电容组件,其中,每一个图案化导电层包括仅沿一个方向延伸的导电条。因此,能够克服现有技术在相同金属层中精确地形成具有弯曲图案的金属条的困难。
请参考图1A,图1A根据本发明第一实施例示出了一种金属-氧化物-金属(MOM)电容的俯视图的示意图。如图1A所示,根据第一实施例,金属-氧化物-金属(MOM)电容C1包括至少一个电容组件(capacitor element)10,电容组件10形成在基板(未示出)上,如半导体芯片或晶片的基板。每一个电容组件10包括第一电极100和第二电极102,第二电极102与第一电极100未电连接,第一电极100具有闭合图案;以及,第二电极102被第一电极100的所述闭合图案围绕。第一电极100包括多个第一导电条104、多个第二导电条106和至少一个第三导电条108(图1A所示的实施例中以两个第三导电条为例进行说明,但应当说明的是,本发明并不限于此,具体实现中可以根据需求设置为一个或多个第三导电条),第一导电条104、第二导电条106和第三导电条108彼此电连接。本发明实施例的第一电极100还包括多个段状(segmental)导电条110。第二电极102包括第五导电条114和至少一个第四导电条112(图1A所示的实施例中以1个第四导电条为例进行说明,但应当说明的是,本发明并不限于此,具体实现中可以根据需求设置为一个或多个第四导电条),第四导电条112和第五导电条114彼此电连接。在本实施例中,第一导电条104、第三导电条108、段状导电条110和第四导电条112在第一方向D1上延伸,且由第一图案化导电层(patterned conductive layer)形成。第二导电条106和第五导电条114在第二方向D2上延伸,且由第二图案化导电层形成,在图1A所示的实施例中,第二图案化导电层以与第一图案化导电层不同的图案阴影示出,以示区分。第一方向D1与第二方向D2交叉(cross)。在本实施例中,第一方向D1垂直于第二方向D2,但本发明并不限于此。第二导电条106分别与第一导电条104、第三导电条108和段状导电条110交叉。每一个第一导电条104通过多个第一通孔(via)V1分别电连接到所述多个第二导电条106,每一个第三导电条108通过多个第二通孔V2分别电连接到所述多个第二导电条106,以及,每一个段状导电条110通过第四通孔V4与第二导电条106电连接。因此,第一导电条104、第二导电条106、第三导电条108和段状导电条110电连接在一起,以形成第一电极100。另一方面,第五导电条114与第四导电条112交叉,且每一个第四导电条112通过第三通孔V3电连接到第五导电条114,使得第四导电条112和第五导电条114彼此电连接并形成第二电极。本实施例的导电条和通孔的材料可以包括金属、掺杂层(doped layer)或其它合适的导电材料。例如,导电条和通孔可以通过传统的双大马士革工艺(dual damasceneprocesses)形成,且可以包括导电材料,如W、Al、AlCu、Cu、Ti、TiSi2、Co、CoSi2、Ni、NiSi、TiN、TiW、Ta,或TaN,但本发明并不限于此。
这里进一步详细说明第一电极100和第二电极102的图案。在本实施例中,垂直投影方向V分别垂直于第一方向D1和第二方向D2,以及,垂直投影方向V也垂直于配置有金属-氧化物-金属(MOM)电容C1的基板的表面。每一个第一导电条104与两个第二导电条106连接,以及,每一个第三导电条108与两个第一导电条106连接。因此,第一电极100具有类似于框架的闭合图案(closed pattern),该闭合图案由电容组件10中的两个第一导电条104和两个第二导电条106组成;以及,第二电极102被该闭合图案围绕(surround)。另外,每一个段状导电条110与所述多个第二导电条106之一者连接。在本实施例中,每一个第三导电条108与两个第二导电条106连接。在第二方向D2上,第三导电条108被设置在两个相邻的第一导电条104之间,以及,每一个第三导电条108被设置在两个相邻的段状导电条110之间。换句话说,第三导电条108和段状导电条110在第二方向D2上交替(alternately)布置。每一个第四导电条112与第五导电条114连接,以及,第四导电条112和第三导电条108在第二方向D2上交替布置。此外,在第一方向D1上,每一个第四导电条112被设置在两个段状导电条110之间,以及,段状导电条110和设置在其间的第四导电条112沿第一方向D1大致(substantially)对齐。然而,应当注意的是,段状导电条110与第四导电条112被介电材料(未示出)隔离开。在第一方向D1上,第五导电条114被设置在两个第二导电条106之间。此外,第五导电条114与第三导电条108交叉,但第五导电条114与第三导电条108被介电材料(未示出)隔离开。
在本实施例中,第一电极100是电容组件10的上电极(top electrode),以及,第二电极102是电容组件10的下电极(bottom electrode)。因此,第一电极100可以接地或作为输出端子,以及,第二电极102作为输入端子,且可以电连接到电子装置,如晶体管,但本发明并不限于此。
根据该实施例,电容组件10由两个不同的图案化导电层形成,其中,第一图案化导电层包括在第一方向D1上延伸的导电条,以及,第二图案化导电层包括在第二方向D2上延伸的导电条。第一图案化导电层和第二图案化导电层中没有形成弯曲线或弯曲条,以及,相同电极在不同的两个图案化导电层中的导电条通过设置在该图案化导电层之间的通孔电连接。因此,本实施例的设计可以克服先进的半导体制造技术中在相同金属层中极佳地形成具有弯曲图案的金属条的难度。例如,由于第一导电条104的图案、第三导电条108的图案、第四导电条112的图案以及段状导电条110的图案是沿第一方向D1的直线,因此,易于通过光刻工艺(lithography process)形成这些图案,即使在密集图案应用中也是如此。此外,第一电极100的闭合图案围绕第二电极102的设计意味着第一电极100(上电极)将第二电极102与设置在附近的其它电子装置实质上隔离开。例如,第二电极102被夹在两个第一导电条104之间,以在第二方向D2上为第二电极102提供隔离;以及,第二电极102被夹在两个第二导电条106之间,以在第一方向D1上为第二电极102提供隔离。此外,为了在第一方向D1上给第二电极102(下电极)的第四导电条112提供完全隔离,段状导电条110被放置在电容组件10中,以有效地防止第四导电条112受电容组件10周围的其它电子装置的干扰,特别是在第一方向D1上,其中,段状导电条110由与第四导电条112相同的图案化导电层形成。此外,由于第三导电条108和第五导电条114由不同的图案化导电层形成,因此,第三导电条108可以与第五导电条114交叉而没有电连接。从而,第三导电条108不再需要因第五导电条114的存在而间断,以及,第三导电条108可以沿第二方向D1在两个第二导电条106之间延伸以及具有较大的面积。因此,提高了第一电极100和第二电极102之间的容量(capacity)。值得注意的是,本发明对堆叠顺序没有特别地限制。例如,第二图案化导电层可以沿垂直投影方向V形成在第一图案化导电层上,而反向布置也应包括在本实施例中。
应当注意的是,第一导电条104、第二导电条106、第三导电条108、段状导电条110、第四导电条112和第五导电条114的数量和相对长度并不限制于图1A所示的示例。为便于描述,在图1A所示的实施例中,以第一导电条104、第二导电条106以及第三导电条108的数量为2,第四导电条112的数量为3,段状导电条110的数量为6,以及,第五导电条114的数量为1来进行举例说明,但本发明并不限于此。例如,在一变型实施例中,第一电极100可以包括四个或更多个第二导电条106,以及,第二电极102也可以包括在第一方向上并排布置的两个或更多个第五导电条114。此外,第一导电条104和第三导电条108可以具有不同的长度。
在另一变型实施例中,金属-氧化物-金属(MOM)电容可以包括沿垂直投影方向V依次层叠的多个电容组件10。每一个电容组件10由两个图案化导电层形成,这两个图案化导电层可以与其它电容组件10的图案化导电层不同。此外,所述多个电容组件10的第一电极100可以通过多个通孔(未示出)彼此电连接,以及,所述多个电容组件10的第二电极102可以通过多个其它的通孔(未示出)彼此电连接。简而言之,在变型实施例中,金属-氧化物-金属(MOM)电容包括在垂直投影方向V上依次堆叠的多个电容组件10,该多个电容组件10分别由如图1A或图1B所示的两个图案化导电层形成,其中,所有电容组件10中的第一电极100通过多个通孔彼此电连接,以及,所有电容组件10中的第二电极102也通过多个通孔彼此电连接。
参考图1B,图1B根据本发明第一实施例的变型实施例示出了一种金属-氧化物-金属(MOM)电容的俯视图的示意图。该变型实施例的金属-氧化物-金属(MOM)电容C1'与第一实施例的金属-氧化物-金属(MOM)电容C1主要的不同之处在于:第三导电条108的布置和一些导电条的数量。在该变型实施例中,第三导电条108较短,且第三导电条108不会同时与第五导电条114不同侧的第二导电条106交叉。换句话说,在俯视图中,每一个第三导电条108仅与第五导电条114的一侧(或同一侧)上的一个或多个第二导电条106交叉。此外,第一电极100包括四个第二导电条106,其中两个第二导电条106位于第五导电条114的左侧,而另外两个第二导电条106位于第五导电条114的右侧,以及,第二电极102也可以包括在第一方向D1上并排布置的两个或更多个第五导电条114。此外,在该变型实施例中,金属-氧化物-金属(MOM)电容C1'的第三导电条108、第四导电条112和段状导电条110的数量均大于第一实施例中金属-氧化物-金属(MOM)电容C1的第三导电条108、第四导电条112和段状导电条110的数量。在另一方面,第一导电条104可以具有比第三导电条108更长的长度,其中,第三导电条108位于两个第一导电条104之间。此外,在另一变型实施例中,第二导电条106和第五导电条114的数量可以分别与第一实施例中的第二导电条106和第五导电条114的数量相同,但是,每一个第三导电条108不与第五导电条114交叉,且仅与第五导电条114的一侧上的一个第二导电条106交叉。
下面的描述将详细描述本发明的其它实施例。为了简化描述,以下每一个实施例中的相同元件用相同符号来标记。为了更容易理解实施例之间的差异,下面的描述将详细描述不同实施例之间的不同之处,而不再冗余描述相同的部分。
请参考图2~图4,图2~图4是根据发明第二实施例示出的一种金属-氧化物-金属(MOM)电容的示意图,其中,图2是根据本发明第二实施例示出的一种金属-氧化物-金属(MOM)电容的等效电路图,图3是根据本发明第二实施例示出的一种金属-氧化物-金属(MOM)电容的第一图案化导电层和第二图案化导电层的俯视图的示意图,图4是根据本发明第二实施例示出的一种金属-氧化物-金属(MOM)电容的其它图案化导电层的布局的示意图。请参考图图2,本发明实施例的金属-氧化物-金属(MOM)电容C2包括三个电容组件10a、10b、10c。电容组件10a、10b、10c的上电极电连接在一起并作为公共端子(commonterminal)X,该公共端子X接地或用作输出端子。电容组件10a、10b的下电极用作一输入端子Y,电容组件10c的下电极用作另一输入端子Z,以及,输入端子Y、Z可分别电连接到外部电子装置,如晶体管,但本发明并不限于此。在图2中,电容组件10a、10b、10c的上电极和下电极分别用不同的线条图案或线段来表示,以揭示电连接关系。具体来说,以实线示出电容组件10a、10b、10c的上电极(标记为“X”),以断裂线((broken line))示出电容组件10a、10b的下电极(标记为“Y”),以及,电容组件10c(用“Z”标记)的下电极采用两段之间具有两点的断裂线示出。这些线条图案也在图3和图4中示出,以清楚地描述电容组件10a、10b、10c的布置。
如图3所示,本实施例的金属-氧化物-金属(MOM)电容C2包括多个电容组件10a、10b、10c和假(dummy)电极116a(如虚线所示),假电极116a与电容组件10a、10b、10c并列布置(arranged in juxtaposition)。除邻接的电容组件10a、10b、10c具有公共的第一导电条104C或公共的第二导电条106C之外,电容组件10a、10b、10c和第一实施例中的电容组件10具有类似的俯视图布局,以及,假电极116a或结构与图1A所示的第二电极102或结构大致上或实质上相同。因此,电容组件10a、10b、10c由两个图案化导电层形成,其中,第一导电条104、第三导电条108、段状导电条110和第四导电条112由相同的第一图案化导电层形成,以及,第二导电条106和第五导电条114由相同的第二图案化导电层形成,如第一实施例所述。每一个电容组件10a、10b、10c中的两个第一导电条104和两个第二导电条106形成闭合图案,以及,电容组件10a的闭合图案在第一方向D1上与电容组件10b的闭合图案连接,以及,电容组件10a的闭合图案在第二方向D2上与电容组件10c的闭合图案连接。如图3所示,每一个第一导电条104与两个或更多个第二导电条106连接,以及,每一个第二导电条106与两个或更多个第一导电条104连接,以形成该闭合图案。此外,电容组件10a和电容组件10b沿第一方向D1排成一行,以及,电容组件10a和电容组件10b具有公共的第二导电条106C。电容组件10a和电容组件10c沿第二方向D2排成一行,以及,电容组件10a和电容组件10c具有公共的第一导电条104C。因此,电容组件10a、10b、10c的第一电极100的闭合图案电连接在一起,该第一电极100作为公共的上电极,如图2所示的公共端子X,以及,该上电极可以接地或用作输出端子。在图3中,电容组件10a和10b的第二电极102和电容组件10c的第二电极102分别视为下电极(如图2所示的输入端子Y和Z),且被第一电极100彼此分离开。
此外,金属-氧化物-金属(MOM)电容C2还包括两个可选的假电极116b,这两个可选的假电极116b分别与电容组件10a和10c相邻。假电极116b和假电极116a的构造相似,其中,假电极116a和假电极116b之间的差异在于:每一个假电极116b具有类似于字母“E”的图案。为了隔离假电极116a和116b,假电极116a和116b均被第一电极100围绕。具体地,在本实施例中,三个第一导电条(104、104C)利用电连接与四个第二导电条(106、106C)交叉,以创建第一电极100的六个闭合图案。该闭合图案以2x3矩阵排列,其中,电容组件10a和电容组件10c分别位于第二列的第一行和第二行中,电容组件10b和假电极116a分别位于第三列的第一行和第二行中,以及,两个假电极116b分别位于第一列的第一行和第二行中的闭合图案内。在本实施例中,第一导电条(104、104C)、第二导电条(106、106C)、第三导电条108和段状导电条110全部电连接在一起,因此,这六个闭合图案也可以被认为是一个公共的第一电极100。如上所述,电容组件10a、10b、10c的第二电极102分别位于该公共的第一电极100的相应的闭合图案中,且被该公共的第一电极100的相应的闭合图案所屏蔽,从而,电容组件10a、10b、10c彼此不受影响或不受任何其它相邻的外部电子装置的影响。特别地,当该公共的第一电极100具有段状导电条110时,第一电极100能够给电容组件10a、10b、10c的第二电极102和假电极116a、116b提供良好的隔离效果。第一电极100和第二电极102的构造和材料与第一实施例相同,这里不再赘述。
应当注意,以上描述以及图3所示的结构和布局可以沿垂直投影方向V依次重复层叠(repeatedly stacked in sequence)。例如,金属-氧化物-金属(MOM)电容C2可以包括沿垂直投影方向V依次层叠的多个电容组件10a,每一个电容组件10a由两个图案化导电层组成,这两个图案化导电层可以不同于其它任意一个电容组件10a的任意图案化导电层(换言之,每一个电容组件10a的两个图案化导电层可以是不相同的),多个电容组件10a的第一电极100通过通孔(未示出)彼此电连接,以及,多个电容组件10a的第二电极102通过通孔(未示出)彼此电连接。此外,整合多个电容组件10b的方法和整合多个电容组件10c的方法可以与整合多个电容组件10a的方法相同,因此,此处不再赘述。
图4示出了一种金属-氧化物-金属(MOM)电容C2的其它四个图案化导电层,这四个图案化导电层可沿垂直投影方向V堆叠在如图3所示的第一图案化导电层和第二图案化导电层的上方。如图4所示,金属-氧化物-金属(MOM)电容C2包括:对应于多个第一导电条(104、104C)设置的多个第一屏蔽条(shielding strip)118、对应于多个第二导电条(106、106C)设置的多个第二屏蔽条120、分别对应于电容组件10a、10b的第五导电条114设置的两个第一辅助条(auxiliary strip)122、对应于电容组件10c的第五导电条114设置的第二辅助条124、对应于假电极116a设置的虚拟条(dummy strip)126a和虚拟条126b,以及,对应于假电极116b设置的两个虚拟条126c。此外,金属-氧化物-金属(MOM)电容C2还包括第一桥接线(bridge line)128和第二桥接线130,第一桥接线128与虚拟条126c之一者以及两个第一辅助条122交叉,第二桥接线130与虚拟条126c之另一者以及第二辅助条124交叉。在本实施例中,第一屏蔽条118在第一方向D1上延伸且由第三图案化导电层形成,以及,第二屏蔽条120、第一辅助条122、第二辅助条124,以及虚拟条126a、126c都在第二方向D2上延伸,且它们都由相同的第四图案化导电层形成。此外,第一桥接线128、第二桥接线130和虚拟条126b在第一方向D1上延伸,且它们由相同的第五图案化导电层形成。举例来说,在垂直投影方向V上,第四图案化导电层位于第三图案化导电层和第五图案化导电层之间,以及,第五图案化导电层位于第三图案化导电层的上方。另外,多个第三屏蔽条132可以对应于假电极116b设置并在第一方向D1上延伸。第三屏蔽条132由第六图案化导电层形成,以及,第六图案化导电层在垂直投影方向V上位于第五图案化导电层和第四图案化导电层之间。
此外,每一个第一辅助条122分别通过通孔(未示出)与电容组件10a或10b对应的第二电极102连接,以及,第一桥接线128通过多个通孔Va分别与两个第一辅助条122连接。因此,电容组件10a、10b的第二电极102(即下电极)均与第一桥接线128连接。在另一方面,第二辅助条124可通过通孔(未示出)与电容组件10c对应的第二电极102电连接,以及,第二桥接线130通过通孔Vb与第二辅助条124电连接。因此,电容组件10c的第二电极102(即下电极)可以与第二桥接线130电连接。第一桥接线128和第二桥接线130可以进一步向左延伸以电连接至电子装置,如晶体管,但本发明并不限于此,从而,第一桥接线128和第二桥接线130可分别视为输入端子,该输入端子用于输入信号或电压至电容组件10a、10b、10c的下电极。此外,第一屏蔽条118和第二屏蔽条120通过通孔Vc电连接在一起。值得注意的是,第一屏蔽条118和第二屏蔽条120也形成多个闭合图案,该多个闭合图案围绕第一辅助条122、第二辅助条124、虚拟条126a、126b、126c,因此,它们能够进一步防止第一图案化导电层和第二图案化导电层的第一电极100和第二电极102受布置在这些图案化导电层的更高层上的其它电子元件的影响。此外,由第六图案化导电层形成的第三屏蔽条132的布置可以防止虚拟条126c和第一桥接线128之间的耦合,以及,防止虚拟条126c和第二桥接线130之间的耦合。
请参考图5,图5是本发明第三实施例示出的一种金属-氧化物-金属(MOM)电容的俯视图的示意图。如图5所示,本实施例的金属-氧化物-金属(MOM)电容C3包括三个电容组件10a、10b、10c,其等效电路与图2所示的第二实施例相同。因此,电容组件10a和10b的第二电极102电连接在一起,而不与电容组件10c的第二电极102电连接,以及,三个电容组件10a、10b、10c的第一电极100均电连接在一起。然而,金属-氧化物-金属(MOM)电容C3仅具有一个假电极116a,而没有图3所示的假电极116b,但本发明并不限于此。在本实施例中,电容组件10a、10b、10c和假电极116a由相同的图案化导电层形成。三个第一导电条104与三个第二导电条106交叉,以创建四个闭合图案并形成电容组件10a、10b、10c的公共的第一电极100,即公共的上电极。电容组件10a和电容组件10c分别位于第一列的第一行和第二行中,以及,电容组件10b和假电极116a分别位于第二列的第一行和第二行中。因此,三个电容组件10a、10b、10c的第二电极102和假电极116a被第一电极100围绕,以避开外部电子装置的干扰。值得注意的是,在本实施例中,电容组件10a、10b、10c的第二电极102和第一电极100的投影图案与第二实施例不同。在每一个闭合图案中,每一个第三导电条108与第二导电条106中的仅一个连接,以及,第三导电条108与第五导电条114不交叉。此外,每一个第四导电条112与相同的第二电极102的第五导电条114连接,以形成类似于数字“3”的图案。在每一个电容组件10a、10b、10c中,第四导电条112和第三导电条108在第二方向D2上相互交错并彼此分离。此外,假电极116a具有与电容组件10a、10b、10c的第二电极102相同的图案,因此,在右下角的闭合图案中,假电极116a沿第一方向D1延伸的导电条与第一电极100的第三导电条108也交错。
根据该实施例,由于第一电极100和第二电极102由相同的图案化导电层形成,如第一图案化导电层,桥接线134由另一图案化导电层制成,如第二图案化导电层,桥接线134用于电连接多个电容组件之两者的第二电极102,例如,在图5所示的实施例中,桥接线134用于电连接电容组件10a和电容组件10b的第二电极102。例如,桥接线134的两个相对端分别通过通孔Vd电连接到电容组件10a的第五导电条114和电容组件10b的第四导电条112,但本发明并不限于此。此外,第一电极100接地或用作输出端子,以及,第二电极102用作输入端子,因此,第二电极102或桥接线134可以进一步电连接到用于输入信号或电压的另一导电线(未示出)。此外,由于每一个第二电极102位于由相同的图案化导电层制成的第一电极100的相应的闭合图案中,因此,第二电极102彼此不受影响或者不受其它相邻的外部电子装置的影响,以及,在本实施例中未采用第一实施例或第二实施例中所提及的段状导电条110的设计。
请参考图6,图6是本发明第四实施例示出的一种金属-氧化物-金属(MOM)电容的俯视图的示意图。如图6所示,本实施例的金属-氧化物-金属(MOM)电容C4与第三实施例的金属-氧化物-金属(MOM)电容C3之间的差异在于:第一导电条104、第三导电条108和第四导电条112由相同的图案化导电层形成,如第一图案化导电层,以及,第二导电条106和第五导电条114由另一图案化导电层形成,如第二图案化导电层。此外,金属-氧化物-金属(MOM)电容C4包括桥接线136,所述桥接线分别直接电连接到两个不同的电容组件的其中一个第四导电条,例如,在图6所示的实施例中,桥接线136在第一方向D1上延伸且直接连接到电容组件10a的其中一个第四导电条112和电容组件10b的其中一个第四导电条112。桥接线136由与第四导电条112相同的图案化导电层形成,例如第一图案化导电层。具体地,桥接线136和两个被连接的第四导电条112由相同的导电线形成,该导电线在第一方向D1上从电容组件10a延伸到电容组件10b。然而,在变型实施例中,桥接线136可以由另一图案化导电层形成,该另一图案化导电层不同于第一图案化导电层和第二图案化导电层。此外,在本实施例中采用多个段状导电条110的设计,其中,该多个段状导电条110由与第四导电条112相同的图案化导电层(如第一图案化导电层)形成。段状导电条110是第一电极100的一部分,以及,作为一种示例,第一电极100可以接地。因此,电容组件10a、10b、10c的第二电极102的第四导电条112在第一方向D1上可以与其它相邻的电子装置有效地隔离。将第二导电条106电连接到第一导电条104、第三导电条108和段状导电条110的方法以及将第四导电条112电连接到第五导电条114的方法与第一实施例是相同的。另外,图2中的等效电路图也可以适用于本实施例中的金属-氧化物-金属(MOM)电容C4。
请参考图7,图7是根据本发明第五实施例示出的一种金属-氧化物-金属(MOM)电容的俯视图的示意图。在本实施例中,本实施例的金属-氧化物-金属(MOM)电容C5的等效电路与图2所示第二实施例的等效电路相同。如图7所示,本实施例的金属-氧化物-金属(MOM)电容C5与第三实施例的金属-氧化物-金属(MOM)电容C3之间的差别在于:电容组件10a、10b、10c的第一电极100彼此分离开,以及,第一电极100和第二电极电极102分别用作电容组件10a、10b、10c的下电极和上电极。具体地说,在电容组件10a、10b、10c的每一个中,第一电极100的两个第一导电条104和两个第二导电条106形成闭合图案,以及,电容组件10a、10b、10c中的其中一个电容组件的闭合图案与电容组件10a、10b、10c中的任何其它的电容组件的闭合图案分离开。连接线138用于电连接所述多个电容组件之两者的第一电极。例如,在图7所示的实施例中,连接线(connection line)138用于将电容组件10a的第一电极100和电容组件10b的第一电极100电连接,以电连接电容组件10a和10b的下电极,该下电极用于提供如图2所示的公共的输入端子Y,而电容组件10c的第一电极100用作单独的输入端子z。本实施例的连接线138由与第二导电条106相同的图案化导电层形成,但本发明并不限于此。举例来说,连接线138的一端直接连接到与电容组件10b相邻的电容组件10a的右边的第二导电条106,以及,连接线138的另一端直接连接到与电容组件10a相邻的电容组件10b的左边的第二导电条106。在本实施例中,金属-氧化物-金属(MOM)电容C5还包括假电极116c,假电极116c与电容组件10a、10b、10c并列布置。假电极116c与第一电极100大致上或实质上相同,因此,假电极116c也具有围绕第二电极102的闭合图案。
在本实施例中,假电极116c、连接线138,以及,电容组件10a、10b、10c的第一导电条104、第二导电条106、第三导电条108和第四导电条112由相同的图案化导电层(如第一图案化导电层)形成。第五导电条114和桥接线140由另一图案化导电层(如第二图案化导电层)形成。桥接线140直接连接电容组件10a、10b、10c的第五导电条114和被假电极116c围绕的第五导电条114,以电连接所有的第二电极102,从而形成公共的上电极,该公共的上电极用作如图2所示的公共的输出端子X或接地。举例来说,桥接线140包括第一桥接条142和多个第二桥接条144。第一桥接条142在第一方向D1上延伸且被设置在闭合图案之外。第二桥接条144在第二方向D2上延伸,且被设置在第一桥接条142和电容组件10a的第五导电条114之间,以及,还被设置在第一桥接条142和电容组件10b的第五导电条114之间。第二桥接条144还被设置在电容组件10a的第五导电条114和电容组件10c的第五导电条114之间,以及,还被设置在电容组件10b的第五导电条114和被假电极116c围绕的第五导电条114之间。此外,第一桥接条142和第五导电条114通过第二桥接条144全部连接在一起。
请参考图8,图8是本发明第六实施例示出的一种金属-氧化物-金属(MOM)电容的俯视图的示意图。如图8所示,本实施例的金属-氧化物-金属(MOM)电容C6和第五实施例之间的差异在于:第一导电条104、第三导电条108和第四导电条112由相同的图案化导电层(如第一图案化导电层)形成,而第二导电条106、第五导电条114和第二桥接条144由另一图案化导电层(如第二图案化导电层)形成。此外,第一桥接条142由另外的图案化导电层(如第三图案化导电层)形成。每一个第二桥接条144直接连接到多个第五导电条114中的其中一个,以及,至少一个第二桥接条144通过第五通孔V5电连接到第一桥接条142。在变型实施例中,第一桥接条142由与第一导电条104相同的图案化导电层形成,且还通过通孔V5与第二桥接条144电连接。另一方面,假电极116c的结构与电容组件10a、10b、10c的第一电极100相似。假电极116c在第一方向D1上延伸的这一部分由与第一导电条104、第三导电条108和第四导电条112相同的图案化导电层形成。假电极116c在第二方向D2上延伸的另一部分由与第二导电条106和第五导电条114相同的图案化导电层形成。假电极116c的这两个部分通过通孔电连接。此外,连接线138通过通孔Ve电连接到与电容组件10b相邻的电容组件10a的第二导电条106,以及,通过通孔Vf电连接到与电容组件10a相邻的电容组件10b的第二导电条106。值得注意的是,每一个电容组件10a、10b、10c的第一电极100也放置有第一实施例和第四实施例中提到的段状导电条110。每一个段状导电条110由与第四导电条112相同的图案化导电层形成,并通过通孔V4与其中一个第二导电条106电连接。段状导电条110的放置在第一方向D1上为邻近的第四导电条112提供了与其它相邻的外部电子装置良好的隔离性能。
请参考图9~图11,图9~图11是根据本发明第七实施例示出的一种金属-氧化物-金属(MOM)电容的俯视图的示意图,其中,图9示出了第七实施例的第一图案化导电层的俯视图,图10示出了第七实施例的第二图案化导电层和第三图案化导电层的俯视图,以及,图11示出第七实施例的第五图案化导电层的桥接线和第四图案化导电层的俯视图。在本实施例中,金属-氧化物-金属(MOM)电容C7的等效电路可以表示为图2所示的电路。本实施例和第五实施例之间的区别在于:本实施例的金属-氧化物-金属(MOM)电容C7包括在垂直投影方向V上集成的五个图案化导电层。除了第五图案化导电层之外,其它图案化导电层中的每一个形成三个电容组件10a、10b、10c。换句话说,金属-氧化物-金属(MOM)电容C7包括多个电容组件,其中,一些电容组件在垂直投影方向V上逐层堆叠(stacked layer by layer),以及,一些电容组件在同一层中并列布置。如图9所示,每一个电容组件10a、10b、10c的两个第一导电条104和两个第二导电条106形成闭合图案,以及,电容组件10a、10b、10c之一者的每一个闭合图案与电容组件10a、10b、10c之另一者分离开。此外,假电极116c与第一电极100实质上相同,因此,假电极116c也具有闭合图案,该闭合图案围绕第二电极102,如第六实施例中所述。电容组件10a、10b、10c和假电极116c由第一图案化导电层形成。此外,如图10所示,电容组件10a的第一电极100通过至少一个通孔Vg电连接到第二图案化导电层中的另一电容组件10a的第一电极100。如图10所示,电容组件10a的第二电极102通过至少一个通孔Vh电连接到第二图案化导电层中的另一电容组件10a的第二电极102。以上提及的连接方法也适用于电容组件10b、10c以及被假电极116c围绕的第二电极102。
请参考图10,图10示出了一种金属-氧化物-金属(MOM)电容C7的第二图案化导电层和第三图案化导电层的俯视图,其中,第二图案化导电层和第三图案化导电层具有相同的俯视图。图10所示的第二图案化导电层的俯视图与图9所示的第一图案化导电层的俯视图之间的区别是:第二图案化导电层还包括第二连接线148和多个第一连接线146。第一连接线146和第二连接线148均在第一方向D1上延伸,其中,电容组件10a、10b的每一个第二导电条106连接到第一连接线146之一者,以及,第二连接线148连接到电容组件10c的第二导电条106,该第二连接线148与假电极116c不相邻。位于电容组件10a和电容组件10b之间的第一连接线146用于电连接电容组件10a和10b的第一电极100,而其它的第一连接线146可用于将其它的电子装置电连接到电容组件10a和电容组件10b。类似地,第二连接线148可以用于将其它的电子装置电连接到电容组件10c,但本发明并不限于此。因此,第一连接线146和第二连接线148能够将信号或电压传递到电容组件10a、10b、10c对应的第一电极100,使得第一电极100用作电容组件10a、10b、10c的下电极或输入端子。本实施例的金属-氧化物-金属(MOM)电容C7的第三图案化导电层还包括第一连接线146和第二连接线148。然而,在变型实施例中,第一连接线146或第二连接线148可以仅布置在第二图案化导电层和第三导电图案化层之一者中。此外,电容组件10a的第一电极100通过至少一个通孔Vi与第三图案化导电层中的另一电容组件10a的第一电极100电连接。电容组件10a的第二电极102通过至少一个通孔Vj与第三图案化导电层中的另一电容组件10a的第二电极102电连接。以上提及的连接方法也适用于电容组件10b、10c以及被假电极116c围绕的第二电极102。此外,通过与以上提及的相同方式,第三图案化导电层中的电容组件10a、10b、10c可以通过相应的通孔电连接到第四图案化导电层中相应的电容组件10a、10b、10c。
请参考图11,图11示出了一种金属-氧化物-金属(MOM)电容C7的第四图案化导电层和第五图案化导电层,其中,第五图案化导电层由点状图案阴影(dotted patternshading)示出,而第四图案化导电层被示出为没有阴影。第四图案化导电层的图案类似于图9所示的第一图案化导电层,除第四图案化导电层所包括的第一连接线150之外,第一连接线150选择性地设置在电容组件10a和电容组件10b之间,该第一连接线150直接连接电容组件10a和电容组件10b相邻的第二导电条106。关于第五图案化导电层,其包括在第二方向D2上延伸的两个桥接线152。桥接线152中的一者通过多个通孔Vk电连接到电容组件10a的第二电极102和电容组件10c的第二电极102,以及,另一个桥接线152通过多个通孔V1电连接到电容组件10b的第二电极102和被假电极116c围绕的第二电极102。桥接线152还可以进一步地彼此电连接,以电连接第一图案化导电层、第二图案化导电层、第三图案化导电层和第四图案化导电层中的电容组件10a、10b、10c的所有第二电极102,从而形成公共的第二电极。此外,在本实施例中的每一个电容组件10a、10b、10c中,第一电极100为下电极,该下电极可以用作输入端子,以及,第二电极102为上电极,该上电极可以用作输出端子或接地。因此,桥接线152可以接地或用作以进一步电连接到外部电子装置的输出端子。
在本发明第七实施例的变型实施例中,第一导电层、第二导电层、第三导电层和第四导电层中的每一个导电层的图案可以进一步被分离成两个导电层,其中一个导电层具有在第一方向D1上延伸的条纹图案,而另一个导电层具有在第二方向D2上延伸的条纹图案,如第一实施例、第二实施例和第四实施例中所提及的设计理论。在这种设计中,还可以采用段状条,以给第二电极提供更有效的隔离。
总之,在本发明的金属-氧化物-金属(MOM)电容中,每一个电容组件包括第一电极,该第一电极具有闭合图案,以及,第二电极被第一电极的闭合图案围绕。在这种情况下,当电容组件排列成阵列时,可以防止每一个电容组件彼此相互影响,以及,该设计还避免了这些电容与任何其它的外部电子装置之间的干扰,因此,可以提高金属-氧化物-金属(MOM)电容的线性度。此外,每一个电容组件可以由两个不同的图案化导电层形成,其中,第一图案化导电层包括沿一个方向延伸的导电条,以及,第二图案化导电层包括沿另一个方向延伸的导电条。因此,采用这种设计可以克服在具有高集成度的先进半导体制造技术中,在同一金属层中精确地形成具有弯曲图案的金属条的难度。此外,当图案化导电层之一者的导电条全部沿一个方向延伸时,第一电极的段状导电条和第二电极的第四导电条在延伸方向上对齐,因此,在电容组件中放置段状导电条能够有效地防止电容组件的第二电极在延伸方向上与该电容组件周围的其它电容组件相干扰。
在不脱离本发明的精神以及范围内,本发明可以其它特定格式呈现。所描述的实施例在所有方面仅用于说明的目的而并非用于限制本发明。本发明的保护范围当视所附的权利要求所界定者为准。本领域技术人员皆在不脱离本发明之精神以及范围内做些许更动与润饰。

Claims (27)

1.一种金属-氧化物-金属电容,包括至少一个电容组件,其特征在于,每一个电容组件包括:第一电极和第二电极;
其中,所述第一电极具有闭合图案;以及,所述第二电极被所述第一电极的所述闭合图案围绕。
2.如权利要求1所述的金属-氧化物-金属电容,其特征在于,
所述第一电极包括:多个第一导电条、多个第二导电条和至少一个第三导电条,所述多个第一导电条、所述多个第二导电条和所述至少一个第三导电条彼此电连接,每一个第一导电条与所述多个第二导电条之至少一者连接,以及,每一个第三导电条与所述多个第二导电条之至少一者连接;以及,
所述第二电极包括:至少一个第五导电条和至少一个第四导电条,所述至少一个第五导电条和所述至少一个第四导电条彼此电连接,每一个第四导电条与所述至少一个第五导电条连接;
其中,所述第一导电条、所述第三导电条和所述第四导电条在第一方向上延伸,所述第二导电条和所述第五导电条在第二方向上延伸,以及,所述第一方向与所述第二方向交叉。
3.如权利要求2所述的金属-氧化物-金属电容,其特征在于,所述第三导电条在所述第二方向上位于所述多个第一导电条的两者之间。
4.如权利要求2所述的金属-氧化物-金属电容,其特征在于,所述第三导电条和所述第四导电条在所述第二方向上交替布置。
5.如权利要求2所述的金属-氧化物-金属电容,其特征在于,所述第一导电条、所述第三导电条和所述第四导电条由相同的图案化导电层形成,所述第二导电条和所述第五导电条由另一图案化导电层形成,所述每一个第一导电条通过多个第一通孔分别电连接到所述多个第二导电条,所述每一个第三导电条通过至少一个第二通孔分别电连接到所述多个第二导电条中的至少一个,以及,所述每一个第四导电条通过第三通孔电连接到所述第五导电条。
6.如权利要求2或5所述的金属-氧化物-金属电容,其特征在于,所述第一电极还包括:多个段状导电条;
每一个段状导电条与所述多个第二导电条之一者交叉,且通过第四通孔与所述多个第二导电条之一者电连接。
7.如权利要求6所述的金属-氧化物-金属电容,其特征在于,所述每一个第三导电条在所述第二方向上位于所述多个段状导电条的两者之间,所述每一个第四导电条在所述第一方向上位于所述多个段状导电条的两者之间,以及,所述第四导电条与所述多个段状导电条隔离开。
8.如权利要求7所述的金属-氧化物-金属电容,其特征在于,所述多个段状导电条的两者与相应的第四导电条沿所述第一方向大致对齐。
9.如权利要求2或5所述的金属-氧化物-金属电容,其特征在于,所述至少一个电容组件包括:沿垂直投影方向依次堆叠的多个电容组件,每一个电容组件由两个图案化导电层形成,所述多个电容组件的第一电极彼此电连接,以及,所述多个电容组件的第二电极彼此电连接;
其中,所述垂直投影方向垂直于所述第一方向和所述第二方向。
10.如权利要求2所述的金属-氧化物-金属电容,其特征在于,所述第五导电条与所述至少一个第三导电条交叉,以及,所述第五导电条与所述至少一个第三导电条电隔离开。
11.如权利要求2所述的金属-氧化物-金属电容,所述至少一个第三导电条之一者与位于所述第五导电条同侧的一个或多个第二导电条连接,以及,所述每一个第三导电条与所述至少一个第五导电条不交叉。
12.如权利要求2所述的金属-氧化物-金属电容,其特征在于,所述至少一个电容组件包括并列布置的多个电容组件。
13.如权利要求12所述的金属-氧化物-金属电容,其特征在于,所述金属-氧化物-金属电容还包括桥接线,所述桥接线用于电连接所述多个电容组件之两者的所述第二电极。
14.如权利要求13所述的金属-氧化物-金属电容,其特征在于,所述第一导电条、所述第二导电条、所述第三导电条、所述第四导电条和所述第五导电条由相同的图案化导电层形成,以及,所述桥接线由另一图案化导电层形成。
15.如权利要求13所述的金属-氧化物-金属电容,其特征在于,所述桥接线在所述第一方向上延伸,所述第一导电条、所述第三导电条、所述第四导电条和所述桥接线由相同的图案化导电层形成,所述第二导电条和所述第五导电条由另一图案化导电层形成,以及,所述桥接线分别直接电连接到两个不同的电容组件的其中一个第四导电条。
16.如权利要求13所述的金属-氧化物-金属电容,其特征在于,所述电容组件的所述第一导电条、所述第二导电条、所述第三导电条和所述第四导电条由相同的图案化导电层形成,所述第五导电条和所述桥接线由另一图案化导电层形成,以及,所述桥接线直接电连接到所述第五导电条。
17.如权利要求13所述的金属-氧化物-金属电容,其特征在于,所述桥接线包括:在所述第一方向上延伸的第一桥接条和在所述第二方向上延伸的多个第二桥接条,所述第一导电条、所述第三导电条和所述第四导电条由相同的图案化导电层形成,以及,所述第二导电条、所述第五导电条和所述第二桥接条由另一图案化导电层形成,每一个第二桥接条直接电连接到所述多个第五导电条之一者,以及,至少一个第二桥接条通过第五通孔电连接到所述第一桥接条。
18.如权利要求12所述的金属-氧化物-金属电容,其特征在于,在每一个电容组件中,所述第一导电条之两者和所述第二导电条之两者形成所述闭合图案,以及,所述电容组件之一者的闭合图案与另一电容组件的闭合图案连接。
19.如权利要求18所述的金属-氧化物-金属电容,其特征在于,沿所述第一方向排成一行的两个电容组件具有公共的第二导电条,以及,沿所述第二方向排成一行的两个电容组件具有公共的第一导电条。
20.如权利要求18所述的金属-氧化物-金属电容,其特征在于,在每一个电容组件中,所述第一电极是该电容组件的上电极,所述第一电极接地或用作输出端子;所述第二电极是该电容组件的下电极,以及,所述第二电极用作输入端子。
21.如权利要求18所述的金属-氧化物-金属电容,其特征在于,所述金属-氧化物-金属电容还包括假电极,所述假电极与所述第二电极大致相同,以及,所述假电极和所述电容组件并列布置。
22.如权利要求12所述的金属-氧化物-金属电容,其特征在于,在每一个电容组件中,所述多个第一导电条之两者和所述多个第二导电条之两者形成所述闭合图案,以及,其中一个电容组件的闭合图案与另一个电容组件的闭合图案分离开。
23.如权利要求22所述的金属-氧化物-金属电容,其特征在于,在每一个电容组件中,所述第一电极是该电容组件的下电极,所述第一电极用作输入端子,所述第二电极是该电容组件的上电极,以及,所述第二电极接地或用作输出端子。
24.如权利要求22所述的金属-氧化物-金属电容,所述金属-氧化物-金属电容还包括连接线,所述连接线用于电连接所述电容组件之两者的所述第一电极。
25.如权利要求22所述的金属-氧化物-金属电容,其特征在于,所述金属-氧化物-金属电容还包括假电极,所述假电极与所述第一电极大致相同,以及,所述假电极和所述电容组件并列布置。
26.如权利要求2所述的金属-氧化物-金属电容,其特征在于,所述每一个第一导电条与至少两个第二导电条连接,所述每一个第二导电条与至少两个第一导电条连接,以及,两个第一导电条和连接到所述两个第一导电条的两个第二导电条形成闭合图案。
27.如权利要求1所述的金属-氧化物-金属电容,其特征在于,所述至少一个电容组件包括在垂直投影方向上堆叠的多个电容组件,每一个电容组件由相同的图案化导电层形成,所述多个电容组件的所述第一电极彼此电连接,所述多个电容组件的所述第二电极彼此电连接。
CN201710372855.0A 2016-06-02 2017-05-24 金属-氧化物-金属电容 Active CN107464801B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662344413P 2016-06-02 2016-06-02
US62/344,413 2016-06-02
US15/585,139 2017-05-02
US15/585,139 US10177216B2 (en) 2016-06-02 2017-05-02 Metal-oxide-metal capacitor

Publications (2)

Publication Number Publication Date
CN107464801A true CN107464801A (zh) 2017-12-12
CN107464801B CN107464801B (zh) 2019-07-12

Family

ID=58994859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710372855.0A Active CN107464801B (zh) 2016-06-02 2017-05-24 金属-氧化物-金属电容

Country Status (4)

Country Link
US (1) US10177216B2 (zh)
EP (1) EP3252788B1 (zh)
CN (1) CN107464801B (zh)
TW (1) TWI664652B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128952A (zh) * 2018-10-30 2020-05-08 力晶科技股份有限公司 金属-氧化物-金属电容结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615113B2 (en) 2018-06-13 2020-04-07 Qualcomm Incorporated Rotated metal-oxide-metal (RTMOM) capacitor
KR20200077672A (ko) 2018-12-20 2020-07-01 삼성전자주식회사 고효율 커패시터 구조체
TWI819776B (zh) * 2022-09-06 2023-10-21 瑞昱半導體股份有限公司 金屬氧化物金屬電容結構及其半導體裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050259379A1 (en) * 2004-05-07 2005-11-24 Stmicroelectronics Sa Capacitive integrated circuit structure
US8558346B1 (en) * 2012-06-26 2013-10-15 United Microelectronics Corp. Semiconductor structure
CN103620790A (zh) * 2011-05-09 2014-03-05 马维尔国际贸易有限公司 金属氧化物金属电容器结构
US20150054126A1 (en) * 2013-08-22 2015-02-26 Maxlinear, Inc. Method and system for a metal finger capacitor with a triplet repeating sequence incorporating a metal underpass

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8379365B2 (en) 2009-04-28 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide metal capacitor with slot vias
US9159718B2 (en) 2013-03-08 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Switched capacitor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050259379A1 (en) * 2004-05-07 2005-11-24 Stmicroelectronics Sa Capacitive integrated circuit structure
CN103620790A (zh) * 2011-05-09 2014-03-05 马维尔国际贸易有限公司 金属氧化物金属电容器结构
US8558346B1 (en) * 2012-06-26 2013-10-15 United Microelectronics Corp. Semiconductor structure
US20150054126A1 (en) * 2013-08-22 2015-02-26 Maxlinear, Inc. Method and system for a metal finger capacitor with a triplet repeating sequence incorporating a metal underpass

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128952A (zh) * 2018-10-30 2020-05-08 力晶科技股份有限公司 金属-氧化物-金属电容结构
CN111128952B (zh) * 2018-10-30 2021-12-17 力晶积成电子制造股份有限公司 金属-氧化物-金属电容结构

Also Published As

Publication number Publication date
TW201743349A (zh) 2017-12-16
CN107464801B (zh) 2019-07-12
TWI664652B (zh) 2019-07-01
US10177216B2 (en) 2019-01-08
US20170352719A1 (en) 2017-12-07
EP3252788B1 (en) 2020-04-01
EP3252788A1 (en) 2017-12-06

Similar Documents

Publication Publication Date Title
TW548779B (en) Integrated capacitor and method of making same
KR101269291B1 (ko) 상호맞물려진 횡측 핀(fin)들을 갖는 집적 캐패시터
CN102543949B (zh) 电容
KR101268641B1 (ko) 교번 층의 세그먼트를 구비하는 집적 커패시터
CN107464801B (zh) 金属-氧化物-金属电容
JP6639736B2 (ja) キャパシタ装置とその製造方法
CN101390211B (zh) 三维集成电容结构
CN103050549B (zh) 金属-氧化物-金属电容器结构
CN101919013B (zh) 芯片电容器
JP2003529936A (ja) 電力増幅器の超微細cmosのトランジスタ・キャパシタ組み合わせ構造
US20050208728A1 (en) Semiconductor component having an integrated capactiance structure and method for producing the same
CN109037211A (zh) 电容阵列结构
CN100499106C (zh) 半导体器件
CA2550882A1 (en) Capacitor
TWI279901B (en) Metal I/O ring structure providing on-chip decoupling capacitance
US7061746B2 (en) Semiconductor component with integrated capacitance structure having a plurality of metallization planes
US9660019B2 (en) Concentric capacitor structure
CN101615606B (zh) 集成电路芯片焊垫及其制造方法及包含此焊垫的集成电路
CN101419969A (zh) 金属-氧化物-金属电容结构
CN106169460A (zh) 电容器结构和形成电容器结构的方法
TWI580057B (zh) 半導體電容
CN1996595B (zh) 用于集成电路的电容结构
CN111900251B (zh) Mom电容器及半导体元件
US20240055346A1 (en) Layout design of custom stack capacitor to procure high capacitance
JP2024011372A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant