[go: up one dir, main page]

CN113614907A - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN113614907A
CN113614907A CN201980094328.5A CN201980094328A CN113614907A CN 113614907 A CN113614907 A CN 113614907A CN 201980094328 A CN201980094328 A CN 201980094328A CN 113614907 A CN113614907 A CN 113614907A
Authority
CN
China
Prior art keywords
metal mesh
filler
semiconductor chip
mesh
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980094328.5A
Other languages
English (en)
Other versions
CN113614907B (zh
Inventor
西原达人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113614907A publication Critical patent/CN113614907A/zh
Application granted granted Critical
Publication of CN113614907B publication Critical patent/CN113614907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明的半导体装置具备：第一模制树脂体(510)，具有粒径比金属网(40)的网眼小的第一绝缘性填料(511)，在金属网(40)的内侧，密封半导体芯片(20)、线材(30)以及布线(101)；和第二模制树脂体(520)，包含粒径比金属网(40)的网眼大的第二绝缘性填料(521)，在金属网(40)的外侧，经由第一模制树脂体(510)以及金属网(40)，密封半导体芯片(20)、线材(30)以及布线(101)，从而实现安装时的翘曲的减少和生产性的提高。

Description

半导体装置以及其制造方法
技术领域
本申请涉及半导体装置以及其制造方法。
背景技术
以往，容易受移动电话用以及车载用等外来噪声的影响的树脂密封型半导体装置、以及成为噪声的产生源的树脂密封型半导体装置，在对安装有树脂密封型半导体装置的基板进行保护的塑料制等的壳体上，涂敷噪声对策用的电场屏蔽油墨，或在基板上安装金属制的电磁波屏蔽壳体以遮蔽安装于基板的树脂密封型半导体装置(例如，参照专利文献1)。
特别是，以智能手机为代表的移动电话，为了轻薄化以及部件数量的削减、以及制造费用的降低等目的，要求对树脂密封型半导体装置赋予电磁波屏蔽功能。针对该要求，公开了使用组成不同的两层热固性树脂组成物，并在第二层形成有包含导电性填料的热固性树脂组成物的固化体的半导体装置(例如，参照专利文献2)。
专利文献1：日本特开平07-321254号公报(段落0009～0013、图1)
专利文献2：日本特开2018-19067号公报(段落0089、图1)
然而，在专利文献1中，由于通过网状金属板的网眼注入树脂材料，所以存在流动性变低的问题。另外，若为了提高流动性而缩小绝缘性填料的平均粒径，则存在固化体的弹性模量降低，由安装时的加热而产生翘曲的问题。
另外，在专利文献2中，由于使用两层热固性树脂组成物来形成固化体，所以存在形成工序增加，花费制造成本和时间，生产性的效率降低的问题。
发明内容
本申请公开了用于解决上述课题的技术，其目的在于提供一种不仅减少安装时的翘曲，还实现制造时的树脂材料的流动性的提高、和制造成本以及时间的减少的半导体装置以及其制造方法。
本申请所公开的半导体装置的特征在于，具备：半导体芯片，与基板的表面接合；线材，将上述半导体芯片与形成于上述基板的表面的布线连接；接地布线，以包围上述半导体芯片和上述布线的方式形成；笼型的金属网，覆盖上述半导体芯片、上述线材以及上述布线，并与上述接地布线接合；第一模制树脂体，具有粒径比上述金属网的网眼小的第一填料，在上述金属网的内侧，密封上述半导体芯片、上述线材以及上述布线；以及第二模制树脂体，包含粒径比上述金属网的网眼大的第二填料，在上述金属网的外侧，经由上述第一模制树脂体以及上述金属网，密封上述半导体芯片、上述线材以及上述布线。
本申请所公开的半导体装置的制造方法的特征在于，包含如下工序：将半导体芯片与基板的表面进行接合的工序；使用线材将上述半导体芯片与形成于上述基板的表面的布线进行连接的工序；将覆盖上述半导体芯片、上述线材以及上述布线的笼型的金属网，与形成于上述基板的表面的接地布线进行接合的工序；将上述基板配置于模具内，从上述模具的浇口向腔室内，注入包含粒径比上述金属网的网眼小的第一填料、和粒径比上述金属网的网眼大的第二填料在内的树脂材料，通过上述金属网的筛选，而向上述金属网的内侧填充具有上述第一填料的树脂材料，向上述金属网的外侧则填充包含上述第二填料的树脂材料的工序；以及加热上述树脂材料使其固化，而在上述金属网的内侧形成将上述半导体芯片、上述线材以及上述布线进行密封的第一模制树脂体，在上述金属网的外侧则形成将上述第一模制树脂体以及上述金属网进行密封的第二模制树脂体的工序。
另外，本申请所公开的半导体装置的制造方法的特征在于，包含如下工序：将半导体芯片与基板的表面进行接合的工序；使用线材将上述半导体芯片与形成于上述基板的表面的布线进行连接的工序；在将上述基板载置于第一模具后，将具有覆盖上述半导体芯片、上述线材以及上述布线的笼型的笼部和凸缘部的金属网，载置于形成于上述基板的表面的接地布线的工序；边向上述基板按压上述凸缘部，边将第二模具嵌合到上述第一模具的工序；从形成于上述第一模具与上述第二模具之间的浇口向腔室内，注入包含粒径比上述笼部的网眼小的绝缘性填料、和粒径比上述笼部的网眼大的导电性填料在内的树脂材料，通过上述金属网的筛选，而向上述笼部的内侧填充具有上述绝缘性填料的树脂材料，向上述笼部的外侧则填充包含上述导电性填料的树脂材料的工序；以及加热上述树脂材料使其固化，而在上述金属网的内侧形成将上述半导体芯片、上述线材以及上述布线进行密封的第一模制树脂体，在上述笼部的外侧则形成将上述第一模制树脂体以及上述金属网进行密封的第二模制树脂体的工序。
根据本申请，在基板的表面具备覆盖半导体芯片等的金属网，在树脂材料的注入时通过金属网筛选填料的粒径而形成模制树脂体，由此不仅能够减少安装时的翘曲，还能够实现制造时的树脂材料的流动性的提高、和制造成本以及时间的减少。
附图说明
图1是表示实施方式1所涉及的半导体装置的结构的剖视图。
图2是表示实施方式1所涉及的半导体装置的结构的俯视图。
图3是表示实施方式1所涉及的半导体装置的金属网的结构的俯视图以及侧视图。
图4是表示实施方式1所涉及的半导体装置的制造方法的制造工序的流程图。
图5是表示由实施方式1所涉及的半导体装置的制造方法进行的半导体装置的各制造工序的剖视图。
图6是表示由实施方式1所涉及的半导体装置的制造方法进行的半导体装置的制造工序的放大剖视图。
图7是表示由实施方式1所涉及的半导体装置的制造方法进行的其他半导体装置的制造工序的放大剖视图。
图8是表示由实施方式1所涉及的半导体装置的制造方法进行的其他半导体装置的制造工序的放大剖视图。
图9是表示实施方式2所涉及的半导体装置的结构的剖视图。
图10是表示实施方式2所涉及的半导体装置的金属网的结构的俯视图以及侧视图。
图11是表示实施方式2所涉及的半导体装置的制造方法的制造工序的流程图。
图12是表示由实施方式2所涉及的半导体装置的制造方法进行的半导体装置的各制造工序的剖视图。
图13是表示由实施方式2所涉及的半导体装置的制造方法进行的半导体装置的制造工序的放大剖视图。
图14是表示由实施方式2所涉及的半导体装置的制造方法进行的制造工序所使用的模具的俯视图。
图15是用于说明由实施方式2所涉及的半导体装置的制造方法进行的半导体装置的制造工序的剖视图。
具体实施方式
实施方式1
图1是表示本申请的实施方式1所涉及的半导体装置1的结构的剖视图。图2是表示在半导体装置1搭载金属网之前的状态的俯视图，图1是图2的AA向视剖视图。图3是表示半导体装置1所使用的金属网的图，图3的(a)表示俯视图，图3的(b)表示侧视图。
如图1以及图2所示，半导体装置1由如下部件构成：基板10，具有布线101、103以及接地布线102；半导体芯片20，经由接合材料210接合到基板10表面的布线103上；线材30，通过引线键合连接于半导体芯片20的表面电极(未图示)与布线101；第一模制树脂体510，覆盖半导体芯片20、布线101以及线材30；金属网40，与基板10上的接地布线102连接，并覆盖第一模制树脂体510；以及第二模制树脂体520，覆盖金属网40。
在基板10配设有搭载半导体芯片20的布线103、以及通过线材30而与半导体芯片20接线的布线101，并且以包围布线101以及半导体芯片20的方式配设有接地布线102。
半导体芯片20使用焊锡或粘合剂等接合材料210而与配设于基板10的布线103接合。半导体芯片20在表面具有电极，该电极通过线材30而与配设于基板10的布线101接线。
线材30通过引线键合而将半导体芯片20的表面电极与布线101接线。
如图3的(a)以及图3的(b)所示，金属网40是具有开口部40a的笼型，以覆盖半导体芯片20、布线101以及线材30的方式搭载，使用焊锡、或导电性粘合剂等接合材料410而与接地布线102接合。
第一模制树脂体510以及第二模制树脂体520例如使用传递成型或注射成形方法，将由环氧树脂等有机树脂和二氧化硅等绝缘性填料构成的树脂材料加热固化而形成，对半导体芯片20、布线101以及线材30进行绝缘密封。第一模制树脂体510具有通过金属网40的网眼的、比金属网的网眼小的粒径的绝缘性填料，第二模制树脂体520具有不通过金属网40的网眼的、主要比金属网40的网眼大的绝缘性填料。例如，在金属网40的网眼的大小为0.05mm的情况下，优选为第一模制树脂体510的绝缘性填料的粒径为0.001～0.03mm，第二模制树脂体520的绝缘性填料的粒径为0.1～0.15mm。另外，树脂材料所包含的绝缘性填料优选总含量为70～90wt％。
接下来，基于图4～图6对本申请的实施方式1所涉及的半导体装置1的制造方法进行说明。图4是表示实施方式1中的半导体装置1的制造顺序的流程图。图5是用于说明半导体装置1的各制造工序的剖视图。图6是用于说明半导体装置1的制造工序的放大剖视图。
首先，如图5的(a)所示，准备具有布线101、布线103以及接地布线102的基板10，在布线103的表面使用焊锡、或粘合剂等接合材料210接合(贴片)半导体芯片20(图4的步骤S41)。
接着，如图5的(b)所示，使用线材30通过引线键合对半导体芯片20的表面电极和基板10的布线101进行接线(引线键合)(图4的步骤S42)。
接下来，如图5的(c)所示，将金属网40以覆盖半导体芯片20、布线101以及线材30的方式载置于接地布线102的表面，并使用焊锡、或导电性粘合剂等接合材料410接合于接地布线102(图4的步骤S43)。
接着，如图5的(d)所示，将接合有金属网40的基板10载置于下侧的第一模具601的凹部601a，使上侧的第二模具602以凹部(腔室)602a覆盖金属网40的方式覆盖在第一模具601上，而将上述基板10配置于模具60内，之后将树脂材料50从B方向通过浇口603，注入到腔室602a内(图4的步骤S44)。
此时，如图6所示，当流动的树脂材料50通过浇口603到达金属网40时，金属网40筛选树脂材料50所包含的绝缘性填料。即，尺寸比金属网40的网眼小的第一绝缘性填料511的一部分与有机树脂一起通过网眼，沿D方向流动而作为覆盖半导体芯片20和线材30的第一树脂材料51填充到金属网40的内侧。另一方面，未通过金属网40的网眼的一部分尺寸小的第一绝缘性填料511、和尺寸比网眼大的第二绝缘性填料521沿C方向流动而作为覆盖金属网40的外侧的第二树脂材料52，填充到金属网40的外侧。
最后，如图5的(e)所示，在树脂材料50作为第一树脂材料51和第二树脂材料52被填充到整个腔室602a内后，通过对第一树脂材料51和第二树脂材料52进行加热使其固化，而分别形成直接密封半导体芯片20和线材30的第一模制树脂体510、和从金属网40的外侧间接密封的第二模制树脂体520(图4的步骤S45)。
这样，由于直接密封半导体芯片20和线材30的第一模制树脂体510由包含通过了金属网40的网眼的粒径比网眼小的第一绝缘性填料511的第一树脂材料51形成，所以填料含量降低而粘度降低，树脂材料的注入时的流动性提高，能够防止在半导体芯片的表面产生损伤，并且能防止线材的弯曲等。另外，由于在固化后，弹性模量变小(变软)，所以缓和回流等焊锡安装时的加热所引起的应力，能够防止以半导体芯片为起点的封装裂缝的产生。
并且，由于经由第一模制树脂体510以及金属网40来间接密封半导体芯片20和线材30的第二模制树脂体520，由主要包含未通过金属网40的网眼的粒径比网眼大的第二绝缘性填料521的第二树脂材料52形成，所以填料的含量增加，填料的平均粒径也变大，因此在固化后弹性模量变大(硬)，由此能够得到减少由焊锡安装时的加热引起的翘曲的效果。
在专利文献1中，将具有尺寸为0.2～0.5mm的正方形开口部的网状金属板内藏于密封树脂。基于该开口部的噪声的遮挡效果，能够通过求出平面波的衰减量的计算式来估算。在表1示出了从第五代移动通信系统所使用的3～28GHz的频率范围中使用代表性性的4个频率估算平面波的衰减量的情况。
[表1]
表1
Figure BDA0003267789720000061
(计算式)
在波长λ[m]＝300/频率[MHz]、网的间隔为g[m]时，
g≤λ/2的情况下，
平面波的衰减量G[dB]＝20＊log(λ/2g)
屏蔽性能一般要求40dB以上的衰减。40dB的衰减是将移动电话放入家庭用微波炉时成为范围之外的等级。如表1的估算的结果所示，已经不能充分满足该要求。
与此相对，在本申请的实施方式1所涉及的半导体装置1中，在将金属网40的网眼的尺寸设为0.05mm的情况下，平面波的衰减量如表2所示，即便为28GHz，也可以得到40dB以上。
[表2]
表2
Figure BDA0003267789720000071
在半导体装置1中，由于作为电磁波屏蔽件发挥功能的金属网40内藏于模制树脂体，所以即使将型号名称等用激光标记在半导体装置的表面，金属网也不会被照射激光，可始终稳定地得到设计时的屏蔽效果。另外，不使用多个树脂材料，并且不经过繁琐的制造流程，而通过传递成型或注射成形等方法就能够实现，有助于半导体装置的材料费以及加工费等的减少。
如以上那样，根据本实施方式1所涉及的半导体装置1，具备：半导体芯片20，与基板10的表面接合；线材30，将半导体芯片20与形成于基板10表面的布线101连接；接地布线102，以包围半导体芯片20和布线101的方式形成；笼型的金属网40，覆盖半导体芯片20、线材30以及布线101，并与接地布线102接合；第一模制树脂体510，具有粒径比金属网40的网眼小的第一绝缘性填料511，在金属网40的内侧，密封半导体芯片20、线材30以及布线101；以及第二模制树脂体520，包含粒径比金属网40的网眼大的第二绝缘性填料521，在金属网40的外侧，经由第一模制树脂体510以及金属网40，密封半导体芯片20、线材30以及布线101，因此金属网的内侧的第一模制树脂体的弹性模量变小(变软)，由此缓和回流等焊锡安装时的加热所引起的应力，能够防止以半导体芯片为起点的封装裂缝的产生。另外，金属网的外侧的第二模制树脂体由于填料的含量比第一模制树脂体增加，填料的平均粒径也变大，所以弹性模量变大(硬)，可得到减少焊锡安装时的加热所引起的翘曲的效果。
另外，根据本实施方式1所涉及的半导体装置1的制造方法，具备如下工序：将半导体芯片20与基板10的表面进行接合的工序；使用线材30将半导体芯片20与形成于基板10的表面的布线101连接的工序；将覆盖半导体芯片20、线材30以及布线101的笼型的金属网40与形成于基板10的表面的接地布线102进行接合的工序；将基板10配置于模具60内，从模具60的浇口603向腔室602a内，注入包含粒径比金属网40的网眼小的第一绝缘性填料511、和粒径比金属网40的网眼大的第二绝缘性填料521在内的树脂材料50，通过金属网40的筛选，而向金属网40的内侧填充仅包含第一绝缘性填料511的树脂材料51，向金属网40的外侧填充包含第二绝缘性填料521的树脂材料52的工序；以及加热树脂材料51、52使其固化，而在金属网40的内侧形成将半导体芯片20、线材30以及布线101密封的第一模制树脂体510，在金属网40的外侧形成将第一模制树脂体510以及金属网40密封的第二模制树脂体520的工序，因此覆盖半导体芯片等的树脂材料的填料含量降低，由此粘度降低，树脂材料的注入时的流动性提高，能够防止在半导体芯片的表面产生损伤，并且防止线材的弯曲等。
另外，由于不仅能够充分地确保屏蔽性能，还能够将作为电磁波屏蔽件发挥功能的金属网内藏于模制树脂体，所以即使将型号名称等用激光标记在半导体装置的表面，金属网也不会被照射激光，可始终稳定地得到设计时的屏蔽效果。另外，不使用多个树脂材料，并且不经过繁琐的制造流程，而通过传递成型或注射模塑成形等施工方法就能够实现，有助于半导体装置的材料费以及加工费等的减少。
此外，虽然在本实施方式1中，对树脂材料50使用绝缘性填料的情况进行了说明，但并不局限于此。如图7所示，也可以使用包含粒径比金属网40的网眼小的第一绝缘性填料511、和粒径比金属网40的网眼大的第一导电性填料531在内的树脂材料53。另外，如图8所示，也可以使用包含粒径比金属网40的网眼小的第一绝缘性填料511、和不通过金属网40的网眼的、粒径(圆等同直径)比金属网40的网眼大的纤维状的第二导电性填料532在内的树脂材料54。
第一导电性填料531以及第二导电性填料532不通过网眼，且与金属网40接触。另外，第一导电性填料531彼此以及第二导电性填料532彼此接触，在加热固化后成为第三模制树脂体。即，包含第一导电性填料531的第三模制树脂体以及包含第二导电性填料532的第四模制树脂体具有导电性。还与金属网40电连接。因此，包含第一导电性填料531的第三模制树脂体以及包含第二导电性填料532的第四模制树脂体也与金属网40一起作为电磁波屏蔽件发挥功能。
由此，除了由金属网40得到的屏蔽性能之外，还具有由具有导电性的第三模制树脂体以及第四模制树脂体带来的屏蔽性能，从而可得到性能更好的电磁波屏蔽件。另外，本申请的半导体装置在用模制树脂密封的时刻在其表面具有导电性。GaAs等化合物半导体芯片容易发生静电破坏，即使在半导体装置的制造工序中也需要由离子发生器(ionizer)实现的防静电措施。在密封完成时刻半导体装置的表面具有导电性这有利于静电破坏的防止。并且，在处理半导体装置时，也能够防止室内尘埃等的附着(吸引)。
实施方式2
虽然在实施方式1中，对使用笼型的金属网40的情况进行了说明，但在实施方式2中，对使用在外周部具有凸缘的笼型的金属网的情况进行说明。
图9是表示本申请的实施方式2所涉及的半导体装置2的结构的剖视图。图10是表示导体装置2所使用的金属网的图，图10的(a)表示俯视图，图10的(b)表示侧视图。
如图10的(a)以及图10的(b)所示，半导体装置2所使用的金属网41由笼部41a和凸缘部41b构成。虽然在模制树脂体的形成中，使用包含粒径比笼部41a的网眼小的第一绝缘性填料、和粒径比笼部41a的网眼大的第一导电性填料在内的树脂材料53，但凸缘部41b的网眼的大小大于第一导电性填料的粒径，凸缘部41b使第一导电性填料以及第二绝缘性填料均通过。凸缘部41b的外形尺寸优选为与基板10的外形尺寸相同、或小于基板10的外形尺寸，并大于模制树脂体520的底面的外形尺寸。实施方式2的半导体装置2的其他结构与实施方式1的半导体装置1相同，对于对应的部分标注相同的附图标记并省略其说明。
接下来，基于图11到图15对本申请的实施方式2所涉及的半导体装置2的制造方法进行说明。图11是表示实施方式2中的半导体装置2的制造顺序的流程图。图12是用于说明半导体装置2的各制造工序的剖视图。图13是用于说明半导体装置2的制造工序的放大剖视图。
首先，最初，实施方式2中的半导体装置2的制造顺序与实施方式1的图4的步骤S41至步骤S42的引线键合(图5的(a)至图5的(b))同样，省略其说明。
接着，如图12的(a)所示，在将进行到引线键合的基板10载置于下侧的第一模具601的凹部601a(图11的步骤S111)后，将具有凸缘部41b的金属网41以覆盖半导体芯片20、布线101以及线材30的方式载置于接地布线102的表面(图11的步骤S112)。此时，优选为在接地布线102上载置金属网41的形成凸缘部41b的折弯部。
接下来，如图12的(b)所示，使上侧的第二模具602下降，而一边将金属网41的凸缘部41b以按压于接地布线102的表面的方式按压到基板10表面的外周部，一边将上侧的第二模具602嵌合到下侧的第一模具601(图11的步骤S113)。
此外，如图14所示，在上侧的第二模具602，相对于腔室602a配置有一个(最多几个)浇口603。在浇口603的区域中，如图14的EE向视剖视图即图15的(b)所示，金属网41的凸缘部41b并不是由上侧的第二模具602直接按压到基板10的表面。然而，浇口603的宽度尺寸为1～2mm程度，相对于半导体装置的外形尺寸而言小。因此，位于浇口603的凸缘部41b虽然成为从基板10的上表面稍微浮起的状态，但被上侧的模具602的除浇口603区域以外的部分向基板10(参照图14的FF向视剖视图即图15的(c))按压，其结果，凸缘部41b沿着接地布线102的表面。
接着，在按压金属网41而将基板10配置于模具60内之后，如图12的(c)所示，树脂材料53从B方向通过浇口603注入到腔室602a内(步骤S114)。
此时，如图13所示，若流动的树脂材料53通过浇口603到达金属网41的笼部41a，则金属网41的笼部41a筛选树脂材料53所包含的第一导电性填料531。即，尺寸比金属网41的笼部41a的网眼小的第一绝缘性填料511的一部分与有机树脂一起通过网眼，沿D方向流动，作为覆盖半导体芯片20和线材30的第一树脂材料51，填充金属网41的笼部41a的内侧。另一方面，未通过金属网41的笼部41a的网眼的一部分尺寸小的第一绝缘性填料511、和尺寸比网眼大的第一导电性填料531沿C方向流动而作为覆盖金属网41的笼部41a的外侧的第三树脂材料55，填充到金属网41的笼部41a的外侧。另外，金属网41的凸缘部41b由于网眼的大小比第一导电性填料的粒径大，所以使第一导电性填料531的一部分通过，而与设置于基板10的接地布线102接触地被填充。
最后，树脂材料53作为第一树脂材料51和第三树脂材料55，被填充到整个腔室内之后，如图12的(d)所示，通过加热第一树脂材料51和第三树脂材料55使其固化，而分别形成直接密封半导体芯片20和线材30的第一模制树脂体510、和从金属网41的外侧间接密封的第三模制树脂体530(步骤S115)。
此时，通过了金属网41的凸缘部41b的第一导电性填料531与接地布线102接触，第一导电性填料531也彼此接触，在加热固化后成为第三模制树脂体。即，包含第一导电性填料531的第三模制树脂体具有导电性。还与接地布线102电连接。因此，包含第一导电性填料531的第三模制树脂体作为电磁波屏蔽件发挥功能。
这样，金属网41使用网眼比第一导电性填料531的粒径大的凸缘部41b，通过包含第一导电性填料531的树脂材料53来形成包含第一导电性填料531的第三模制树脂体530，由此不需要预先通过焊接或粘合等对金属网进行电连接和固定，能够通过模制进行金属网的电连接和固定。能够进一步减少材料费和加工费，能够提供廉价的半导体装置。
如以上那样，根据本实施方式2所涉及的半导体装置2的制造方法，包含如下工序：将半导体芯片20与基板10的表面进行接合的工序；使用线材30将半导体芯片20与形成于基板10的表面的布线101进行连接的工序；在将基板10载置于下侧的第一模具后，将具有覆盖半导体芯片20、线材30以及布线101的笼型的笼部41a和凸缘部41b的金属网41，载置于形成于基板10的表面的接地布线102的工序；边向基板10按压凸缘部41b，边将上侧的第二模具602嵌合到下侧的第一模具601的工序；从形成于下侧的第一模具601与上侧的第二模具602之间的浇口603向腔室602a内，注入包含粒径比笼部41a的网眼小的第一绝缘性填料511、和粒径比笼部41a的网眼大的第一导电性填料531在内的树脂材料53，通过笼部41a的筛选，而向笼部41a的内侧填充具有第一绝缘性填料511的树脂材料51，向笼部41a的外侧填充包含第一导电性填料531的树脂材料55的工序；加热树脂材料51、55使其固化，而在笼部41a的内侧形成将半导体芯片20、线材30以及布线101密封的第一模制树脂体510，在上述笼部的外侧形成将第一模制树脂体510以及金属网41密封的第三模制树脂体530的工序，因此不仅具有实施方式1的效果，而且并不是预先通过焊接或粘合等对金属网进行电连接和固定，而能够通过模制就能够进行金属网的电连接和固定。另外，能够减少材料费和加工费，能够提供廉价的半导体装置。
此外，在本实施方式2中，导电性填料使用第一导电性填料531，但并不局限于此。也可以使用纤维状的第二导电性填料532。在该情况下，也能够得到同样的效果。
在本申请中记载了各种例示的实施方式以及实施例，但一个、或多个实施方式所记载的各种特征、形态以及功能并不限定于特定的实施方式的应用，也可以单独或以各种组合应用于实施方式。因此，在本申请说明书所公开的技术范围内能够想到未例示的无数的变形例。例如，包括至少对一个构成要素进行变形的情况、追加的情况或省略的情况，还包括抽取至少一个构成要素与其他实施方式的构成要素组合的情况。
附图标记说明
1、2...半导体装置；10...基板；20...半导体芯片；30...线材；40...金属网；41a...笼部；41b...凸缘部；101...布线；102...接地布线；50、51、52、53、54、55...树脂材料；510、520、530...模制树脂体；511、521...绝缘性填料；531、532...导电性填料。

Claims (8)

1.一种半导体装置，其特征在于，
具备：
半导体芯片，与基板的表面接合；
线材，将所述半导体芯片与形成于所述基板的表面的布线连接；
接地布线，以包围所述半导体芯片和所述布线的方式形成；
笼型的金属网，覆盖所述半导体芯片、所述线材以及所述布线，并与所述接地布线接合；
第一模制树脂体，具有粒径比所述金属网的网眼小的第一填料，在所述金属网的内侧，密封所述半导体芯片、所述线材以及所述布线；以及
第二模制树脂体，包含粒径比所述金属网的网眼大的第二填料，在所述金属网的外侧，经由所述第一模制树脂体以及所述金属网，密封所述半导体芯片、所述线材以及所述布线。
2.根据权利要求1所述的半导体装置，其特征在于，
第一填料以及所述第二填料为绝缘性填料。
3.根据权利要求1所述的半导体装置，其特征在于，
第一填料为绝缘性填料，所述第二填料包含导电性填料。
4.根据权利要求1所述的半导体装置，其特征在于，
所述第二填料为纤维状的导电性填料。
5.根据权利要求3或4所述的半导体装置，其特征在于，
所述金属网具有凸缘部。
6.一种半导体装置的制造方法，其特征在于，
包含如下工序：
将半导体芯片与基板的表面进行接合的工序；
使用线材将所述半导体芯片与形成于所述基板的表面的布线进行连接的工序；
将覆盖所述半导体芯片、所述线材以及所述布线的笼型的金属网，与形成于所述基板的表面的接地布线进行接合的工序；
将所述基板配置于模具内，从所述模具的浇口向腔室内，注入包含粒径比所述金属网的网眼小的第一填料、和粒径比所述金属网的网眼大的第二填料在内的树脂材料，通过所述金属网的筛选，而向所述金属网的内侧填充具有所述第一填料的树脂材料，向所述金属网的外侧则填充包含所述第二填料的树脂材料的工序；以及
加热所述树脂材料使其固化，而在所述金属网的内侧形成将所述半导体芯片、所述线材以及所述布线进行密封的第一模制树脂体，在所述金属网的外侧则形成将所述第一模制树脂体以及所述金属网进行密封的第二模制树脂体的工序。
7.一种半导体装置的制造方法，其特征在于，
包含如下工序：
将半导体芯片与基板的表面进行接合的工序；
使用线材将所述半导体芯片与形成于所述基板的表面的布线进行连接的工序；
在将所述基板载置于第一模具后，将具有覆盖所述半导体芯片、所述线材以及所述布线的笼型的笼部和凸缘部的金属网，载置于形成于所述基板的表面的接地布线的工序；
边向所述基板按压所述凸缘部，边将第二模具嵌合到所述第一模具的工序；
从形成于所述第一模具与所述第二模具之间的浇口向腔室内，注入包含粒径比所述笼部的网眼小的绝缘性填料、和粒径比所述笼部的网眼大的导电性填料在内的树脂材料，通过所述金属网的筛选，而向所述笼部的内侧填充具有所述绝缘性填料的树脂材料，向所述笼部的外侧则填充包含所述导电性填料的树脂材料的工序；以及
加热所述树脂材料使其固化，而在所述金属网的内侧形成将所述半导体芯片、所述线材以及所述布线进行密封的第一模制树脂体，在所述笼部的外侧则形成将所述第一模制树脂体以及所述金属网进行密封的第二模制树脂体的工序。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
所述金属网的凸缘部的网眼大于所述导电性填料的粒径。
CN201980094328.5A 2019-04-05 2019-04-05 半导体装置以及其制造方法 Active CN113614907B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/015156 WO2020202556A1 (ja) 2019-04-05 2019-04-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN113614907A true CN113614907A (zh) 2021-11-05
CN113614907B CN113614907B (zh) 2024-10-01

Family

ID=72666716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980094328.5A Active CN113614907B (zh) 2019-04-05 2019-04-05 半导体装置以及其制造方法

Country Status (4)

Country Link
US (1) US12113029B2 (zh)
JP (1) JP7098052B2 (zh)
CN (1) CN113614907B (zh)
WO (1) WO2020202556A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295535A (zh) * 2022-10-08 2022-11-04 江苏卓胜微电子股份有限公司 一种射频收发器、sip封装模组及sip封装模组的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023204910A1 (de) 2023-05-25 2024-11-28 Volkswagen Aktiengesellschaft Verfahren zur Herstellung einer leistungselektronischen Einrichtung und Verwendung einer solchen Einrichtung in einem Kraftfahrzeug

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111299A (ja) * 1993-10-14 1995-04-25 Fuji Xerox Co Ltd 混成集積回路
JPH07321254A (ja) * 1994-05-25 1995-12-08 Nec Corp 樹脂封止型半導体装置およびその製造方法
CN1943111A (zh) * 2005-03-03 2007-04-04 松下电器产业株式会社 弹性表面波装置
JP2012174912A (ja) * 2011-02-22 2012-09-10 Denso Corp 半導体装置およびその製造方法
CN106960801A (zh) * 2015-10-07 2017-07-18 飞思卡尔半导体公司 使用应力缓冲器封装集成电路装置的方法
CN107622980A (zh) * 2016-07-14 2018-01-23 住友电木株式会社 半导体装置及其制造方法、半导体密封用环氧树脂组合物
CN108010902A (zh) * 2016-10-31 2018-05-08 东和株式会社 电路部件、电路部件的制造方法以及电路部件的制造装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275741A (ja) 1993-03-19 1994-09-30 Toppan Printing Co Ltd 半導体装置
JP2011009604A (ja) 2009-06-29 2011-01-13 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US10204842B2 (en) 2017-02-15 2019-02-12 Texas Instruments Incorporated Semiconductor package with a wire bond mesh

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111299A (ja) * 1993-10-14 1995-04-25 Fuji Xerox Co Ltd 混成集積回路
JPH07321254A (ja) * 1994-05-25 1995-12-08 Nec Corp 樹脂封止型半導体装置およびその製造方法
CN1943111A (zh) * 2005-03-03 2007-04-04 松下电器产业株式会社 弹性表面波装置
JP2012174912A (ja) * 2011-02-22 2012-09-10 Denso Corp 半導体装置およびその製造方法
CN106960801A (zh) * 2015-10-07 2017-07-18 飞思卡尔半导体公司 使用应力缓冲器封装集成电路装置的方法
CN107622980A (zh) * 2016-07-14 2018-01-23 住友电木株式会社 半导体装置及其制造方法、半导体密封用环氧树脂组合物
CN108010902A (zh) * 2016-10-31 2018-05-08 东和株式会社 电路部件、电路部件的制造方法以及电路部件的制造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295535A (zh) * 2022-10-08 2022-11-04 江苏卓胜微电子股份有限公司 一种射频收发器、sip封装模组及sip封装模组的制备方法
CN115295535B (zh) * 2022-10-08 2023-08-18 江苏卓胜微电子股份有限公司 一种射频收发器、sip封装模组及sip封装模组的制备方法

Also Published As

Publication number Publication date
JP7098052B2 (ja) 2022-07-08
US20220139844A1 (en) 2022-05-05
WO2020202556A1 (ja) 2020-10-08
JPWO2020202556A1 (ja) 2021-12-09
CN113614907B (zh) 2024-10-01
US12113029B2 (en) 2024-10-08

Similar Documents

Publication Publication Date Title
JP3733114B2 (ja) プラスチックパッケージベース及びエアキャビティ型パッケージ
US7629674B1 (en) Shielded package having shield fence
US8314485B2 (en) Electronic component
KR100824562B1 (ko) 오버몰드 패키지 및 그 제조 방법
US7195954B2 (en) Low capacitance coupling wire bonded semiconductor device
CN102891152B (zh) 半导体封装体
KR20080023996A (ko) 반도체 패키지
CN1214547A (zh) 多芯片模块
US20080099891A1 (en) Semiconductor device and method of manufacturing the same
KR101070814B1 (ko) 반도체패키지 및 그 제조방법
JP2012028487A (ja) 樹脂封止基板装置と、それらの製造方法
CN113614907B (zh) 半导体装置以及其制造方法
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
JP2002334954A (ja) 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
CN115831933A (zh) 电磁屏蔽模组封装结构及其封装方法
JP6421432B2 (ja) 半導体装置およびその製造方法
JP2012028486A (ja) 樹脂封止基板装置と、それらの製造方法
KR20100002875A (ko) 반도체 패키지
KR100374683B1 (ko) 에어-캐비티형 패캐지 및 그 제조방법
KR100431182B1 (ko) 표면 탄성파 필터 칩 패키지 및 그 제조방법
US20240088064A1 (en) Semiconductor device
JP3910423B2 (ja) Ｓａｗデバイスのパッケージ構造
JP2002232178A (ja) 電子部品保護用キャップおよびその製造方法ならびに電子装置およびその製造方法
KR101418441B1 (ko) 필름 타입으로 패키징되는 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant