CN1126378C - 报文接收机 - Google Patents

Abstract

报文接收装置中，无线寻呼信号解调为基带信号。基带信号译码为相应数据。从该数据中还原地址信息。从该数据中还原报文信息。所还原的报文信息经受误码纠正处理。另一方面，阻止所还原的地址信息经受该误码纠正处理。

Description

报文接收机

技术领域

本发明涉及寻呼接收机或选择性传呼接收机这类报文(信息)接收机。

背景技术

典型的无线寻呼通信网中，各个寻呼接收机分别分配得到不同的识别(ID)信号。可利用所分配给的ID信号呼叫任意一个寻呼接收机。通常，有代表报文的信号发送至所呼叫的寻呼接收机，寻呼接收机的显示器上显示该报文。

在这种无线寻呼通信网中，随着所处理报文的长度加长，寻呼接收机所还原的报文信号中的误码数增加，寻呼接收机所消耗的电功率也增加。

通常寻呼接收机每一个都包括无线电波接收部和CPU。CPU会产生无线电噪声，对无线电波接收部造成干扰。随着CPU单位时间有效操作步数(即CPU的活动率)增加，CPU产生的无线电噪声电平也在升高。

美国专利5,142,699示范了一种抑制CPU驱动时钟信号在无线电波接收部工作期间所产生的无线电噪声电平的方法。具体来说，美国专利5,142,699揭示的无线寻呼接收机包括接收部，译码部，和从多个呼叫信号中区分某个特定的呼叫信号、将特定呼叫信号之后的特定报文信号处理为经处理的报文信号的CPU。接收部是间歇投入工作的。译码部则按照第一时钟发生器提供的第一时钟信号投入工作。一开关电路有选择地将CPU与第一时钟发生器和第二时钟发生器连接。CPU是在接收部不工作时按照第二时钟发生器提供的第二时钟信号投入工作的。第二时钟信号的频率远高于第一时钟信号的频率。因而，CPU在接收部未投入工作时按照第二时钟信号以迅速的处理速度处理特定报文信号，使之成为经处理的报文信号。总之，CPU在接收部工作时由第一时钟信号驱动。

发明内容

本发明目的在于提供一种改进的报文接收机。

本发明的一个方面，提供一种报文接收装置，包括：将无线寻呼信号解调为基带信号的第一装置；将基带信号译码为相应数据的第二装置；交替执行该数据处理和其他作业的CPU；产生第一时钟信号的第一时钟发生器；产生第二时钟信号的第二时钟发生器，第一时钟信号的频率高于第二时钟信号的频率；CPU执行所述数据处理时响应第一时钟信号使CPU动作的第三装置；CPU执行所述其它作业时响应第二时钟信号使CPU动作的第四装置；其中在当数据以m比特/字×n字为单位交错时CPU具有α比特的纠错能力处，由第一时钟信号启动的CPU接收α个数据单元，并且在把该α个数据单元存储在缓冲器时间间隔内处理m×n比特的数据块。

附图说明

图1是本发明第一实施例无线报文接收机的框图。

图2是寻呼信号格式的示意图。

图3是一数据块中数据二维表达的示意图。

图4是控制图1中CPU的程序段的流程图。

图5是图4中功能块的流程图。

图6示意给出8位误码码型数据与差错指示比特数之间关系的变换表。

图7是本发明第二实施例无线报文接收机的框图。

图8是控制图7中CPU的程序段的流程图。

图9是本发明第三实施例无线报文接收机的框图。

图10是控制图9中CPU的程序段的流程图。

图11是本发明第四实施例无线报文接收机的框图。

图12是寻呼信号格式的示意图。

图13是一数据块中数据二维表达的示意图。

图14是控制图11中CPU的程序段的流程图。

图15是图14中功能块的流程图。

图16示意给出8位误码码型数据与差错指示比特数之间关系的变换表。

图17是本发明第五实施例无线报文接收机的框图。

图18是控制图17中CPU的程序段的流程图。

图19是图17中无线报文接收机接收处理状况和数据处理状况的时域图。

图20是本发明第六实施例无线报文接收机的框图。

图21和图22是控制图20中CPU的程序段的流程图。

具体实施方式

第一实施例

参见图1，无线报文接收机(无线寻呼接收机)包括天线21和随后接收部22。天线21用于俘获如基站发送的无线电波信号。通常无线电波信号包括具有同步信息、地址信息和报文信息的寻呼信号。同步信息在地址信息和报文信息前面。地址信息则位于报文信息的前面。地址信息包括识别码信息。天线21俘获的无线电波信号馈送至接收部22。接收部22将无线电波信号解调为相应的基带信号。随接收部22之后的译码器23接收该基带信号，将基带信号译码为相应的数据。

译码器23与具有I/O端口(接口)、处理部、RAM和ROM组合的CPU 24相连。CPU 24可以由微型计算机、DSP(数字信号处理器)或其它类似器件替代。CPU 24接收译码器23输出的数据。CPU 24由所接收的数据还原识别码信息(地址信息)。CPU 24与显示器25相连。CPU 24还与接收部22连接。CPU 24按照内部ROM存储的程序工作。

图1的无线报文接收机将以前分配给的识别码信息(预定识别码信息或预定地址信息)存储在CPU 24内的ROM中。预定识别码信息(预定地址信息)可以存储在CPU 24外面的ROM中。

CPU 24按照程序对所还原的识别码信息(所还原的地址信息)与预定识别码信息(预定地址信息)作比较。当所还原的识别码信息(所还原的地址信息)实际上与预定识别码信息(预定地址信息)相一致时，CPU 24由所接收的数据还原报文信息。CPU 24随后将所还原的报文信息送至显示器25，并控制显示器25，使得显示器25将显示所还原的报文信息。

当所还原的识别码信息(所还原的地址信息)明显与预定识别码信息(预定地址信息)不一致时，CPU 24不从所接收的数据还原报文信息，以防止CPU 24的活动率增高。这样，优点在于抑制CPU 24产生的无线电噪声电平。此外，CPU24中止接收部22活动，以节省电力。而且，CPU 24还保持显示器25不活动。在此场合，显示器25上不显现任何报文信息。

图2示出寻呼信号121的格式。寻呼信号121的起首是同步信号(比特同步信号)122，接着是数据块123。同步信号122具有预定逻辑状态同给定码型(同步码型)相应的比特序列。每一数据块123中的数据按“n”字为单位交错，这里“n”表示一给定整数。数据块123的总数等于一给定数目“j”。通常，一个或多个前面的数据块123代表识别码信息(地址信息)，而后面的数据块123则代表报文信息。

图3示出一数据块123中数据的二维表达。如图3所示，每一数据块的容量为“m”比特דn”字，这里“m”表示一给定整数。每一字具有代表主信息的比特124和代表误码纠正信息的比特125。主信息包含识别码信息(地址信息)或报文信息。采用的纠错码具有与“α”比特相应的纠错能力，这里“α”表示一给定整数。图3中，标号126表示经受交错处理并由各个字中同序号比特组成的n位数据单元。基站(发送台)中，每一数据块123中的数据分作“m”个数据单元。基站每一数据块123顺序发送“m”个数据单元。

译码器23包括一位同步部，由接收部22输出信号发生一取样时钟信号，与寻呼信号121中的位同步信号122相对应。译码器23包括一取样部，响应取样时钟信号对接收部22的输出信号进行周期性取样，将接收部22的输出信号逐位译码为第一数据。译码器23包括一解交错部，将第一数据解交错为第二数据。译码器23包括一对缓冲存储器，每个都具有与寻呼信号121中一数据块123相对应的容量。第二数据中与寻呼信号121中各个数据块123相对应的部分是按顺序地、交替写入到缓冲存储器的。

通常，译码器23中某一缓冲存储器经受数据写入处理时，另一缓冲存储器由CPU 24存取，从而CPU 24由此读出数据(第二数据)。

CPU 24按照内部ROM存储的程序工作。图4是每次接收到寻呼信号121时执行的程序段的流程图。

如图4所示，程序段的第一步骤31读出译码器23中某一缓冲存储器的1块最新数据。

步骤31的下一步骤32确定所读出的1块数据是代表地址信息(识别码信息)还是报文信息。当所读出的1块数据代表地址信息(识别码信息)，程序由步骤32进入步骤33。当所读出的1块数据代表报文信息，程序则由步骤32进入步骤34。

步骤33确定由读出的1块数据所代表的地址信息(识别码信息)是否实际上与CPU 24内ROM所存储的预定地址信息(预定识别码信息)相一致。当由读出的1块数据所代表的地址信息(识别码信息)实际上与预定地址信息(预定识别码信息)不一致，程序就由步骤33进入步骤37。当由读出的1块数据所代表的地址信息(识别码信息)实际上与预定地址信息(预定识别码信息)相一致，程序则由步骤33进入步骤36。

步骤37使接收部22中止活动一给定时间间隔(预定时间间隔)以节省电力。步骤37后，该程序段的当前执行循环便结束。

步骤34响应所读出的1块数据中的纠错码信息使所读出的1块数据中的报文信息经受误码纠正处理。这样，步骤34便由所读出的1块数据还原为纠正结果的报文信息。

步骤34的下一步骤35将该纠正结果报文信息作为一件报文信息存储到CPU24内RAM中。步骤35后程序进入步骤36。

步骤36确定寻呼信号121中的所有数据块123是否均已处理。当寻呼信号121中的所有数据块123均已处理，程序就由步骤36进入步骤38。否则，程序就由步骤36返回步骤31。

步骤38起动显示器25，将CPU 24内RAM中全部一件件报文信息传送至显示器25。全部一件件报文信息组成经还原的完整报文信息。步骤38控制显示器25，使得显示器25将显示完整报文信息。步骤38后，该程序段的当前执行循环便结束。

由先前的说明可以理解，CPU 24未让代表地址的1块数据经受误码纠正处理。因而，CPU 24的有效工作步数下降(即CPU 24的活动率下降)。发现由所读出的1块数据代表的地址信息(识别码信息)实际上不同于预定地址信息(预定识别码信息)后，CPU 24使接收部22中止活动给定时间间隔以节省电力。而且，在此情形下，CPU 24除了步骤37以外不执行图4中的步骤。因此，CPU 24的有效工作步数下降(即CPU 24的活动率下降)。

如图5所示，步骤33具有分步骤33A、33B和33C。接图4步骤32的第一分步骤33A在所读出的1块数据代表的地址信息(识别码信息)与预定地址信息(预定识别码信息)之间执行“异或”操作。由所读出的1块数据代表的地址信息具有一给定比特数。预定地址信息也具有该给定比特数。例如该给定比特数数等于8、32或64。现假定该给定比特数为8。执行“异或”操作的结果生成8位误码码型数据。8位误码码型数据中，“0”位表明所读出的1块数据代表的地址信息和预定地址信息其相应位的逻辑状态一致，“1”位则表明所读出的1块数据代表的地址信息和预定地址信息其相应位的逻辑状态不一致(出错)。

接分步骤33A的分步骤33B，通过参照CPU 24内ROM中存储的变换表，计算8比特误码码型数据中差错指示比特数。如图6所示，变换表提供8位码码型数据和差错指示比特数之间的关系。

接分步骤33B的分步骤33C，将差错指示比特数与一预置数比较。当差错指示比特数大于预置数，程序就由分步骤33C进入图4步骤37。当差错指示比特数不超过预置数时，程序则由分步骤33C进入图4步骤36。该预置数最好等于给定的整数“α”，它与纠错码的纠错能力有关。

第二实施例

参见图7，无线报文接收机(无线寻呼接收机)包括天线221和后续接收部222。天线221用于俘获例如基站发送的无线电波信号。通常无线电波信号包括具有同步信息、地址信息和报文信息的寻呼信号。同步信息在地址信息和报文信息的前面。地址信息则位于报文信息的前面。地址信息包括识别码信息。天线221俘获的无线电波信号馈送至接收部222。接收部222将无线电波信号解调为相应的基带信号。

接收部222的后续译码器223接收该基带信号，将基带信号译码为相应的数据。

译码器223与具有I/O端口(接口)、处理部、RAM和ROM组合的CPU 224相连。CPU 224可以由微型计算机、DSP(数字信号处理器)或其它类似器件替代。CPU 224接收译码器223输出的数据。CPU 224将所接收的数据解交错为第二数据。CPU 224由第二数据还原识别码信息(地址信息)。CPU 224与显示器225相连。CPU 224还与接收部222连接。CPU 224属于响应外加时钟信号工作的那种。CPU 224分别与发生预定较高频率和预定较低频率的时钟信号的发生器226和227连接。两时钟信号的频率例如分别等于1.2288MHz和76.8kHz。CPU 224按照内部ROM存储的程序工作。

通常，低频时钟信号发生器227活动时高频时钟信号发生器226不活动。这样，CPU 224通常响应发生器227发生的低频时钟信号工作，CPU 224的活动率相对较低。此优点在于抑制CPU 224发生的无线电噪声电平。如后面将会述及的，CPU 224响应块同步信号起动高频时钟信号发生器226和中止低频时钟信号发生器227活动。在此之后给定的较短时间期间，高频时钟信号发生器226和低频时钟信号发生器227分别维持活动和不活动，CPU 224是响应发生器226发生的高频时钟信号而非发生器227发生的低频时钟信号工作的。

CPU 224的工作可在高速方式和低速方式间变动。当高频时钟信号发生器226不活动而低频时钟信号发生器227活动时，CPU 224处于低速工作方式。当高频时钟信号发生器226活动而低频时钟信号发生器227不活动时，CPU 224处于高速工作方式。CPU 224工作于低速方式期间，CPU 224产生的无线电噪声电平得到有效抑制。

图7的无线报文接收机将以前分配给的识别码信息(预定识别码信息或预定地址信息)存储在CPU 224内的ROM中。预定识别码信息(预定地址信息)可以存储在CPU 224外面的ROM中。

CPU 224按照程序将译码器223的输出数据解交错为第二数据。并且，CPU 224从第二数据还原识别码信息(地址信息)。接着，CPU 224对所还原的识别码信息(所还原的地址信息)与预定识别码信息(预定地址信息)作比较。当所还原的识别码信息(所还原的地址信息)实际上与预定识别码信息(预定地址信息)相一致时，CPU 224从第二数据中还原报文信息。CPU 224随后将所还原的报文信息送至显示器225，并控制显示器225，使得显示器225显示所还原的报文信息。

当所还原的识别码信息(所还原的地址信息)明显与预定识别码信息(预定地址信息)不一致时，CPU 224不从第二数据还原报文信息，以防止CPU 224的活动率增高。此优点在于抑制CPU 224产生的无线电噪声电平。此外，CPU 224中止接收部222活动，以节省电力。而且，CPU 224还保持显示器225不活动。在此场合，显示器225不显现任何报文信息。

如图2所示，寻呼信号121的起首是同步信号(位同步信号)122，接着是数据块123。同步信号122具有预定逻辑状态同给定码型(同步码型)相应的比特序列。每一数据块123中的数据按“n”字为单位交错，这里“n”表示一给定整数。数据块123的总数等于一给定数目“j”。通常，一个或多个前面的数据块123代表识别码信息(地址信息)，而后面的数据块123则代表报文信息。

如图3所示，每一数据块的容量为“m”比特דn”字，这里“m”表示一给定整数。每一字具有代表主信息的比特124和代表误码纠正信息的比特125。主信息包含识别码信息(地址信息)或报文信息。采用的纠错码具有与“α”比特相应的纠错能力，这里“α”表示一给定整数。图3中，标号126表示经受交错处理并由各个字中同序号比特组成的n比特数据单元。基站(发送台)中，每一数据块123中的数据分作“m”个数据单元。基站每一数据块123顺序发送“m”个数据单元。

译码器223包括一比特同步部，由接收部222输出信号发生一取样时钟信号，与寻呼信号121中的比特同步信号122相对应。译码器223包括一取样部，响应取样时钟信号对接收部222的输出信号进行周期性取样，将接收部222的输出信号逐比特译码为第一数据。译码器223包括一对缓冲存储器223A和223B，每个都具有与寻呼信号121中一数据块123相对应的容量。第一数据中与寻呼信号121中各个数据块123相对应的部分是按顺序地、交替写入到缓冲存储器223A和223B的。通常，译码器223中某一缓冲存储器223A或223B经受数据写入处理时，另一缓冲存储器由CPU 224存取，从而CPU 224由此读出第一数据。

译码器223还包括响应取样时钟信号产生块同步信号的块同步部。每当1块第一数据部分写入缓冲存储器223A和223B中的某一个完成时，块同步信号中便有一脉冲发生。译码器223将该块同步信号输出至CPU 224。

CPU 224按照内部ROM存储的程序工作。图8是每次接收到寻呼信号121时执行的程序段的流程图。

如图8所示，程序段第一步骤251确定块同步信号中是否有脉冲发生。当块同步信号中有脉冲发生，程序由步骤251进入步骤252。否则，重复步骤251。

步骤252起动高频时钟信号发生器226，使低频时钟信号发生器227中止活动，使得CPU 224进入高速工作方式。步骤252的下一步骤253，从译码器223中当前未经受数据写入处理的某一缓冲存储器223A或223B读出1块数据。步骤253的下一步骤254将所读出的1块数据解交错为第二1块数据。

步骤254的下一步骤255确定第二1块数据是代表地址信息(识别码信息)还是报文信息。当第二1块数据代表地址信息(识别码信息)，程序由步骤255进入步骤256。当第二1块数据代表报文信息，程序则由步骤255进入步骤257。

步骤256确定由第二1块数据所代表的地址信息(识别码信息)是否实际上与CPU 224内ROM所存储的预定地址信息(预定识别码信息)相一致。当由第二1块数据所代表的地址信息(识别码信息)实际上与预定地址信息(预定识别码信息)不一致，程序就由步骤256进入步骤260。当由第二1块数据所代表的地址信息(识别码信息)实际上与预定地址信息(预定识别码信息)相一致，程序则由步骤256进入步骤259。步骤256与图4和图5中的步骤33类似。

步骤260使接收部222中止活动一给定时间间隔(预定时间间隔)以节省电力。步骤260后，程序进入步骤263。

步骤257响应第二1块数据中的纠错码信息使第二1块数据中的报文信息经受误码纠正处理。这样，步骤257便从第二1块数据中还原纠正结果的报文信息。

步骤257的下一步骤258将该纠正结果报文信息作为一件报文信息存储到CPU224内RAM中。步骤258后程序进入步骤259。

步骤259确定寻呼信号121中的所有数据块123是否均已处理。当寻呼信号121中的所有数据块123均已处理，程序就由步骤259进入步骤261。否则，程序就由步骤259进入步骤262。

步骤262使高频时钟信号发生器226中止活动，起动低频时钟信号发生器227，使得CPU 224进入低速工作方式。步骤262后，程序返回步骤251。

步骤261起动显示器225，将CPU 224内RAM中全部一件件报文信息传送至显示器225。全部一件件报文信息组成经还原的完整报文信息。步骤261控制显示器225，使得显示器225将显示完整报文信息。步骤261后，程序进入步骤263。

步骤263使高频时钟信号发生器226中止活动，起动低频时钟信号发生器227，使得CPU 224进入低速工作方式。步骤263后，该程序段的当前执行循环便结束。

第三实施例

参见图9，无线报文接收机(无线寻呼接收机)包括后面跟随接收部分322的天线321。天线321用来捕捉由例如基站发射的无线电波信号。无线电波信号通常包含带有比特同步信号序列的寻呼信号和信息信号。比特同步信号包含逻辑状态预先确定为对应给定比特模式(同步比特模式)的比特序列。信息信号代表地址信息和报文信息。地址信息先于报文信息。地址信息包含识别码信息。天线321捕捉到的无线电波信号被输入至接收部分322。接收部分322将无线电波信号解调为相应的基带信号。

跟随在接收部分322后面的译码器323接收基带信号并将其译码为相应的数据。

译码器323连接至具有I/O端口(接口)、处理部分、RAM和ROM组合在一起的CPU 324。CPU 324可以用微处理器、DSP或者其它类似的器件代替。CPU 324接收由译码器323产生的数据。CPU 324检测或计算误码率，该误码率涉及译码器323产生的与比特同步信号对应的一部分数据。CPU 324处理译码器323产生数据的其余部分。CPU 324根据检测到误码率在两种不同类型之间切换数据处理方式。CPU 324基本的任务是将接收到的数据去交错为第二数据。CPU 324从第二数据中复原识别码信息(地址信息)。CPU 324连接至显示器325。CPU 324还与接收部分322连接。CPU 324根据存储在内置ROM中的程序运行。

图9的无线报文接收机在CPU 324的ROM内存储有先前分配的识别码信息(预先确定的识别码信息或者预先确定的地址信息)。预先确定的识别码信息(预先确定的地址信息)也可以存储在CPU 324外部的ROM内。

按照程序，CPU 324将译码器323的输出数据解交错为第二数据。此外，CPU 324从第二数据中还原出识别码信息(地址信息)。而且，CPU 324将还原的识别码信息(还原的地址信息)与预先确定的识别码信息(预先确定的地址信息)进行比较。当还原的识别码信息(还原的地址信息)与预先确定的识别码信息(预先确定的地址信息)基本一致时，CPU 324就从第二数据中还原出报文信息。随后，CPU 324将还原的报文信息输入至显示器325并控制显示器325从而在显示器325上直观显示还原的报文数据。

当还原的识别码信息(还原的地址信息)与预先确定的识别码信息(预先确定的地址信息)明显不一致时，CPU 324不会从第二数据中还原报文信息，从而避免CPU 324的活动加剧。这有利于抑制CPU 324产生的无线噪声电平。此外，CPU 324通常使接收部分322处于休眠状态以节省电力。而且，CPU 324还使显示器325保持休眠状态。由此在这种情况下，显示器325上没有任何报文信息被显示出来。

如图2所示，寻呼信号121的首部为后面相继跟随数据块123的同步信号(比特同步信号)122。同步信号122包含逻辑状态预先确定为对应给定比特模式(同步比特模式)的比特序列。每个块123中的数据以“n”个字为单位交错，这里“n”表示给定的整数。块123的总数等于给定的数目“j”。通常情况下，前面一个或多个块123表示识别码信息(地址信息)而后面的块123表示报文信息。

如图3所示，一个块的容量为“m”比特的“n”个字，这里“m”表示给定整数。每个词包含表示主信息的比特124和表示纠错码信息的比特125。主信息包含识别码信息(地址信息)或报文信息。所用的纠错码能够纠正“α”个比特的差错，这里“α”为整数。在图3中，标号126表示各个字中经受交错处理并且由数量相等的比特数构成的一个n比特数据单元。在基站(发射站)处，块123中的数据被划分为“m”个数据单元。基站顺序发射每个块123的“m”个数据单元。

译码器323包括一个比特同步部分，它从与寻呼信号121中比特同步信号122前半部分对应的接收部分322输出信号中产生采样时钟信号。译码器323包括一个采样部分，它响应采样时钟信号，周期性地对接收部分322的输出信号进行采样以将接收部分322的输出信号逐个比特地译码为第一数据。译码器323向CPU324提供对应于寻呼信号121中比特同步信号122后半部分的第一数据前半部分。因此，第一数据的前半部分为比特同步数据。译码器323包括一个大容量的缓冲存储器323A。对应于寻呼信号123中各个块123的第一数据前半部分被依次写入缓冲存储器323A的不同区域。缓冲存储器323A可以被CPU 324访问从而使第一数据能够被CPU 324读出。

CPU 324根据存储在内置ROM中的程序运行。图10示出了每次接收到寻呼信号121时所执行程序段的流程图。如图10所示，第一步351是借助译码器323输出的比特同步数据计算比特误码率。具体而言，步骤351将比特同步数据与预设基准数据逐个比特地进行比较。预设的基准数据具有对应通常比特同步数据的给定比特模式。比特同步数据中逻辑状态与预设基准数据中相应比特等同的比特被视为正确比特。比特同步数据中逻辑状态与预设基准数据中相应比特不同的比特被视为错误比特。步骤351对每个错误比特进行计数以确定错误比特的数量。步骤351从错误比特数与总比特数之比中计算误码率。

跟随在步骤351之后的步骤352确定计算的误码率是否大于预先确定的基准比率。当计算的误码率大于预先确定的基准比率时，程序从步骤352进入步骤353。否则，程序从步骤352跳至步骤354。

步骤353等待一给定的时间，在此期间将所用的第一数据写入译码器323内的缓冲存储器323A。步骤353之后，程序进入步骤354。

等待步骤353的执行减少了CPU 324的活动。这有利于抑制CPU 324产生的无线噪声电平。因此，如果计算的误码率大于预先确定的基准比率，则在所用的第一数据写入译码器323内缓冲存储器323A期间CPU 324较少地不利影响接收部分322和译码器323操作。

步骤354从译码器323内的缓冲存储器读出1块数据。在每次执行步骤354时，所读出的1块数据都依次改变。跟随在步骤354之后的步骤355将读出的1块数据解交错为第二1块数据。

跟随在步骤355之后的步骤356确定第二1块数据是否表示地址信息(识别码信息)或报文信息。当第二1块数据表示地址信息(识别码信息)时，程序从步骤356进入步骤357。当第二1块数据表示报文信息时，程序从步骤356进入步骤358。

步骤357确定第二1块数据表示的地址信息(识别码信息)是否大致上与存储在CPU 324的ROM内的预先设定地址数据(预先设定识别码信息)相同。当第二1块数据表示的地址信息(识别码信息)基本上与预先设定的地址数据(预先设定识别码信息)不同时，程序从步骤357进入步骤361。当第二1块数据表示的地址信息(识别码信息)基本上与预先设定的地址数据(预先设定识别码信息)相同时，程序从步骤357进入步骤360。步骤357与图4和5中的步骤33类似。

步骤361使接收部分322在一给定间隔内(预先确定的时间间隔内)处于休眠状态以节省电力。在步骤361之后，结束当前程序段的执行循环。

步骤358响应第二1块数据中的纠错信息对第二1块数据中的报文信息进行纠错处理。因此，步骤358就从第二1块数据中还原出纠错后的最终报文信息。

跟随在步骤358之后的步骤359将纠错后的最终报文信息作为报文信息片存入CPU 324中的RAM。在步骤359之后，程序进入步骤360。

步骤360确定寻呼信号121中的所有块123是否已经处理过。当寻呼信号121中所有的块123都已处理过后，程序从步骤360进入步骤362。否则，程序从步骤360返回步骤354。

步骤362激活显示器325并将CPU 324中RAM的所有报文信息传送给显示器325。所有的报文信息片都由还原的完整报文信息构成。步骤362控制显示器325从而在显示器325上直观显示完整的报文信息。在步骤362之后，结束当前程序段的执行循环。

如果计算得到的比特误码率不大于预先确定的基准比率时，程序从步骤352直接进入步骤354。因此在这种情况下，1块的数据从译码器323内的缓冲存储器323A传送至CPU 324并且随后进行处理而第一数据被连续不断地写入译码器323的缓冲存储器323A内。这样，CPU 324对1块数据的处理和第一数据写入缓冲存储器323A就同步进行。这有利于迅速还原出完整的报文信息。

第四实施例

现在将要描述本发明的第四实施例。按照本发明的第四实施例，无线寻呼信号被解调为基带信号，而基带信号又被译码为相应的数据(最终的译码数据)。地址信息从最终的译码数据中还原出来。报文信息从最终的译码数据中还原出来。还原的报文信息经受纠错处理。还原的地址信息避免进行纠错处理。

现在详细地描述第四实施例。参见图11，无线报文接收机(无线寻呼接收机)包括后面跟随接收部分422的天线421。天线421用来捕捉由例如基站发射的无线电波信号。无线电波信号通常包含带有同步信息、地址信息和报文信息的寻呼信号。同步信息先于地址信息和报文信息。地址信息先于报文信息。天线421捕捉到的无线电波信号被输入至接收部分422。地址信息包含识别码信息。接收部分422将无线电波信号解调为相应的基带信号。

跟随在接收部分422后面的译码器423接收基带信号并将其译码为相应的数据。

译码器423连接至具有I/O端口(接口)、处理部分、RAM和ROM组合的CPU 424。CPU 424可以用微处理器、DSP或者其它类似的器件代替。CPU 424从接收的数据中还原识别码信息(地址信息)。CPU 424连接至包括显示器和声音发生器在内的外设。声音发生器例如采用扬声器。CPU 424与接收部分422连接。CPU 424根据存储在内置ROM中的程序运行。而且，CPU 424内的ROM保存由码字表示的信息，而纠错校验位被加入码字。

图12示出了寻呼信号521的格式。寻呼信号521的首部为后面相继跟随数据块523的同步信号(比特同步信号)522。同步信号522包含逻辑状态预先确定为对应给定比特模式(同步比特模式)的比特序列。每个块523中的数据以“n”个字为单位交错，这里“n”表示给定的整数。块523的总数等于给定的数目“j”。通常情况下，前面一个或多个块523表示识别码信息(地址信息)而后面的块523表示报文信息。

图13为块523中数据的两维表示。如图13所示，一个块的容量为“m”比特的“n”个字，这里“m”表示给定整数。每个字的长度固定为“m”比特。每个字包含表示主信息的比特524和表示纠错码信息的比特525。主信息包含识别码信息(地址信息)或报文信息。所用的纠错码能够纠正“α”个比特的差错，这里“α”为整数。在图13中，标号526表示各个字中经受交错处理并且由数量相等的比特数构成的一个n比特数据单元。在基站(发射站)处，块523中的数据被划分为“m”个数据单元。基站顺序发射每个块523的“m”个数据单元。

译码器423包括一个比特同步部分，它从与寻呼信号521中比特同步信号522前半部分对应的接收部分422输出信号中产生采样时钟信号。译码器323包括一个采样部分，它响应采样时钟信号，周期性地对接收部分422的输出信号进行采样以将接收部分422的输出信号逐个比特地译码为第一数据。译码器423包括一个将第一数据去解错为第二数据的解交错部分。译码器423包括一对缓冲存储器，每个的容量等于寻呼信号521中一个块523。第二数据中对应寻呼信号521中各块523的部分被依次而交替地写入缓冲存储器。

译码器423其中一个缓冲存储器通常经受数据写入处理而另外一个缓冲存储器由CPU 424访问从而读出数据(第二数据)。当译码器424中每个缓冲存储器的写入到达给定数值时，译码器423向CPU 424输出特定的信号。这里，给定的数值对应一个数据块。

CPU 424根据存储在内置ROM中的程序运行。CPU 424的处理单元为一个块中的一个码字(“m”比特)。当CPU 424接收分配给有关无线报文接收机的地址时，CPU 424识别出传给该有关无线报文接收机的位置和报文长短。CPU 424识别出块中码字的数量。

图14示出了每次接收到寻呼信号521时所执行程序段的流程图。如图14所示，程序段的第一步431是关闭报文接收标志。报文接收标志以下简称为标志。在步骤431之后，程序进入步骤432。步骤432确定缓冲器是否满。当缓冲器满时，程序进入步骤433。否则重复步骤432。

步骤433确定标志是否处于开启状态。当标志处于开启状态时，程序从步骤433进入步骤434。否则程序从步骤433进入435。步骤434确定传给有关无线报文接收机的报文是否位于当前块内。当传给有关无线报文接收机的报文位于当前块内时，程序从步骤434进入步骤435。否则程序从步骤434返回步骤432。

步骤435读取一个块。跟随在步骤435之后的步骤436将变量设定P为“0”。变量P表示码字的阶数。在步骤436之后，程序进入步骤437。步骤437使数字P增1。接在步骤437后面的步骤438确定1块的数据处理是否完成。当1块的数据处理完成时，程序从步骤438返回至步骤432。否则，程序从步骤438进入步骤439。

步骤439确定标志是否处于关闭状态。当标志处于关闭状态时，程序从步骤439进入步骤440。否则程序从步骤439进入441。

步骤440取出阶数为P的码字。步骤442确定地址是否相互一致。当地址相互一致时，程序从步骤442进入步骤443。否则，程序从步骤442进入步骤444。步骤443使标志处于开启状态。在步骤443之后，程序返回步骤437。

步骤444确定是否检查过所有的地址信息。当所有的地址信息都被检查过后，程序从步骤444进入步骤445。否则，程序从步骤444返回步骤437。步骤445使接收部分的操作暂停。在步骤445之后，结束当前程序段的执行循环。

步骤441确定数字P是否对应于传给有关无线报文接收机的报文码字。当数字P对应于传给有关无线报文接收机的报文码字时，程序从步骤441进入步骤446。否则，程序从步骤441返回步骤437。

步骤446取出阶数为P的码字。跟随在步骤446之后的步骤447执行纠错操作。步骤447后面的步骤448保存该报文。跟随在步骤448之后的步骤449确定传给有关无线报文接收机的整个报文是否可用。当传给有关无线报文接收机的整个报文可用时，程序从步骤449进入步骤450。否则，程序从步骤449返回步骤437。

步骤450关闭标志。跟随在步骤450之后的步骤451向外设输出信号。在步骤451之后，结束当前程序段的执行循环。

由前述描述可见，CPU 424没有对表示地址的1块数据进行纠错处理。这减少了CPU 424有效操作的步骤数(即减少了CPU 424的活动性)。当发现由读取的1块数据表示的地址信息(识别码信息)与预先确定的地址信息(预先确定的识别码信息)基本上不相同时，CPU 424使接收部分422在一给定的时间间隔内处于休眠状态以节省电力。而且，在这种情况下，CPU 424除了执行步骤445以外不执行图14中的其它步骤。这减少了CPU 424有效操作的步骤数(即减少了CPU 424的活动性)。

与无线报文接收机有关的地址信息(码字)存储在CPU 424的ROM内。CPU 424的ROM内的地址信息为一个码字，并且为“m”个比特，一般等于32个比特。CPU424的ROM内的地址信息(码字)被分为“A”、“B”、“C”和“D”四个8比特段。接收的表示地址信息的m比特码字也被分为“A”、“B”、“C”和“D”四个8比特段。

如图15所示，步骤442包括子步骤442A、442B和442C。对于“A”、“B”、“C”和“D”每个8比特段，跟随在图14步骤440之后的第一子步骤442A在接收的地址信息和相关的无线报文接收机地址信息之间执行异或操作。执行异或操作对“A”、“B”、“C”和“D”每个8比特段产生了8比特的差错码型数据。在每个8比特差错码型数据中，比特“0”表示接收的地址信息与相关无线报文接收机地址信息的对应比特的逻辑状态一致而比特“1”表示接收的地址信息与相关无线报文接收机地址信息的对应比特的逻辑状态不一致(差错)。

跟随在子步骤442A之后的子步骤442B参照存储在CPU 424的ROM内的转换表计算每个8比特差错数据的指示差错比特数。如图16所示，转换表提供的是8比特差错数据X与指示差错比特数EN(X)之间的关系。因此，步骤442B计算了分别对应8比特段“A”、“B”、“C”和“D”的指示差错比特数EN(A)、指示差错比特数EN(B)、指示差错比特数EN(C)和指示差错比特数EN(D)。随后，步骤442B计算了指示差错比特数EN(A)、指示差错比特数EN(B)、指示差错比特数EN(C)和指示差错比特数EN(D)的总和Res。

跟随在子步骤442B后面的子步骤442C将总和Res与纠错能力比特数“α”进行比较。当总和Res大于纠错能力比特数“α”时，程序从子步骤442C进入图14的步骤444。否则程序从子步骤442C进入图14的步骤443。

第五实施例

现在将简要描述本发明的第五实施例。按照第五实施例，无线寻呼信号被解调为基带信号，而基带信号又被译码为相应的数据。CPU交替地执行数据处理和其它的工作。第一和第二时钟信号分别具有第一和第二预先确定的频率。第一预先确定的频率大于第二预先确定的频率。当CPU执行数据处理时它响应第一时钟信号进行操作。当CPU执行其它工作时它响应第二时钟信号进行操作。提供了产生一定频率的时钟发生器，如果CPU的纠错能力为“α”而数据以“m”比特/字דn”字为单位交错，则在接收部分接收“n”דα”个比特期间内CPU在该频率下具有“m”דn”比特的数据处理速度。

参见图17，无线报文接收机(无线寻呼接收机)包括后面跟随接收部分622的天线621。天线621用来捕捉由例如基站发射的无线电波信号。无线电波信号通常包含带有同步信息、地址信息和报文信息的寻呼信号。同步信息先于地址信息和报文信息。地址信息先于报文信息。天线621捕捉到的无线电波信号被输入至接收部分622。接收部分622将无线电波信号解调为相应的基带信号。

跟随在接收部分622后面的译码器623接收基带信号并将其译码为相应的数据。

译码器623连接至具有I/O端口(接口)、处理部分、RAM和ROM组合的CPU 624。CPU 624可以用微处理器、DSP或者其它类似的器件代替。CPU 624从译码器623接收数据。CPU 624将接收的数据解交错为第二数据。CPU 624从第二数据中还原识别码信息(地址信息)。CPU 624连接至包括显示器和声音发生器在内的外设625。声音发生器例如采用扬声器。CPU 624与接收部分622连接。CPU 424响应外部时钟信号进行操作。CPU 624连接至产生预先确定为一高一低频率的发生器626和627。例如，两种时钟信号分别等于1.2288Mhz和76.8KHz。CPU 624根据存储在内置ROM中的程序运行。

低频时钟信号发生器627一般处于激活状态而高频时钟信号626一般处于非激活状态。因此，CPU 624一般响应发生器627产生的低频时钟信号而运行，并且CPU 624的活动性相对较低。这有利于抑制CPU 624产生的无线噪声电平。如下所述，CPU 624响应块同步信号而激活高频时钟信号发生器626并使低频时钟信号发生器627处于非激活状态。在此后的给定短时间间隔内，高频时钟信号发生器626和低频时钟信号发生器627仍然分别处于激活和非激活状态，并且CPU624响应发生器626产生的高频时钟信号而不是发生器627产生的低频时钟信号进行操作。

CPU 624可以在低速模式和高速模式之间切换。当高频时钟信号发生器626和低频时钟信号发生器627分别处于非激活和激活状态时，CPU 624处于低速运行模式。当高频时钟信号发生器626和低频时钟信号发生器627分别处于激活和非激活状态时，CPU 624处于高速运行模式。在CPU 624在低速模式下运行时，CPU 624产生的无线噪声电平得到了有效的抑制。

如图12所示，寻呼信号521的首部为后面相继跟随数据块523的同步信号(比特同步信号)522。同步信号522包含逻辑状态预先确定为对应给定比特码型(同步比特码型)的比特序列。每个块523中的数据以“n”个字为单位交错，这里“n”表示给定的整数。块523的总数等于给定的数目“j”。通常情况下，前面一个或多个块523表示识别码信息(地址信息)而后面的块523表示报文信息。

如图13所示，一个块的容量为“m”比特的“n”个字，这里“m”表示给定整数。每个字的长度固定为“m”比特。每个字包含表示主信息的比特524和表示纠错码信息的比特525。主信息包含识别码信息(地址信息)或报文信息。所用的纠错码能够纠正“α”个比特的差错，这里“α”为整数。在图13中，标号526表示各个字中经受交错处理并且由数量相等的比特数构成的一个n比特数据单元。在基站(发射站)处，块523中的数据被划分为“m”个数据单元。基站顺序发射每个块523的“m”个数据单元。

译码器623包括一个比特同步部分，它从与寻呼信号521中比特同步信号522前半部分对应的接收部分622输出信号中产生采样时钟信号。译码器623包括一个采样部分，它响应采样时钟信号，周期性地对接收部分622的输出信号进行采样以将接收部分622的输出信号逐个比特地译码为第一数据。译码器623包括一对缓冲存储器623A和623B，每个的容量等于寻呼信号521中一个块523。第一数据中对应寻呼信号521中各块523的部分被依次而交替地写入缓冲存储器623A和623B。译码器623其中一个缓冲存储器通常用作数据写入处理而另外一个缓冲存储器由CPU 424访问从而读出第一数据。

译码器623还包括用于响应采样时钟信号而产生时钟同步信号的块同步部分。块同步信号中的脉冲发生于每次完成第一数据的1块部分写入缓冲存储器623A和623B时。译码器623向CPU 624输出块同步信号。在这种方式下，当译码器623的缓冲存储器623A和623B的写入达到给定数值时，译码器向CPU 624输出特定的信号。这里给定的数值对应“n”比特。

CPU 624根据存储在内置ROM中的程序运行。CPU 624的处理单元为一个块中的一个码字(“m”比特)。当CPU 624接收分配给有关无线报文接收机的地址时，CPU 624识别出传给该有关无线报文信息接收机的位置和报文长短。CPU 624识别出块中码字的数量。

图18示出了每次接收到寻呼信号521时所执行程序段的流程图。如图18所示，程序段的第一步651是关闭报文接收标志。报文接收标志以下简称为标志。在步骤651之后，程序进入步骤652。步骤652确定“n”比特是否可用。当“n”比特可用时，程序从步骤652进入步骤653。否则重复步骤652。

步骤653确定标志是否处于开启状态。当标志处于开启状态时，程序从步骤653进入步骤654。否则程序从步骤653进入655。步骤654确定传给有关无线报文接收机的报文是否位于当前块内。当传给有关无线报文接收机的报文位于当前块内时，程序从步骤654进入步骤655。否则程序从步骤654返回步骤652。

步骤655读取“n”个比特。跟随在步骤655之后的步骤656确定块是否被读取过。当块已经读取过后，程序从步骤656进入步骤657。否则程序从步骤656返回步骤652。

步骤657使CPU 624转入高速运行模式。跟随在步骤657之后的步骤658执行解交错处理。跟随在步骤658之后的步骤659将变量P设定为“0”。变量P表示码字的阶数。在步骤659之后，程序进入步骤660。步骤660使数字P增1。接在步骤660后面的步骤661确定1块的数据处理是否完成。当1块的数据处理完成时，程序从步骤661返回至步骤662。否则，程序从步骤661进入步骤663。

步骤622使CPU 624转入低速运行模式。在步骤662中，程序返回步骤652。步骤663确定标志是否处于关闭状态。当标志处于关闭状态时，程序从步骤663进入步骤664。否则程序从步骤663进入步骤665。

步骤664取出阶数为P的码字。跟随在步骤664之后的步骤666确定地址是否一致。当地址相互一致时，程序从步骤666进入步骤667。否则程序从步骤666进入步骤668。步骤666与图14和15中的步骤442相似。步骤667使标志开启。在步骤667之后，程序返回步骤660。

步骤668确定是否检查过所有的地址信息。当所有的地址信息都被检查过后，程序从步骤668进入步骤669。否则，程序从步骤668返回步骤660。步骤669使接收部分的操作暂停。在步骤669之后，程序进入步骤670。步骤670使CPU 624转入低速运行模式。在步骤670之后，结束当前程序段的执行循环。

步骤665确定数字P是否对应传给有关无线报文接收机的报文码字。当数字P对应传给有关无线报文接收机的报文码字时，程序从步骤665进入步骤671。否则程序从步骤665进入步骤660。

步骤671取出阶数等于数字P的码字。跟随在步骤671之后的步骤672执行纠错操作。跟随在步骤673之后的步骤674确定传给有关无线报文接收机的整个报文是否可用。当传给有关无线报文接收机的整个报文可用时，程序从步骤674进入步骤675。否则，程序从步骤674返回步骤660。

步骤675关闭标志。跟随在步骤675之后的步骤676向外设输出信号。在步骤676之后，程序进入步骤670。

图19示出了块523数据处理和接收过程的时序，块由“m”比特的“n”个字组成，并且纠错能力为每个字“α”个比特。在图19中，标号81表示接收和存储“k+1”块523数据序列的时序，而标号82表示“k”块523的数据处理时序。在图19中，标号83表示接收和存储块523数据序列的时序，而标号84为每个字“α”个比特纠错能力下接收当前接收块内“α”个数据单元的时序。在图19中，标号85表示CPU 624运行时钟的状态。高速时钟例如为1.2288Mhz。低速时钟例如为76.8kHz。上述过程以图19所示的时序执行。

CPU 624的上述运行在图19所示的时序84下完成。具体而言，如果每个字的纠错能力为“α”个比特，则在接收“k+1”块内“α”数据单元并将它们存储在缓冲器的时间间隔内，CPU 624响应高速时钟而运行并且高速处理和结束“k”块数据序列。因此，CPU 624运行使接收部分622产生的误码率抑制在每个解交错码字“α”个比特的水平。这局限在一个码字具备的纠错能力范围之内，因此是可以纠错的。这使得可以高速处理数据序列并且在短于将“n”דα”个比特存储入缓冲器期间的间隔内处理“m”דn”个比特，因而减少了误码率。

第六实施例

现在将简要描述本发明的第六实施例。按照本发明的第六实施例，无线寻呼信号被解调为基带信号，而基带信号又被译码为相应的数据。对数据的误码率进行了检测。确定了所检测的误码率是否高于预先确定的基准比率。存储设备可以存储数据。处理设备可以从存储设备中读取数据并处理读出的数据。如果检测的误码率大于预先确定的基准比率，则暂停处理设备的运行直到存储在存储设备中的数据为整个无线寻呼信号。处理设备的运行开始于将对应整个无线寻呼信号的数据存储入存储设备后。

参见图20，无线报文接收机(无线寻呼接收机)包括后面跟随接收部分722的天线721。天线721用来捕捉由例如基站发射的无线电波信号。无线电波信号通常包含带有比特同步信号序列的寻呼信号和信息信号。比特同步信号包含逻辑状态预先确定为对应给定比特码型(同步比特码型)的比特序列。信息信号代表地址信息和报文信息。地址信息先于报文信息。地址信息包含识别码信息。天线721捕捉到的无线电波信号被输入至接收部分722。接收部分722将无线电波信号解调为相应的基带信号。

跟随在接收部分722后面的译码器723接收基带信号并将其译码为相应的数据。

译码器723连接至具有I/O端口(接口)、处理部分、RAM和ROM组合的CPU 724。CPU 724可以用微处理器、DSP或者其它类似的器件代替。CPU 724接收由译码器723产生的数据。CPU 724检测或计算比特误码率，该比特误码率涉及译码器723产生的与比特同步信号对应的数据部分。CPU 724处理译码器723产生数据的其余部分。CPU 724根据检测到误码率在两种不同类型之间切换数据处理方式。CPU724基本的任务是将接收到的数据解交错为第二数据。CPU 724从第二数据中复原识别码信息(地址信息)。CPU 724连接至显示器725。CPU 724还与接收部分722连接。CPU 724根据存储在内置ROM中的程序运行。

如图12所示，寻呼信号521的首部为后面相继跟随数据块523的同步信号(比特同步信号)522。同步信号522包含逻辑状态预先确定为对应给定比特码型(同步比特码型)的比特序列。每个块523中的数据以“n”个字为单位交错，这里“n”表示给定的整数。块523的总数等于给定的数目“j”。通常情况下，前面一个或多个块523表示识别码信息(地址信息)而后面的块523表示报文信息。

如图13所示，一个块的容量为“m”比特的“n”个字，这里“m”表示给定整数。每个字的长度固定为“m”比特。每个字包含表示主信息的比特524和表示纠错码信息的比特525。主信息包含识别码信息(地址信息)或报文信息。所用的纠错码能够纠正“α”个比特的差错，这里“α”为整数。在图13中，标号526表示各个字中经受交错处理并且由数量相等的比特数构成的一个n比特数据单元。在基站(发射站)处，块523中的数据被划分为“m”个数据单元。基站顺序发射每个块523的“m”个数据单元。

译码器723包括一个比特同步部分，它从与寻呼信号521中比特同步信号522前半部分对应的接收部分722输出信号中产生采样时钟信号。译码器723包括一个采样部分，它响应采样时钟信号，周期性地对接收部分722的输出信号进行采样以将接收部分722的输出信号逐个比特地译码为第一数据。译码器723向CPU724输送与寻呼信号521中比特同步信号522后半部分对应的第一数据前半部分。因此第一数据的前半部分为比特同步数据。译码器723包括一个大容量的缓冲存储器723A。对应于寻呼信号521中各个块523的第一数据部分被依次写入缓冲存储器723A的不同区域。缓冲存储器723A可以被CPU 724访问从而使第一数据能够被CPU 724读出。当译码器723的缓冲存储器723A的写入达到给定数值时，译码器向CPU 724输出特定的信号。这里给定的数值对应“n”比特。

CPU 724根据存储在内置ROM中的程序运行。CPU 724的处理单元为一个块中的一个码字(“m”比特)。当CPU 724接收分配给有关无线报文接收机的地址时，CPU 724识别出传给该有关无线报文接收机的位置和报文长度。CPU 724识别出块中码字的数量。

图21和22为每次接收寻呼信号521时执行的程序段流程图。如图21所示，程序段的第一步骤751计算误码率。步骤751与图10中的步骤351相似。跟随在步骤751之后的步骤752确定误码率是否较大。当误码率较大时，程序从步骤752进入步骤753。否则，程序从步骤752进入图22中的步骤851。

步骤753等待一给定的时间间隔。跟随在步骤753之后的步骤754使CPU 724转入高速模式。跟在步骤754之后的步骤755关闭报文接收标志。报文接收标志以下简称为标志。在步骤755之后，程序进入步骤756。

步骤756确定标志是否处于开启状态。当标志处于开启状态时，程序从步骤756进入步骤757。否则程序从步骤756进入758。步骤757确定传给有关无线报文接收机的报文是否位于当前块内。当传给有关无线信息接收机的报文位于当前块内时，程序从步骤757进入步骤758。否则程序从步骤757返回步骤756。

步骤758读取一个块。跟随在步骤758之后的步骤759执行解交错处理。随步骤759之后的步骤760将变量P设定为“0”。变量P表示码字的阶数。在步骤760之后，程序进入步骤761。步骤761使数字P增1。接在步骤761后面的步骤762确定1块的数据处理是否完成。当1块的数据处理完成时，程序从步骤762返回至步骤756。否则，程序从步骤762进入步骤763。

步骤763确定标志是否处于关闭状态。当标志处于关闭状态时，程序从步骤763进入步骤764。否则程序从步骤763进入765。

步骤764取出阶数等于数字P的码字。跟随在步骤764之后的步骤766确定地址是否一致。当地址相互一致时，程序从步骤766进入步骤767。否则，程序从步骤766进入步骤768。步骤766与图14和15中的步骤442相似。步骤767使标志开启。在步骤767之后，程序返回步骤761。

步骤768确定是否检查过所有的地址信息。当所有的地址信息都被检查过后，程序从步骤768进入步骤769。否则，程序从步骤768返回步骤769。步骤769使接收部分的操作暂停。在步骤769之后，程序进入步骤770。步骤770使CPU 724处于低速运行模式。在步骤770之后，结束当前程序段的执行循环。

步骤765确定数字P是否等于传给有关无线报文接收机的报文码字。当数字P等于传给有关无线报文接收机的报文码字时，程序从步骤765进入步骤771。否则，程序从步骤765返回步骤761。

步骤771取出阶数为P的代码。跟随在步骤771之后的步骤772执行纠错操作。步骤772后面的步骤773保存该报文。跟随在步骤773之后的步骤774确定传给有关无线报文接收机的整个报文是否可用。当传给有关无线报文接收机的整个报文可用时，程序从步骤774进入步骤775。否则，程序从步骤774返回步骤761。

步骤775关闭标志。跟随在步骤775之后的步骤776向外设输出信号。在步骤776之后，程序进入步骤770。

图22中的步骤851关闭标志。在步骤851之后，程序进入步骤852。步骤852确定“n”比特是否可用。当“n”比特可用时，程序从步骤852进入步骤853。否则重复步骤852。

步骤853确定标志是否处于开启状态。当标志处于开启状态时，程序从步骤853进入步骤854。否则程序从步骤853进入855。步骤854确定传给有关无线报文接收机的报文是否位于当前块内。当传给有关无线报文接收机的报文位于当前块内时，程序从步骤854进入步骤855。否则程序从步骤854返回步骤852。

步骤855读取“n”个比特。跟随在步骤855之后的步骤856确定块是否已经读取过。当块被读取过后，程序从步骤856进入步骤857。否则程序从步骤856返回步骤852。

步骤857使CPU 724进入高速运行模式。跟随在步骤857之后的步骤858执行解交错处理。步骤858后面的步骤859将变量P设定为“0”。变量P表示码字的阶数。在步骤859之后，程序进入步骤860。步骤860使数字P增1。接在步骤860后面的步骤861确定1块的数据处理是否完成。当块1的数据处理完成时，程序从步骤861进入至步骤862。否则，程序从步骤861进入步骤863。

步骤862使CPU 724进入低速运行模式。在步骤862之后，程序返回步骤852。步骤863确定标志是否关闭。当标志关闭时，程序从步骤863进入步骤864。否则，程序从步骤863进入步骤865。

步骤864取出阶数为P的代码。跟随在步骤864之后的步骤866确定地址是否一致。当地址相互一致时，程序从步骤866进入步骤867。否则，程序从步骤866进入步骤868。步骤866与图14和15中的步骤442相似。步骤867使标志开启。在步骤867之后，程序返回步骤860。

步骤868确定是否检查过所有的地址信息。当所有的地址信息都被检查过后，程序从步骤868进入步骤869。否则，程序从步骤868返回步骤860。步骤869使接收部分的操作暂停。在步骤869之后，程序进入步骤870。步骤870使CPU 724处于低速运行模式。在步骤870之后，结束当前程序段的执行循环。

步骤865确定数字P是否等于传给有关无线报文接收机的报文码字。当数字P等于传给有关无线报文接收机的报文码字时，程序从步骤865进入步骤871。否则，程序从步骤865返回步骤860。

步骤871取出阶数为P的代码。跟随在步骤871之后的步骤872执行纠错操作。步骤872后面的步骤873保存该报文。跟随在步骤873之后的步骤874确定传给有关无线报文接收机的整个报文是否可用。当传给有关无线报文接收机的整个报文可用时，程序从步骤874进入步骤875。否则，程序从步骤874返回步骤860。

步骤875关闭标志。跟随在步骤875之后的步骤876向外设输出信号。在步骤876之后，结束当前程序段的执行循环。

本实施例的优势在于能快速恢复完整的报文信息。该实施例具有如下的优点。如果误码率较高，则CPU可以在接收期间不运行以最大限度地降低对接收过程的影响(噪声)，从而获得较好的接收灵敏度。如果误码率较低，则接收的数据在接收期间由CPU顺序处理，并且根据结构分析所产生的信息只处理必要的数据，从而缩短了处理时间并减少了电力消耗。还有一个优点是有可能实现这两个相互促进的性能。该实施例的优点与第三实施例的相似。

Claims (1)

1.一种报文接收装置，其特征在于，它包括：

将无线寻呼信号解调为基带信号的第一装置；

将基带信号译码为相应数据的第二装置；

交替执行该数据处理和其他作业的CPU；

产生第一时钟信号的第一时钟发生器；

产生第二时钟信号的第二时钟发生器，第一时钟信号的频率高于第二时钟信号的频率；

CPU执行所述数据处理时响应第一时钟信号使CPU动作的第三装置；

CPU执行所述其它作业时响应第二时钟信号使CPU动作的第四装置；

其中在当数据以m比特/字×n字为单位交错时CPU具有α比特的纠错能力时，由第一时钟信号启动的CPU接收α个数据单元，并且在把该α个数据单元存储在缓冲器时间间隔内处理m×n比特的数据块。

Images