[go: up one dir, main page]

CN1207860C - 数据序列发生器、发射机、信息数据解码器、接收机、发送－接收机、数据序列产生方法、信息数据解码方法 - Google Patents

数据序列发生器、发射机、信息数据解码器、接收机、发送－接收机、数据序列产生方法、信息数据解码方法 Download PDF

Info

Publication number
CN1207860C
CN1207860C CNB988013703A CN98801370A CN1207860C CN 1207860 C CN1207860 C CN 1207860C CN B988013703 A CNB988013703 A CN B988013703A CN 98801370 A CN98801370 A CN 98801370A CN 1207860 C CN1207860 C CN 1207860C
Authority
CN
China
Prior art keywords
information
frame
length
error detection
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB988013703A
Other languages
English (en)
Other versions
CN1239616A (zh
Inventor
铃木敬
三木俊雄
河原敏朗
仲信彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Original Assignee
NTT Mobile Communications Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Mobile Communications Networks Inc filed Critical NTT Mobile Communications Networks Inc
Publication of CN1239616A publication Critical patent/CN1239616A/zh
Application granted granted Critical
Publication of CN1207860C publication Critical patent/CN1207860C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0079—Formats for control data
    • H04L1/008—Formats for control data where the control data relates to payload of a different packet
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明的目的是在易于发生代码错误的环境中通过建立可变长帧同步并且保护该可变长帧中的头段信息来减少放弃可变长帧的可能性，并压低传输数据冗余的增加。发射机一侧存储一特定的唯一字(特定信息)，为对第n个信息数据解码和建立帧同步所必须的头段信息n的错误检测编码数据、指示帧n的帧长度的帧长信息的错误检测编码数据、以及在存储第n个信息数据的帧n中的一帧前的帧n-1的头段信息n-1的错误检测编码数据。接收机一侧接收帧n的帧头，并在帧长信息已被无错误传送时使用帧长信息确定帧同步的定时，而在其他情况下，则通过检测所收到信号序列(数据序列)中的下一帧的唯一字和头段信息来确定帧同步的定时，以及检测插在帧n中对应于该定时的一个位置(直接在帧长信息之后)的帧长信息n-1并在一帧前的帧中的帧头未曾被成功地解码时利用这头段信息n-1来对一帧前的一帧中的信息数据解码。

Description

数据序列发生器、发射机、信息数据解码器、 接收机、发送-接收机、数据序列产生方法、 信息数据解码方法
                   本发明的背景
〔本发明的领域〕
本发明是关于数据序列发生器，用于产生一个数据序列，该序列适于在特别易于发生代码错误的环境中传送由具有可变长信息数据的可变长帧构成的数据序列；使用该数据序列发生器的发射机；对来自数据序列的信息数据进行解码的信息数据解码器；使用信息数据解码器的接收机；使用数据序列发生器和信息数据解码器的发射机-接收机；用于产生数据序列的数据序列产生方法；用于从数据序列中提取信息数据的信息数据解码方法；以及记录数据序列的记录介质。
〔相关技术描述〕
在传送具有帧结构的数据序列时，对所收到信号序列中帧的同步位置的检测，即帧同步，是很重要的，特别是在传送可变长帧时，由于同步位置随每帧而变，所以需要更准确性的帧同步。而且在信息数据位置中的对于数据解码所必须的头段信息(信息数据)也如帧同步一样重要，所以也需要防止头段信息发生代码错误。
作为实现帧同步的一种方法(帧同步法)，众所周知的实现帧同步的一种方法是：对每帧增加一个唯一字(UW：特定信息)，例如M序列之类，作为发射机一方中的帧同步码，而在接收机一方从所收到的信号序列中检测这个唯一字(下文中把此方法称作第一帧同步法)。第一帧同步法没有特别限定增加唯一字的位置，但是，采用这种同步方法的可变长数据传输系统往往把一个唯一字通常加到一帧的前面，如图1所示，以简化其处理。
顺便提及，在第一帧同步法中，当在唯一字检测过程中一个唯一字与帧中的信息数据恰好彼此相同时，便会发生“错误同步”，在这种现象中造成把错误的位置采纳为帧同步位置。而且在唯一字检测过程中，当在一帧中的唯一字包含一个已在传输信道(通信信道)上发生的错误时，则发生“未检测到”，在这种现象中不能从该帧中检测因而不能确定同步位置。上述现象每个都是某种帧同步错，而当这种帧同步错发生时，接收机方不能对未能得到正确的同步位置的，整个帧译码，于是该帧被放弃。因为放弃帧造成数据传输速率的很大降低，故在第一帧同步法中希望降低帧同步错误率。特别是，由于在无线传输信道和其他类似信道中，代码错误的发生概率很高，所以希望采取一种能更强有力地克服错误的帧同步方法。
到目前，作为降低误同步发生概率(下文中称作“同步错率”)的一种方法，已知一种使用头段信息错误检测结果的方法。在采用这种方法的帧同步方法(下文中称作第二帧同步法)中，当在接收机方检测到一个唯一字时，则执行头段信息错误检测解码过程，如果头段信息没有错误，则已被检测到的唯一字位置被确定为同步位置。就是说，由于系统没有检测出头段信息错误，即使一帧中的唯一字与信息数据碰巧彼此一致，也可能避免在这种情况下会发生的错误同步。然而，在发生突发性错误的环境(突发错误环境)中，即使使用这第二帧同步法也不能降低“未检测到”的发生概率。其理由是：有可能在一帧中的唯一字和头段信息都被包含在突发错误段中的情况不能检测到同步位置。
作为在突发错误环境中实现高准确性帧同步的一种帧同步方法，有一种方法在图1B所示的一帧中放置了帧长度信息，并利用这个帧长度信息来检测帧同步(下文中称作第三帧同步法)。由于帧长度信息与该帧的唯一字位置到下一帧的唯一字位置的长度相同，根据第三帧同步法，便有可能利用帧长度信息事先知道下一帧中唯一字的位置，从而降低“未检测到”唯一字和错误检测唯一字的概率。
在使用帧长度信息的第三帧同步法中，如果能正确地检测到图2中所示第n-1帧的头段信息和帧长信息，则第n-1帧的长度被确定，于是能开始对第n-1帧的解码，不需完成对下一个同步位置的搜索(下文中称作“同步搜索”)。由于能在下一帧的前面开始同步搜索，便有可能降低由于在信息数据位置错误地检测到唯一字造成的错误同步的概率。在由于由第n-1帧中帧长信息所指出的第n帧中所示同步位置上已发生突发错误从而不能解码帧长信息的情况下，有可能通过在适当的位置(这可以是第n+1帧的唯一字位置)搜索唯一字并在正确的位置检测该第n+1帧的唯一字，来确定第n帧的一段并取出第n帧。所以，通过联合使用这一方法和前述使用头段信息的第二帧同步法(减少错误同步的一种方法)，便有可能即使在突发错误环境中也能实现高准确性帧同步。
顺便提及，在有帧同步结构的数据传输中，在许多情况下已对所传输的各帧添加了为对信息数据解码所必须的头段信息，而且在上述第二帧同步法中假定使用头段信息。作为添加头段信息的数据传输过程的举例，可以提到在数据传输中通常使用的HDLC(高级数据链路控制)过程。在HDLC过程中，当由于传输信道错误使头段信息不能被正确解码时，则整个帧不能被解码，如同已发生帧同步错的情况那样。所以，必须加强保护头段信息到与帧同步同等的程度。
作为保护头段信息的方法，可以考虑对头段信息进行纠错解码的方法。然而，如图2中所示帧的头段信息位置中发生了超出头段信息纠错能力的错误时，即使该头段信息已被纠错编码，因为虽然如前所述能确定了帧同步位置，但不能对该头段信息解码，信息数据不能被解码，结果该帧被放弃。这就是说，由于帧同步和头段信息的错误修复能力不同，已降低了帧的整体错误修复能力。
为了改进帧的整体错误修复能力，可以考虑应用具有强纠错能力的纠错代码，但是，在突发错误环境中，对付频发错误的强力纠错能力是必须的，其结果是造成大量增加传输数据的冗余。
作为一种有效地保护数据使其免受突发错误影响的方法，把数据按时间点分开并把这些数据与在多个时刻重复出现的检错信息一起传送的方法是有效的。这一方法在例如“具有强力错误修复能力的一种甚低速率运动图像编码方法(2)-重要信息和可逆代码的重复-，D-244，电子、信息和通信工程师协会1996年全体大会”中详细描述过。然而，这种方法要求事先确定在多个时刻分别传送的数据的位置，因而它不能应用于传送象可变长帧中的头段信息那样的不能确定位置的数据。而且在代码错误率高的随机错误环境中，当在多个时刻单独地和重复地发送的任何数据中发生错误时，即使那些错误的数量少，也不可能正常地接收数据。当然，可以考虑对那些在多个时刻要单独地和重复地发送的每个数据进行纠错编码，但是，当试图得到足够的纠错能力时，最终会使传输数据冗余变大，而且随着在多个时刻单独地和重复地发送数据所造成的冗余，使数据传输速率大大降低。
如前所述，根据采用前面的帧同步方法的可变长数据传输系统，要同时满意地实现可变长帧的同步和在代码错误率高的传输信道上保护重要信息(诸如头段信息之类)，那是困难的。
本发明概要
本发明的一个目的是提供：数据序列发生器和信息数据解码器，它们能在发生突发错误和随机代码错误的环境中同时能满意地建立可变长帧同步和保护可变长帧中的头段信息并压缩冗余传输数据的增加；使用该数据序列发生器的发射机；使用该信息数据解码器的接收机；使用该数据序列发生器和信息数据解码器的发送-接收机；数据序列产生方法；信息数据解码方法；以及记录介质。
为了实现上述目的，根据本发明的一个数据序列发生器是这样一个数据序列发生器，它用于根据信息数据输入产生一个可变长帧，从而产生通过一传输信道传送的数据序列，该可变长帧有第一存储区存储从外部输入的可变长信息数据，第二存储区存储用于建立帧同步的特定信息，第三存储区存储对信息数据解码和建立帧同步所必须的头段信息，以及第四存储区存储指示帧长度的帧长信息；该数据序列发生器的特征在于它包含：头段信息错误检测编码装置，用于通过把一错误检测编码过程应用于头段信息来得到头段信息的错误检测编码数据；头段信息存储装置，用于把头段信息错误检测编码数据存储到对应于该头段信息的第三存储区；以及插入装置，用于把头段信息错误检测编码数据插入到一个插入位置，该位置是在数据序列中根据帧同步定时确定的一个位置，而且它与第三存储区分开。
根据本发明的信息数据解码器是这样一个信息数据解码器，它用于从数据序列发生器产生的数据序列中解码信息数据，该信息数据解码器的特征在于它包含：第一头段信息错误检测解码装置，用于对被解码的可变长帧的第三存储区中存储的数据执行错误检测解码过程。并输出第一错误检测结果和第一解码结果；插入位置确定装置，用于根据可变长帧的帧同步定时，确定与可变长帧第一存储区存储的信息数据相对应的插入位置；第二头段信息错误检测解码装置，用于对插入到插入位置的数据执行错误检测解码过程并输出第二错误检测结果和第二解码结果；头段信息选择装置，用于根据第一错误检测结果和第二错误检测结果中的至少一个，来从第一解码结果和第二解码结果中选择一个不含有错误的解码结果；以及信息数据解码装置，它使用由头段信息选择装置选出的解码结果来解码信息数据。
根据上述组成，当建立起帧同步时，便有可能对于一片信息数据检测出多片头段信息，由于这多片头段信息是彼此分离安排的，所以即使在传输信道中发生突发错误，在每片头段信息中都发生错误的概率是低的。再有，由于每片头段信息都已是错误检测编码的，所以信息数据解码器能容易地确定没有错误的那个头段信息。这就是说，根据前述构成，即使在能发生突发错误和随机错误的环境中也有可能以足够高的质量实现建立可变长帧同步和保护头段信息，而且无需大量增加冗余。
而且可以根据帧长度信息完成一个错误检测过程，在这种情况中可以把使用帧长度的帧同步与使用特定信息和头段信息的帧同步一起使用。所以，能以更高的准确性建立帧同步。再有，由于对建立帧同步时使用的头段信息完成了错误检测过程，所以有可能更加改善帧同步的准确性。再有，如果对建立帧同步要使用的头段信息完成错误检测和纠错过程而对其他头段信息只完成错误检测过程，则有可能在压缩冗余增加的同时，在随机错误环境中降低“未检测到”的发生概率。当然，可以对建立帧同步时没有使用的头段信息完成错误检测和纠错过程，或者可以对帧长度信息完成错误检测过程或错误检测与纠错过程，从而改善帧长度信息的可靠性。
为了实现上述目的，对根据本发明的发射机、接收机和发送-接收机分别提供了数据序列发生器、信息数据解码器、以及数据序列发生器和信息数据解码器。提供了这些发射机、接收机、发送-接收机当中的至少两个装置的通信系统，即使在能发生突发错误和随机错误的环境中，也能以足够高的质量实现建立可变长帧同步和保护头段信息，同时压低冗余的增加。
根据本发明的数据序列产生方法是这样一种数据序列产生方法，用于产生由可变长帧构成的数据序列，该可变长帧有第一存储区存储可变长信息数据，第二存储区存储建立帧同步用的特定信息，第三存储区存储对信息数据解码和建立帧同步所必须的头段信息，以及第四存储区存储指示帧长度的帧长度信息，该数据序列产生方法的特征在于它对每至少一片信息数据完成一个存储步骤和一个插入步骤，该存储步骤对与信息数据相对应的头段信息进行错误检测编码并将其存储在与该信息数据相对应的第三存储区，该插入步骤对该头段信息进行错误检测编码并将其插入到一个位置，该位置是根据在数据序列中帧同步定时确定的，而且它与存储区分开。
而且，为了实现上述目的，根据本发明的一个信息数据解码方法是这样一种信息数据解码方法，它用于对来自一个数据序列的信息数据解码，该信息数据由一可变长帧构成，该可变长帧有第一存储区存储可变长信息数据，第二存储区存储建立帧同步用的特定信息，第三存储区存储对信息数据解码和建立帧同步所必须的头段信息，以及第四存储区存储指示帧长度的帧长度信息，该信息数据解码方法的特征在于它对每至少一个可变长帧完成：第一错误检测步骤，该步骤对被解码的可变长帧的第三存储区中存储的数据进行错误检测解码；第二错误检测步骤，该步骤对插入到由帧同步定时所确定的位置上的数据进行错误检测解码；以及解码步骤，该步骤使用在第一错误检测步骤中的解码结果和在第二错误检测步骤中的检测结果二者当中的一个未遇到错误的解码结果，对可变长帧第一存储区中存储的信息数据进行解码。
根据上述方法，由于上述同样的理由，即使在能发生突发错误和随机错误的环境中，也可能以足够高的质量实现建立可变长帧同步和保护头段信息，同时无需增加大量冗余。
而且为了实现上述目的，根据本发明的记录介质是这样的记录介质，它记录由可变长帧构成的数据序列，该可变长帧有第一存储区存储可变长信息数据，第二存储区存储建立帧同步用的特定信息，第三存储区存储对信息数据解码和建立帧同步所必须的头段信息，以及第四存储区存储指示帧长度的帧长度信息，而且该记录介质被以指定速度顺序地访问，这里该可变长帧有第五存储区把头段信息存储在这样一个位置，该位置由数据序列中的帧同步定时确定的，而且与第三存储区分开一个距离，该距离根据那速度而定。
在由这一记录介质和访问这一记录介质的装置构成的系统中，由于前述同样的理由，即使在能发生突发错误和随机错误的环境中，也可能以足够高的质量实现建立可变长帧同步和保护头段信息，而无需增加大量的冗余。
附图简述
图1A和1B每个图形显示先前的帧同步方法中的帧结构举例。
图2用于说明在突发错误环境中先前的帧同步方法的缺点。
图3是方框图，显示根据本发明的第一实施例，在一可变长数据传输系统中的数据序列发生器的构成，该传输系统有一发射机和一接收机。
图4是方框图，显示这同一系统中一个信息数据解码器的构成。
图5显示要在这同一系统中传输的可变长帧的帧结构举例。
图6显示要在这同一系统中传输的可变长帧的帧结构举例。
图7A用于说明在帧头中的头段信息和帧长度信息中未曾发生错误的情况下，在这同一系统中的帧解码过程。
图7B用于说明只在帧头中的头段信息中已发生错误的情况下，在这同一系统中的帧解码过程。
图7C用于说明只在帧头中的帧长度信息中已发生错误的情况下，在这同一系统中的帧解码过程。
图7D用于说明在整个帧头上发生错误的情况下，在这同一系统中的帧解码过程。
图8显示要在这同一系统的一个变化实例中传输的可变长帧的帧结构。
图9是方框图，显示在这同一变化实例中的数据序列发生器的构成。
图10是方框图，显示在这同一变化实例中的信息数据解码器的构成。
图11是方框图，显示根据本发明的第二实施例，在一可变长数据传输系统中的数据序列发生器的构成，该传输系统有一发射机和一接收机。
图12是方框图，显示这同一系统中信息数据解码器的构成。
图13显示要在这同一系统中传输的可变长帧的帧结构举例。
图14显示要在这同一系统中传输的可变长帧的帧结构举例。
图15显示要在这同一系统的第一变化实例中传输的可变长帧的帧结构。
图16是方框图，显示在这同一变化实例中的数据序列发生器的构成。
图17是方框图，显示在这变化实例中的信息数据解码器的构成。
图18显示要在这同一系统的第二变化实例中传输的可变长帧的帧结构。
图19是方框图，显示在这同一变化实例中的数据序列发生器的构成。
图20是方框图，显示在这变化实例中的信息数据解码器的构成。
图21显示要在这同一系统的第三变化实例中传送的可变长帧的帧结构。
图22是方框图，显示在这同一变化实例中的数据序列发生器的构成。
图23是方框图，显示在这变化实例中的信息数据解码器的构成。
图24显示要在这同一系统的第四变化实例中传输的可变长帧的帧结构。
图25是方框图，显示在这同一变化实例中的数据序列发生器的构成。
图26是方框图，显示在这变化实例中的信息数据解码器的构成。
图27显示要在这同一系统的第五变化实例中传输的可变长帧的帧结构。
图28是方框图，显示在这同一变化实例中的数据序列发生器的构成。
图29是方框图，显示在这变化实例中的信息数据解码器的构成。
图30是方框图，显示根据本发明每个实施例的发射机的构成。
图31是方框图，显示根据本发明每个实施例的接收机的构成。
图32是方框图，显示由这同一发射机和这同一接收机组合而成的发送-接收机的构成。
本发明的最佳实施例
现在参考图件描述本发明的实施例。
在下面描述的每个实施例中，如图30中所示，对每个发射机提供了一个数据序列发生器，用于产生与外界输入的信息数据相对应的可变长帧，以及一个发送装置用于把数据序列发生器产生的可变长帧发送到传输信道，又如图31中所示，对每个接收机提供了一个接收装置用于接收通过传输信道传送的可变长帧，以及一个信息数据解码器用于对接收装置接收的可变长帧中包含的信息数据解码。
A.第一实施例
现在描述根据本发明第一实施例的可变长数据传输系统，该系统有一发射机和一接收机。
这同一系统在功能上在发射机内部的数据序列发生器中通过对要被传输的信息数据添加唯一字(UW：特定信息)、头段信息和帧长信息而构成一帧，并分布式地把头段信息安排在该帧或另一帧，在接收机内部的信息数据解码器中利用一种帧同步方法使用检测唯一字、头段信息错误检测、以及以帧长信息进行帧同步来建立帧同步，并根据分布式安排的多片头段信息中被正确解码的头段信息来解码该帧信息。
A-1构成
首先，参考图3至图6描述该系统的构成。图3中的方框图显示数据序列发生器的构成，图4中的方框图显示信息数据解码器的构成。图5和图6各显示要在该系统中传送的一个可变长帧(帧n：第n帧)的帧结构举例。
A-1-1：帧结构
首先，参考图5和图6描述要在该系统中传送的可变长帧的帧结构。
在这一实施例中，用于一片信息数据的头段信息传输次数被设定为两次，如图5所示，帧n的固定长帧头含有(按从前往后的顺序)；用于建立帧同步的唯一字(UW)，帧n的头段信息n，用CRC(循环冗余码)进行了错误检测编码的头段信息n，以及用CRC进行了错误检测编码的帧长信息，直接在该帧头之后，按顺序跟随有一帧之前的帧n-1的头段信息n-1，用CRC进行了错误检测编码的头段信息n-1，以及存储帧n的信息数据的信息数据位置。唯一字、头段信息n、帧长信息以及头段信息n-1每个都是有固定长度的信息。又如图6所示，也能通过把该帧的两片头段信息中用于建立帧同步的头段信息加到该帧头中和把没有用于建立帧同步的头段信息加到该帧帧尾来构成一帧。再有，这两片头段信息可以是同一信息而且可以是针对不同信息数据的信息。这里，为了避免描述的复杂性，本描述是在该实施例有图5所示帧结构的假定下进行的。
A-1-2.数据序列发生器和信息数据解码器的构成
接下来，参考图3和图4描述产生有上述结构帧的数据序列发生器的构成和对来自该帧的信息数据进行解码的信息数据解码器的构成。
首先描述数据序列发生器的构成。在图3中，101是用于输入要被传输的信息数据的输入端，102是用于产生唯一字的唯一字发生器。103是帧长信息发生器，用于产生帧长信息以指示由信息数据量唯一确定的帧长度，以及104是头段信息发生器，它与输入端101相连并产生对信息数据进行解码所用的头段信息。
105是帧长信息错误检测编码器，用于对帧长信息发生器103产生的帧长信息进行错误检测编码和输出，106是头段信息错误检测编码器，用于对头段信息发生器104产生的头段信息进行错误检测编码和输出，107是一帧延迟电路，用于延迟一帧位置和输出头段信息错误检测编码器的输出，108是用于合成一个帧头的帧头合成器，它按顺序安排由唯一字发生器102产生的唯一字、帧长信息错误检测编码器105的输出(错误检测编码的帧长信息、以及头段信息错误检测编码器106的输出，从而构成一个帧头并输出这个组合而成的帧头。109是与输入端101相连的帧合成器，用于把帧头合成器108的输出、一帧延迟电路的输出(一帧前的一帧的头段信息)、以及来自输入端101的信息数据按此顺序组合成一帧并输出所合成的帧。110是与帧合成器109相连的输出端，并把帧合成器109的输出(帧)提供给未画出的传输装置。
接下来描述信息数据解码器。在图4中，201是用于输入信号序列(收到信号序列)的输入端，该信号序列是通过一传输信道被传送和由未画出的接收装置接收的，202是相关器，用于得到通过输入端201输入的收到信号序列与一唯一字之间的相关值，以及203是头段信息错误检测解码器，用于向收到信号序列中包含的头段信息应用一个错误检测解码过程，并且在由相关器202得到的相关值高于一预定阈值的情况下，它把错误检测解码过程应用于该唯一字之后的收到信号序列(目标帧的头段信息)并把错误检测结果提供给下文中描述的选择器211，而且只有在被解码的头段信息没有错误的情况下，它才把该头段信息提供给下文中描述的帧解码器207和一帧延迟电路212。
204是帧长信息错误检测解码器，用于把错误检测解码过程应用于头段信息之后的信号序列(帧长信息)，在帧长信息中无错误的情况中它输出被解码的帧长信息，在有错误的情况中它输出一个说明这种情况的信号。帧长信息错误检测解码器204的输出被提供给相关器202和选择器211，相关器202确定收到信号序列上的一个数据位置，在那里，要在下一步根据该输出检测出一个与一唯一字相关联的相关值。
205是头段信息错误检测解码器，用于对帧长信息之后的收到信号序列(前一帧的头段信息)应用错误检测解码过程，而且只在被解码头段信息中无错误的情况下它把该头段信息提供给下文描述的帧解码器208。
206是一个帧缓存器，能暂时存储一帧位置的信号序列，它暂时存储由输入端201一侧提供的收到信号序列，并向帧解码器208提供所存储的收到信号序列的一部分或全部。在下文中对操作的描述中将描述帧缓存器206中的收到信号序列的提取模式(pattern)以及它的输出计时。
帧解码器207借助由头段信息错误检测解码器203提供的头段信息n，对输入端201一侧提供的收到信号序列(目标帧的信息数据)进行解码，并把被解码信息输出到输出端1-209。而帧解码器208借助由头段信息错误检测解码器205和一帧延迟电路212提供的两片头段信息中的任何一个，对帧缓存器206的输出(一帧的信息数据)进行解码，使来自一帧延迟电路212的头段信息在帧解码器208中可用，其理由是为帧长信息有错的情况做准备，从下文中描述的“操作描述”中可明显地看出这一点。
再有，选择器211根据头段信息错误检测解码器203提供的错误检测结果和帧长信息错误检测解码器204的输出，改变来自输入端201的收到信号序列要向其提供的目的地。对于提供目的地的选择有三个：帧解码器207，帧缓存器206和“它们当中没有任何一个”。在下文中描述的“操作描述”中详细描述了改变每种选择的时序。如从前面的描述中清楚可见的那样，一帧延迟电路212延迟一帧位置并输出头段信息错误检测解码器203的解码结果(一个目标帧的信息数据)。这就是说，对于前一帧，有两片信息数据被提供给帧解码器208。
A-2操作
接下来，参考图3至图6和图7A至图7D来描述具有上述构成的同一系统的操作，图7A至图7D每个都是用于解释在该系统中的帧解码过程。
A-2-1发射机一侧
在发射机一侧，从输入端101输入的信息数据被输入到帧合成器109、头段信息发生器104以及帧长信息发生器103。在帧长信息发生器103中，根据输入的信息数据的量产生帧长信息，并在帧长信息错误检测编码器105中对帧长信息进行错误检测编码。在头段信息发生器104中，根据信息数据产生头段信息，并在头段信息错误检测编码器106中对头段信息进行错误检测编码。头段信息n的错误检测编码数据被输入到帧头组合器108和一帧延迟电路107，而前一帧的头段信息n-1由延迟电路107输出。帧长信息和帧头信息n的错误检测编码数据与唯一字发生器102产生的唯一字一起输入到帧头合成器108，在那里合成帧头。在帧合成器109中，基于信息数据、帧头以及一帧延迟电路107的输出，产生出具有如图5所示结构的一帧。该帧从输出端110输出并最终被发送到传输信道上。
A-2-2接收机一侧
在接收机一侧，通过传输信道传输的收到信号序列被提供给输入端201。在相关器202中，针对帧n，求出通过输入端201输入的收到信号序列与一唯一字之间的相关值，如果这一相关值大于一个预定阈值，则头段信息错误检测解码器203把一错误检测解码过程应用于该唯一字之后的头段信息n。
再有，帧长信息错误检测解码器204把一错误检测解码过程应用于头段信息n之后的帧长信息。
(1)在头段信息和帧长信息中未检测到错误的情况
于是，在头段信息n和帧长信息中未检测到错误的情况下，根据选择器211的改变过程，只有来自输入端201的收到信号序列中的由帧信息所指示的帧长度所确定的信息数据部分的数据(信息数据)被输入到帧解码器207。在帧解码器207中，根据头段信息n对信息数据解码并将解码的信息数据输出到输出端1-209。如图7A所示，根据由帧长信息错误检测解码器204解码的帧长信息，确定了在收到信号序列上的一个数据位置，在这个位置上下一步要检测唯一字，而且当下一帧n+1已变为目标帧时，便在该位置开始一个检测唯一字的过程。
(2)只在头段信息中检测出错误的情况
如图7B所示，在头段信息错误检测解码器203中已在目标帧n的头段信息n中检测出错误，而在帧长信息错误检测解码器204中未在帧长信息中检测出错误，在这种情况下，只有由帧长信息指示的帧长度所确定的信息数据位置中的信息数据被从输入端201输入到帧缓存器206，并暂存在那里。然后下一帧n+1变为目标帧，在针对这一目标帧n+1的情况中，在头段信息错误检测解码器205中已经检测到不带错误的帧头信息n(前一帧n的头段信息)，头段信息n被输入到帧解码器208，而且前一帧n的信息数据被从帧缓存器206输入到帧解码器208。在这种情况中，由于只有一片头段信息n被输入到帧解码器208中，所以帧解码器208根据来自头段信息错误检测解码器205的头段信息n，对来自帧缓存器206的信息数据进行解码。被解码的信息数据从输出端2-210输出。在此时，对目标帧n+1的解码过程也与前述过程并发地完成，而且，如果在由头段信息错误检测解码器203解码的头段信息n+1和由帧长信息错误检测解码器204解码的帧长信息二者当中都没有错误，则从输出端1-209输出帧n的信息数据。这就是说，目标帧n+1中的信息数据从输出端1-209输出，而在前一帧n中的信息数据从输出端2-210输出。
(3)只在帧长信息中检测出错误的情况
如图7C所示，在头段信息错误检测解码器203中没有在目标帧n的头段信息n中检测出错误，而在帧长信息错误检测解码器204中在帧长信息中检测出了错误，在这种情况中，信道数据位置和它的后续被通过输入端201输入到帧缓存器206并暂存在那里。并把头段信息输入到一帧延迟电路212。于是下一个帧n+1成为目标帧，但由于这里不能使用帧长信息，因此在信息数据部分的开始位置启动一个检测唯一字过程，并在下一帧n+1的唯一字以及头段信息n+1已被检测到的时刻，确定下一帧n+1的起始位置(帧n的结尾位置)。
当下一帧n+1的唯一字和头段信息n+1被检测到而且这下一帧变为目标帧的时候，由选择器211停止从输入端201向帧缓存器206提供收到信号序列，把不必要的信号序列(目标帧n+1的唯一字和头段信息n+1)从存储在帧缓存器206中的收到信号序列中去掉，把由此得到的信息数据提供给帧解码器208。一帧延迟电路212向帧解码器208提供暂存的头段信息n并使头段信息n+1从头段信息错误检测解码器203输入。在帧解码器208中，使用一帧延迟电路212提供的头段信息n的解码过程被应用于帧缓存器206提供的信息数据，并将解码结果从输出端2-210输出，作为前一帧的信息数据。此时，按小节(2)的同样方式，对目标帧的解码过程也与上述过程并发地完成。在由头段信息错误检测器205检测的解码结果中不含有错误的情况下，也有可能把解码结果提供给帧解码器208，并在帧解码器208中使用它们中的任何一个对来自帧缓存器206的信息数据解码。
(4)在头段信息和帧长信息每个中都检测出错误的情况下。
当发生突发错误而且在目标帧n的头段信息n和帧长信息每个中都已检测出错误时，目标帧n的信息数据位置及其后续被从输入端201输入到帧缓存器206，并暂存在那里。以与前述小节(3)相同的方式，当下一帧n+1成为目标帧时，由选择器211停止从输入端201向帧缓存器206提供收到信号序列，把不必要的信号序列(目标帧n+1的唯一字和头段信息n+1)从存储在帧缓存器206中的收到信号序列中去掉，把由此得到的信息数据提供给帧解码器208。再有，在由头段信息错误检测器205没有检测出在解码结果(前一帧n的头段信息n)中有错误的情况下，头段信息n被提供给帧解码器208，并根据头段信息n对信息数据解码。这个解码结果从输出端2-210输出，作为前一帧的信息数据。此时，以小节(2)的方式，对目标帧n+1的解码过程也与上述过程并发完成。
A-3补充
这样，这同一系统把利用唯一字的相关过程和头段信息的错误检测过程的同步检测与利用帧长信息的同步检测放在一起使用，从而实现了高准确性的可变长帧同步。再有，通过在一帧的帧尾或下一帧的帧头增加只应用了错误检测编码过程的头段信息并重复传送它们从而建立帧同步，以此也有可能确定每个头段信息的位置。所以，帧同步能被建立，不含有错误的头段信息能容易地从多片头段信息中选出。于是，在发生突发代码错误的通信环境中，有可能同时实现高准确性的帧同步和对头段信息的保护。再有，由于对添加的头段信息只应用了错误检测过程，故也能得到这样的好处，即传输数据冗余增加很少。
在这同一系统中要被传输的可变长帧的帧结构不限于图5和图6中举例的结构。在下文中描述的变化实例中所传输的可变长帧的结构不同于图5和图6中所示的帧结构。
A-4变化实例
图8显示在这同一系统的一个变化实例中要被传输的可变长帧的帧结构，这个帧结构与图5所示帧结构的区别只在于CRC错误检测编码过程不被应用于帧长信息。
图9的方框图显示了在这同一变化实例中的数据序列发生器的构成，它与图3所示构成的区别只在于从图3所示结构中去掉了帧长信息错误检测编码器105，于是帧长信息发生器103的输出被直接输入到帧头合成器108。图10的方框图显示了在这同一变化实例中的信息数据解码器的构成，它与图4所示构成的区别只在于提供了一个帧长信息解码器204a代替帧长信息错误检测解码器204。帧长信息解码器204a对跟随头段信息n的收到信号序列(帧长信息)进行解码，并把解码后的帧长信息输出给相关器202和选择器211。
由于该变化实例的操作与第一实施例的操作相同，只是不进行对帧长信息的错误检测过程，故略去对操作的描述。
B第二实施例
现在描述根据本发明第二实施例的可变长数据传输系统，该系统有一发射机和一接收机。
该系统的功能与根据第一实施例的系统的功能其本相同，与根据第一实施例的系统的区别在于：一个错误检测编码过程和一个纠错编码过程被应用于一帧中包含的两片头段信息中用于建立帧同步的那一片头段信息，并应用于帧长信息，而只有错误检测编码过程被应用于另一片头段信息。所以，在下面的描述中略去了对于和第一实施例共同的部分的描述。
B-1构成
首先，参考图11至图14描述该系统的构成。图11的方框图显示该系统中的数据序列发生器，图12的方框图显示该系统中的信息数据解码器。图13和图14每个是要在该系统中传送的可变长帧的帧结构举例。
B-1-1帧结构
首先，参考图13和图14描述要在该系统中被传输的可变长帧的帧结构。
本实施例按第一实施例相同方式采纳图5所示帧结构。而且如图13和图14所示，一个使用CRC的错误检测编码过程和一个用于纠错的纠错编码过程(例如FEC：前向纠错)只应用于为建立帧同步所使用的头段信息以及帧长信息。为了避免描述的复杂性，假定这里采用图13所示的帧结构。
B-1-2数据序列发生器和信息数据解码器的构成
接下来，参考图11和12描述该系统中的数据序列发生器和信息数据解码器的构成。
在图11所示数据序列发生器中，输入端301、唯一字发生器302、帧长信息发生器303、头段信息发生器304、头段信息错误检测编码器306、一帧延迟电路307、帧合成器309、以及输出端310的功能分别与图3中的与图11中那些部件有相同名字的部件101、102、103、104、106、107、109以及110有相同的功能。然而，这个数据序列发生器的构成使得头段信息错误检测编码器306的输出通过一帧延迟电路307而无中途停止的情况。
在图11中，305是头段信息和帧长信息错误检测与纠错编码器，它把错误检测与纠错编码过程应用于帧长信息发生器303和头段信息发生器304每个的输出，并输出每个编码数据，在这一变化实例中的帧头合成器308，通过按顺序安排由唯一字发生器产生的唯一字。以及头段信息和帧长信息错误检测与纠错编码器305的各个输出(在其上应用了错误检测和纠错过程的头段信息和帧长信息)，从而构成和输出一个帧头。帧合成器309通过依次安排帧头、一帧延迟电路307的输出(前一帧n-1的错误检测编码头段信息)、以及来自输入端301的信息数据，从而构成一帧并把所构成的帧提供给输出端310。
在图12所示的信息数据解码器中，输入端401、相关器402、头段信息错误检测解码器404、帧缓存器405、帧解码器406、帧解码器407、输出端1-408、输出端2-409以及一帧延迟电路411的功能分别与图4中的与图12中那些部件有相同名字的部件201、202、205、206、207、208、209、210及212有相同的功能。
在图12中，403是头段信息和帧长信息纠错和错误检测解码器，它把纠错解码和错误检测解码过程应用于收到信号序列中包含的头段信息n和帧长信息，并在相关器402得到的相关值高于一预定阈值的情况下，这个纠错和错误检测解码器把上述纠错过程和错误检测过程应用于唯一字之后的收到信号序列(头段信息n和帧长信息)，如果在被解码的头段信息n中不包含错误，它便把头段信息提供给帧解码器406和一帧延迟电路411，而如果在被解码的帧长信息中不包含错误，它便把被解码的帧长信息提供给相关器402，而如果在被解码的帧长信息中含有错误，它便把这种情况(purport)提供给相关器402，并且把关于头段信息n和帧长信息的错误检测结果所对应的信号以及被解码帧长信息所对应的信号提供给下文要描述的选择器410。
选择器410根据头段信息和帧长信息纠错和错误检测解码器403提供的信号，从帧解码器406、帧缓存器405和“它们当中没有任何一个”这三个目的地中选择并改变来自输入端401的收到信号序列要向其提供的目的地。因为这种改变模式及其时序与第一实施例相同，故这里略去对它们的描述。
B-2操作
接下来，参考图11至图14描述该系统的操作。然而，对于与第一实施例共同部分的描述将略去。
B-2-1发射机一侧
在发射机一侧，当信息数据从输入端301输入时，该信息数据被输入到帧合成器309，并被输入到头段信息发生器304和帧长信息发生器303。在头段信息和帧长信息错误检测和纠错解码器305中，错误检测解码和纠错解码过程被应用于头段信息发生器304和帧长信息发生器303各自的输出(头段信息n和帧长信息)，并输出其结果。在帧头合成器308中，由唯一字发生器产生的唯一字与头段信息和帧长信息错误检测和纠错解码器305的输出被依次安排以构成帧头。
头段信息发生器304的输出也被输入到头段信息错误检测解码器306，而这里已被错误检测解码的头段信息n被输入到一帧延迟电路307。前一帧的头段信息n-1的错误检测解码数据从这个一帧延迟电路307中输出。在帧头合成器308中，帧头、一帧延迟电路307的输出(头段信息n-1)以及来自输入端301的信息数据被依次安排，从而得到图13所示的帧n。帧n从输出端110输出，最终被送到传输信道上。
B-2-2接收机一侧
接收机一侧的操作基本上与第一实施例的接收机一侧的操作相同。在本实施例中接收机一侧的操作与在第一实施例中接收机一侧的操作的不同之处只在于：一个错误检测解码过程被应用于为建立帧同步所用的头段信息n以及帧长信息，然后一个纠错解码过程被应用于它们。对其他共同操作的描述略去。
B-3补充
这样，根据该系统，由于不仅完成了错误检测，而且完成了纠错，尽管与根据第一实施例的可变长数据传输系统相比，它的冗余较高，但它可能更加改善帧同步的准确性和信息数据解码率。由于不对未用于建立帧同步的头段信息应用纠错过程，便有可能压低本来由于纠错解码过程所造成的传输数据冗余的增加。在该系统中要被传输的可变长帧的帧结构不限于图13和图14中举例的结构。在下文中描述的变化实例中所传输的可变长帧的结构不同于图13和图14中所示的帧结构。
B-4变化实例1
图15显示该系统的变化实例1中要被传输的可变长帧的帧结构，这个帧结构与图13所示帧结构的区别只在于只有一个错误检测编码过程被应用于帧长信息。
图16的方框图显示在该变化实例中的数据序列发生器的构成，而这个构成与图11所示构成的区别在于：提供了一个帧长信息错误检测编码器305a代替头段信息和帧长信息错误检测和纠错编码器305；在头段信息错误检测编码器306之后与一帧延迟电路307平行地提供了一个头段信息纠错编码器305b；以及头段信息发生器304的输出只被输入到头段信息错误检测编码器306。帧长错误检测编码器305a把一错误检测编码过程应用于帧长信息发生器303的输出并把它输出到帧头合成器308。头段信息纠错编码器305b把一纠错编码过程应用于头段信息错误检测编码器306的输出并将其输入到帧头合成器308中。
图17的方框图显示在该变化实施例中的信息数据解码器的构成，而这个构成与图12所示构成的区别在于：提供了头段信息纠错和错误检测解码器403a和帧长信息错误检测解码器403b用以代替头段信息和帧长信息纠错和错误检测解码器403。帧长信息错误检测解码器403b把一错误检测解码过程应用于收到信号序列中包含的帧长信息，并将被解码的帧长信息或该帧长信息的错误检测结果提供给相关器402和选择器410。在相关器402中包含的相关值高于一预定阈值的情况中，头段信息纠错和错误检测解码器403a把纠错解码和错误检测解码过程应用于唯一字之后的收到信号序列(头段信息)，并把该头段信息n的错误检测结果所对应的信号提供给选择器410，而且只有在被解码头段信息n中不含有错误的情况下，它才把该头段信息n提供给帧解码器406和一帧延迟电路411。这个选择器411的操作方式与图12中的选择器410相同。
B-5变化实例2
图18显示该系统的变化实例2中要被传输的可变长帧的帧结构，这个帧结构与图15所示帧结构的区别在于一个错误检测与纠错编码过程也被应用于未被用于建立帧同步的头段信息(头段信息n-1)。
图19的方框图显示在该变化实例中的数据序列发生器的构成，这个构成与图16所示构成的区别在于提供了一个头段信息错误检测和纠错编码器306a代替头段信息错误检测编码器306并去掉了头段信息纠错编码器305b，而且头段信息错误检测和纠错编码器306a的输出之一被直接输入到帧头合成器308中。
图20的方框图显示该变化实例中的信息数据解码器的构成，这个构成与图17所示构成的区别在于提供了一个头段信息纠错和错误检测解码器404a代替头段信息错误检测解码器404。头段信息纠错和错误检测解码器404a把一纠错和错误检测过程应用于帧长信息之后的收到信号序列(头段信息n-1)，并且只有在被解码头段信息n-1中不包含错误的情况下它才把头段信息n-1提供给帧解码器407。
B-6变化实例3
图21显示在该系统的变化实例3中要被传输的可变长帧的帧结构，这个结构与图13所示帧结构的区别在于一个错误检测和纠错编码过程还被应用于未被用于建立帧同步的头段信息(头段信息n-1)。
图22的方框图显示该变化实例中的数据序列发生器的构成，这个构成与图11所示构成的区别在于提供了变化实例2中的头段信息错误检测和纠错编码器306a以代替头段信息错误检测编码器306。这个头段信息错误检测和纠错编码器306a把一错误检测和纠错编码过程应用于头段信息发生器304的输出并将结果输出到一帧延迟电路307。
图23的方框图显示该变化实例中的信息数据解码器的构成，这个构成与图12所示构成的区别在于提供了变化实例2中的头段信息纠错和错误检测解码器404a以代替头段信息错误检测解码器404。这个头段信息纠错和错误检测解码器404a把一纠错解码和错误检测解码过程应用于帧长信息之后的收到信号序列，并且只在被解码的头段信息n-1中不含有错误的情况下它才把头段信息n-1提供给帧解码器407。
B-7变化实例4
图24显示该系统的变化实例4中要被传输的可变长帧的帧结构，这个帧结构与图15所示帧结构的区别在于错误检测编码过程不应用于帧长信息。
图25的方框图显示该变化实例中的数据序列发生器的构成，这一构成与图16所示构成的区别在于：去掉了帧长信息错误检测编码器305a并提供了变化实例2中的头段信息错误检测和纠错编码器306a以代替头段信息错误检测编码器306；去掉了头段信息纠错编码器305b并且头段信息错误检测和纠错编码器306a被提供给一帧延迟电路307和帧头合成器308。
图26的方框图显示该变化实例中的信息数据解码器的构成，这个构成与图17所示构成的区别只在于提供了帧长信息解码器403C以代替帧长信息错误检测解码器403b。这个帧长信息解码器403c对收到信号序列中的帧长信息解码并把被解码的帧长信息提供给相关器402。
B-8变化实例5
图27显示该系统的变化实例5中要被传输的可变帧的帧结构，这个帧结构与图21所示帧结构的区别在于错误检测和纠错编码过程不被应用于帧长信息。
图28的方框图显示该变化实例中的数据序列发生器的构成，这一构成与图22所示构成的区别在于：从图22所示构成中去掉了头段信息和帧长信息错误检测和纠错编码器306a并把帧长信息发生器309的输出直接提供给帧头合成器308；而且帧头信息错误检测和纠错编码器306a的输出被分支为两个方向，其中一个分支输出被提供给一帧延迟电路307，而另一分支输出被提供给帧头合成器308。
图29的方框图显示该变化实例中的信息数据解码器的构成，这一构成与图23所示的构成的区别在于：提供了变化实例1中的头段信息纠错和错误检测解码器403a和帧长信息解码器403c以代替头段信息和帧长信息纠错和错误检测解码器403。由于头段信息纠错和错误检测解码器403a、帧长信息解码器403c和它们周围部件的连接关系与变化实例4中的连接关系相同，对其描述略去。
C总的补充
在上述实施例中，已经显示了由具有数据序列发生器的发射机和具有信息数据解码器的接收机构成可变长数据传输系统的举例，但不限于这些举例，可以构成一个可变长数据传输系统，使其在每个发射机一侧和接收机一侧或者在发射机和接收机的任何一侧使用具有数据序列发生器和信息数据解码器的发送-接收机。如图32所示，对这个发送-接收机提供了数据序列发生器用于根据从外部输入的信息数据产生可变长帧，传送装置用于把数据序列发生器产生的可变帧传送给传输信道，接收装置用于接收通过传输信道传送的可变长帧，以及信息数据解码器用于对接收装置接收的可变帧包含的信息数据解码。再有，在这些实施例中，使用图6和图14每个中所示帧结构中的两片头段信息，但是，本发明当然不限于此。
再者，对于一帧(一片信息数据)，要分布在数据序列(信号序列)上的头段信息需要是多片的，但不限于“2”。而且在上述实例中，在把一帧的头段信息安排到不同帧中时，头段信息n-1被放在帧n中，但本发明不限于此，例如，头段信息n+2或头段信息n-2可以被放在那里。
再有，可以任选错误检测和纠错算法，本发明不限于一种特定算法。再有，数据序列的传输信道可以是有线也可以是无线。而数据序列的传输方法可以是串行传输方法或并行传输方法。
再有，在上述各实施例和变化实例中，未用于建立帧同步的头段信息被放置的位置是“直接在帧长信息之后”或者“在一帧的结尾”，但本发明不限于这些位置，它可以是已建立了帧同步之时确定的位置。所以本发明还包括一个实施例，其中未被用于建立帧同步的那一片头段信息被安排在多个帧上。当然，当对于一片信息数据有多片头段信息彼此靠近地分布在数据序列上时，由于突发错误导致这多片头段信息全然不能被解码的可能性变高，由于这一原因，在考虑数据序列传输信道的传输速率和传输信道环境的情况下。最好使这多片头段信息分布在彼此相距足够远的位置上。
而且本发明不限于上述实施例和变化实施例。例如，本发明能应用于传输系统以外的其他系统，例如：通过总线之类传输信道把由数据序列发生器产生的数据序列记录在记录介质(例如软盘、硬盘、MO、CD-R、DVD、RAM、EPROM等)上的系统，通过总线之类传输信道从记录介质(例如软盘、硬盘、MO、CD-R、DVD、RAM、EPROM、ROM等)中读出数据序列并由信息数据解码器从读出的数据序列中解码出信息数据的系统；等等。

Claims (13)

1.一种数据序列发生器，通过连续产生所述的多个可变长帧，输出包含多个可变长帧的数据序列，其中每个帧都包含可变长数据组，所述数据序列发生器包括：
一种唯一字发生器(102)，产生用于建立帧同步的唯一字；
一种帧长信息发生器(103)，从所述可变长数据组产生表示传输可变长数据组的帧长度的帧长信息；
一种头段信息发生器(104)，从所述可变长数据组产生对可变长数据组进行解码所必需的头段信息；
一种帧长信息检错编码器(105)，通过将检错编码过程应用于由所述帧长信息发生器产生的所述帧长信息，来输出检错编码帧长信息；
一种头段信息检错编码器(106)，通过将检错编码过程应用于由所述头段信息发生器产生的所述头段信息，来输出检错编码头段信息；
和
一种帧合成器(108、109)，用于在每次给出可变长数据组时合成帧；所述的帧具有所述可变长数据组、所述唯一字、由所述帧长信息检错编码器从所述可变长数据组产生的第一信息、由所述头段信息检错编码器从所述可变长数据组产生的第二信息、以及由所述头段信息检错编码器从所述可变长数据组之前的另一个可变长数据组产生的、或具有与所述第二信息相同内容的第三信息。
2.根据权利要求1的数据序列发生器，还包括头段信息纠错编码器，通过将纠错编码过程应用于由所述头段信息检错编码器产生的所述检错编码的头段信息，输出纠错编码和检错编码的头段信息；
其中所述帧合成器使用由所述头段信息纠错编码器产生的信息，来替代所述第二信息。
3.根据权利要求2的数据序列发生器，其中所述帧合成器使用由所述头段信息纠错编码器产生的信息，来替代所述第三信息。
4.根据权利要求2或3的数据序列发生器，还包括帧长信息纠错编码器，通过将纠错编码过程应用于由所述帧长信息检错编码器产生的所述检错编码的帧长信息，来输出纠错编码和检错编码的帧长信息；
其中所述帧合成器使用由所述帧长信息纠错编码器产生的信息，来替代所述第一信息。
5.一种发射机，包括：
根据权利要求1的数据序列发生器；以及
发送装置，用于将由所述数据序列发生器产生的所述数据序列发送到所述的传输信道。
6.一种信息数据解码器，用于对来自输入数据序列的可变长数据组进行解码，其中的输入数据序列包含多个可变长帧，每个帧包括一个可变长数据组；
所述的每个帧具有：可变长数据组；用于建立帧同步的唯一字；通过将检错编码过程应用于表示所述帧长度的帧长信息而产生的第一信息；通过将检错编码过程应用于对所述可变长数据组进行编码所必需的头段信息而产生的第二信息；以及通过将检错编码过程应用于对所述可变长数据组之前的另一个可变长数据组进行编码所必需的头段信息而产生的、或具有与所述第二信息相同内容的第三信息，所述的信息数据解码器包括：
(1)一种相关器(202)，用于从数据序列中检测所述的唯一字；
(2)一种第一检错解码器(204)，通过将检错解码过程应用于所述第一信息，从而获得帧长信息；
(3)一种第二检错解码器(203)，通过将检错解码过程应用于所述第二信息，来获得头段信息；
(4)一种第三检错解码器(205)，通过将检错解码过程应用于所述第三信息，来获得头段信息；
(5)一种第一帧解码器(207)，在所述第一检错解码器和所述第二检错解码器没有检测到错误时，通过使用解码的帧长信息和解码的头段信息来获得所述的可变长数据组；
(6)一种帧缓存器(206)，在所述第一检错解码器没有检测到错误时，对输入数据序列进行缓存，直到根据检测的帧长信息所确定的后面帧的开始位置；在所述第二检错解码器没有检测到错误时，对输入数据序列进行缓存，直到由所述相关器检测到的随后唯一字的被检测位置；和
(7)一种第二帧解码器(208)，在所述第二检错解码器没有检测到错误时，使用由所述第二检错解码器进行解码的头段信息或延迟一帧的头段信息，或在所述第三检错解码器没有检测到错误时，使用由所述第三检错解码器解码的头段信息，从在所述帧缓存器中缓存的所述输入数据序列中获得所述可变长数据组。
7.根据权利要求6的信息数据解码器，所述的每个帧具有通过将纠错编码过程应用于所述第二信息而获得的第四信息来替代所述第二信息，
所述信息数据解码器还包括第一纠错解码器，通过将纠错解码过程应用于所述第四信息，来获得所述第二信息。
8.根据权利要求7的信息数据解码器，所述的每个帧具有替代所述第三信息的第五信息，该第五信息是通过将纠错编码过程应用于所述第三信息而获得的，
所述信息数据解码器还包括第二纠错解码器，用于通过将纠错解码过程应用于所述第五信息，来获得所述第三信息。
9.根据权利要求7或8的信息数据解码器，所述的每个帧具有通过将纠错编码过程应用于所述第一信息而获得的第六信息，来替代所述第一信息，
所述信息数据解码器还包括第三纠错解码器，通过将纠错解码过程应用于所述第六信息，来获得所述第一信息。
10.一种接收机，包括：
一种根据权利要求6的信息数据解码器，以及
一种接收装置，用于接收通过所述传输信道传送的所述数据序列。
11.一种发送-接收机，包括：
一种根据权利要求1的数据序列发生器；
一种发送装置，用于将由所述数据序列发生器产生的所述数据序列发送到所述传输信道；
一种根据权利要求6的信息数据解码器；以及
一种接收装置，用于接收通过所述传输信道发送的所述数据序列。
12.一种数据序列产生方法，用于通过连续产生所述的多个可变长帧，来输出包含多个可变长帧的数据序列，每个帧都包含一个可变长数据组，所述数据序列发生方法包括：
第一步，通过将检错编码过程应用于表示传送可变长数据组的帧长度的帧长信息，来输出检错编码帧长信息；
第二步，通过将检错编码过程应用于对可变长数据组进行解码所必需的头段信息，来输出检错编码头段信息；和
第三步，在每次给出可变长数据组时合成帧；所述的帧具有可变长数据组，用于建立帧同步的唯一字，在所述第一步中从所述可变长数据组产生的第一信息，在所述第二步中从所述可变长数据组产生的第二信息，在所述第三步中从所述可变长数据组之前的另一个可变长数据组产生的第三信息。
13.一种信息数据解码方法，用于对来自输入数据序列的可变长数据组进行解码，其中的输入数据序列包含多个可变长帧，每个帧包括一个可变长数据组；所述的每个帧具有：可变长数据组，用于建立帧同步的唯一字，通过将检错编码过程应用于表示所述帧长度的帧长信息而产生的第一信息，通过将检错编码过程应用于对所述可变长数据组进行编码所必需的头段信息而产生的第二信息，以及通过将检错编码过程应用于对所述可变长数据组之前的另一个可变长数据组进行编码所必需的头段信息而产生的第三信息，所述的信息数据解码方法包括：
(1)第一步，将检错解码过程应用于所述每个帧中的第二信息；并在所述检错解码过程没有检测到错误时，输出从所述第二信息中解码出的所述头段信息；
(2)第二步，将检错解码过程应用于所述每个帧中的第一信息；并在所述检错解码过程没有检测到错误时，输出从所述第一信息中解码出的所述帧长信息，并确定所述每个帧的随后帧的开始位置；和
(3)帧解码步骤：
(a)当在所述第一和第二步中没有检测到错误时，根据在所述第二步中输出的所述帧长信息，确定在所述每个帧中的可变长数据组；并通过使用在所述第一步中输出的所述头段信息，对所述可变长数据组进行解码；
(b)当在所述第一步中没有检测到错误，而在所述第二步中检测到某些错误时，从随后的数据序列检测唯一字；将检错解码过程应用于所述唯一字后面的第二信息；在所述检错解码过程没有检测到错误时，确定所述每个帧的随后帧的开始位置；根据所述的开始位置，确定所述随后帧的前面帧中的可变长数据组；并通过使用在所述第一步中输出的所述头段信息，对所述可变长数据组进行解码；
(c)当在所述第一步中检测到某些错误，而在所述第二步中没有检测到错误时，将检错解码过程应用于所述帧的随后帧中的第三信息；在所述检错解码过程没有检测到错误时，输出从所述第三信息解码得到的所述头段信息；根据在所述第二步中输出的所述帧长度信息，确定所述随后帧的前面帧中的可变长数据组；并通过使用从所述第三信息解码得到的所述头段信息，对所述可变长数据组进行解码；以及
(d)当在所述第一步和第二步中都检测到一些错误时，从随后的数据序列中检测唯一字；将检错解码过程应用于所述唯一字后面的第二信息；在所述检错解码过程没有检测到错误时，确定所述每个帧的随后帧的开始位置；将检错解码过程应用于所述随后帧中的第三信息；在所述检错解码过程没有检测到错误时，输出从所述第三信息解码得到的头段信息；根据所述随后帧的所述开始位置，确定在所述随后帧的前面帧中的可变长数据组；并通过使用从所述第三信息解码得到的所述头段信息，对所述可变长数据组进行解码。
CNB988013703A 1997-08-01 1998-07-28 数据序列发生器、发射机、信息数据解码器、接收机、发送－接收机、数据序列产生方法、信息数据解码方法 Expired - Lifetime CN1207860C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP207995/1997 1997-08-01
JP20799597 1997-08-01
JP207995/97 1997-08-01

Publications (2)

Publication Number Publication Date
CN1239616A CN1239616A (zh) 1999-12-22
CN1207860C true CN1207860C (zh) 2005-06-22

Family

ID=16548942

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988013703A Expired - Lifetime CN1207860C (zh) 1997-08-01 1998-07-28 数据序列发生器、发射机、信息数据解码器、接收机、发送－接收机、数据序列产生方法、信息数据解码方法

Country Status (8)

Country Link
US (1) US6522665B1 (zh)
EP (1) EP0944199B1 (zh)
JP (1) JP3580557B2 (zh)
KR (1) KR100297594B1 (zh)
CN (1) CN1207860C (zh)
CA (1) CA2267450C (zh)
DE (1) DE69833199T2 (zh)
WO (1) WO1999007100A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102257754B (zh) * 2008-12-16 2014-01-01 汤姆森特许公司 数字信息的发送和接收方法及装置

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608042B1 (ko) 1999-06-12 2006-08-02 삼성전자주식회사 멀티 미디어 데이터의 무선 송수신을 위한 인코딩 방법 및그 장치
JP3699863B2 (ja) * 1999-07-12 2005-09-28 株式会社日立コミュニケーションテクノロジー エラー訂正符号装置、エラー訂正符号復号装置および伝送装置
GB2352350B (en) 1999-07-19 2003-11-05 Nokia Mobile Phones Ltd Video coding
US7570724B1 (en) * 1999-10-14 2009-08-04 Pluris, Inc. Method of link word synchronization
JP3539551B2 (ja) * 1999-11-16 2004-07-07 日本電気株式会社 共通搬送波上への異種データトラヒック収容フレーム及び伝送装置
US6804257B1 (en) * 1999-11-25 2004-10-12 International Business Machines Corporation System and method for framing and protecting variable-lenght packet streams
US6697381B1 (en) * 2000-03-09 2004-02-24 L3 Communications Packet channel architecture
US7391804B2 (en) * 2000-04-04 2008-06-24 Lot 41 Acquisition Foundation, Llc Spread spectrum communication method and system using diversity correlation and multi-user detection
US6891881B2 (en) * 2000-04-07 2005-05-10 Broadcom Corporation Method of determining an end of a transmitted frame in a frame-based communications network
EP1303050A4 (en) * 2000-06-21 2005-08-24 Fujitsu Ltd METHOD FOR DETECTING A TRANSMISSION FORMAT
US6728909B1 (en) * 2000-09-26 2004-04-27 Hewlett-Packard Development Company, L.P. Data communication with speculative reception of data in a data processing system
US6651210B1 (en) * 2000-12-21 2003-11-18 Arraycomm, Inc. Flexible multi-bit per symbol rate encoding
US7054336B1 (en) * 2000-12-22 2006-05-30 Applied Micro Circuits Corporation System and method for programming the quantity of frame synchronization words in a multidimensional digital frame structure
US7430262B2 (en) * 2001-03-19 2008-09-30 Defense Ultra Electronics Canada Inc. Frame synchronization method and system
JP3530176B2 (ja) * 2001-03-23 2004-05-24 株式会社東芝 ノード装置および状態通知情報取得方法
US6978414B2 (en) 2001-07-17 2005-12-20 Hewlett-Packard Development Company, L.P. Method and apparatus for protecting against errors occurring in data storage device buffers
JP2004537911A (ja) * 2001-07-27 2004-12-16 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 信号の符号化
US6693755B2 (en) * 2001-07-31 2004-02-17 Hewlett-Packard Development Company, L.C. Data storage
US7042667B2 (en) 2001-07-31 2006-05-09 Hewlett-Packard Development Company, L.P. Data storage
US6958873B2 (en) 2001-07-31 2005-10-25 Hewlett-Packard Development Company, L.P. Data rewrite control in data transfer and storage apparatus
US6954891B1 (en) * 2001-10-29 2005-10-11 Cypress Semiconductor Corp. Technique for payload-independent frame delineation engine for optical data transport
CN100433614C (zh) * 2003-11-26 2008-11-12 上海贝尔阿尔卡特股份有限公司 一种数据包恢复方法
JP2005184335A (ja) * 2003-12-18 2005-07-07 Oki Electric Ind Co Ltd 無線通信装置における誤同期防止装置
JP2005217486A (ja) * 2004-01-27 2005-08-11 Matsushita Electric Ind Co Ltd ストリーム復号装置
KR100987777B1 (ko) * 2004-02-05 2010-10-13 삼성전자주식회사 에러의 전파를 방지하고 병렬 처리가 가능한 디코딩 방법및 그 디코딩 장치
KR100612846B1 (ko) * 2004-05-12 2006-08-14 삼성전자주식회사 오디오 재생기에 있어서 충격보호기능을 위한 오디오부호화 방법 및 장치
BRPI0512704B1 (pt) 2004-06-28 2018-12-18 Ntt Data Sanyo System Corp aparelho para transmissão de sinais
JP2006050573A (ja) 2004-06-28 2006-02-16 Sanyo Electric Co Ltd 送信方法および装置ならびに受信方法および装置
US20060218459A1 (en) * 2004-08-13 2006-09-28 David Hedberg Coding systems and methods
US7698623B2 (en) * 2004-08-13 2010-04-13 David Hedberg Systems and methods for decreasing latency in a digital transmission system
DE102004040676B4 (de) * 2004-08-20 2017-12-14 Robert Bosch Gmbh Verfahren zur Fehlerkorrektur von programmbezogenen Daten
US7339958B2 (en) * 2005-01-03 2008-03-04 Mediatek, Inc. System and method for performing signal synchronization of data streams
US7508884B2 (en) * 2005-03-24 2009-03-24 Harris Corporation System and method for communicating data using constant amplitude equalized waveform
US7895504B2 (en) * 2005-06-16 2011-02-22 Qualcomm Incorporated NAK-to-ACK error detection and recovery
CN101150574B (zh) * 2006-09-18 2012-05-30 国家广播电影电视总局广播科学研究院 数字卫星通信的有效帧结构
US7881303B2 (en) * 2006-12-13 2011-02-01 GlobalFoundries, Inc. Command packet packing to mitigate CRC overhead
US7840873B2 (en) * 2006-12-13 2010-11-23 Globalfoundries Inc. Partial CRC insertion in data packets for early forwarding
CN101578770B (zh) * 2007-01-02 2013-06-12 飞思卡尔半导体公司 定时同步的无线通信设备、集成电路和方法
US20080316995A1 (en) * 2007-06-20 2008-12-25 Motorola, Inc. Broadcast channel signal and apparatus for managing the transmission and receipt of broadcast channel information
CN101102171B (zh) * 2007-06-21 2010-06-09 中兴通讯股份有限公司 一种移动多媒体终端的数据处理方法
EP2198547B1 (en) * 2007-09-28 2015-11-11 Nokia Technologies Oy Apparatuses and methods for improving signaling channel robustness
JP5297469B2 (ja) 2008-02-12 2013-09-25 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 無線通信ネットワークにおける方法および装置
KR100925444B1 (ko) 2008-05-27 2009-11-06 엘지전자 주식회사 상향링크 채널을 통해 데이터와 제어 정보를 포함하는 상향링크 신호를 전송하는 방법
EP2150022A1 (en) * 2008-07-28 2010-02-03 THOMSON Licensing Data stream comprising RTP packets, and method and device for encoding/decoding such data stream
EP2178237A1 (en) 2008-10-20 2010-04-21 Thomson Licensing Method for encoding and decoding signalling information
US8411737B2 (en) * 2009-03-05 2013-04-02 Nokia Corporation Transmission of physical layer signaling in a broadcast system
EP2436134B1 (fr) * 2009-04-30 2017-05-03 Alcatel Lucent Procédé de transmission de données depuis une infrastructure d'un réseau de radiocommunication vers des équipements utilisateur, et équipements pour la mise en oeuvre du procédé
JP2011004172A (ja) * 2009-06-18 2011-01-06 Fujitsu Semiconductor Ltd 通信装置、通信システム及び通信装置の処理方法
JP5257560B1 (ja) 2011-11-28 2013-08-07 新日鐵住金株式会社 ステンレス鋼及びその製造方法
IN2013MU01356A (zh) 2012-04-11 2015-07-10 Hughes Network Systems Llc
US9160365B2 (en) * 2012-10-31 2015-10-13 Bartec Usa Llc Programming method for tire pressure monitor sensors
US8929400B2 (en) 2013-02-10 2015-01-06 Hughes Network Systems, Llc Apparatus and method for support of communications services and applications over relatively low signal-to-noise ratio links
US8964896B2 (en) 2013-05-16 2015-02-24 Hughes Network Systems, Llc PLS header coding for efficient signaling of modulation and coding schemes for broadband satellite communications systems
US20150169406A1 (en) * 2013-12-16 2015-06-18 Sandisk Technologies Inc. Decoding techniques for a data storage device
US9553608B2 (en) 2013-12-20 2017-01-24 Sandisk Technologies Llc Data storage device decoder and method of operation
JP7017029B2 (ja) * 2017-05-08 2022-02-08 ソニーグループ株式会社 送信装置、及び送信方法
JP6818666B2 (ja) 2017-09-20 2021-01-20 キオクシア株式会社 メモリシステム
US10541782B2 (en) 2017-11-20 2020-01-21 International Business Machines Corporation Use of a cyclic redundancy code multiple-input shift register to provide early warning and fail detection
US10419035B2 (en) 2017-11-20 2019-09-17 International Business Machines Corporation Use of multiple cyclic redundancy codes for optimized fail isolation
US10530396B2 (en) 2017-11-20 2020-01-07 International Business Machines Corporation Dynamically adjustable cyclic redundancy code types
US10530523B2 (en) * 2017-11-20 2020-01-07 International Business Machines Corporation Dynamically adjustable cyclic redundancy code rates
US20230179511A1 (en) * 2020-05-25 2023-06-08 Nippon Telegraph And Telephone Corporation Transmitting apparatus, receiving apparatus, transmission method, and transmitting-receiving system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873920A (en) * 1973-12-12 1975-03-25 Bell Telephone Labor Inc Variable block length synchronization system
JPS58165445A (ja) 1982-03-26 1983-09-30 Hitachi Ltd フレ−ム通信方式
JPS6257345A (ja) 1985-09-05 1987-03-13 Fujitsu Ltd フレ−ムチエツクシ−ケンス方式
JPS63214034A (ja) 1987-03-02 1988-09-06 Fujitsu Ltd 誤り検出方式
US5367544A (en) * 1989-05-04 1994-11-22 Northern Telecom Limited Data stream frame synchronisation
JPH05115010A (ja) * 1991-10-22 1993-05-07 Canon Inc 画像復号化装置
US5289276A (en) * 1992-06-19 1994-02-22 General Electric Company Method and apparatus for conveying compressed video data over a noisy communication channel
JP2671821B2 (ja) * 1994-09-28 1997-11-05 日本電気株式会社 データ伝送装置
JP2768297B2 (ja) * 1995-03-23 1998-06-25 日本電気株式会社 データ転送方法とその装置
US6111924A (en) * 1998-02-03 2000-08-29 Videoserver, Inc. Error-correction-code synchronization in a videoconferencing gateway

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102257754B (zh) * 2008-12-16 2014-01-01 汤姆森特许公司 数字信息的发送和接收方法及装置

Also Published As

Publication number Publication date
WO1999007100A1 (fr) 1999-02-11
CA2267450C (en) 2004-04-27
DE69833199D1 (de) 2006-04-06
EP0944199A1 (en) 1999-09-22
JP3580557B2 (ja) 2004-10-27
US6522665B1 (en) 2003-02-18
EP0944199B1 (en) 2006-01-11
KR20000068687A (ko) 2000-11-25
DE69833199T2 (de) 2006-09-07
CN1239616A (zh) 1999-12-22
KR100297594B1 (ko) 2001-09-29
CA2267450A1 (en) 1999-02-11
EP0944199A4 (en) 2004-08-18

Similar Documents

Publication Publication Date Title
CN1207860C (zh) 数据序列发生器、发射机、信息数据解码器、接收机、发送－接收机、数据序列产生方法、信息数据解码方法
CN1099797C (zh) 数据传送方法、数据传送系统、发射机、接收机
CN1150680C (zh) 自适应信道编码方法和装置
CN1231056C (zh) 残留边带通信系统
CN1145305C (zh) 对数据分组进行纠错的方法、设备和分组传输系统
CN1757190A (zh) 在数据电视广播中的强壮信号传输
US7152198B2 (en) Encoding/decoding device and encoding/decoding method
CN1282319C (zh) 帧同步电路
CN1809963A (zh) 具有健壮的纠错编码/解码装置的数字发送器/接收器系统及其纠错编码/解码方法
CN1080494C (zh) 纠错设备及其方法
CN1228888A (zh) 具有防差错的可变长度编码
CN101040475A (zh) 对前向纠错帧进行组合
CN1193617C (zh) 图像处理装置和使用它的电视接收装置、图像重放装置和方法
JP2007006382A (ja) 受信装置および反復復号方法
CN1295411A (zh) 活动图象解码方法、活动图象解码装置及程序记录媒体
CN1335697A (zh) 纠错方法以及纠错装置
CN1150773C (zh) 复制数字视频信号的方法
CN1914924A (zh) 数字广播系统和数字广播发射与接收方法
CN1143552C (zh) 数据切换装置
CN1682450A (zh) 用于对可变长度的软输入代码字序列进行信源译码的方法和装置
CN1118164C (zh) 移动通信网络中的信号传输系统及信号传输方法
CN1166216C (zh) 具有单一外存储器的数据多路复用装置
JP2000165258A (ja) 復号装置
CN1774883A (zh) 介质编码数据的发送方法、设备和程序
CN1422458A (zh) 具有有用数据和冗余数据的数据流的信道解码方法、用于信道解码的装置、计算机可读的存储介质以及计算机程序单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050622

CX01 Expiry of patent term