[go: up one dir, main page]

CN111724846B - 存储器件 - Google Patents

存储器件 Download PDF

Info

Publication number
CN111724846B
CN111724846B CN202010022448.9A CN202010022448A CN111724846B CN 111724846 B CN111724846 B CN 111724846B CN 202010022448 A CN202010022448 A CN 202010022448A CN 111724846 B CN111724846 B CN 111724846B
Authority
CN
China
Prior art keywords
voltage
circuit
wiring
control circuit
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010022448.9A
Other languages
English (en)
Other versions
CN111724846A (zh
Inventor
白井丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN111724846A publication Critical patent/CN111724846A/zh
Application granted granted Critical
Publication of CN111724846B publication Critical patent/CN111724846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据一个实施方式，存储器件具备：第1布线；第2布线；存储单元，其电连接于所述第1布线与所述第2布线之间，包括存储元件；第1电路，其设置在从第1电压到大于所述第1电压的第2电压的范围的第1电源域内，控制对于所述第1布线的所述第2电压的供给的开始和停止；第2电路，其设置在从小于所述第1电压的第3电压到所述第1电压的范围的第2电源域内，控制对于所述第2布线的所述第3电压的供给的开始和停止；以及第3电路，其设置在从低于所述第1电压的第4电压到高于所述第1电压的第5电压的范围的第3电源域内，控制对于所述第1布线和所述第2布线的第6电压的供给和停止。

Description

存储器件
本申请基于并主张2019年3月22日提交的日本专利申请2019-054486号的优先权的权益，本申请通过参照该在先申请而包含该申请的全部内容。
技术领域
实施方式涉及存储器件(memory device)。
背景技术
磁存储器、阻变存储器以及相变存储器等新的存储器件的研发正被推进着。
发明内容
总体而言，根据一实施方式，一种存储器件具备：第1布线；第2布线；存储单元(memory cell)，其电连接于所述第1布线与所述第2布线之间，包括存储元件；第1电路，其设置在从第1电压到大于所述第1电压的第2电压的范围的第1电源域(domain)内，控制对于所述第1布线的所述第2电压的供给的开始和停止；第2电路，其设置在从小于所述第1电压的第3电压到所述第1电压的范围的第2电源域内，控制对于所述第2布线的所述第3电压的供给的开始和停止；以及第3电路，其设置在从低于所述第1电压的第4电压到高于所述第1电压的第5电压的范围的第3电源域内，控制对于所述第1布线和所述第2布线的第6电压的供给和停止。
附图说明
图1、图2、图3、图4、图5以及图6是表示第1实施方式的存储器件的构成例的图。
图7是表示第1实施方式的存储器件的动作(工作)例的图。
图8是表示第2实施方式的存储器件的构成例的图。
图9是表示第3实施方式的存储器件的构成例的图。
具体实施方式
参照图1至图9，对实施方式的存储器件进行说明。
以下，参照附图，对本实施方式进行详细说明。在以下的说明中，对具有同一功能及构成的要素赋予同一附图标记。
另外，在以下的各实施方式中，标注了在末尾带着用于区分的数字/字母的附图标记(例如，字线WL、位线BL、各种电压以及信号等)的构成要素在不相互区分也可以的情况下，使用省略了末尾的数字/字母的记载(附图标记)。
(1)第1实施方式
参照图1至图7，对第1实施方式的存储器件进行说明。
(a)构成例
参照图1至图5，对本实施方式的存储器件的构成例进行说明。
图1是表示本实施方式的存储器件的构成例的框图。
如图1所示，本实施方式的存储器件500包括存储单元阵列100、行(row)控制电路110、列(column)控制电路120、写入电路140、读取电路150、I/O电路160、电压生成电路170以及控制电路190等。
存储单元阵列100包括多个存储单元MC以及多条布线。存储单元MC连接于对应的布线。各存储单元MC包括可变电阻元件1。
行控制电路110控制存储单元阵列100的多个行。行控制电路110被供给地址的解码结果(行地址)。行控制电路110将基于地址的解码结果的行(例如，字线)设定为选择状态。以下，将被设定为选择状态的行(或者字线)称为选择行(或者选择字线)。将除了选择行以外的行称为非选择行(或者非选择字线)。
例如，行控制电路110具有多路选择器(字线选择电路)111、字线驱动器112等。
列控制电路120控制存储单元阵列100的多个列。列控制电路120被供给来自控制电路190的地址的解码结果(列地址)。列控制电路120将基于地址的解码结果的列(例如，至少一条位线)设定为选择状态。以下，将被设定为选择状态的列(或者位线)称为选择列(或者选择位线)。将除了选择列以外的列称为非选择列(或者非选择位线)。
列控制电路120具有多路选择器(位线选择电路)121、位线驱动器122等。
写入电路(也被称为写入控制电路、或者写入驱动器)140进行用于写入动作(数据的写入)的各种控制。写入电路140在写入动作时，将由电流以及/或者电压所形成的写入脉冲经由行控制电路110以及列控制电路120供给到存储单元MC。由此，数据DT被写入到存储单元MC。
例如，写入电路140具有电压源以及/或者电流源、锁存电路等。
读取电路(也被称为读取控制电路、或者读取驱动器)150进行用于读取动作(数据的读取)的各种控制。读取电路150在读取动作时，将读取脉冲(例如，读取电流)经由行控制电路110以及列控制电路120供给到存储单元MC。读取电路150感测位线BL的电位或者电流值。基于该感测结果，读取到存储单元MC内的数据。
例如，读取电路150具有电压源以及/或者电流源、锁存电路、读出放大器电路等。
此外，写入电路140以及读取电路150不限定于彼此独立的电路。例如，写入电路和读取电路也可以具有可相互利用的共通的构成要素，在存储器件500内作为一个集成的电路来提供。
I/O电路(输入输出电路)160是用于收发存储器件500内的各种信号的接口电路。
在写入动作时，I/O电路160将来自外部器件(控制器或者主机器件)的处理器900的数据DT作为写入数据传输给写入电路140。在读取动作时，I/O电路160将从存储单元阵列100向读取电路150输出的数据DT作为读取数据向处理器900传输。
I/O电路160将来自处理器900的地址ADR以及指令CMD传输给控制电路190。I/O电路160在控制电路190与外部器件之间收发各种控制信号CNT。
电压生成电路170使用从外部器件所提供的电源电压，生成用于存储单元阵列100的各种动作的电压。例如，在写入动作时，电压生成电路170将为了写入动作所生成的各种电压输出到写入电路140。在读取动作时，电压生成电路170将用于读取动作所生成的各种电压输出到读取电路150。
控制电路(也被称为状态机、定序器或者内部控制器)190基于控制信号CNT、地址ADR以及指令CMD，控制存储器件500内的各电路的动作。
例如，指令CMD是表示存储器件500应该执行的动作的信号。例如，地址ADR是表示存储单元阵列100内的动作对象的1个以上的存储单元(以下，称为选择单元)的坐标的信号。地址ADR包含选择单元的行地址以及列地址。例如，控制信号CNT是用于控制外部器件与存储器件500之间的动作定时(timing)以及存储器件500的内部的动作定时的信号。
控制电路190例如具有指令解码器、地址解码器以及锁存电路等。
＜存储单元阵列＞
图2是表示存储器件的存储单元阵列的构成的一例的等效电路图。
如图2所示，在存储器件500的存储单元阵列100内，多条字线WL沿Y方向排列。各字线WL沿X方向延伸。在存储单元阵列100内，多条位线BL沿X方向排列。各位线BL沿Y方向延伸。
存储单元MC配置于位线BL与字线WL的交叉位置。存储单元MC的一端连接于位线BL，存储单元MC的另一端连接于字线WL。
沿X方向排列的多个存储单元MC共同连接于一条字线WL。沿Y方向排列的多个存储单元MC共同连接于一条位线BL。
例如，在本实施方式的存储器件是相变存储器的情况下，一个存储单元MC包括一个相变元件(可变电阻元件)1以及一个开关(switching)元件2。
在相变存储器中，相变元件1作为存储单元MC的存储元件而发挥功能。在相变元件1中，根据被供给的写入脉冲，相变元件1内的层的状态(相)在结晶态(晶态)和非晶态之间可逆地变化。在相变元件1中，根据层的结晶态/非晶态，层的导电性(电阻值或者阻抗值)改变。相变元件1作为通过层能够取的多个相(状态)与数据的关联来存储1比特以上的数据的存储元件而被使用。
开关元件2切换存储单元MC的通断(选择/非选择)。
开关元件2在有大于等于开关元件2的阈值电压的电压施加于存储单元MC的情况下，设定为导通(ON)状态(低阻状态)。开关元件2在有低于开关元件2的阈值电压的电压施加于存储单元的情况下，设定为截止(OFF)状态(高阻状态、非导通状态)。
导通状态的开关元件2能够使存储单元MC内流通电流。导通状态的开关元件2根据位线与字线之间的电位差，将从位线侧向字线侧流通的电流、或者从字线侧向位线侧流通的电流供给到相变元件1。开关元件2是能够使电流双向流通于相变元件1的元件。例如，开关元件2作为双向二极管而发挥功能。
图3是表示本实施方式的相变存储器中的存储单元阵列的构造例的鸟瞰图。
如图3所示，存储单元阵列100包括多条布线51、多个存储单元MC以及多条布线55。
布线51沿X方向延伸。多条布线51沿Y方向排列。
布线55沿Y方向延伸。多条布线55沿X方向排列。布线55设置在Z方向上的布线51的上方。
此外，X方向是与层间膜9的表面平行的方向。Y方向是与层间膜9的表面平行的方向，并且是与X方向交叉(例如，正交)的方向。Z方向是与层间膜9的表面(X-Y平面)垂直的方向。
布线51和布线55中的一方为字线，另一方为位线。在图3的例子中，布线51为字线WL，布线55为位线BL。
多个存储单元MC二维地排列于存储单元阵列100的X-Y平面内。
存储单元MC设置在布线51与布线55之间。存储单元MC层叠在布线51上。布线55层叠在存储单元MC上。
例如，存储单元MC具有四棱柱的构造。相变元件1以及开关元件2具有四边形的截面形状。存储单元MC也可以具有圆柱的构造。在圆柱状的存储单元MC中，相变元件1以及开关元件2具有圆形的截面形状。
存储单元阵列100的构造不限定于图3的例子。
例如也可以为，在存储单元阵列100中，多个存储单元MC沿Z方向配置。在该情况下，沿Z方向相邻的存储单元MC共享布线55(或者布线51)。例如，在沿Z方向相邻的存储单元MC中，Z方向上的相变元件1以及开关元件2的排列(配置顺序)优选地设定为以共享的布线55为中心而成为镜像关系。
图4表示了本实施方式的相变存储器中的存储单元阵列的剖面构造。图4表示了沿X方向的存储单元阵列的剖面(X-Z平面)。
如图4所示，存储单元MC是包括相变元件1和开关元件2的层叠体。相变元件1在Z方向上设置在开关元件2上。
开关元件2是具有两个端子的可变电阻元件。开关元件2包括两个电极(端子)21、23以及开关层(阻变层)22。在开关元件2中，电极21、开关层22以及电极23沿Z方向而配置。电极21设置在布线(在此为字线)51的上表面上。开关层22设置在电极21的上表面上。电极23设置在开关层22的上表面上。如此，开关层22在Z方向上设置在两个电极21、23之间。例如，开关层22的材料是过渡金属氧化物或者硫族化合物等。
相变元件1具有两个端子。相变元件1例如包括两个电极(端子)11、13以及相变层(化合物层)12。在相变元件1中，电极11、相变层12以及电极13沿Z方向而配置。电极11设置在电极23的上表面上。相变层12设置在电极11的上表面上。电极13设置在相变层12的上表面上。布线(在此为位线)55设置在电极13的上表面上。如此，相变层12在Z方向上设置在两个电极11、13之间。例如，相变层12的材料为硫族化合物(例如，GeSbTe)。
此外，在存储单元中，开关元件2的电极23的材料也可以与相变元件1的电极(导电层)11的材料相同。在该情况下，也可以为在开关元件2以及相变元件1中共享元件1、2之间的一个电极。
相变元件1的相变层12的状态根据对于相变层12的热(例如，焦耳热)的施加而变化。在相变层12的状态(相)为非晶态的情况下，相变元件1的电阻状态变为高阻状态。在相变层12的状态为结晶态的情况下，相变元件1的电阻状态变为低阻状态。
例如，将相变元件1的相变层12为结晶态的状态称为置位(set)状态。将相变元件1的相变层12为非晶态的状态称为复位(reset)状态。
将使相变元件1的状态从复位状态变为置位状态的写入动作称为置位动作。将使相变元件1的状态从置位状态变为复位状态的写入动作称为复位动作。
例如，复位动作中使用的写入电压(以下，称为复位电压)的脉冲形状与置位动作中使用的写入电压(以下，称为置位电压)的脉冲形状不同。复位电压的电压值比置位电压的电压值高。置位电压的脉宽比复位电压的脉宽长。
如此，相变层12的状态通过从由于复位电压的施加而产生对于相变层12的较高的温度起骤冷，成为非晶态(复位状态)。相变层12的状态通过从由于置位电压的施加而产生较低的温度起缓慢冷却，成为结晶态。
＜写入电路＞
图5是本实施方式的相变存储器中的写入电路的构成例的示意图。
如图5所示，在本实施方式的相变存储器500中，写入电路140包括3个以上的电源域(也称为电压域)DOM1、DOM2和DOM3。电源域是具有某个电压值的范围的可独立控制的电路区域(或者1个以上的元件/电路)。
在第1电源域DOM1内，向域DOM1内的1个以上的电路/元件供给从基准电压(例如，接地电压)“VGND”到正电压“VA”的范围的电压。
例如，属于第1电源域DOM1的电路(以下，也称为正电压电路或者正电压输出电路)700能够输出正电压或者接地电压。
第1电源域DOM1的电压用于对于字线WL和位线BL中的一方(例如，字线)的电压的供给。
第2电源域DOM2独立于第1电源域DOM1。
在第2电源域DOM2内，向域DOM2内的1个以上的电路/元件供给从负电压“-VA”到基准电压“VGND”的范围的电压。
例如，属于第2电源域DOM2的电路(以下，也称为负电压电路或者负电压输出电路)710能够输出负电压或者接地电压。
第2电源域DOM2的电压用于对于字线WL和位线BL中的另一方(例如，位线)的电压的供给。
例如，第2电源域DOM2中所使用的上限的电压“VGND”与下限的电压“-VA”的电位差的绝对值、和第1电源域DOM1中所使用的上限的电压“+VA”与下限的电压“VGND”的电位差的绝对值相同。
在第3电源域DOM3内，向电压域DOM3内的1个以上的电路/元件供给第1电压域DOM1与第2电压域DOM2的中间的范围的电压。
例如，在第3电压域DOM3内，向域内的1个以上的电路/元件供给从负电压“-VB”到正电压“+VB”的范围的电压。VB的电压值的绝对值比VA的电压值的绝对值小。例如，电压VB的绝对值大致与VA/2的绝对值相等。
例如，第3电源域DOM3中所使用的上限的电压(电压值)“+VB”与下限的电压“-VB”的电位差的绝对值、和第1电源域DOM1中所使用的上限的电压“+VA”与下限的电压“VGND”的电位差的绝对值相同。
例如，属于第3电源域DOM3的电路750能够输出负电压、正电压或者接地电压。
第3电源域DOM3的电压共通地用于对于字线WL和位线BL的电压的供给。
例如，与字线WL的控制有关的电路700设置在第1电压域DOM1内。例如，在本实施方式中，电路700是字线激活电路。字线激活电路700将与选择地址对应的字线(以下，称为选择字线)激活。字线激活电路700在激活选择字线时，对选择字线供给电压(以下，称为字线激活电压)。字线激活电路700能够在激活选择字线时控制对于字线的电压的供给的开始及停止。
例如，与位线BL的控制有关的电路710设置在第2电压域DOM2内。在本实施方式中，电路710被称为位线激活电路。位线激活电路710将与选择地址对应的位线(以下，称为选择位线)激活。位线激活电路710在激活选择位线时，对选择位线供给电压(以下，也称为位线激活电压)。位线激活电路710能够在激活选择位线时控制对于位线的电压的供给的开始及停止。
例如，与字线WL和位线BL双方的控制有关的电路750设置在第3电压域DOM3内。在本实施方式中，电路750被称为预充电(precharge)电路。预充电电路750对字线和位线供给去活(去激活、减活)电压。预充电电路750能够在字线和位线的去活时控制对于字线和位线的去活电压的供给的开始及停止。
如此，本实施方式的存储器件(例如，相变存储器)除了用于字线WL的控制的电源域DOM1以及用于位线BL的控制的电源域DOM2之外，还包括共通地用于字线WL和位线BL的控制的电源域DOM3。上述3个电源域DOM1、DOM2、DOM3具有互不相同的电压的范围。各电源域DOM1、DOM2、DOM3内的电路700、710、750用互不相同的范围的电压来动作。电路700、710、750将不同的电压供给到字线WL以及/或者位线BL。
此外，有时也将字线激活电路700视为行控制电路110内的构成要素。有时也将位线激活电路710视为列控制电路120内的构成要素。有时也将预充电电路750视为行控制电路110以及/或者列控制电路120内的构成要素。
(b)实施例
参照图6以及图7，对本实施方式的相变存储器的实施例进行说明。
＜构成例＞
图6是表示本实施方式的相变存储器中的写入电路的实施例的一例的电路图。
在本实施方式的相变存储器中，写入电路140包括信号输入电路770、字线激活电路700、位线激活电路710和预充电电路750。
信号输入电路(接口电路)770例如包括变换器(inverter)771。
变换器771的输入端子与控制电路190连接。变换器771的输出端子分别与字线激活电路700、位线激活电路710以及预充电电路750连接。
例如，变换器771的输出端子经由延迟电路781与字线激活电路700连接。变换器771的输出端子经由延迟电路782以及变换器783与位线激活电路710连接。
例如，变换器771设置在从接地电压“VGND”到正电压“Vx”的范围的电源域DOM4内。例如，“Vx”为+2V(+1V到+3V的范围内的电压)。
“VGND”为0V。
延迟电路781的输入端子与变换器771的输出端子连接。延迟电路781的输出端子与字线激活电路700连接。延迟电路781例如具有时间常数τ1。
延迟电路782的输入端子与变换器771的输出端子连接。延迟电路782的输出端子与变换器783的输入端子连接。变换器783的输出端子与位线激活电路710连接。延迟电路782例如具有时间常数τ2。
变换器783为了进行信号的传播定时的调整以及/或者信号的极性的调整而设置在延迟电路782与位线激活电路710之间。
例如，延迟电路781、782以及变换器783使用电源域DOM4的电压(+Vx，VGND)来动作。
此外，时间常数τ1、τ2以及变换器783的有无分别设定为，使得从信号ACT的向“H”电平(level)(高电平)的转变定时到晶体管703导通为止的延迟量、以及从信号ACT的转变定时到晶体管713导通为止的延迟量一致。
字线激活电路(正电压电路)700在写入动作时控制字线WL的激活。字线激活电路700在写入动作时将某个电压值的电压供给到字线WL。
字线激活电路700包括电平转换器(LS：Level Shifter)701、变换器702A、702B以及P型场效应晶体管(电压供给元件)703。
电平转换器701的输入端子经由延迟电路781连接于变换器771的输出端子。电平转换器701的输出端子与变换器702A的输入端子连接。
电平转换器701将电源域DOM4中所使用的电压转换为电源域DOM1中所使用的电压。电平转换器701将被输入的信号(来自电源域DOM4的信号)的信号电平的电压值转换为与电平转换器701的输出信号(电源域DOM1中所使用的信号)的信号电平的电压值对应的值。
变换器702A的输出端子与变换器702B的输入端子连接。变换器702B的输出端子与场效应晶体管(以下，记作晶体管)703的栅连接。
变换器702A、702B为了进行信号的传播定时的调整、电路/元件间(信号路径上)的逻辑级数的调整、以及/或者信号的极性的调整而设置在电平转换器701与晶体管703之间。因此，变换器702A、702B的数量既可以为1个以下，也可以为3个以上。如变换器702A、702B那样为了进行定时的调整、逻辑级数的调整、信号的极性的调整等而设置在信号路径上(两个构成要素间)的元件/电路被称为调整电路。
P型晶体管703的电流路径的一端与电源端子791连接。晶体管703的电流路径的另一端与全局字线GWL连接。
正的电源电压“VA”被供给到电源端子791。
字线激活电路(正电压电路)700是设置在第1电源域DOM1内的电路。第1电源域DOM1使用从接地电压“VGND”到正的电源电压“VA”的范围的电压。例如，“VA”为+6V左右(+5V到+7V的范围的电压)，“VGND”为0V。
位线激活电路(负电压电路)710在写入动作时控制位线BL的激活。位线激活电路710在写入动作时将某个电压值的电压供给到位线BL。
位线激活电路710包括电平转换器711、变换器712A、712B以及N型晶体管(电压供给元件)713。
电平转换器711的输入端子与变换器783的输出端子连接。电平转换器711的输出端子与变换器712A的输入端子连接。
电平转换器711将电源域DOM4中所使用的电压转换为电源域DOM2中所使用的电压。电平转换器711将被输入的信号(来自电源域DOM4的信号)的信号电平的电压值转换为与电平转换器711的输出信号(电源域DOM2中所使用的信号)的信号电平的电压值对应的值。
变换器712A的输出端子与变换器712B的输入端子连接。变换器712B的输出端子与晶体管713的栅连接。
变换器712A、712B为了进行信号的传播定时的调整以及/或者信号的放大而设置在电平转换器711与晶体管713之间。因此，变换器712A、712B的数量既可以为1个以下，也可以为3个以上。但是，变换器712A、712B的数量(级数)优选为与变换器702A、702B的数量相同。
晶体管713的电流路径的一端与电源端子792连接。晶体管713的电流路径的另一端与全局位线GBL连接。
负的电源电压“-VA”被供给到电源端子792。
位线激活电路710是设置在第2电压域DOM2内的电路。
第2电源域DOM2使用从负的电源电压“-VA”到接地电压“VGND”的范围的电压。例如，“-VA”为-6V左右(-5V到-7V的范围的电压)。“-VA”的电压值的绝对值优选为与“+VA”的电压值的绝对值相同。
此外，正电压(+VA)以及负电压(-VA)的电压值能够根据写入动作中使用的电压以及/或者相变元件的构成而适当变更。
预充电电路750在写入动作结束时对字线WL以及位线BL进行预充电。
预充电电路750包括电平转换器751、变换器752、753、传输门754以及晶体管(电压供给元件)755、756。
电平转换器751的输入端子与变换器771的输出端子连接。电平转换器751的输出端子与变换器752的输入端子连接。
电平转换器751将电源域DOM4中所使用的电压转换为电源域DOM3中所使用的电压。电平转换器751将被输入的信号(来自电源域DOM4的信号)的信号电平的电压值转换为与电平转换器751的输出信号(电源域DOM3中所使用的信号)的信号电平的电压值对应的值。
变换器752的输出端子与变换器753的输入端子以及传输门754的一方的端子连接。
变换器753的输出端子与N型晶体管755的栅连接。晶体管755的电流路径的一端与电源端子793连接。晶体管755的电流路径的另一端与全局字线GWL连接。
传输门754的另一方的端子与P型晶体管756的栅连接。此外，传输门754由源端子及漏端子相互连接的P型晶体管和N型晶体管构成。传输门754对栅电压施加预定的恒电位以使得P型晶体管和N型晶体管双方常态导通。
晶体管756的电流路径的一端与电源端子794连接。晶体管756的电流路径的另一端与全局位线GBL连接。
具有某个电压值的电压(以下，称为预充电电压)“VUX”被供给到电源端子793。VUX的电压值例如为0V。
具有某个电压值的电压(以下，称为预充电电压)“VUB”被供给到电源端子794。VUB的电压值例如为0V。
此外，预充电电压(去活电压)VUX、VUB的电压值不限定于0V，可以根据写入动作中使用的电压以及/或者写入电路的电路构成而适当变更。另外，也存在对于位线BL的预充电电压VUB的电压值与对于字线WL的预充电电压VUX的电压值不同的情况。
全局字线GWL连接在字线激活电路700与字线选择电路(例如，多路选择器)111之间。
全局位线GBL连接在位线激活电路710与位线选择电路(例如，多路选择器)121之间。
此外也可以为，字线驱动器连接在字线激活电路700与字线选择电路111之间。也可以为，位线驱动器连接在位线激活电路710与位线选择电路121之间。
通过多路选择器111、121，字线激活电路700以及位线激活电路710与选择单元MC电连接。字线电压经由多路选择器111从字线激活电路700供给到字线WL。位线电压经由多路选择器121从位线激活电路710供给到选择位线。
由此，选择字线WL与选择位线BL之间的电位差作为写入电压而施加于选择单元。根据与要写入的数据相应的脉冲形状的写入电压，选择单元MC内的相变元件的相变层12的相发生变化。
其结果，数据被写入到选择单元内。
(动作例)
参照图7，对本实施方式的相变存储器的动作例进行说明。
图7是用于说明本实施方式的相变存储器的动作例的时间图。在此，也适当使用图1至图6来说明本实施方式的相变存储器的动作例。
＜时刻t0＞
例如，图1的处理器900将写入指令CMD、表示选择单元的地址ADR、要写入存储单元阵列100内的数据(以下，称为写入数据)、以及控制信号CNT传输给本实施方式的相变存储器500。
在相变存储器500中，I/O电路160接收指令CMD、地址ADR、控制信号CNT以及写入数据DT。
I/O电路160将指令CMD、地址ADR以及控制信号CNT传输给控制电路190。I/O电路160将写入数据DT传输给写入电路140。
控制电路190分别将指令CMD以及地址ADR进行解码。控制电路190将地址ADR的解码结果传输给行控制电路110以及列控制电路120。控制电路190将指令CMD的解码结果传输给写入电路140。控制电路190基于控制信号CNT，控制相变存储器500内的各电路的动作定时。
在信号ACT的信号电平为“L(Low)”(低)电平的期间内，变换器771输出“H(High)”(高)电平的信号xACT。
在预充电电路750中，电平转换器751将与信号xACT的信号电平对应的电压值转换为电源域DOM3中所使用的电压值。在电源域DOM3的预充电电路750中，“H”电平的信号xACT的电压值从+2V转换为+3V。
“H”电平的信号xACT从电平转换器751供给到变换器752。传输门754根据控制信号SW而设定为导通状态。
变换器752将“L”电平的信号(信号xACT的反转信号)供给到变换器753以及传输门754。在电源域DOM3中，“L”电平的信号具有-3V的电压值。
变换器753将“H”电平的信号供给到N型晶体管755。晶体管755被设定为导通状态。
常态导通状态的传输门754将“L”电平的信号供给到P型晶体管756。晶体管756被设定为导通状态。
导通状态的晶体管755将0V的电压供给到全局字线GWL。由此，0V的电压经由全局字线GWL以及多路选择器111而供给到选择字线WL。
与此同时，导通状态的晶体管756将0V的电压供给到全局位线GBL。0V的电压经由全局位线GBL以及多路选择器121而供给到选择位线BL。
如此，选择字线WL以及选择位线BL被0V的电压预充电。
此外，在控制信号ACT为“L”电平的期间内，字线激活电路700以及位线激活电路710被设定为截止状态。因此，字线激活电路700以及位线激活电路710不向全局字线GWL以及全局位线GBL供给电压。
＜时刻t1＞
在时刻t1，控制电路190基于指令CMD的解码结果以及控制信号CNT，将信号ACT的信号电平从“L”电平变为“H”电平。由此，“H”电平的信号ACT被传输到写入电路140。
写入电路140接收“H”电平的信号ACT。例如，写入电路140对选择单元执行复位动作。
“H”电平的信号ACT被输入到写入电路140的信号输入电路770。在信号输入电路770中，变换器771接收“H”电平的信号ACT。变换器771输出“L”电平的信号xACT。
“L”电平的信号xACT被供给到预充电电路750。
在预充电电路750中，电平转换器751将信号xACT的电压值转换为电源域DOM3中所使用的电压值。在电源域DOM3的预充电电路750中，“L”电平的信号xACT的电压值从0V转换为-3V。
变换器752将“H”电平的信号供给到变换器753以及传输门754。
变换器753将“L”电平的信号供给到N型晶体管755的栅。由此，晶体管755被设定为截止状态。截止状态的晶体管755将全局字线GWL从电源端子793电分隔。
常态导通状态的传输门754将“H”电平的信号供给到P型晶体管756的栅。由此，晶体管756被设定为截止状态。截止状态的晶体管756将全局位线GBL从电源端子794电分隔。
由此，对于选择字线WL以及选择位线BL的预充电停止。
＜时刻t2＞
字线激活电路700以及位线激活电路710与基于“L”电平的信号xACT的预充电电路750的动作并行地动作。
信号xACT经由延迟电路781传输到字线激活电路700。信号xACT经由延迟电路782以及变换器783传输到位线激活电路710。
因此，在时刻t2，“L”电平的信号xACT根据延迟电路781、782的延迟量而在比预充电电路750中的信号的接收定时晚的定时，被供给到字线激活电路700以及位线激活电路710。
在与时间常数τ1相应的定时，“L”电平的信号从延迟电路781传输到字线激活电路700。在与时间常数τ2以及变换器783的动作相应的定时，“H”电平的信号从变换器783传输到位线激活电路710。
此外，在本实施方式中，延迟电路781与字线激活电路700之间的延迟量被设定为和延迟电路781与位线激活电路710之间的延迟量相同的大小(时间常数τ)。因此，字线激活电路700接收“L”电平的信号的定时和位线激活电路710接收“L”电平的信号的定时实质上相同。
在字线激活电路700中，“L”电平的信号的信号电平由电平转换器701转换为与电源域DOM1中所使用的电压对应的值。
例如，电平转换器701将与0V的电压值对应的“L”电平的信号dACT1供给到变换器702A。变换器702A将与+6V的电压值对应的“H”电平的信号供给到变换器702B。
变换器702B将0V的“L”电平的信号供给到P型晶体管703的栅。晶体管703的源被供给+6V的电压。因此，晶体管703根据“L”电平的信号而设定为导通状态。
由此，导通状态的晶体管703将+6V的电压供给到全局字线GWL。
在位线激活电路710中，“H”电平的信号的信号电平被转换为与电源域DOM2中所使用的电压对应的值。
例如，电平转换器711将与0V的电压值对应的“H”电平的信号供给到变换器712A。变换器712A将与-6V的电压值对应的“L”电平的信号供给到变换器712B。
变换器712B将0V的“H”电平的信号供给到N型晶体管713的栅。晶体管713的源被供给-6V的电压。因此，晶体管713被设定为导通状态。
由此，导通状态的晶体管713将-6V的电压供给到全局位线GBL。
在晶体管703以及晶体管713被设定为导通状态时，例如预充电电路750从全局字线GWL以及全局位线GBL电分隔。来自预充电电路750的电压的供给停止。
因此，字线激活电路700的输出电压(+6V)经由全局字线GWL以及多路选择器111供给到选择字线WL。位线激活电路710的输出电压(-6V)经由全局位线GBL以及多路选择器121供给到选择位线BL。
因此，选择字线WL与选择位线BL之间的电位差为+12V。如此，写入电压被施加到选择单元。
在本实施方式中，在从预充电状态向施加写入电压状态的布线GWL、GBL的电位的变化中，通过来自独立的电源域DOM3的0V的预充电电压的供给，全局字线(字线)的电位的偏移量(电位的位移量的绝对值)与全局位线(位线)的电位的偏移量实质上相同。
＜时刻t3＞
在时刻t3，控制电路190将控制信号ACT的信号电平从“H”电平变为“L”电平。
“H”电平的信号xACT被供给到预充电电路750。由此，在预充电电路750中，晶体管755、756被设定为导通状态。电压从预充电电路750向全局字线GWL传输，并且，电压从预充电电路750向全局位线GBL传输。
在此，由于预充电电压为0V，因此尽管产生了从预充电电路750向全局字线GWL/全局位线GBL的电压传输，选择字线WL的电位以及选择位线BL的电位也几乎不变。
如上所述，延迟电路的时间常数(延迟量)包含于从变换器771到字线激活电路700的信号路径。因此，在预充电电路750根据信号xACT而电连接于全局字线GWL的定时，“L”电平的信号被供给到字线激活电路700。
因此，字线激活电路700继续对全局字线GWL以及字线WL供给+6V的电压。
同样地，在预充电电路750根据“H”电平的信号xACT而电连接于全局位线GBL的定时，“H”电平的信号dACT2由于信号的延迟而供给到位线激活电路710。
因此，在信号ACT刚从“H”电平转变为“L”电平后的定时，位线激活电路710继续对全局位线GBL以及位线BL供给-6V的电压。
如此，在控制信号ACT的信号电平刚被设定为“L”电平后的定时，继续向选择单元供给12V的写入电压(例如，复位电压)。
＜时刻t4＞
在时刻t4，供给到电路700的信号的信号电平在与延迟电路的时间常数(延迟量)τ相应的定时，从“L”电平变为“H”电平。
在字线激活电路700中，晶体管703根据“H”电平的信号而设定为截止状态。由此，从字线激活电路700向字线WL的电压的供给断开。
在位线激活电路710中，晶体管713根据“L”电平的信号而设定为截止状态。由此，从位线激活电路710向位线BL的电压的供给断开。
其结果，对于选择单元的写入电压的供给停止。
如上，本实施方式的相变存储器的写入动作(例如，复位动作)完成。
在本实施方式的相变存储器中，复位动作以及置位动作仅有写入电压的电压值以及脉宽不同，复位动作以及置位动作的实质性的动作相同。
因此，在本实施方式中，省略置位动作的说明。例如，在控制信号ACT被设定为“H”电平的期间，在置位动作和复位动作中，字线激活电路700的输出电压、位线激活电路710的输出电压不同。
此外，本实施方式的相变存储器的读取动作可以应用公知的读取动作。因此，将本实施方式的相变存储器的读取动作的说明省略。
(c)总结
本实施方式的存储器件(例如，相变存储器)包括属于第1电源域DOM1的电路700和属于第2电源域DOM2的电路710。电路700进行字线的控制(例如，对于字线的电压供给)。电路710进行位线的控制(例如，对于位线的电压供给)。
本实施方式的存储器件包括属于第3电源域DOM3的电路750。电路750进行字线/位线的去活(例如，复位电压/置位电压的施加前的预充电)。
在本实施方式中，第3电源域DOM3独立于第1电源域DOM1以及第2电源域DOM2。
由此，本实施方式的存储器件能够对于承担字线的激活/去活、位线的激活/去活的信号路径，减少由插入到各个路径的电平转换器中的电压的转换方向(电压的极性)的不同、各电平转换器中的偏移量的不同、信号路径的不同等引起的对于字线以及位线的电压供给的定时的偏差等。
因此，本实施方式的存储器件能够比较容易地使对于字线以及位线的电压供给的定时一致。
根据本实施方式的存储器件，即使位线的去活的定时偏离于字线的去活的定时，也能够避免由字线和位线中的电位的下冲/过冲引起而在连接于字线和位线的电路(例如，多路选择器)内的PN结处产生意外的正向偏置。本实施方式的存储器件能够减少对于连接于字线和位线的电路的基于其他方法的正向偏置对策。其结果，本实施方式的存储器件能够使连接于字线和位线的电路比较精简，能够抑制电路的面积的增大。
如上，本实施方式的存储器件能够提高动作的可靠性。
因此，本实施方式的存储器件能够改善存储器件的特性。
(2)第2实施方式
参照图8，对第2实施方式的存储器件进行说明。
图8是表示本实施方式的存储器件(例如，相变存储器)的构成例的电路图。
如图8所示，本实施方式的存储器件500还在信号输入电路770与电路700、710、750之间包括用于电压的偏移量的缓冲的电路(以下，称为核心共通电路)760。
核心共通电路760设置在第5电源域DOM5内。电源域DOM5独立于其他的电源域DOM1、DOM2、DOM3。
核心共通电路760包括电平转换器761以及变换器762A、762B。
电平转换器761的输入端子与变换器771的输出端子连接。电平转换器761的输出端子与变换器762A的输入端子连接。变换器762A的输出端子与变换器762B的输入端子连接。变换器762B的输出端子与字线激活电路700、位线激活电路710以及预充电电路750连接。
电平转换器761将与所输入的信号对应的电压值转换为所输出的信号使用的电压值的电平。
变换器762A、762B为了进行信号的放大、动作定时的调整以及/或者电路间的元件的级数的调整等而设置。
例如，在核心共通电路760的电压域DOM5中，使用+2V到-2V的范围的电压。
例如，变换器771设置在接口/周边电路(信号输入电路)770内。
在接口/周边电路770的电压域DOM4中，使用+2V到0V的范围的电压。
字线激活电路(核心正电压电路)700包括电平转换器701、变换器702A、702B以及晶体管703等。
电平转换器701的输入端子与核心共通电路760内的变换器762B的输出端子连接。电平转换器701的输出端子与变换器702A的输入端子连接。变换器702A的输出端子与变换器702B的输入端子连接。
P型晶体管703的栅与变换器702B的输出端子连接。
晶体管703的电流路径的一端与电源端子791连接。晶体管703的电流路径的另一端与节点ND1连接。
某个电压值(例如，+6V)的电源电压“+VA”供给到电源端子791。
例如，在字线激活电路700的电压域DOM1中，使用+6V到0V的范围的电压。
例如，电平转换器701将来自核心共通电路760的+2V的信号电平转换为+6V的信号电平。电平转换器701将来自核心共通电路760的-2V的信号电平转换为0V的信号电平。
位线激活电路(核心负电压电路)710包括电平转换器711、变换器712A、传输门715以及N型晶体管713。
电平转换器711的输入端子与核心共通电路760内的变换器762B的输出端子连接。
电平转换器711的输出端子与变换器712A的输入端子连接。变换器712A的输出端子与传输门715的一方的端子连接。
晶体管713的栅与传输门715的另一方的端子连接。
晶体管713的电流路径的一端与电源端子792连接。晶体管713的电流路径的另一端与节点ND2连接。
负的电源电压“-VA”供给到电源端子792。负的电源电压“-VA”的电压值例如为-6V左右。
例如，在位线激活电路710的电压域DOM2中，使用0V到-6V的范围的电压。
例如，电平转换器711将来自核心共通电路760的+2V的信号电平转换为0V的信号电平。电平转换器701将来自核心共通电路760的-2V的信号电平转换为-6V的信号电平。
预充电电路750包括电平转换器751、变换器752、753、传输门754以及晶体管755、756。
电平转换器751的输入端子与核心共通电路760的变换器762B的输出端子连接。电平转换器751的输出端子与变换器752的输入端子连接。
变换器752的输出端子连接于变换器753的输入端子。N型晶体管755的栅与变换器753的输出端子连接。
晶体管755的电流路径的一端与电源端子793连接。晶体管755的电流路径的另一端与节点ND1连接。
变换器752的输出端子与传输门754的一方的端子连接。
P型晶体管756的栅与传输门754的另一方的端子连接。晶体管756的电流路径的一端与电源端子794连接。晶体管756的电流路径的另一端与节点ND2连接。
某个电压值(例如，0V)的电压VUX供给到电源端子793。某个电压值(例如，0V)的电压VUB供给到电源端子794。
例如，电平转换器751将来自核心共通电路760的+2V的信号电平转换为+3V的信号电平。电平转换器751将来自核心共通电路760的-2V的信号电平转换为-3V的信号电平。
节点ND1与全局字线GWL连接。节点ND2与全局位线GBL连接。
字线激活电路700将正电压“+VA”供给到全局字线GWL。正电压“+VA”经由多路选择器111供给到选择字线WL。
位线激活电路710将负电压“-VA”供给到全局位线GBL。负电压“-VA”经由多路选择器121供给到选择位线BL。
预充电电路750将电压“VUX”供给到全局字线GWL。电压“VUX”经由多路选择器111供给到选择字线WL。“VUX”的电压值例如为0V(接地电压)。
预充电电路750将电压“VUB”供给到全局位线GBL。电压“VUB”经由多路选择器121供给到选择位线BL。“VUB”的电压值例如为0V(接地电压)。
由此，在本实施方式中，全局字线GWL的电位在0V到+6V的范围内变化，全局位线GBL的电位在-6V到0V的范围内变化。
在本实施方式中，在控制信号ACT为“L”电平的情况下，预充电电路750向全局字线GWL以及全局位线GBL各自供给0V的预充电电压VUX、VUB。另一方面，字线激活电路700从全局字线GWL电分隔，位线激活电路710从全局位线GBL电分隔。
在控制信号ACT为“H”电平的情况下，预充电电路750从全局字线GWL以及全局位线GBL电分隔。另一方面，字线激活电路700将+6V的电压供给到全局字线GWL，位线激活电路710将-6V的电压供给到全局位线GBL。
在本实施方式中，相变存储器的动作与上述使用图7说明的例子实质上相同。因此，在本实施方式中，省略相变存储器的动作例的说明。
在本实施方式的相变存储器中，与第1实施方式同样地，在预充电电路使用0V的电压对字线WL以及位线BL进行预充电后，字线激活电路将正电压供给到字线，位线激活电路将负电压供给到位线。
在本实施方式的相变存储器中，核心共通电路760由使用了前级的电路(在此为接口/周边电路)的电源域的电压范围、与后级的电路(在此为字线激活电路、位线激活电路以及预充电电路)的电源域的电压范围之间的电压的电压域来动作。
由此，根据本实施方式的相变存储器，关于从信号的输入侧的前级的电路的电源域中所使用的电压向后级的多个电路的电源域中所使用的电压的转换，后级的多个电路中的电压的转换速度的差异缩小。
本实施方式的相变存储器能够进一步减小与字线的控制(例如，激活以及/或者电压的供给)有关的电路的动作定时和与位线的控制(例如，激活以及/或者电压的供给)有关的动作定时的偏差。
因此，本实施方式的存储器件能够改善存储器件的特性。
(3)第3实施方式
参照图9，对第3实施方式的存储器件进行说明。
图9是用于说明第3实施方式的存储器件(例如，相变存储器)的示意图。
如图9所示，在本实施方式中，第1以及第2实施方式中的电源域DOM3被分隔为电源域DOM3A和电源域DOM3B，在去活(预充电)时，向存储单元MC供给电压的电路也可以设置在互不相同的电源域。
在第1电源域DOM1内设置有字线激活电路700。
字线激活电路700包括用于进行电压供给的元件(以下，称为电压供给元件)703和控制电路709。
电压供给元件703向所选择出的字线WL供给用于激活字线(存储单元)的电压。
电压供给元件703例如为P型晶体管。晶体管703的电流路径的一端与全局字线(布线)GWL连接。晶体管703的电流路径的另一端连接于第1电源端子791。晶体管703的栅连接于控制电路709。晶体管703的阈值电压为“VthA”左右。
例如，对第1电源端子791施加电压VA。电压VA例如是正电压。
控制电路709控制电压供给元件(晶体管)703的导通/截止、动作定时、以及导通状态/截止状态的期间。例如，控制电路709将字线激活电路700的前级电路的电压的电平转换为字线激活电路700中所使用的电压的电平。
例如，控制电路709包括电平转换器、变换器、延迟电路以及传输门等。
在电压域DOM1中，被供给电压VX1到电压VZ1的范围的电压。电压VX1具有“VA”以上的电压值。电压VZ1具有低于“VA-VY1”的电压值。电压VY1(绝对值)具有电压供给元件703的阈值电压(绝对值)以上的电压值。
在第2电源域DOM2内设置有位线激活电路710。
位线激活电路710包括电压供给元件713和控制电路719。
电压供给元件713向所选择出的位线BL供给用于激活位线的电压。
电压供给元件713例如为N型晶体管。晶体管713的电流路径的一端与全局位线GBL连接。晶体管713的电流路径的另一端与第2电源端子792连接。晶体管713的栅连接于控制电路719。晶体管703的阈值电压为“VthB”左右。
例如，对第2电源端子792施加电压VD。电压VD例如为负电压。
控制电路719控制晶体管713的导通/截止、动作定时、和导通状态/截止状态的期间。
例如，控制电路719将位线激活电路710的前级电路的电压的电平转换为位线激活电路710中所使用的电压的电平。
例如，控制电路719包括电平转换器、变换器、延迟电路以及传输门等。
在电压域DOM2中，被供给电压VX2到电压VZ2的范围的电压。电压VX2具有“VD”以下的电压值。电压VZ2具有高于“VD+VY2”的电压值。电压VY2(绝对值)具有电压供给元件713的阈值电压(绝对值)以上的电压值。
在第3电源域DOM3A内设置有字线去活电路(字线预充电电路)750A。
字线去活电路750A包括电压供给元件755和控制电路759A。
电压供给元件755向字线WL供给用于字线(存储单元)的去活的电压。
电压供给元件755例如为N型晶体管。晶体管755的电流路径的一端与全局字线GWL连接。晶体管755的电流路径的另一端连接于第3电源端子794A。晶体管755的栅连接于控制电路759A。晶体管755的阈值电压为“VthC”。
例如，对第3电源端子794A施加电压VB。电压VB例如为负电压。
控制电路759A控制电压供给元件(晶体管)755的导通/截止、动作定时、以及导通状态/截止状态的期间。例如，控制电路759A将字线去活电路750A的前级电路的电压的电平转换为字线去活电路750A中所使用的电压的电平。
例如，控制电路759A包括电平转换器、变换器、延迟电路以及传输门等。
在电压域DOM3A中，被供给电压VX3到电压VZ3的范围的电压。电压VX3具有“VB”以上的电压值。电压VZ3具有高于“VB+VY3”的电压值。电压VY3(绝对值)具有电压供给元件755的阈值电压(绝对值)以上的电压值。
在第4电源域DOM3B内设置有位线去活电路(位线预充电电路)750B。
位线去活电路750B包括电压供给元件756和控制电路759B。
电压供给元件756向位线BL供给用于位线BL的去活的电压。
电压供给元件756例如为P型晶体管。晶体管756的电流路径的一端与全局位线GBL连接。晶体管756的电流路径的另一端与第4电源端子794B连接。晶体管756的栅连接于控制电路759B。晶体管756的阈值电压为“VthD”。
例如，对第4电源端子794B施加电压VC。电压VC例如为正电压。
控制电路759B控制电压供给元件(晶体管)756的导通/截止、动作定时、和导通状态/截止状态的期间。
例如，控制电路759B将位线去活电路750B的前级电路的电压的电平转换为位线去活电路750B中所使用的电压的电平。
例如，控制电路759B包括电平转换器、变换器、延迟电路以及传输门等。
在电压域DOM3B中，被供给电压VX4到电压VZ4的范围的电压。电压VX4具有“VC”以上的电压值。电压VZ4具有低于“VC-VY4”的电压值。电压VY4(绝对值)具有电压供给元件756的阈值电压(绝对值)以上的电压值。
即使如本实施方式的存储器件(例如，相变存储器)这样将用于字线和位线的去活的电路设置在不同的电源域，也能够获得与上述的实施方式实质上同样的效果。
(4)其他
在实施方式的存储器件中，存储单元以及存储单元阵列的构成不限定于图2至图4的例子。
例如，在本实施方式的存储器件中，也可以使用具有场效应晶体管的存储单元。场效应晶体管(以下，称为单元晶体管)作为存储单元的开关元件而发挥功能。存储单元与形成位线对的两个位线、和字线连接。单元晶体管的电流路径的一端与第1位线连接，单元晶体管的电流路径的另一端与相变元件(可变电阻元件)的一端连接，相变元件的另一端与第2位线(源线)连接。单元晶体管的栅与字线连接。
本实施方式的存储器件也可以是MRAM(磁存储器)或者ReRAM(阻变存储器)。
在本实施方式中，“连接”这一记述不限于两个构成要素不经由其他要素而直接地连接的情况，也可以根据该构成要素间的关系，适当包含两个构成要素经由其他要素间接地连接的情况。
虽然说明了本发明的几种实施方式，但这些实施方式是作为例子提示的，并非旨在限定发明的范围。这些新的实施方式可以通过其他各种方式来实施，可以在不脱离发明的宗旨的范围内进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围和宗旨中，并且包含在专利权利要求书所记载的发明及其均等的范围内。

Claims (19)

1.一种存储器件，具备：
第1布线；
第2布线；
存储单元，其电连接于所述第1布线与所述第2布线之间，包括存储元件；
第1电路，其设置在从第1电压到大于所述第1电压的第2电压的范围的第1电源域内，控制对于所述第1布线的所述第2电压的供给的开始和停止；
第2电路，其设置在从小于所述第1电压的第3电压到所述第1电压的范围的第2电源域内，控制对于所述第2布线的所述第3电压的供给的开始和停止；以及
第3电路，其设置在从低于所述第1电压的第4电压到高于所述第1电压的第5电压的范围的第3电源域内，控制对于所述第1布线和所述第2布线的第6电压的供给和停止，
所述第4电压比所述第3电压高，所述第5电压比所述第2电压低。
2.根据权利要求1所述的存储器件，
在所述第3电路将所述第6电压分别供给到所述第1布线和所述第2布线后，所述第1电路停止向所述第1布线的所述第2电压的供给，所述第2电路停止向所述第2布线的所述第3电压的供给。
3.根据权利要求1所述的存储器件，
所述第2电压为正电压，所述第3电压为负电压，
所述第2电压与所述第3电压的电压差与对于所述存储单元的写入电压对应。
4.根据权利要求1所述的存储器件，
还具备设置在第4电源域内的第4电路，
所述第1电路包括：
第1电平转换器，其电连接于所述第4电路；
第1调整电路，其电连接于所述第1电平转换器；以及
第1晶体管，其具有电连接于所述第1调整电路的第1栅、电连接于所述第1布线的第1端子、和被供给所述第2电压的第2端子，
所述第2电路包括：
第2电平转换器，其电连接于所述第4电路；
第2调整电路，其电连接于所述第2电平转换器；以及
第2晶体管，其具有电连接于所述第2调整电路的第2栅、电连接于所述第2布线的第3端子、和被供给所述第3电压的第4端子。
5.根据权利要求4所述的存储器件，
所述第3电路包括：
第3电平转换器，其电连接于所述第4电路；
第3调整电路，其电连接于所述第3电平转换器；
第3晶体管，其具有连接于所述第3调整电路的第3栅、电连接于所述第1布线的第5端子、和被供给所述第6电压的第6端子；
第4调整电路，其电连接于所述第3电平转换器；以及
第4晶体管，其具有电连接于所述第4调整电路的第4栅、电连接于所述第2布线的第7端子、和被供给所述第6电压的第8端子。
6.根据权利要求4所述的存储器件，
所述第1调整电路和所述第2调整电路调整所述第1调整电路和所述第2调整电路各自进行传输的信号的极性以及信号的定时。
7.根据权利要求5所述的存储器件，
所述第1调整电路、所述第2调整电路、所述第3调整电路和所述第4调整电路调整所述第1调整电路、所述第2调整电路、所述第3调整电路和所述第4调整电路各自进行传输的信号的极性以及信号的定时。
8.根据权利要求1所述的存储器件，
所述第3电压的电压值的绝对值和所述第2电压的电压值的绝对值相同，所述第1电压与所述第2电压的电位差、所述第1电压与所述第3电压的电位差、和所述第4电压与所述第5电压的电位差相同。
9.根据权利要求1所述的存储器件，
所述存储元件为相变元件。
10.一种存储器件，具备：
第1布线；
第2布线；
存储单元，其电连接于所述第1布线与所述第2布线之间，包括存储元件；
第1电路，其设置在从第1电压到大于所述第1电压的第2电压的范围的第1电源域内，控制对于所述第1布线的所述第2电压的供给的开始和停止；
第2电路，其设置在从小于所述第1电压的第3电压到所述第1电压的范围的第2电源域内，控制对于所述第2布线的所述第3电压的供给的开始和停止；
第3电路，其设置在从低于所述第1电压的第4电压到高于所述第1电压的第5电压的范围的第3电源域内，控制对于所述第1布线的第6电压的供给的开始和停止；以及
第4电路，其设置在从低于所述第1电压的第7电压到高于所述第1电压的第8电压的范围的第4电源域内，控制对于所述第2布线的第9电压的供给的开始和停止，
所述第4电压比所述第3电压高，所述第5电压比所述第2电压低，所述第7电压比所述第3电压高，所述第8电压比所述第2电压低。
11.根据权利要求10所述的存储器件，
在所述第3电路将所述第6电压供给到所述第1布线、且所述第4电路将所述第9电压供给到所述第2布线后，所述第1电路停止向所述第1布线的所述第2电压的供给，所述第2电路停止向所述第2布线的所述第3电压的供给。
12.根据权利要求10所述的存储器件，
所述第6电压的电压值与所述第9电压的电压值相等。
13.根据权利要求10所述的存储器件，
所述第2电压为正电压，所述第3电压为负电压，
所述第2电压与所述第3电压的电压差与对于所述存储单元的写入电压对应。
14.根据权利要求10所述的存储器件，
所述第1电路包括：
第1控制电路；以及
第1晶体管，其具有电连接于所述第1控制电路的第1栅、电连接于所述第1布线的第1端子、和被供给所述第2电压的第2端子，
所述第2电路包括：
第2控制电路；以及
第2晶体管，其具有电连接于所述第2控制电路的第2栅、电连接于所述第2布线的第3端子、和被供给所述第3电压的第4端子。
15.根据权利要求14所述的存储器件，
所述第1控制电路和所述第2控制电路控制所述第1控制电路和所述第2控制电路各自进行传输的信号的极性以及信号的定时。
16.根据权利要求14所述的存储器件，
所述第3电路包括：
第3控制电路；以及
第3晶体管，其具有连接于所述第3控制电路的第3栅、电连接于所述第1布线的第5端子、和被供给所述第6电压的第6端子，
所述第4电路包括：
第4控制电路；以及
第4晶体管，其具有电连接于所述第4控制电路的第4栅、电连接于所述第2布线的第7端子、和被供给所述第9电压的第8端子。
17.根据权利要求16所述的存储器件，
所述第1控制电路、所述第2控制电路、所述第3控制电路和所述第4控制电路控制所述第1控制电路、所述第2控制电路、所述第3控制电路和所述第4控制电路各自进行传输的信号的极性以及信号的定时。
18.根据权利要求16所述的存储器件，
所述第1控制电路、所述第2控制电路、所述第3控制电路和所述第4控制电路各自包括电平转换器。
19.根据权利要求10所述的存储器件，
所述第3电压的电压值的绝对值和所述第2电压的电压值的绝对值相同，所述第1电压与所述第2电压的电位差、所述第1电压与所述第3电压的电位差、所述第4电压与所述第5电压的电位差、和所述第7电压与所述第8电压的电位差相同。
CN202010022448.9A 2019-03-22 2020-01-09 存储器件 Active CN111724846B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-054486 2019-03-22
JP2019054486A JP2020155192A (ja) 2019-03-22 2019-03-22 メモリデバイス

Publications (2)

Publication Number Publication Date
CN111724846A CN111724846A (zh) 2020-09-29
CN111724846B true CN111724846B (zh) 2023-10-27

Family

ID=72513978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010022448.9A Active CN111724846B (zh) 2019-03-22 2020-01-09 存储器件

Country Status (3)

Country Link
US (1) US10923190B2 (zh)
JP (1) JP2020155192A (zh)
CN (1) CN111724846B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11328759B2 (en) * 2020-10-02 2022-05-10 Sandisk Technologies Llc Signal preserve in MRAM during reading
US11386945B2 (en) 2020-10-02 2022-07-12 Sandisk Technologies Llc Signal amplification in MRAM during reading, including a pair of complementary transistors connected to an array line

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171478A (ja) * 2007-01-09 2008-07-24 Sony Corp 半導体メモリデバイスおよびセンスアンプ回路
JP2008192274A (ja) * 2007-01-09 2008-08-21 Sony Corp 半導体メモリデバイス、センスアンプ回路、および、メモリセルの読み出し方法
CN103730163A (zh) * 2013-12-27 2014-04-16 深圳市国微电子有限公司 一种可编程存储系统
CN103811062A (zh) * 2014-03-07 2014-05-21 上海华虹宏力半导体制造有限公司 存储器及存储器的读取方法
JP2018160293A (ja) * 2017-03-22 2018-10-11 東芝メモリ株式会社 不揮発性メモリ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163475A (en) * 1999-02-13 2000-12-19 Proebsting; Robert J. Bit line cross-over layout arrangement
WO2008035392A1 (fr) 2006-09-19 2008-03-27 Renesas Technology Corp. Dispositif de circuit intégré à semi-conducteur
US7535756B2 (en) * 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
WO2010041325A1 (ja) 2008-10-09 2010-04-15 株式会社 東芝 クロスポイント型抵抗変化メモリ
US9171631B2 (en) * 2012-04-23 2015-10-27 Kabushiki Kaisha Toshiba Semiconductor memory device and method for controlling the same
US9202538B2 (en) 2013-12-05 2015-12-01 Infineon Technologies Ag Wordline activation
JP6829831B2 (ja) * 2016-12-02 2021-02-17 国立研究開発法人産業技術総合研究所 抵抗変化型メモリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171478A (ja) * 2007-01-09 2008-07-24 Sony Corp 半導体メモリデバイスおよびセンスアンプ回路
JP2008192274A (ja) * 2007-01-09 2008-08-21 Sony Corp 半導体メモリデバイス、センスアンプ回路、および、メモリセルの読み出し方法
CN103730163A (zh) * 2013-12-27 2014-04-16 深圳市国微电子有限公司 一种可编程存储系统
CN103811062A (zh) * 2014-03-07 2014-05-21 上海华虹宏力半导体制造有限公司 存储器及存储器的读取方法
JP2018160293A (ja) * 2017-03-22 2018-10-11 東芝メモリ株式会社 不揮発性メモリ

Also Published As

Publication number Publication date
US20200303007A1 (en) 2020-09-24
CN111724846A (zh) 2020-09-29
US10923190B2 (en) 2021-02-16
JP2020155192A (ja) 2020-09-24

Similar Documents

Publication Publication Date Title
US10083752B2 (en) Apparatuses and methods for efficient write in a cross-point array
US7436699B2 (en) Nonvolatile semiconductor memory device
US10972101B2 (en) Level shifters, memory systems, and level shifting methods
US9484091B2 (en) Resistance change memory
JP2007234133A5 (zh)
JP2007234133A (ja) 半導体記憶装置及び半導体集積回路システム
JP2018092696A (ja) 抵抗変化型メモリ
US9336871B2 (en) Resistance change memory
JP2016162476A (ja) 半導体記憶装置
US20160064059A1 (en) Semiconductor memory device
CN111724846B (zh) 存储器件
US9208830B2 (en) Semiconductor memory device
JP6672224B2 (ja) 磁気メモリ
US7184296B2 (en) Memory device
KR101604933B1 (ko) 교차점 어레이에서의 커플링 커패시터를 통한 타일 레벨 스냅백 검출
JP6628053B2 (ja) 半導体記憶装置の書き換え方法
JP5150932B2 (ja) 半導体記憶装置
JP2511910B2 (ja) 半導体記憶装置
JP5675046B2 (ja) 半導体メモリおよびビット線制御方法
JP6163817B2 (ja) 不揮発性メモリセルおよび不揮発性メモリ
JP2011204358A (ja) 半導体記憶装置
JP6705034B2 (ja) 磁気メモリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant