[go: up one dir, main page]

CN110635795B - 适用于中高压工作的高电源电压选择电路及其实现方法 - Google Patents

适用于中高压工作的高电源电压选择电路及其实现方法 Download PDF

Info

Publication number
CN110635795B
CN110635795B CN201911006822.XA CN201911006822A CN110635795B CN 110635795 B CN110635795 B CN 110635795B CN 201911006822 A CN201911006822 A CN 201911006822A CN 110635795 B CN110635795 B CN 110635795B
Authority
CN
China
Prior art keywords
voltage
nmos tube
node
resistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911006822.XA
Other languages
English (en)
Other versions
CN110635795A (zh
Inventor
陈鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Southchip Semiconductor Technology Co Ltd
Original Assignee
Shanghai Southchip Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Southchip Semiconductor Technology Co Ltd filed Critical Shanghai Southchip Semiconductor Technology Co Ltd
Priority to CN201911006822.XA priority Critical patent/CN110635795B/zh
Publication of CN110635795A publication Critical patent/CN110635795A/zh
Application granted granted Critical
Publication of CN110635795B publication Critical patent/CN110635795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种适用于中高压工作的高电源电压选择电路，主要解决现有最大电压选择电路不适用于高压电源选择的情况。该电路包括低压5V NMOS器件MN0～MN6，5V PMOS器件MP0，MP1为，非对称高压PMOS器件MP1H与MP2H，非对称高压NMOS器件MNH1与MNH2，两个大小面积相当的匹配电阻R1与R2。比较器的迟滞控制电阻R3 MP2H与MP1H的栅极控制电阻R4与R5。齐纳稳压二极管D0～D3。可以用电阻替代的模拟电流源Ib。提高驱动能力的缓冲器A1。输出反向的施密特触发器I0，以及反相器I1与I2。通过上述设计，本电路适用于高压电源选择的电路，实现了对高压电源的选择，同时满足低成本，低功耗等特点。因此，具有很高的使用价值和推广价值。

Description

适用于中高压工作的高电源电压选择电路及其实现方法
技术领域
本发明涉及集成电路技术领域，具体地说，是涉及一种适用于中高压工作的高电源电压选择电路及其实现方法。
背景技术
集成电路中往往需要使用最大电压选择电路，最大电压选择电路的主要功能是从多个已有的电压中选择一个最大电压输出，供集成电路中的其他电路使用。
如图1所示是传统的低压5V常规应用中的电源选择电路，V1与V2的工作电压为最大5V，MP1与MP2都是5V的PMOS管，A1为一个带迟滞的比较器，当然A1比较器也是5V器件实现的，该电路的功能就是使得VOUT等于V1与V2中更高的那个电压，实现高电源电压选择的功能。
如图1所示的传统电源选择电路而言，其局限性是只适用于传统5V的前提下。对于目前越来越多的中高压应用场景，该电路就需要做出新的改变与创新；如果把图1中的所有器件都换成对称高压的器件(symmetrical HVMOS)，势必大大增加版图面积，不利于低功耗与低成本的趋势，并且该对称HVMOS的精度比5V器件差太多，一般是不用于模拟运算的；而目前主流工艺中基本都是应用非对称高压器件(asymmetric HVMOS)，其VGS结并不能耐受高压，仍然是传统5V的耐压等级，所以其传统电路的应用局限性比较明显。
发明内容
本发明的目的在于提供一种适用于中高压工作的高电源电压选择电路及其实现方法，主要解决现有最大电压选择电路不适用于高压电源选择的情况。
为实现上述目的，本发明采用的技术方案如下：
一种适用于中高压工作的高电源电压选择电路，包括与中高压电源电压输入端V1相连的电阻R1，栅极、漏极均与电阻R1另一端相连的NMOS管MN0，栅极与NMOS管MN0的栅极相连的NMOS管MN1、MN2，负极与NMOS管MN0、MN1、MN2的源极均相连的齐纳稳压二极管D3，栅极与齐纳稳压二极管D3的正极相连的NMOS管MN3、MN4，漏极与NMOS管MN4的源极相连的NMOS管MN5，输入端与NMOS管MN4的漏极相连、输出端与NMOS管MN5的栅极相连的触发器I0，串联后输入端与触发器I0的输出端相连的反相器I1、I2，栅极与反相器I1的输出端相连的NMOS管MNH1，栅极与反相器I2的输出端相连的NMOS管MNH2、MN6，负极与NMOS管MNH1的源极相连的齐纳稳压二极管D0，输入端与齐纳稳压二极管D0的负极相连的缓冲器A1，源极与缓冲器A1的输出端相连的PMOS管MP0、MP1，一端与中高压电源电压输入端V2相连且另一端与NMOS管MN6的漏极相连的电阻R2，一端与NMOS管MN6的漏极相连且另一端与NMOS管MN6的源极和NMOS管MN1的漏极均相连的电阻R3，漏极与中高压电源电压输入端V2相连的PMOS管MP2H，一端与PMOS管MP2H的栅极相连且另一端与NMOS管MNH2的漏极相连的电阻R4，正级与PMOS管MP2H的原极相连且负与NMOS管MNH2的漏极相连的齐纳稳压二极管D2，漏极与中高压电源电压输入端V1相连的PMOS管MP1H，一端与PMOS管MP1H的栅极相连且另一端与NMOS管MNH1的漏极相连的电阻R4，正级与PMOS管MP2H的原极相连且负与NMOS管MNH1的漏极相连的齐纳稳压二极管D1，以及一端与高压选择输出端VOUT相连且另一端与缓冲器A1的输入端相连的模拟电流源Ib；其中，NMOS管MN0～MN3、MN5、MNH1、MNH2的源极均相连，PMOS管MP1H、MP2H的源极与高压选择输出端VOUT相连。
进一步地，所述电流源Ib用电阻替代。
本发明还提供了一种适用于中高压工作的高电源电压选择电路的实现方法，包括如下步骤：
(1)从中高压电源电压输入端V1输入的电压U1通过电阻R1转换成电流分别流入MN0、MN1、MN2；从中高压电源电压输入端V2输入的电压U2通过电阻R2转换成电流分别流入MN1、MN3、MN4、MN6；
(2)MN1的漏极与电阻R3相连接的节点D的上拉电流IR2和下拉电流IMN1构成一个比较器输出级；
(3)根据U1的变化，使得IMN1发生变化，从而使得电路中各节点电流发生变化，控制MOS管的打开与关断，从而选择更高的电压输出。
具体地，在步骤(3)中：
(A1)当U1增大，使得IMN1增大，结点D被拉低，MN3和MN4都会被关断，而MP1的电流会增大加强上拉NMOS管与施密特触发器相连接的节点E的效果，最终节点E被上拉到高；
(A2)节点E被上拉到高，则反相器I2输出端与NMOS管MNH2的栅极相连接的节点C变低，反相器I1输出端与NMOS管MNH1的栅极相连接的节点G变高；
(A3)电阻R4与NMOS管MNH2的漏极相连接的节点H上浮关断NMOS管MNH2的栅极，电阻R5与NMOS管MNH1的漏极相连接的节点H被拉低打开NMOS管MNH1的栅极；
(A4)VOUT选择的更高的电压U1输出。
具体地，在步骤(3)中：
(B1)当U1逐步减小减低到U2以下时，使得IMN1减小并低于IR2，结点D上拉升高；节点E、节点G被上拉到高；
(B2)节点E、节点G变低，节点C变高；
(B3)MP1H被关断，MP2H被打开；
(A4)VOUT选择的更高的电压U2输出。
进一步地，在步骤(1)中，流入MN0，MN1与MN2的电流大小为：
IMN0＝IMN1＝IMN2＝IR1＝U1/R1 (1)。
具体地，当U1高于U2时，流入MN1、MN3、MN4、MN6的电流大小为：
IMN1’＝IMN3＝IMN4＝IMN6＝IR2＝U2/R2 (2)；
当U1即逐步降低到U2以下时，流入MN1、MN3、MN4、MN6的电流大小为：
IMN1’＝IMN3＝IMN4＝IMN6＝IR2＝U2/(R2+R3) (3)。
具体地，在U2一定的情况下：
V1升高反转点电压为：
U1RISE＝U2*R1/R2 (4)；
V1降低时翻转点电压为：
U1FALL＝U2*R1/(R2+R3) (5)。
与现有技术相比，本发明具有以下有益效果：
(1)本发明通过把高压V1与V2转换成电流，在用低压5V器件构成的电流比较器对其进行比较，该模拟运算比较过程完全由高精度5V CMOS实现，非对称高压器件不参与模拟运算过程，大大提高了电路的精度。5V比较运算部分电路由自身产生的一个5V模拟源驱动，不需要外部提高额外偏置。使得电路更广的适用于高压电源选择的电路，实现了对高压电源的选择，同时满足低成本，低功耗等特点。
(2)本发明结构简单，易于实现，因此，其具有很高的应用价值，适于推广应用。
附图说明
图1为现有技术的低压电源选择电路结构示意图。
图2为本发明的电路原理图。
图3为本发明中U1高于U2时的工作波形图。
具体实施方式
下面结合附图说明和实施例对本发明作进一步说明，本发明的方式包括但不仅限于以下实施例。
实施例
如图2所示，本发明公开的一种适用于中高压工作的高电源电压选择电路，包括与中高压电源电压输入端V1相连的电阻R1，栅极、漏极均与电阻R1另一端相连的NMOS管MN0，栅极与NMOS管MN0的栅极相连的NMOS管MN1、MN2，负极与NMOS管MN0、MN1、MN2的源极均相连的齐纳稳压二极管D3，栅极与齐纳稳压二极管D3的正极相连的NMOS管MN3、MN4，漏极与NMOS管MN4的源极相连的NMOS管MN5，输入端与NMOS管MN4的漏极相连、输出端与NMOS管MN5的栅极相连的触发器I0，串联后输入端与触发器I0的输出端相连的反相器I1、I2，栅极与反相器I1的输出端相连的NMOS管MNH1，栅极与反相器I2的输出端相连的NMOS管MNH2、MN6，负极与NMOS管MNH1的源极相连的齐纳稳压二极管D0，输入端与齐纳稳压二极管D0的负极相连的缓冲器A1，源极与缓冲器A1的输出端相连的PMOS管MP0、MP1，一端与中高压电源电压输入端V2相连且另一端与NMOS管MN6的漏极相连的电阻R2，一端与NMOS管MN6的漏极相连且另一端与NMOS管MN6的源极和NMOS管MN1的漏极均相连的电阻R3，漏极与中高压电源电压输入端V2相连的PMOS管MP2H，一端与PMOS管MP2H的栅极相连且另一端与NMOS管MNH2的漏极相连的电阻R4，正级与PMOS管MP2H的原极相连且负与NMOS管MNH2的漏极相连的齐纳稳压二极管D2，漏极与中高压电源电压输入端V1相连的PMOS管MP1H，一端与PMOS管MP1H的栅极相连且另一端与NMOS管MNH1的漏极相连的电阻R4，正级与PMOS管MP2H的原极相连且负与NMOS管MNH1的漏极相连的齐纳稳压二极管D1，以及一端与高压选择输出端VOUT相连且另一端与缓冲器A1的输入端相连的模拟电流源Ib；其中，NMOS管MN0～MN3、MN5、MNH1、MNH2的源极均相连，PMOS管MP1H、MP2H的源极与高压选择输出端VOUT相连。
其中，MN0～MN6为低压5V NMOS器件，MP0，MP1为5V PMOS器件，MP1H与MP2H为非对称高压PMOS器件，(非对称高压MOS特点：栅极与源极之间只能耐受5V电压，漏极与源极之间可以耐受高压，面积小，导通阻抗低)，MNH1与MNH2为非对称高压NMOS器件，R1与R2是两个大小面积相当的匹配电阻。R3是比较器的迟滞控制电阻，R4与R5分别是MP2H与MP1H的栅极控制电阻。Ib是一个模拟电流源可以用电阻替代。A1是一个提高驱动能力的缓冲器。I0是一个输出反向的施密特触发器，I1与I2是反相器。
本发明还提供了一种适用于中高压工作的高电源电压选择电路的实现方法，包括如下步骤：
(1)从中高压电源电压输入端V1输入的电压U1通过电阻R1转换成电流分别流入MN0、MN1、MN2；从中高压电源电压输入端V2输入的电压U2通过电阻R2转换成电流分别流入MN1、MN3、MN4、MN6。
(2)MN1的漏极与电阻R3相连接的节点D的上拉电流IR2和下拉电流IMN1构成一个比较器输出级。
(3)根据U1的变化，使得IMN1发生变化，从而使得电路中各节点电流发生变化，控制MOS管的打开与关断，从而选择更高的电压输出。
当U1增大，使得IMN1增大，结点D被拉低，MN3和MN4都会被关断，而MP1的电流会增大加强上拉NMOS管与施密特触发器相连接的节点E的效果，最终节点E被上拉到高。
节点E被上拉到高，则反相器I2输出端与NMOS管MNH2的栅极相连接的节点C变低，反相器I1输出端与NMOS管MNH1的栅极相连接的节点G变高。
电阻R4与NMOS管MNH2的漏极相连接的节点H上浮关断NMOS管MNH2的栅极，电阻R5与NMOS管MNH1的漏极相连接的节点H被拉低打开NMOS管MNH1的栅极；D1钳位住以保证MP1H的gate与source电压处在安全范围内。
VOUT选择的更高的电压U1输出。在V1比V2高的状态下，MN6短路，R2与R3变为串联。其工作波形图如图3所示。
同理，当U1逐步减小减低到U2以下时，使得IMN1减小并低于IR2，结点D上拉升高；节点E、节点G被上拉到高，节点E、节点G变低，节点C变高，MP1H被关断，MP2H被打开，VOUT选择的更高的电压U2输出。同样的原理。MP2H的栅极被拉低的过程中会被D2钳位保护。
其中，在步骤(1)中，流入MN0，MN1与MN2的电流大小为：
IMN0＝IMN1＝IMN2＝IR1＝U1/R1 (1)。
具体地，当U1高于U2时，流入MN1、MN3、MN4、MN6的电流大小为：
IMN1’＝IMN3＝IMN4＝IMN6＝IR2＝U2/R2 (2)；
当U1即逐步降低到U2以下时，流入MN1、MN3、MN4、MN6的电流大小为：
IMN1’＝IMN3＝IMN4＝IMN6＝IR2＝U2/(R2+R3) (3)。
具体地，在U2一定的情况下：
V1升高反转点电压为：
U1RISE＝U2*R1/R2 (4)；
V1降低时翻转点电压为：
U1FALL＝U2*R1/(R2+R3) (5)。
本发明通过把高压V1与V2转换成电流，在用低压5V器件构成的电流比较器对其进行比较，该模拟运算比较过程完全由高精度5V CMOS实现，非对称高压器件不参与模拟运算过程，大大提高了电路的精度。5V比较运算部分电路由自身产生的一个5V模拟源驱动，不需要外部提高额外偏置。使得电路更广的适用于高压电源选择的电路，实现了对高压电源的选择，同时满足低成本，低功耗等特点。因此，具有很高的使用价值和推广价值。
上述实施例仅为本发明的优选实施方式之一，不应当用于限制本发明的保护范围，但凡在本发明的主体设计思想和精神上作出的毫无实质意义的改动或润色，其所解决的技术问题仍然与本发明一致的，均应当包含在本发明的保护范围之内。

Claims (8)

1.一种适用于中高压工作的高电源电压选择电路，其特征在于，包括与中高压电源电压输入端V1相连的电阻R1，栅极、漏极均与电阻R1另一端相连的NMOS管MN0，栅极与NMOS管MN0的栅极相连的NMOS管MN1、MN2，负极与NMOS管MN0、MN1、MN2的源极均相连的齐纳稳压二极管D3，栅极与齐纳稳压二极管D3的正极相连的NMOS管MN3、MN4，漏极与NMOS管MN4的源极相连的NMOS管MN5，输入端与NMOS管MN4的漏极相连、输出端与NMOS管MN5的栅极相连的触发器I0，串联后输入端与触发器I0的输出端相连的反相器I1、I2，栅极与反相器I1的输出端相连的NMOS管MNH1，栅极与反相器I2的输出端相连的NMOS管MNH2、MN6，负极与NMOS管MNH1的源极相连的齐纳稳压二极管D0，输入端与齐纳稳压二极管D0的负极相连的缓冲器A1，源极与缓冲器A1的输出端相连的PMOS管MP0、MP1，一端与中高压电源电压输入端V2相连且另一端与NMOS管MN6的漏极相连的电阻R2，一端与NMOS管MN6的漏极相连且另一端与NMOS管MN6的源极和NMOS管MN1的漏极均相连的电阻R3，漏极与中高压电源电压输入端V2相连的PMOS管MP2H，一端与PMOS管MP2H的栅极相连且另一端与NMOS管MNH2的漏极相连的电阻R4，正级与PMOS管MP2H的原极相连且负与NMOS管MNH2的漏极相连的齐纳稳压二极管D2，漏极与中高压电源电压输入端V1相连的PMOS管MP1H，一端与PMOS管MP1H的栅极相连且另一端与NMOS管MNH1的漏极相连的电阻R4，正级与PMOS管MP2H的原极相连且负与NMOS管MNH1的漏极相连的齐纳稳压二极管D1，以及一端与高压选择输出端VOUT相连且另一端与缓冲器A1的输入端相连的模拟电流源Ib；其中，NMOS管MN0～MN3、MN5、MNH1、MNH2的源极均相连，PMOS管MP1H、MP2H的源极与高压选择输出端VOUT相连。
2.根据权利要求1所述的适用于中高压工作的高电源电压选择电路，其特征在于，所述电流源Ib用电阻替代。
3.如权利要求1或2任一项所述的适用于中高压工作的高电源电压选择电路的实现方法，其特征在于，包括如下步骤：
(1)从中高压电源电压输入端V1输入的电压U1通过电阻R1转换成电流分别流入MN0、MN1、MN2；从中高压电源电压输入端V2输入的电压U2通过电阻R2转换成电流分别流入MN1、MN3、MN4、MN6；
(2)MN1的漏极与电阻R3相连接的节点D的上拉电流IR2和下拉电流IMN1构成一个比较器输出级；
(3)根据U1的变化，使得IMN1发生变化，从而使得电路中各节点电流发生变化，控制MOS管的打开与关断，从而选择更高的电压输出。
4.根据权利要求3所述的适用于中高压工作的高电源电压选择电路的实现方法，其特征在于，在步骤(3)中：
(A1)当U1增大，使得IMN1增大，结点D被拉低，MN3和MN4都会被关断，而MP1的电流会增大加强上拉NMOS管与施密特触发器相连接的节点E的效果，最终节点E被上拉到高；
(A2)节点E被上拉到高，则反相器I2输出端与NMOS管MNH2的栅极相连接的节点C变低，反相器I1输出端与NMOS管MNH1的栅极相连接的节点G变高；
(A3)电阻R4与NMOS管MNH2的漏极相连接的节点H上浮关断NMOS管MNH2的栅极，电阻R5与NMOS管MNH1的漏极相连接的节点H被拉低打开NMOS管MNH1的栅极；
(A4)VOUT选择的更高的电压U1输出。
5.根据权利要求3所述的适用于中高压工作的高电源电压选择电路的实现方法，其特征在于，在步骤(3)中：
(B1)当U1逐步减小减低到U2以下时，使得IMN1减小并低于IR2，结点D上拉升高；节点E、节点G被上拉到高；
(B2)节点E、节点G变低，节点C变高；
(B3)MP1H被关断，MP2H被打开；
(A4)VOUT选择的更高的电压U2输出。
6.根据权利要求3所述的适用于中高压工作的高电源电压选择电路的实现方法，其特征在于，在步骤(1)中，流入MN0，MN1与MN2的电流大小为：
IMN0＝IMN1＝IMN2＝IR1＝U1/R1(1)。
7.根据权利要求3所述的适用于中高压工作的高电源电压选择电路的实现方法，其特征在于，当U1高于U2时，流入MN1、MN3、MN4、MN6的电流大小为：
IMN1’＝IMN3＝IMN4＝IMN6＝IR2＝U2/R2(2)；
当U1即逐步降低到U2以下时，流入MN1、MN3、MN4、MN6的电流大小为：
IMN1’＝IMN3＝IMN4＝IMN6＝IR2＝U2/(R2+R3) (3)。
8.根据权利要求3所述的适用于中高压工作的高电源电压选择电路的实现方法，其特征在于，在U2一定的情况下：
V1升高反转点电压为：
U1RISE＝U2*R1/R2(4)；
V1降低时翻转点电压为：
U1FALL＝U2*R1/(R2+R3) (5)。
CN201911006822.XA 2019-10-22 2019-10-22 适用于中高压工作的高电源电压选择电路及其实现方法 Active CN110635795B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911006822.XA CN110635795B (zh) 2019-10-22 2019-10-22 适用于中高压工作的高电源电压选择电路及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911006822.XA CN110635795B (zh) 2019-10-22 2019-10-22 适用于中高压工作的高电源电压选择电路及其实现方法

Publications (2)

Publication Number Publication Date
CN110635795A CN110635795A (zh) 2019-12-31
CN110635795B true CN110635795B (zh) 2022-11-22

Family

ID=68977174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911006822.XA Active CN110635795B (zh) 2019-10-22 2019-10-22 适用于中高压工作的高电源电压选择电路及其实现方法

Country Status (1)

Country Link
CN (1) CN110635795B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112947660B (zh) * 2021-02-20 2024-03-19 上海韦玏微电子有限公司 一种电源电压的预处理电路及预处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038259A1 (en) * 1998-01-23 1999-07-29 Maxim Integrated Products, Inc. Reverse current throttling of a mos transistor
JP2004289885A (ja) * 2003-03-19 2004-10-14 Matsushita Electric Ind Co Ltd オーバーシュート低減回路
CN207704303U (zh) * 2018-01-11 2018-08-07 厦门安斯通微电子技术有限公司 一种用于替代齐纳管的稳压电路
CN109756220A (zh) * 2019-03-07 2019-05-14 上海长园维安电子线路保护有限公司 一种衬底电位选择电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038259A1 (en) * 1998-01-23 1999-07-29 Maxim Integrated Products, Inc. Reverse current throttling of a mos transistor
JP2004289885A (ja) * 2003-03-19 2004-10-14 Matsushita Electric Ind Co Ltd オーバーシュート低減回路
CN207704303U (zh) * 2018-01-11 2018-08-07 厦门安斯通微电子技术有限公司 一种用于替代齐纳管的稳压电路
CN109756220A (zh) * 2019-03-07 2019-05-14 上海长园维安电子线路保护有限公司 一种衬底电位选择电路

Also Published As

Publication number Publication date
CN110635795A (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
CN102790516B (zh) 用于电源管理的反馈箝位功率mos管驱动电路
CN103780242B (zh) 驱动电路
JP2012065235A (ja) 電圧出力回路
CN106020317B (zh) 一种低压差线性稳压器的过流保护电路
CN111245428A (zh) 一种高压pmos驱动电路
CN112564676B (zh) 一种比较器电路
CN107168433B (zh) 输出电路
CN103427813B (zh) 用于驱动半导体开关的驱动器电路
CN110703010A (zh) 测试电路
CN110635795B (zh) 适用于中高压工作的高电源电压选择电路及其实现方法
CN108233701B (zh) 一种升降压电压转换电路
CN102437843A (zh) 高电压开关电路
CN115707160A (zh) Led驱动系统、led驱动的反馈控制电路及方法
CN113552917B (zh) 一种用低压工艺器件实现高压应用的电压基准电路及方法
CN108347171B (zh) 返驰式电源供应电路及其二次侧控制电路
CN106533410B (zh) 一种栅极驱动电路
CN111831046B (zh) 输出级电路及其稳压器
US20210203320A1 (en) Input circuit
CN205429708U (zh) 用于高压集成电路的欠压保护电路
TW201526529A (zh) 單增益緩衝器
CN103138738B (zh) 跟踪电路
CN109213253B (zh) 一种快速的高精度低温漂强下拉电流产生电路
TW202131614A (zh) 升壓轉換器
CN216649654U (zh) 一种衬底偏置电路
JP5789427B2 (ja) ドライブ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 214, No.1000 Chenhui Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120

Applicant after: Shanghai Nanxin Semiconductor Technology Co.,Ltd.

Address before: Room 214, No.1000 Chenhui Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120

Applicant before: SOUTHCHIP SEMICONDUCTOR TECHNOLOGY (SHANGHAI) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant