CN109213253B - 一种快速的高精度低温漂强下拉电流产生电路 - Google Patents
一种快速的高精度低温漂强下拉电流产生电路 Download PDFInfo
- Publication number
- CN109213253B CN109213253B CN201811141487.XA CN201811141487A CN109213253B CN 109213253 B CN109213253 B CN 109213253B CN 201811141487 A CN201811141487 A CN 201811141487A CN 109213253 B CN109213253 B CN 109213253B
- Authority
- CN
- China
- Prior art keywords
- module
- pull
- bias voltage
- current
- nmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种应用于马达驱动芯片中的快速的高精度低温漂强下拉电流产生电路，包含：BGR模块、电流控制电压产生模块、镜像偏置电压模块、下拉电流产生模块、关断下拉电流模块；BGR模块产生高精度低温漂的偏置电流Iin；电流控制电压产生模块根据所述偏置电流Iin的大小来产生相应的偏置电压VB1和偏置电压VB2；镜像偏置电压模块是镜像并跟随偏置电压VB2，以产生输出偏置电压VB3；下拉电流产生模块是根据偏置电压VB3产生下拉驱动电流；关断下拉电流模块是通过时钟信号CLK输入高电平时，将输出下拉电流关断。此结构将电流镜可良好镜像低温度系数高精度电流的优势应用到马达驱动芯片的强下拉电流设计中，另外为满足快速响应的要求，又综合了开关管快速响应的优势。
Description
技术领域
本发明涉及一种应用于马达驱动芯片中的快速的高精度低温漂强下拉电流产生电路，属于模拟集成电路技术领域。
背景技术
在传统的马达驱动芯片里，一般小电流驱动线路可采用电流镜产生以得到高精度低温漂的下拉驱动电流。当驱动电流逐渐增大时，会由于驱动管的增大导致其寄生电容增大，进而影响驱动线路的响应速度。因此，当下拉驱动电流达到百毫安量级的强驱动时，为了满足响应时间的要求，一般采取开关管驱动方式来获取快速响应的强下拉电流，如此就牺牲了驱动下拉电流的性能，使得驱动下拉电流随工艺以及温度变化很大，不能产生高精度低温漂的强下拉电流，无法满足高性能的强下拉电流应用要求。
发明内容
本发明的目的是提供一种快速的高精度低温漂强下拉电流产生线路，保证在下拉电流由毫安量级到百毫安量级的应用下都能产生快速响应的低温度系数高精度的高性能下拉电流。
为了达到以上目的，本发明通过以下技术方案实现：
一种快速的高精度低温漂强下拉电流产生电路，包含：BGR模块、电流控制电压产生模块、镜像偏置电压模块、下拉电流产生模块、关断下拉电流模块；
所述BGR模块产生高精度低温漂的偏置电流Iin；
所述电流控制电压产生模块根据所述偏置电流Iin的大小来产生相应的偏置电压VB1和偏置电压VB2；
所述镜像偏置电压模块是镜像并跟随偏置电压VB2，以产生输出偏置电压VB3；
所述下拉电流产生模块是根据偏置电压VB3产生下拉驱动电流；
所述关断下拉电流模块是通过时钟信号CLK输入高电平时，将输出下拉电流关断。
优选地，所述BGR模块连接模块工作正电源VDD和模块工作负电源VSS；
当CLK输入信号由高电平变成低电平时，BGR模块输入电流从零增加到Iin。
优选地，所述电流控制电压产生模块包括NMOS管NM1，NMOS管NM3，PMOS管PM1和电阻R1；
所述PMOS管PM1的源极连接模块工作正电源VDD，栅极连接时钟信号CLK，漏极连接所述NMOS管NM3的漏极；
所述NMOS管NM3的源极与所述电阻R1的第一端连接，栅极连接NMOS管NM1的漏极；
所述NMOS管NM1的漏极输入BGR模块的电流Iin，源极连接模块工作负电源VSS，栅极连接所述电阻R1的第一端；
所述电阻R1的第二端与模块工作负电源VSS连接，此时电阻R1上的电压降是VB2-VSS。
优选地，所述镜像偏置电压模块包括NMOS管NM4，PMOS管PM2和电阻R2；
所述PMOS管PM2的源极与模块工作正电源VDD连接，栅极连接时钟信号CLK，漏极连接所述NMOS管NM4的漏极；
所述NMOS管NM4源极与所述电阻R2的第一端连接，栅极连接NMOS管NM1的漏极；
所述电阻R2的第二端与模块工作负电源VSS连接，此时电阻R2上的电压降是VB3-VSS。
优选地，所述下拉电流产生模块包括NMOS管NM2，其源极与模块工作负电源VSS连接，栅极与所述NMOS管NM4的源极连接，漏极与外部负载相连接；
所述下拉电流产生模块所产生的下拉电流大小由输入电流Iin以及NMOS管NM2和NMOS管NM1的宽长比比例共同决定。
优选地，所述关断下拉电流模块包括NMOS管NM5，其源极与模块工作负电源VSS连接，栅极与时钟信号CLK连接，漏极与所述NMOS管NM2的栅极连接。
优选地，当时钟信号CLK电压在高电平时，所述BGR模块的输出电压为低电平，电流控制电压产生模块、镜像偏置电压模块的元器件都处在截止状态；
当CLK端输入信号由高电平变成低电平时，所述BGR模块的输出电流从零增加到Iin，其偏置电压VB1也随之快速拉高；此时由于电阻R1和电阻R2连接模块工作负电源VSS，所以偏置电压VB2和偏置电压VB3处于低电平状态，因此PMOS管PM1和PMOS管PM2以及NMOS管NM3和NMOS管NM4所组成的上拉电路上拉能力很强，可以将偏置电压VB2和偏置电压VB3节点电压快速拉高；
随着偏置电压VB2和偏置电压VB3电压的升高，NMOS管NM3和NMOS管NM4的上拉能力减弱，而NMOS管NM1和NMOS管NM2的下拉能力逐渐增强，将偏置电压VB1节点电压逐渐下拉，并将减弱偏置电压VB2和偏置电压VB3节点电压的上升速度。
优选地，当BGR模块的偏置电压VB1与偏置电压VB2相差一个NMOS管NM3的阈值电压时将达到稳定工作状态。
优选地，当输入时钟信号CLK电平由低电平变成高电平时，BGR模块的输出电流由Iin降低到零；此时PMOS管PM1和PMOS管PM2关断，NMOS管NM5开启，偏置电压VB3被NMOS管NM5拉至VSS，从而关断NMOS管NM2。
本发明结构将电流镜可良好镜像低温度系数高精度电流的优势应用到马达驱动芯片的强下拉电流设计中，另外为满足快速响应的要求，又综合了开关管快速响应的优势，将两者优势合并以得到快速的高精度低温漂强下拉电流。
附图说明
图1是本发明的电路构造示意图；
图2是本发明电路主要节点电压和电流与CLK端波形示意图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合附图和具体实施例对本发明做进一步详细的说明，但不以任何方式限制本发明的范围。
图1所示为本发明的线路结构，包含：BGR(带隙基准偏置)模块、电流控制电压产生模块、镜像偏置电压模块、下拉电流产生模块、关断下拉电流模块；
BGR模块是一个低温漂高精度的电流源,包括BGR线路，其两端各连接模块工作正电源VDD和模块工作负电源VSS，该模块的主要作用是产生高精度低温漂的偏置电流Iin；当时钟信号CLK输入信号由高电平变成低电平时，BGR模块输入电流从零增加到Iin。
电流控制电压产生模块包括NMOS管NM1，NMOS管NM3，PMOS管PM1和电阻R1；PMOS管PM1的源极连接模块工作正电源VDD，栅极连接时钟信号CLK，漏极连接所述NMOS管NM3的漏极；NMOS管NM3的源极与所述电阻R1的第一端连接，栅极连接NMOS管NM1的漏极；NMOS管NM1的漏极输入BGR模块的偏置电流Iin，源极连接模块工作负电源VSS，栅极连接所述电阻R1的第一端；电阻R1的第二端与模块工作负电源VSS连接，此时电阻R1上的电压降是VB2-VSS；该模块主要作用是根据偏置电流Iin的大小来快速产生相应的偏置电压VB1和偏置电压VB2。
镜像偏置电压模块包括NMOS管NM4，PMOS管PM2和电阻R2；PMOS管PM2的源极与模块工作正电源VDD连接，栅极连接时钟信号CLK，漏极连接所述NMOS管NM4的漏极；NMOS管NM4源极与所述电阻R2的第一端连接，栅极与所述NMOS管NM1的漏极连接；电阻R2的第二端与模块工作负电源VSS连接，此时电阻R2上的电压降是VB3-VSS；该模块的主要作用是快速镜像并跟随偏置电压VB2，以产生输出偏置电压VB3。
下拉电流产生模块包括NMOS管NM2，其源极与模块工作负电源VSS连接，栅极与所述NMOS管NM4的源极连接，漏极与外部负载连接；该模块主要作用是根据偏置电压VB3产生高性能下拉驱动电流，该电流大小由输入电流Iin以及NMOS管NM2和NMOS管NM1的宽长比比例共同决定。
关断下拉电流模块包括NMOS管NM5，其源极与模块工作负电源VSS连接，栅极与时钟信号CLK连接，漏极与所述NMOS管NM2的栅极连接；该模块主要作用是当CLK端输入高电平时快速的将输出下拉电流关断。
其中，可变理想电流源Iin和Iout为示意图标，分别表示芯片内部BGR模块产生的高精度低温漂的电流偏置和外部负载上流过的下拉电流。
图2所示为图1所示线路上主要节点电压和电流波形与CLK输入端关系示意图。当时钟信号CLK端输入信号由高电平变成低电平时，输入电流从零增加到Iin，偏置电压VB1首先被输入偏置电流源拉高，此时偏置电压VB2和偏置电压VB3电压由于电阻R1和电阻R2的下拉作用还维持低的状态，所以由PMOS管PM1和PMOS管PM2，以及NMOS管NM3和NMOS管NM4所组成的上拉电路上拉能力很强，能快速将偏置电压VB2和偏置电压VB3节点电压拉高，而随着偏置电压VB2和偏置电压VB3电压的升高，NMOS管NM3和NMOS管NM4的上拉能力减弱，而NMOS管NM1和NMOS管NM2的下拉能力逐渐增强，并将偏置电压VB1节点电压逐渐下拉，减弱偏置电压VB2和偏置电压VB3节点电压上升速度。如此当偏置电压VB1与偏置电压VB2相差一个NMOS管NM3的阈值电压时达到稳定工作状态，此时NMOS管NM3和NMOS管NM4为源级跟随器，支路直流工作电流分别为(VB2-VSS)/R1和(VB3-VSS)/R2。如此，即使当应用系统要求强下拉电流时，输出管NMOS管NM2宽长比尺寸增大，致其栅端寄生电容增大，利用此结构也可实现快速上拉偏置电压VB3电压，从而实现强下拉电流的快速产生。另一方面，由于电流控制电压产生模块和镜像偏置电压模块的作用来实现高性能电流的复制，可保证偏置电压VB3节点电压镜像偏置电压VB2节点电压，在保持良好的一致性的基础上并可有效减小输出扰动对偏置电压VB2的干扰，从而可实现输出下拉电流良好的跟随于输入电流的性能。当芯片内部BGR产生低温度系数的高精度输入电流Iin时，输出下拉电流Iout等效镜像输入电流Iin，因此可以克服工艺以及温度的影响，产生低温度系数高精度的输出强下拉电流。当输入时钟信号CLK电平由低电平变成高电平时，输入电流由Iin降低到零，开关管PMOS管PM1和PMOS管PM2关断，NMOS管NM5开启，偏置电压VB3被NMOS管NM5快速拉至VSS，从而快速的关断NMOS管NM2，实现了输出强下拉电流的快速关断。如此，即实现了快速的高精度低温漂强下拉电流线路的产生。
尽管本发明的内容已经通过上述优选实例作了详细介绍，但应当认识到上述的描述不应被认为是本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求。
Claims (9)
1.一种快速的高精度低温漂强下拉电流产生电路，其特征在于，包含：BGR模块、电流控制电压产生模块、镜像偏置电压模块、下拉电流产生模块、关断下拉电流模块；
所述BGR模块产生高精度低温漂的偏置电流Iin；
所述电流控制电压产生模块根据所述偏置电流Iin的大小来产生相应的偏置电压VB1和偏置电压VB2；
所述镜像偏置电压模块是镜像并跟随偏置电压VB2，以产生输出偏置电压VB3；
所述下拉电流产生模块是根据偏置电压VB3产生下拉驱动电流；
所述关断下拉电流模块是通过时钟信号CLK输入高电平时，将输出下拉电流关断。
2.如权利要求1所述的一种快速的高精度低温漂强下拉电流产生电路，其特征在于，
所述BGR模块连接模块工作正电源VDD和模块工作负电源VSS；
当时钟信号CLK输入信号由高电平变成低电平时，BGR模块输入电流从零增加到Iin。
3.如权利要求2所述的一种快速的高精度低温漂强下拉电流产生电路，其特征在于，
所述电流控制电压产生模块包括NMOS管NM1，NMOS管NM3，PMOS管PM1和电阻R1；
所述PMOS管PM1的源极连接模块工作正电源VDD，栅极连接时钟信号CLK，漏极连接所述NMOS管NM3的漏极；
所述NMOS管NM3的源极与所述电阻R1的第一端连接，栅极连接NMOS管NM1的漏极；
所述NMOS管NM1的漏极输入BGR模块的偏置电流Iin，源极连接模块工作负电源VSS，栅极连接所述电阻R1的第一端；
所述电阻R1的第二端与模块工作负电源VSS连接，此时电阻R1上的电压降是VB2-VSS。
4.如权利要求3所述的一种快速的高精度低温漂强下拉电流产生电路，其特征在于，
所述镜像偏置电压模块包括NMOS管NM4，PMOS管PM2和电阻R2；
所述NMOS管PM2的源极与模块工作正电源VDD连接，栅极连接时钟信号CLK，漏极连接所述NMOS管NM4的漏极；
所述NMOS管NM4源极与所述电阻R2的第一端连接，栅极连接NMOS管NM1的漏极；
所述电阻R2的第二端与模块工作负电源VSS连接，此时电阻R2上的电压降是VB3-VSS。
5.如权利要求4所述的一种快速的高精度低温漂强下拉电流产生电路，其特征在于，
所述下拉电流产生模块包括NMOS管NM2，其源极与模块工作负电源VSS连接，栅极与所述NMOS管NM4的源极连接，漏极与外部负载连接；
所述下拉电流产生模块所产生的下拉电流大小由偏置电流Iin以及NMOS管NM2和NMOS管NM1的宽长比比例共同决定。
6.如权利要求5所述的一种快速的高精度低温漂强下拉电流产生电路，其特征在于，
所述关断下拉电流模块包括NMOS管NM5，其源极与模块工作负电源VSS连接，栅极与时钟信号CLK连接，漏极与所述NMOS管NM2的栅极连接。
7.如权利要求6所述的一种快速的高精度低温漂强下拉电流产生电路，其特征在于，
当时钟信号CLK电压在高电平时，所述BGR模块的输出电压为低电平，电流控制电压产生模块、镜像偏置电压模块的元器件都处在截止状态；
当时钟信号CLK端输入信号由高电平变成低电平时，所述BGR模块的输出电流从零增加到Iin，其偏置电压VB1也随之快速拉高；此时由于电阻R1和电阻R2连接模块工作负电源VSS，偏置电压VB2和偏置电压VB3处于低电平状态，因此PMOS管PM1和PMOS管PM2以及NMOS管NM3和NMOS管NM4所组成的上拉电路上拉能力很强，将偏置电压VB2和偏置电压VB3节点电压快速拉高；
随着偏置电压VB2和偏置电压VB3的升高，NMOS管NM3和NMOS管NM4的上拉能力减弱，而NMOS管NM1和NMOS管NM2的下拉能力逐渐增强，将偏置电压VB1节点电压逐渐下拉，并减弱偏置电压VB2和偏置电压VB3节点电压的上升速度。
8.如权利要求6所述的一种快速的高精度低温漂强下拉电流产生电路，其特征在于，
当NMOS管NM1的偏置电压VB1与偏置电压VB2相差一个NMOS管NM3的阈值电压时将达到稳定工作状态。
9.如权利要求6所述的一种快速的高精度低温漂强下拉电流产生电路，其特征在于，
当输入时钟信号CLK电平由低电平变成高电平时，BGR模块的输出电流由Iin降低到零；与此同时PMOS管PM1和PMOS管PM2关断，NMOS管NM5开启，偏置电压VB3被NMOS管NM5拉至VSS，从而关断NMOS管NM2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811141487.XA CN109213253B (zh) | 2018-09-28 | 2018-09-28 | 一种快速的高精度低温漂强下拉电流产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811141487.XA CN109213253B (zh) | 2018-09-28 | 2018-09-28 | 一种快速的高精度低温漂强下拉电流产生电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109213253A CN109213253A (zh) | 2019-01-15 |
| CN109213253B true CN109213253B (zh) | 2020-10-30 |
Family
ID=64982237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811141487.XA Active CN109213253B (zh) | 2018-09-28 | 2018-09-28 | 一种快速的高精度低温漂强下拉电流产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109213253B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112540639B (zh) * | 2019-09-23 | 2022-07-01 | 天钰科技股份有限公司 | 运算放大电路及具有运算放大电路的显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3950988B2 (ja) * | 2000-12-15 | 2007-08-01 | エルジー フィリップス エルシーディー カンパニー リミテッド | アクティブマトリックス電界発光素子の駆動回路 |
| CN101295975B (zh) * | 2007-04-24 | 2010-05-19 | 中芯国际集成电路制造(上海)有限公司 | Cmos驱动电路 |
| JP2011151997A (ja) * | 2010-01-22 | 2011-08-04 | Sanyo Electric Co Ltd | モータ駆動回路 |
| US8987949B1 (en) * | 2010-09-17 | 2015-03-24 | Marvell International Ltd. | Linear regulator with multiple outputs and local feedback |
| CN102520757B (zh) * | 2011-12-28 | 2013-11-27 | 南京邮电大学 | 一种灌电流和拉电流产生电路 |
| CN103338011B (zh) * | 2013-06-17 | 2016-04-06 | 聚辰半导体(上海)有限公司 | 一种用于放大器失调电压修调的低温漂修调电路 |
| CN105187047B (zh) * | 2015-08-13 | 2017-11-14 | 电子科技大学 | 一种用于igbt驱动芯片的特高压电平位移电路 |
| CN105576950B (zh) * | 2015-12-31 | 2019-02-01 | 杭州士兰微电子股份有限公司 | 用于驱动信号的动态调节装置及其驱动方法和驱动系统 |
| CN205304325U (zh) * | 2016-01-06 | 2016-06-08 | 李志刚 | 一种锂电池充放电保护电路系统 |
-
2018
- 2018-09-28 CN CN201811141487.XA patent/CN109213253B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109213253A (zh) | 2019-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130009623A1 (en) | Four-quadrant bootstrapped switch circuit | |
| CN109672428B (zh) | 一种张弛振荡器 | |
| CN109327218B (zh) | 一种电平移位电路和集成电路芯片 | |
| CN113110678B (zh) | 基于低电源电压bandgap高可靠的启动电路及控制方法 | |
| JPH04229313A (ja) | バッファ回路 | |
| CN114578892B (zh) | 一种线性稳压电路 | |
| CN109245723B (zh) | 一种片上rc振荡器电路 | |
| CN109213253B (zh) | 一种快速的高精度低温漂强下拉电流产生电路 | |
| US7218169B2 (en) | Reference compensation circuit | |
| CN115913202B (zh) | 一种用于高压电路的快速上电保护电路 | |
| CN111446949B (zh) | 上电复位电路和集成电路 | |
| CN115113682B (zh) | 输入参考电压调整电路 | |
| JP4724575B2 (ja) | レベル変換回路 | |
| CN110518903B (zh) | 一种电平移位电路 | |
| CN114326917A (zh) | 一种电流基准温度补偿电路 | |
| CN111092614A (zh) | 一种纯cmos超低功耗上电复位电路 | |
| CN114184829B (zh) | 一种输出过压检测电路 | |
| CN111399577A (zh) | 一种带启动电路的基准电流产生电路 | |
| US12231119B2 (en) | Lower voltage switching of current mode logic circuits | |
| JP5694850B2 (ja) | スタートアップ回路 | |
| CN118018000B (zh) | 一种防过冲的电平转换电路 | |
| CN222234821U (zh) | 自偏置放大器及ldo电路 | |
| CN117394689B (zh) | 一种自适应宽工作电压范围的供电单元及其控制方法 | |
| CN110658881B (zh) | 一种高压的稳压电路 | |
| CN222439879U (zh) | 一种偏置电流源电路和电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information |
Address after: 201203 No. 12, Lane 647, Songtao Road, Shanghai China (Shanghai) Free Trade Pilot Area Applicant after: GIANTEC SEMICONDUCTOR Corp. Address before: 201203 No. 12, Lane 647, Songtao Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai Applicant before: Juchen semiconductor (Shanghai) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |