[go: up one dir, main page]

CN109509793A - 薄膜晶体管、其制造方法及电子装置 - Google Patents

薄膜晶体管、其制造方法及电子装置 Download PDF

Info

Publication number
CN109509793A
CN109509793A CN201710835326.XA CN201710835326A CN109509793A CN 109509793 A CN109509793 A CN 109509793A CN 201710835326 A CN201710835326 A CN 201710835326A CN 109509793 A CN109509793 A CN 109509793A
Authority
CN
China
Prior art keywords
work function
film transistor
thin film
layer
auxiliary layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710835326.XA
Other languages
English (en)
Other versions
CN109509793B (zh
Inventor
王骏
黄中浩
赵永亮
林承武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710835326.XA priority Critical patent/CN109509793B/zh
Priority to PCT/CN2018/094117 priority patent/WO2019052265A1/zh
Priority to EP18849422.3A priority patent/EP3683846A4/en
Priority to US16/330,255 priority patent/US11387371B2/en
Publication of CN109509793A publication Critical patent/CN109509793A/zh
Application granted granted Critical
Publication of CN109509793B publication Critical patent/CN109509793B/zh
Priority to US17/806,578 priority patent/US11837665B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一种薄膜晶体管、其制造方法及电子装置，所述薄膜晶体管包括基板、设置于所述基板上的栅极、栅极绝缘层、有源层以及源极和漏极，所述有源层包括位于所述源极和所述漏极之间的沟道区，所述沟道区包括沿沟道长度方向的边缘区域以及边缘区域以外的主体区域，所述薄膜晶体管还包括位于所述栅极和所述有源层之间的辅助层，所述辅助层与所述沟道区的边缘区域在所述基板上的投影至少部分重叠，所述辅助层用于提高所述沟道区边缘区域的导通电压。

Description

薄膜晶体管、其制造方法及电子装置
技术领域
本发明的实施例涉及一种薄膜晶体管、其制造方法及电子装置。
背景技术
薄膜晶体管(Thin-film Transistor,TFT)是一些电子装置的重要元件，例如，薄膜晶体管是有源显示装置中像素电路的开关元件。薄膜晶体管依靠有源层形成导电沟道来导通，而有源层在边缘区域容易聚集电压而造成边缘部位相较于非边缘部位提前导通，产生驼峰效应。
发明内容
本发明的实施例提供一种薄膜晶体管，包括基板、设置于所述基板上的栅极、栅极绝缘层、有源层以及源极和漏极，所述有源层包括位于所述源极和所述漏极之间的沟道区，所述沟道区包括沿沟道长度方向的边缘区域以及边缘区域以外的主体区域，所述薄膜晶体管还包括位于所述栅极和所述有源层之间的辅助层，所述辅助层与所述沟道区的边缘区域在所述基板上的投影至少部分重叠，所述辅助层用于提高所述沟道区边缘区域的导通电压。
本发明的实施例还提供一种电子装置，包括上述薄膜晶体管。
本发明的实施例还提供一种薄膜晶体管的制造方法，该方法包括：在基板上形成栅极、辅助层、栅极绝缘层和有源层；所述辅助层形成在所述形成栅极和所述形成有源层之间，所述有源层包括位于所述源极和所述漏极之间的沟道区，所述沟道区包括沿沟道长度方向的边缘区域以及边缘区域以外的主体区域；所述辅助层与所述沟道区的边缘区域在所述基板上的投影至少部分重叠，所述辅助层用于提高所述沟道区边缘区域的导通电压。
本发明的实施例提供一种薄膜晶体管、其制造方法及电子装置，所述薄膜晶体管通过在所述薄膜晶体管的栅极与有源层之间对应沟道区沿长度方向的边缘区域设置辅助层来提高沟道区边缘区域的导通电压，从而改善薄膜晶体管的驼峰效应，提高薄膜晶体管的性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1A为液晶显示装置中阵列基板的子像素单元的结构示意图；图1B为图1A中薄膜晶体管沿剖面线A-A’的剖面结构示意图；图1C为1A中薄膜晶体管沿剖面线B-B’的剖面结构示意图。
图2A为本发明第一实施例的薄膜晶体管的俯视结构示意图，图2B为图2A中薄膜晶体管沿剖面线C-C’的剖面结构示意图。
图3为本发明第二实施例的薄膜晶体管的剖面结构示意图。
图4A为本发明第三实施例的薄膜晶体管的俯视结构示意图，图4B为图4A中薄膜晶体管沿剖面线D-D’的剖面结构示意图。
图5为本发明第四实施例的薄膜晶体管的剖面结构示意图。
图6A-6C和图7为本发明第五实施例及其变更实施例的薄膜晶体管的制造方法的各步骤的剖面示意图。
图8-图10为本发明第六实施例及其变更实施例的薄膜晶体管的制造方法的各步骤的剖面示意图。
图11为本发明第七实施例的电子装置的示意图。
图12为第七实施例中电子装置的一种2T1C像素电路的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现所述词前面的元件或者物件涵盖出现在所述词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
薄膜晶体管是电子装置中重要的元件。图1A为液晶显示装置中阵列基板的子像素单元的结构示意图。阵列基板例如用于液晶显示装置，通常包括多条栅线101和多条数据线102，这些栅线101和数据线102彼此交叉由此限定了阵列排布的多个子像素单元(图1A中仅具体示出了一个子像素单元)，每个子像素单元包括薄膜晶体管110和用于控制液晶的排列的像素电极120。薄膜晶体管110作为开关元件，控制着数据线102与像素电极120之间的信号传输。
图1B为图1A中薄膜晶体管110沿A-A剖面线的剖面结构示意图。请一并参阅图1A和图1B，薄膜晶体管110为底栅结构，包括依次层叠设置在基板上的栅极111、栅极绝缘层112、有源层113、源极114和漏极115。有源层113在靠近有源层113与栅极绝缘层112界面的区域具有一个沟道区116，沟道区116位于源极114和漏极115之间。以薄膜晶体管110为增强型晶体管为例，当栅极111上施加大于阈值电压Vth的偏压时，沟道区116内形成与有源层内掺杂浓度相同浓度的反型电荷。反型电荷在源极114和漏极115之间的电场作用下定向移动形成导通电流。本公开中的“导通电压”亦指阈值电压；沟道区116沿电流方向的方向为沟道长度方向，相应地该方向上的长度为沟道长度L，相应地与该长度方向垂直的方向为沟道宽度方向；本公开中的“边缘区域”指有源层沟道区沿该沟道长度方向的边缘区域，例如，该边缘区域的宽度可以小于等于沟道区域宽度的1/4，又例如可以小于等于沟道区宽度的1/6。
图1C为1A中薄膜晶体管110沿B-B剖面线的剖面结构示意图。请一并参阅图1C，由于栅极电压容易聚集在沟道区116的边缘区域117，这造成边缘区域117相较于沟道区116非边缘的主体区域118提前产生反型电荷，从而在栅极电压还未达到薄膜晶体管110的阈值电压、沟道区116的主体区域118还未导通时，其边缘区域117提前形成了导通电流，产生了驼峰效应。驼峰效应极大地影响薄膜晶体管110的亚阈特性，造成薄膜晶体管性能不稳定。
本发明的实施例提供一种薄膜晶体管、其制造方法及电子装置。所述薄膜晶体管包括基板和设置于基板上的栅极、栅极绝缘层、有源层以及源极和漏极，该有源层包括位于源极和漏极之间的沟道区，沟道区包括沿沟道长度方向的边缘区域以及边缘区域以外的主体区域，所述薄膜晶体管还包括位于栅极和有源层之间的辅助层，辅助层与沟道区的边缘区域在基板上的投影至少部分重叠，辅助层用于提高所述沟道区边缘区域的导通电压。
根据本公开实施例的薄膜晶体管通过在栅极与有源层之间对应沟道区边缘区域设置辅助层，提高了沟道区的边缘区域的导通电压，使得薄膜晶体管的沟道区的边缘区域和主体区域几近同步形成导通电流，从而减弱或消除了薄膜晶体管的驼峰效应。
例如，可以通过调节对应沟道边缘区域的栅极材料与有源层材料间的功函数的关系来提高沟道区的边缘区域的导通电压。材料的功函数是指电子逸出该材料表面所需的最小能量。在薄膜晶体管的栅极、栅极绝缘层、有源层构成的金属-绝缘层-半导体(MIS,Metal-Insulator-Semiconductor)结构中，栅极材料和有源层材料间的功函数之差是影响所述薄膜晶体管的阈值电压的一个重要因素。例如，在不考虑栅极绝缘层中净电荷影响的情况下，栅极材料和有源层材料之间的差异越大，薄膜晶体管的阈值电压越大。以下以所述薄膜晶体管为增强型晶体管(Vth大于0)，所述栅极材料和所述有源层材料间的功函数之差为正为例进行说明；但是本公开的实施例也可以适用于耗尽型晶体管(Vth小于0)、以及栅极材料和有源层材料间的功函数之差小于或等于0的晶体管，即本公开不限于晶体管的具体类型。
例如，可以将辅助层设置于栅极与栅极绝缘层之间形成辅栅极，辅助层的材料为导电材料，辅助层材料的功函数大于栅极材料的功函数，那么辅助层材料的功函数与有源层材料之间的功函数之差大于栅极材料和有源层材料间的功函数之差从而提高了沟道区边缘区域的导通电压。
例如，栅极材料可以为如下金属材料之一或任意组合：铜、钼、钛、钨、铝，辅助层材料为如下金属材料之一或任意组合：铂、金、钯。
例如，栅极材料和辅助层材料可以为功函数可调节的导电材料，如导电硅或导电金属氧化物。
例如，可以将辅助层设置于有源层与栅极绝缘层之间形成辅有源层，辅助层的材料为半导体材料，辅助层材料的功函数小于栅极材料的功函数，那么栅极材料的功函数与辅助层材料之间的功函数之差大于栅极材料和有源层材料间的功函数之差从而提高了沟道区边缘区域的导通电压。
例如，有源层的材料可以为非晶硅、多晶硅、金属氧化物半导体等，多晶硅可以为高温多晶硅或低温多晶硅，该氧化物半导体例如可以为氧化锌、氧化铟锡(ITO)、氧化铟镓锌(IGZO)等。对于有源层还可以根据需要进行离子掺杂。
例如，辅助层可以包括间隔设置的两个辅助结构，分别对应沟道区的两个边缘区域设置，两个辅助结构之间间隔开预定距离，该间隔的部分对应于有源层的主体区域。
例如，薄膜晶体管可以为底栅型、顶栅型、顶栅底栅混合型等，在垂直于基板的方向上，栅极、辅助层、有源层三者在基板上的投影至少部分重叠。
例如，对于辅栅极的情形，辅助层的厚度可以小于栅极厚度的十分之一。
下面将结合附图对本公开的一些具体实施例进行说明，以便对本公开更好理解。
第一实施例
图2A为本发明第一实施例的薄膜晶体管200的俯视结构示意图，图2B为图2A中薄膜晶体管200沿剖面线C-C’的剖面结构示意图。
请参一并参阅图2A和图2B，底栅结构的薄膜晶体管200包括依次层叠设置于基板201上的栅极202、辅助层203、栅极绝缘层204、有源层205、源极206和漏极207，有源层205包括位于源极206和漏极207之间的沟道区208，沟道区208包括沿沟道长度方向的边缘区域209以及除边缘区域209以外的主体区域210。辅助层203设置于栅极202和栅极绝缘层204之间，对应于沟道区208的边缘区域209设置。辅助层203与沟道区208的边缘区域209在基板201上的投影至少部分重叠。栅极202、辅助层203和有源层205三者在基板201上的投影至少部分重叠。辅助层203用于提高沟道区208的边缘区域209的导通电压。辅助层厚度小于栅极厚度的十分之一，如辅助层厚度为15-30nm，以免底栅结构中辅助层台阶影响有源层的成膜质量。
如图所示，辅助层203为间隔设置的两个辅栅极，两个辅栅极分别对应于沟道区208的两个边缘区域209设置。在另一个示例中，辅助层仅包括一个辅栅极，仅对应于沟道区的一个边缘区域。
这里，栅极202材料的功函数小于辅助层203材料的功函数。在本实施例中，栅极202的材料为钼(Mo)，其功函数为4.37eV；辅助层203的材料为铂(Pt)，其功函数为5.65eV，从而使得辅助层203材料的功函数与有源层205材料的功函数的差异大于栅极202材料的功函数与有源层205材料的功函数的差异，最终使得沟道区208边缘区域209的导通电压大于其主体区域210的导通电压。
在其它示例中，也可以选择其它辅助层材料的功函数大于栅极材料功函数的组合，使得辅助层材料与有源层材料的功函数的差异大于栅极材料与有源层材料的功函数的差异。例如，栅极材料为如下金属材料之一或任意组合：铜(4.65eV)、钼(4.37eV)、钛(4.33eV)、钨(4.55eV)、铝(4.28eV)，辅助层材料为如下金属材料之一或任意组合：铂(5.65eV)、金(5.1eV)、钯(5.12eV)。
或者，栅极材料和辅助层材料还可以为功函数可调节的导电材料，如导电硅或导电金属氧化物。
例如，栅极材料和辅助层材料均为多晶硅，可以通过调节多晶硅的掺杂浓度，使得辅栅极材料的功函数大于栅极材料的功函数。类似地，例如，栅极材料和辅栅极材料均为铟锡氧化物ITO，可以通过调节ITO的组分使得辅栅极材料的功函数大于栅极材料的功函数。
第二实施例
图3为本发明第二实施例的薄膜晶体管200的剖面结构示意图。请参阅图3，本发明第二实施例的薄膜晶体管与第一实施例的薄膜晶体管结构基本相同，其区别仅在于辅助层203的设置位置和材料不同。如图所示，辅助层203设置于有源层205和栅极绝缘层204之间。本实施例中，辅助层203为辅有源层，其材料为半导体材料。
如图所示，辅助层203为间隔设置的两个辅有源层，两个辅有源层分别对应于沟道区208的两个边缘区域209设置。在另一个示例中，辅助层仅包括一个辅有源层，仅对应于沟道区的一个边缘区域。
这里，有源层205材料的功函数大于辅助层203材料的功函数。在本实施例中，有源层材料和辅助层材料均为多晶硅，通过选择不同掺杂浓度的多晶硅，使得用于辅助层203的多晶硅材料的功函数小于用于有源层205的多晶硅材料的功函数，从而使得栅极202材料的功函数与辅助层203材料的功函数的差异大于栅极202材料的功函数与有源层205材料的功函数的差异，最终使得沟道区208边缘区域209的导通电压大于其主体区域210的导通电压。
在其它示例中，也可以选择其它有源层材料的功函数大于辅助层材料功函数的组合，使得栅极材料与辅助层材料的功函数的差异大于栅极材料与有源层材料的功函数的差异。
第三实施例
图4A为本发明第三实施例的薄膜晶体管200的俯视结构示意图，图4B为图4A中薄膜晶体管200沿D-D’剖面线的剖面结构示意图。为方便起见，相同的元件采用相同的编号，以下不再赘述。请参一并参阅图4A和图4B，顶栅结构的薄膜晶体管200包括依次层叠设置于基板201上的源极206和漏极207、有源层205、栅极绝缘层204、辅助层203及栅极202，有源层205包括靠近栅极绝缘层204的沟道区208，沟道区208包括沿沟道长度方向的边缘区域209以及边缘区域209以外的主体区域210。辅助层203设置于栅极202和栅极绝缘层204之间，并对应于沟道区208的边缘区域209设置，辅助层203与边缘区域209在基板201上的投影至少部分重叠。栅极202、辅助层203和有源层205三者在基板201上的投影至少部分重叠。辅助层203用于提高沟道区208的边缘区域209的导通电压。
如图所示，辅助层203为间隔设置的两个辅栅极，两个辅栅极分别对应于沟道区208的两个边缘区域209设置。在另一个示例中，辅助层仅包括一个辅栅极，仅对应于沟道区的一个边缘区域。
栅极202材料的功函数小于辅助层203材料的功函数。在本实施例中，栅极202的材料为钼(Mo)，其功函数为4.37eV；辅助层203的材料为铂(Pt)，其功函数为5.65eV，从而使得辅助层203材料的功函数与有源层205材料的功函数的差异大于栅极202材料的功函数与有源层205材料的功函数的差异，最终使得沟道区208边缘区域209的导通电压大于其主体区域210的导通电压。
在其它示例中，也可以选择其它辅助层材料的功函数大于栅极材料功函数的组合，使得辅助层材料的功函数与有源层材料的功函数的差异大于栅极材料的功函数与有源层材料的功函数的差异。例如，栅极材料为如下金属材料之一或任意组合：铜(4.65eV)、钼(4.37eV)、钛(4.33eV)、钨(4.55eV)、铝(4.28eV)，辅助层材料为如下金属材料之一或任意组合：铂(5.65eV)、金(5.1eV)、钯(5.12eV)。
或者，栅极材料和辅助层材料还可以为功函数可调节的导电材料，如导电硅或导电金属氧化物。
例如，栅极材料和辅助层材料均为多晶硅，可以通过调节多晶硅的掺杂浓度，使得辅栅极材料的功函数大于栅极材料的功函数。类似地，例如，栅极材料和辅栅极材料均为铟锡氧化物ITO，可以通过调节ITO的组分使得辅栅极材料的功函数大于栅极材料的功函数。
第四实施例
图5为本发明第四实施例的薄膜晶体管200的剖面结构示意图。本发明第四实施例的薄膜晶体管与第三实施例的薄膜晶体管结构基本相同，其区别仅在于辅助层203的设置位置和材料不同。请参阅图5，辅助层203设置于有源层205和栅极绝缘层204之间。本实施例中，辅助层203为辅有源层，其材料为半导体。
如图所示，辅助层203为间隔设置的两个辅有源层，两个辅有源层分别设置于沟道区208的两个边缘区域209上。在另一个示例中，辅助层仅包括一个辅有源层，仅对应于沟道区的一个边缘区域。
例如，有源层205材料的功函数大于辅助层203材料的功函数。在本实施例中，有源层材料和辅助层材料均为多晶硅，通过选择不同掺杂浓度的多晶硅，使得用于辅助层203的多晶硅材料的功函数小于用于有源层205的多晶硅材料的功函数，从而使得栅极202材料的功函数与辅助层203材料的功函数的差异大于栅极202材料的功函数与有源层205材料的功函数的差异，最终使得沟道区208边缘区域209的导通电压大于其主体区域210的导通电压。
在其它示例中，也可以选择其它有源层材料的功函数大于辅助层材料功函数的组合，使得栅极材料与辅助层材料的功函数的差异大于栅极材料与有源层材料的功函数的差异。
根据本实施例的薄膜晶体管，通过在栅极与有源层之间对应沟道区沿沟道长度方向的边缘区域设置辅助层来提高沟道区的边缘区域的导通电压，使得薄膜晶体管的沟道区的边缘区域和主体区域几近同步形成导通电流，从而改善薄膜晶体管的驼峰效应，提高薄膜晶体管的性能。
第五实施例
此外，本发明的实施例还提供了一种薄膜晶体管的制造方法，可以用于制备如上所述实施例的薄膜晶体管。该方法至少包括：在基板上形成栅极、辅助层、栅极绝缘层和有源层；辅助层形成在形成栅极和形成有源层之间，有源层包括位于源极和漏极之间的沟道区，沟道区包括沿沟道长度方向的边缘区域以及边缘区域以外的主体区域；辅助层与沟道区的边缘区域在基板上的投影至少部分重叠，辅助层用于提高沟道区边缘区域的导通电压。
例如，栅极和辅助层可以各自通过曝光工艺形成，或者可以通过灰色调掩模一次曝光形成。或者，例如，有源层和辅助层可以各自通过曝光工艺形成，或者可以通过灰色调掩模一次曝光形成。
以下结合图6A-图6C以及图7对本发明第五实施例及其变更实施例的薄膜晶体管的制造方法进行描述。
步骤S61，形成栅极202。
如图6A所示，在基板201上形成第一导电层并利用第一构图工艺对第一导电层进行图案化处理形成栅极202。对此，提供基板201，然后对基板201进行清洗和干燥。基板100可以为可弯曲的柔性基板，例如，各种塑料膜，如聚对苯二甲酸乙二醇酯(PET)、聚醚砜(polyether sulfone，PES)、聚碳酸酯(Polycarbonate，PC)或聚酰亚胺(PI)及其衍生物等制成的基板。或者，基板100可以刚性基板，例如玻璃基板、不锈钢基板等。
步骤S62，形成辅助层203。
请继续参阅图6A，在栅极202上形成第二导电层并对第二导电层进行图案化处理形成辅助层203。辅助层203形成在栅极202沿将形成的薄膜晶体管沟道长度方向的边缘区域上。在本实施例中，辅助层203形成为间隔的两个辅栅极，两个辅栅极分别对应于沟道区208的两个边缘区域209。在另一个示例中，辅助层仅包括一个辅栅极，仅对应于沟道区的一个边缘区域。辅助层厚度小于栅极厚度的十分之一，如辅助层厚度为15-30nm，以免底栅结构中辅助层调节影响有源层的成膜质量。
选择第一导电层材料的功函数小于第二导电层，以使得栅极202材料的功函数小于辅助层203材料的功函数。在本实施例中，第一导电层的材料为钼(Mo)，其功函数为4.37eV；第二导电层的材料为铂(Pt)，其功函数为5.65eV，从而使得辅助层203材料与有源层材料的功函数的差异大于栅极202材料与有源层材料的功函数的差异。
在其它示例中，也可以选择其它第二导电层材料的功函数大于第一导电层材料功函数的组合。例如，第一导电层材料为如下金属材料之一或任意组合：铜(4.65eV)、钼(4.37eV)、钛(4.33eV)、钨(4.55eV)、铝(4.28eV)，第二导电层材料为如下金属材料之一或任意组合：铂(5.65eV)、金(5.1eV)、钯(5.12eV)。
或者，第一导电层材料和第二导电层材料还可以为功函数可调节的导电材料，如导电硅或导电金属氧化物。
例如，第一导电层材料和第二导电层材料均为多晶硅，可以通过调节多晶硅的掺杂浓度，使得第二导电层材料的功函数大于第一导电层材料的功函数。类似地，例如，第一导电层材料和第二导电层极材料均为铟锡氧化物ITO，可以通过调节ITO的组分使得第二导电层材料的功函数大于第一导电层材料的功函数。
在一变更实施例中，栅极202和辅助层203可通过一次曝光形成，例如，通过半色调掩膜一次曝光形成栅极202和辅助层203。请一并参阅图6B和6C，依次在基板201上形成第一导电层301和第二导电层302后，在第二导电层302上形成光阻层310，并使用半色调掩膜320对光阻层310进行曝光处理。如图6B所示，半色调掩膜320包括对称分布的透光率不同的三个区域A、B和C。其中，区域A为全透光区，区域B为不透光区，区域C为部分透光区。光阻层310经过曝光显影后，形成如图6B所示的图案，通过第一刻蚀步骤除去第一导电层301和第二导电层302未被光阻层310覆盖的区域(未示出)，然后对光阻层310进行处理形成图6B中虚线所示的图案，接着通过第二刻蚀步骤形成图6C所示的栅极202和辅助层203。
步骤S63，形成栅绝缘层204以及有源层205。
如图7所示，在辅助层203上形成栅极绝缘层204，接着在栅极绝缘层204上形成半导体层，并利用第三构图工艺对半导体层进行图案化形成有源层205。有源层205包括靠近栅极绝缘层204的沟道区208，沟道区208包括沿沟道长度方向的相对的两个边缘区域209以及边缘区域209以外的主体区域210。两个边缘区域209与辅助层203对应，即两个边缘区域209分别对应两个辅栅极，两个边缘区域209与各自对应的辅栅极在基板201上的投影均至少部分重叠。
这里，栅极202、辅助层203与有源层205三者在基板201上的投影至少部分重叠。
步骤S64，形成源极和漏极(未示出)。
在有源层205上形成第三导电层，并通过第四构图工艺对第三导电层进行图案化形成源极206和漏极207。该第三导电层例如可以选择钼、钛、铝、铜及其合金等材料。
如此，形成了本发明第一实施例中的薄膜晶体管200。
在一个变更实施例中，形成辅助层203的步骤发生于形成栅极绝缘层204之后、形成有源层205之前。在这个实施例中，辅助层203的材料为半导体材料，辅助层203为辅有源层。辅有源层的数目为两个，两个辅有源层分别对应于沟道区208的两个边缘区域209设置。并且使得辅助层203材料的功函数小于有源层203材料的功函数，以提高沟道区边缘区域209的导通电压。如此便形成本发明第二实施例的薄膜晶体管200。
例如，有源层材料和辅助层材料均为多晶硅，通过选择不同掺杂浓度的多晶硅，使得用于辅助层的多晶硅材料的功函数小于用于有源层的多晶硅材料的功函数，从而使得栅极材料的功函数与辅助层材料的功函数的差异大于栅极材料的功函数与有源层材料的功函数的差异，最终使得沟道区208边缘区域209的导通电压大于其主体区域210的导通电压。
在其它示例中，也可以选择其它有源层材料的功函数大于辅助层材料功函数的组合，使得栅极材料的功函数与辅助层材料的功函数的差异大于栅极材料的功函数与有源层材料的功函数的差异。
例如，在制备用于例如液晶显示装置、有机发光二极管显示装置等的阵列基板的情形，还可以在形成该薄膜晶体管的同时形成存储电容、形成像素电极等部件。
第六实施例
以下结合图8-图9对本发明第六实施例及其变更实施例的薄膜晶体管的制造方法进行描述。
步骤S81，形成有源层205。
提供基板201，对基板201进行清洗和干燥。基板100可以为可弯曲的柔性基板，例如，各种塑料膜，如聚对苯二甲酸乙二醇酯(PET)、聚醚砜(polyether sulfone，PES)、聚碳酸酯(Polycarbonate，PC)或聚酰亚胺(PI)及其衍生物等制成的基板。或者，基板100可以刚性基板，例如，玻璃基板、不锈钢基板等。
如图8所示，在基板201上形成第一半导体层并利用第一构图工艺对第一半导体层进行图案化处理形成有源层205。有源层205包括远离基板201的沟道区208，沟道区208包括沿沟道长度方向的相对的两个边缘区域209以及边缘区域209以外的主体区域210。
如果需要，还可以在基板201和有源层205之间形成缓冲层。该缓冲层可以防止例如基板中的杂质扩散到有源层中从而影响有源层的性能。
步骤S82，形成辅助层203。
如图9所示，在有源层205上形成第二半导体层并对第二半导体层进行图案化处理形成辅助层203。辅助层203形成在有源层205的边缘区域209上。使得第一半导体层与对已半导体层材料的功函数具有特定关系，以提高沟道区边缘区域209的导通电压。
如图所示，辅助层203为两个间隔设置的辅有源层，分别设置于有源层205的两个边缘区域209上。在另一个示例中，辅助层仅包括一个辅有源层，仅对应于沟道区的一个边缘区域。
这里，第一半导体层和第二半导体层的材料均为多晶硅，通过选择不同掺杂浓度的多晶硅，使得第二半导体材料的多晶硅材料的功函数小于第一半导体材料的多晶硅材料的功函数，从而使得辅助层材料的功函数小于有源层材料的功函数。
在其它示例中，也可以选择其它有源层材料的功函数大于辅助层材料功函数的组合。
在一变更实施例中，有源层205和辅助层203可通过一次曝光形成，例如，通过半色调掩膜一次曝光形成有源层205和辅助层203。具体方法类似于第五实施例中一次曝光形成栅极202和辅助层203的步骤，这里不再赘述。
步骤S83，形成栅绝缘层以及栅极、源极和漏极。
如图10所示，在辅助层203上形成栅极绝缘层204，接着在栅极绝缘层204上形成导电层，并利用第三构图工艺对导电层进行图案化形成形成栅极202、源极和漏极(未示出)。如此便形成本发明第四实施例的薄膜晶体管200。
如图所示，栅极202、辅助层203与有源层205三者在基板201上的投影至少部分重叠。
在本实施例中，通过选择选择第一半导体材料的功函数大于第二半导体材料的功函数，以使得辅助层材料的功函数小于有源层材料的功函数，从而使得栅极材料与辅助层材料的功函数的差异大于栅极材料与有源层材料的功函数的差异，最终使得沟道区208边缘区域209的导通电压大于主体区域210的导通电压。
在一个变更实施例中，形成辅助层203的步骤发生于形成栅极绝缘层204之后、形成栅极202之前。在这个实施例中，辅助层203的材料为导电材料，辅助层203为辅栅极。辅栅极的数目为两个，两个辅栅极分别对应于沟道区208的两个边缘区域209设置，两个辅栅极与各自对应的边缘区域209在基板201上的投影均至少部分重叠。并且使得辅助层203材料的功函数大于栅极202材料的功函数，以提高沟道区边缘区域209的导通电压。如此便形成本发明第三实施例的薄膜晶体管200。
例如，栅极的材料为钼(Mo)，其功函数为4.37eV；辅助层的材料为铂(Pt)，其功函数为5.65eV，从而使得辅助层203材料的功函数与有源层材料的功函数的差异大于栅极202材料的功函数与有源层材料的功函数的差异。
在其它示例中，也可以选择其它辅助层材料的功函数大于栅极材料功函数的组合。例如，栅极材料为如下金属材料之一或任意组合：铜(4.65eV)、钼(4.37eV)、钛(4.33eV)、钨(4.55eV)、铝(4.28eV)，辅助层材料为如下金属材料之一或任意组合：铂(5.65eV)、金(5.1eV)、钯(5.12eV)。
或者，栅极材料和辅助层材料还可以为功函数可调节的导电材料，如导电硅或导电金属氧化物。
例如，栅极材料和辅助层材料均为多晶硅，可以通过调节多晶硅的掺杂浓度，使得辅助层材料的功函数大于栅极材料的功函数。类似地，例如，栅极材料和辅助层材料均为铟锡氧化物ITO，可以通过调节ITO的组分使得第辅助层材料的功函数大于栅极材料的功函数。
例如，在制备用于例如液晶显示装置、有机发光二极管显示装置等的阵列基板的情形，还可以在形成该薄膜晶体管的同时形成存储电容、形成像素电极等部件。
根据本发明实施例提供的薄膜晶体管的制造方法，通过在薄膜晶体管中设置辅助层，并对材料的功函数进行选择，使得有源层沟道区的边缘区域对应的金属-半导体的功函数差大于沟道区的主体区域对应的金属-半导体的功函数差，从而提高沟道区的边缘区域的导通电压，使得薄膜晶体管的沟道区的边缘区域和主体区域几近同步形成导通电流，从而改善薄膜晶体管的驼峰效应，提高薄膜晶体管的性能。
第七实施例
本发明的实施例还提供一种电子装置，该电子装置包括本公开任一实施例的薄膜晶体管200。例如，该电子装置为显示装置，可以为液晶显示装置、有机发光二极管显示装置或电子纸显示装置等。例如，显示装置的像素单元包括薄膜晶体管200。或者，例如，显示装置的驱动电路包括薄膜晶体管200。
该显示装置可以包括阵列基板，上述像素单元的薄膜晶体管或驱动电路的薄膜晶体管(即GOA)形成在阵列基板上，这些薄膜晶体管可以采用本公开任一实施例的薄膜晶体管。
图11为本发明第七实施例提供的电子装置400的示意性框图，图12为图11中电子装置的像素电路。请一并参阅图11和图12，电子装置400为有机发光二极管显示装置。有机发光二极管显示装置包括阵列排布的多个像素单元401，每个像素单元包括至少一个有机发光二极管及与有机发光二极管连接的像素电路，有机发光二极管在像素电路的驱动下发光。
图12示出了有机发光二极管显示装置的一种2T1C像素电路的示意图。像素电路包括开关晶体管T1、驱动晶体管T2以及存储电容Cs。开关晶体管T1的栅极连接栅极线以接收扫描信号(Scan)，例如源极连接到数据线以接收数据信号(Vdata)，漏极连接到驱动晶体管T2的栅极；驱动晶体管T2的源极连接到第一电源端(Vdd，高压端)，漏极连接到OLED的正极端；存储电容Cs的一端连接到开关晶体管T1的漏极以及驱动晶体管T2的栅极，另一端连接到驱动晶体管T2的源极以及第一电源端；OLED的负极连接到第二电源端(Vss，低压端)，例如接地。2T1C像素电路的驱动方式是将像素的明暗(灰阶)经由两个TFT和存储电容Cs来控制。当通过栅极线施加扫描信号Scan以开启开关晶体管T1时，数据驱动电路通过数据线送入的数据电压(Vdata)将经由开关晶体管T1对存储电容Cs充电，由此将数据电压存储在存储电容Cs中，且此存储的数据电压控制驱动晶体管T2的导通程度，由此控制流过驱动晶体管以驱动OLED发光的电流大小，即此电流决定像素发光的灰阶。在图12所示的2T1C像素电路中，例如开关晶体管T1以及驱动晶体管T2均可以采用本发明实施例的薄膜晶体管200。
如图11所示，有机发光二极管显示装置还可以包括数据驱动电路6和栅极驱动电路7。数据驱动电路6用于提供数据信号；栅极驱动电路7用于提供扫描信号(例如信号Vscan)，还可以进一步用于提供各种控制信号。数据驱动电路6通过数据线61与像素单元8电连接，栅极驱动电路7通过栅线71与像素单元401电连接。数据驱动电路6和栅极驱动电路7均包括薄膜晶体管，例如薄膜晶体管均可以采用本发明实施例的薄膜晶体管200。
例如，该显示装置应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内或者在本发明实施例揭露的发明思想下，可轻易想到变化或替换，都应涵盖在本发明实施例的保护范围之内。

Claims (20)

1.一种薄膜晶体管，包括基板、设置于所述基板上的栅极、栅极绝缘层、有源层以及源极和漏极，所述有源层包括位于所述源极和所述漏极之间的沟道区，所述沟道区包括沿沟道长度方向的边缘区域以及边缘区域以外的主体区域，
其中，所述薄膜晶体管还包括位于所述栅极和所述有源层之间的辅助层，所述辅助层与所述沟道区的边缘区域在所述基板上的投影至少部分重叠，所述辅助层用于提高所述沟道区边缘区域的导通电压。
2.如权利要求1所述的薄膜晶体管，其中，所述辅助层包括间隔设置的两个辅助结构，分别对应所述沟道区沿长度方向相对的两个边缘区域设置。
3.如权利要求1所述的薄膜晶体管，其中，所述栅极、所述辅助层与所述有源层三者在所述基板上的投影至少部分重叠。
4.如权利要求1所述的薄膜晶体管，其中，所述辅助层材料为导电材料，且位于所述栅极与所述栅极绝缘层之间。
5.如权利要求4所述的薄膜晶体管，其中，所述辅助层材料的功函数与所述有源层材料的功函数的差异大于所述栅极材料的功函数与所述有源层材料的功函数的差异。
6.如权利要求4所述的薄膜晶体管，其中，所述辅助层材料的功函数大于所述栅极材料的功函数。
7.如权利要求6所述的薄膜晶体管，其中，所述栅极材料为铜、钼、钛、铝、导电硅或导电金属氧化物，所述辅助层材料为铂、金或钯、硅或导电金属氧化物。
8.如权利要求4所述的薄膜晶体管，其中，所述辅助层的厚度小于所述栅极厚度的十分之一。
9.如权利要求1所述的薄膜晶体管，其中，所述辅助层材料为半导体，且位于所述有源层与所述栅极绝缘层之间。
10.如权利要求9所述的薄膜晶体管，其中，所述栅极材料的功函数与所述辅助层材料的功函数的差异大于所述栅极材料的功函数与所述有源层材料的功函数的差异。
11.如权利要求9所述的薄膜晶体管，其中，所述辅助层材料的功函数小于所述有源层材料的功函数。
12.一种电子装置，包括如权利要求1-11任意一项所述的薄膜晶体管。
13.如权利要求12所述的电子装置，其中，所述电子装置为液晶显示装置、有机发光二极管显示装置或电子纸显示装置。
14.一种薄膜晶体管的制造方法，包括：
在基板上形成栅极、辅助层、栅极绝缘层和有源层；
其中，所述辅助层形成在所述形成栅极和所述形成有源层之间，所述有源层包括位于所述源极和所述漏极之间的沟道区，所述沟道区包括沿沟道长度方向的边缘区域以及边缘区域以外的主体区域；
所述辅助层与所述沟道区的边缘区域在所述基板上的投影至少部分重叠，所述辅助层用于提高所述沟道区边缘区域的导通电压。
15.如权利要求14所述的薄膜晶体管的制造方法，其中，所述辅助层形成在所述形成栅极和所述形成栅极绝缘层之间，所述辅助层材料为导电材料。
16.如权利要求15所述的薄膜晶体管的制造方法，其中，所述辅助层材料的功函数与所述有源层材料的功函数的差异大于所述栅极材料的功函数与所述有源层材料的功函数的差异。
17.如权利要求16所述的薄膜晶体管的制造方法，其中，所述辅助层材料的功函数大于所述栅极材料的功函数。
18.如权利要求14所述的薄膜晶体管的制造方法，其中，所述辅助层形成在所述形成有源层和所述形成栅极绝缘层之间，所述辅助层材料为半导体材料。
19.如权利要求18所述的薄膜晶体管的制造方法，其中，所述栅极材料的功函数与所述辅助层材料的功函数的差异大于所述栅极材料的功函数与所述有源层材料的功函数的差异。
20.如权利要求18所述的薄膜晶体管的制造方法，其中，所述辅助层材料的功函数大于所述有源层材料的功函数。
CN201710835326.XA 2017-09-15 2017-09-15 薄膜晶体管、其制造方法及电子装置 Active CN109509793B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201710835326.XA CN109509793B (zh) 2017-09-15 2017-09-15 薄膜晶体管、其制造方法及电子装置
PCT/CN2018/094117 WO2019052265A1 (zh) 2017-09-15 2018-07-02 薄膜晶体管、其制造方法及电子装置
EP18849422.3A EP3683846A4 (en) 2017-09-15 2018-07-02 THIN LAYER TRANSISTOR AND ASSOCIATED MANUFACTURING PROCESS, AS WELL AS AN ELECTRONIC DEVICE
US16/330,255 US11387371B2 (en) 2017-09-15 2018-07-02 Thin film transistor and manufacturing method thereof and electronic device
US17/806,578 US11837665B2 (en) 2017-09-15 2022-06-13 Thin film transistor and manufacturing method thereof and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710835326.XA CN109509793B (zh) 2017-09-15 2017-09-15 薄膜晶体管、其制造方法及电子装置

Publications (2)

Publication Number Publication Date
CN109509793A true CN109509793A (zh) 2019-03-22
CN109509793B CN109509793B (zh) 2020-12-01

Family

ID=65722410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710835326.XA Active CN109509793B (zh) 2017-09-15 2017-09-15 薄膜晶体管、其制造方法及电子装置

Country Status (4)

Country Link
US (2) US11387371B2 (zh)
EP (1) EP3683846A4 (zh)
CN (1) CN109509793B (zh)
WO (1) WO2019052265A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060998A (zh) * 2019-04-29 2019-07-26 厦门天马微电子有限公司 一种反相电路结构、栅极驱动电路及显示面板
CN111048524A (zh) * 2019-11-26 2020-04-21 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法、显示面板
CN114613855A (zh) * 2022-03-16 2022-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示面板、显示装置
WO2023201801A1 (zh) * 2022-04-20 2023-10-26 广州华星光电半导体显示技术有限公司 显示面板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239313B2 (en) * 2018-10-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip and method of forming thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901229A (zh) * 1999-12-10 2007-01-24 株式会社半导体能源研究所 半导体器件及其制造方法
US20080026490A1 (en) * 2002-12-16 2008-01-31 Etsuko Asano Evaluation method using a TEG, a method of manufacturing a semiconductor device having the TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recording the program
CN105097898A (zh) * 2015-06-02 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN105742168A (zh) * 2014-10-01 2016-07-06 中华映管股份有限公司 薄膜晶体管及其制造方法
CN106847931A (zh) * 2017-04-05 2017-06-13 厦门天马微电子有限公司 一种薄膜晶体管、阵列基板及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036513B2 (ja) * 1998-06-10 2000-04-24 日本電気株式会社 液晶表示装置
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN100533236C (zh) * 2005-11-29 2009-08-26 中华映管股份有限公司 像素结构
JP2008021760A (ja) 2006-07-12 2008-01-31 Hitachi Displays Ltd 薄膜トランジスタおよび画像表示装置
JP4934599B2 (ja) * 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置
US7947582B2 (en) * 2009-02-27 2011-05-24 Tel Epion Inc. Material infusion in a trap layer structure using gas cluster ion beam processing
US9312260B2 (en) * 2010-05-26 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and manufacturing methods thereof
WO2012060253A1 (en) * 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8217456B1 (en) 2011-03-11 2012-07-10 International Business Machines Corporation Low capacitance hi-K dual work function metal gate body-contacted field effect transistor
WO2013126698A2 (en) * 2012-02-22 2013-08-29 Massachusetts Institute Of Technology Flexible high-voltage thin film transistors
GB201304613D0 (en) * 2013-03-14 2013-05-01 Cambridge Display Tech Ltd Blend
EP2960943B1 (en) * 2014-06-27 2019-08-07 LG Display Co., Ltd. Thin film transistor of display apparatus
US9739568B2 (en) * 2015-09-10 2017-08-22 The Boeing Company Methods of connecting testing equipment to a missile system
KR102059101B1 (ko) * 2015-09-30 2019-12-24 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 터널 전계 효과 트랜지스터
KR102431040B1 (ko) * 2015-12-22 2022-08-11 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
EP3276664B1 (en) * 2016-07-29 2020-11-11 LG Display Co., Ltd. Thin film transistor device, method for manufacturing the same, and display device including the same
KR102510397B1 (ko) * 2017-09-01 2023-03-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
US11404536B2 (en) * 2018-03-30 2022-08-02 Intel Corporation Thin-film transistor structures with gas spacer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901229A (zh) * 1999-12-10 2007-01-24 株式会社半导体能源研究所 半导体器件及其制造方法
US20080026490A1 (en) * 2002-12-16 2008-01-31 Etsuko Asano Evaluation method using a TEG, a method of manufacturing a semiconductor device having the TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recording the program
CN105742168A (zh) * 2014-10-01 2016-07-06 中华映管股份有限公司 薄膜晶体管及其制造方法
CN105097898A (zh) * 2015-06-02 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN106847931A (zh) * 2017-04-05 2017-06-13 厦门天马微电子有限公司 一种薄膜晶体管、阵列基板及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060998A (zh) * 2019-04-29 2019-07-26 厦门天马微电子有限公司 一种反相电路结构、栅极驱动电路及显示面板
CN111048524A (zh) * 2019-11-26 2020-04-21 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法、显示面板
CN114613855A (zh) * 2022-03-16 2022-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示面板、显示装置
WO2023201801A1 (zh) * 2022-04-20 2023-10-26 广州华星光电半导体显示技术有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US11837665B2 (en) 2023-12-05
WO2019052265A1 (zh) 2019-03-21
CN109509793B (zh) 2020-12-01
US20210343875A1 (en) 2021-11-04
US20220310850A1 (en) 2022-09-29
EP3683846A1 (en) 2020-07-22
EP3683846A4 (en) 2021-09-01
US11387371B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
CN103715196B (zh) 一种阵列基板及其制作方法、显示装置
CN104865762B (zh) 像素结构及显示面板
CN107452757B (zh) 一种显示面板、其制作方法及显示装置
CN109509793A (zh) 薄膜晶体管、其制造方法及电子装置
WO2020057092A1 (zh) 具有凹槽的显示面板的驱动电路、显示屏及显示设备
CN106847743A (zh) Tft基板及其制作方法
CN103792746A (zh) 一种阵列基板、其制备方法及显示装置
US10347660B2 (en) Array substrate and manufacturing method thereof
US20230086999A1 (en) Gate driving circuit and manufacturing method therefor, array substrate, and display device
WO2018126676A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
WO2016165189A1 (zh) Tft布局结构
CN107086227A (zh) 发光电路、电子装置、薄膜晶体管及其制备方法
CN106898613A (zh) Tft基板及其制作方法
US9618809B2 (en) Liquid crystal display and method for manufacturing same
WO2021073253A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104779257B (zh) Tft布局结构
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
CN111724736A (zh) 一种阵列基板、oled显示面板及显示装置
CN105974685A (zh) 液晶显示面板
US11244627B2 (en) Display panel, display screen and control method thereof
CN109300995A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示面板
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN111552132A (zh) 一种应用在投影面板上的像素结构及投影面板
CN103487999A (zh) 一种阵列基板、制备方法以及显示装置
CN114743989A (zh) 阵列基板及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant